JP5759077B1 - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP5759077B1 JP5759077B1 JP2014536013A JP2014536013A JP5759077B1 JP 5759077 B1 JP5759077 B1 JP 5759077B1 JP 2014536013 A JP2014536013 A JP 2014536013A JP 2014536013 A JP2014536013 A JP 2014536013A JP 5759077 B1 JP5759077 B1 JP 5759077B1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate
- contact
- insulating film
- columnar semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 361
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 59
- 229910052751 metal Inorganic materials 0.000 claims abstract description 133
- 239000002184 metal Substances 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000010410 layer Substances 0.000 claims description 369
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 45
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 238000009792 diffusion process Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 10
- 150000001875 compounds Chemical class 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 88
- 229910052710 silicon Inorganic materials 0.000 description 88
- 239000010703 silicon Substances 0.000 description 88
- 150000002739 metals Chemical class 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GSDQYSSLIKJJOG-UHFFFAOYSA-N 4-chloro-2-(3-chloroanilino)benzoic acid Chemical compound OC(=O)C1=CC=C(Cl)C=C1NC1=CC=CC(Cl)=C1 GSDQYSSLIKJJOG-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78642—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
Abstract
Description
すなわち、3つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。
シリコン基板101上に形成されたフィン状シリコン層103と、前記フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、前記フィン状シリコン層103上に形成された第2の柱状シリコン層110と、前記第2の柱状シリコン層110の周囲に形成された金属からなるコンタクト電極140cと、前記コンタクト電極140cに接続された前記フィン状シリコン層103に直交する方向に延在する金属からなるコンタクト配線140dと、前記フィン状シリコン層103の上部と前記第2の柱状シリコン層110の下部に形成された第3の拡散層127と、前記コンタクト電極140cは前記第3の拡散層127と接続するのであって、前記第2の柱状シリコン層110上部側壁を取り囲み前記コンタクト電極140cと接続する第4のコンタクト146と、前記第4のコンタクト146の上部と前記第2の柱状シリコン層110上部とを接続する第5のコンタクト148と、を有する。
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2の絶縁膜
106.第1のポリシリコン
107.第3の絶縁膜
108.第2のレジスト
109.第3のレジスト
110.第2の柱状シリコン層
111.第1の柱状シリコン層
112.第3の絶縁膜
113.第3の絶縁膜
114.第2のダミーゲート
115.第1のダミーゲート
116.第2の絶縁膜
117.第2の絶縁膜
118.第4の絶縁膜
122.第2のポリシリコン
123.第4のダミーゲート
124.第3のダミーゲート
125.第4の絶縁膜
126.第4の絶縁膜
127.第3の拡散層
128.第5の絶縁膜
129.サイドウォール
130.サイドウォール
131.金属と半導体の化合物
132.金属と半導体の化合物
133.金属と半導体の化合物
134.層間絶縁膜
135.第1のゲート絶縁膜
136.第4のレジスト
137.第1のゲート絶縁膜
138.第1のゲート絶縁膜
139.第1のゲート絶縁膜
140.第1の金属
140a.ゲート電極
140b.ゲート配線
140c.コンタクト電極
140d.コンタクト配線
141.第2のゲート絶縁膜
142.第5のレジスト
143.第2のゲート絶縁膜
144.第2のゲート絶縁膜
145.第2のゲート絶縁膜
146.第2の金属、第4のコンタクト
147.第2の金属
147a.第1のコンタクト
147b.第2の金属
148.第3の金属、第5のコンタクト
149.第3の金属
149a.第2のコンタクト
149b.第3の金属
150.第4の金属
151.第6のレジスト
152.第6のレジスト
153.第6のレジスト
154.金属配線
155.金属配線
156.金属配線
157.第3のコンタクト
Claims (15)
- 半導体基板上にフィン状半導体層を形成し、前記フィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、
前記第1工程の後、
第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成する第2工程と、
前記第2工程の後、前記第1のダミーゲートと前記第1の柱状半導体層と前記第2のダミーゲートと前記第2の柱状半導体層の側壁に、第3のダミーゲートと第4のダミーゲートを形成する第3工程と、
前記第3工程の後、
前記フィン状半導体層上部と前記第1の柱状半導体層下部と前記第2の柱状半導体層下部に第3の拡散層を形成する第4工程と、
前記第4の工程の後、層間絶縁膜を堆積し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、第1のゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲に形成し、前記第2の柱状半導体層の底部周辺の第1のゲート絶縁膜を除去し、第1の金属を堆積し、前記第1の柱状半導体層上部と前記第2の柱状半導体層上部を露出し、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程と、前記第5の工程の後、前記第1の柱状半導体層周囲と前記ゲート電極と前記ゲート配線上と、前記第2の柱状半導体層周囲と前記コンタクト電極と前記コンタクト配線上に第2のゲート絶縁膜を堆積し、前記ゲート配線上の一部と前記コンタクト電極及び前記コンタクト配線上の少なくとも一部の前記第2のゲート絶縁膜を除去し、第2の金属を堆積し、前記第1の柱状半導体層の上部と前記第2の柱状半導体層上部を露出し、前記第1の柱状半導体層上の前記第2のゲート絶縁膜を除去し、第3の金属を堆積し、前記第3の金属と前記第2の金属の一部をエッチングすることで、第2の金属が前記第1の柱状半導体層上部側壁を取り囲む第1のコンタクトと、前記第1のコンタクトの上部と前記第1の柱状半導体層上部とを接続する第2のコンタクトと、前記ゲート配線上に形成された前記第2の金属と前記第3の金属からなる第3のコンタクトと、第2の金属が前記第2の柱状半導体層上部側壁を取り囲み前記コンタクト電極と接続する第4のコンタクトと、前記第4のコンタクトの上部と前記第2の柱状半導体層上部とを接続する第5のコンタクトと、を形成する第6の工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第2の工程は、
前記フィン状半導体層の周囲に第2の絶縁膜を形成し、
前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化し、
第1のゲート配線と第1の柱状半導体層を形成するための第2のレジストと、第1のコンタクト配線と第2の柱状半導体層を形成するための第3のレジストを、前記フィン状半導体層の方向に対して垂直の方向に形成し、
前記第1のポリシリコンと前記第2の絶縁膜と前記フィン状半導体層をエッチングすることにより、
第1の柱状半導体層と前記第1のポリシリコンによる第1のダミーゲートと第2の柱状半導体層と前記第1のポリシリコンによる第2のダミーゲートを形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2の絶縁膜の上に第1のポリシリコンを堆積し平坦化後、前記第1のポリシリコン上に第3の絶縁膜を形成することをさらに含むことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第2工程の後、前記第1の柱状半導体層前記第2の柱状半導体層と前記第1のダミーゲートと前記第2のダミーゲートの周囲に第4の絶縁膜を形成し、前記第4の絶縁膜の周囲に第2のポリシリコンを堆積し、エッチングをすることにより、前記第1のダミーゲートと前記第1の柱状半導体層と前記第2のダミーゲートと前記第2の柱状半導体層の側壁に残存させ、第3のダミーゲートと第4のダミーゲートを形成する第3工程を有することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記フィン状半導体層上部と前記第1の柱状半導体層下部と前記第2の柱状半導体層下部に第3の拡散層を形成し、前記第3のダミーゲートと前記第4のダミーゲートとの周囲に、第5の絶縁膜を形成し、エッチングをし、サイドウォール状に残存させ、前記第5の絶縁膜からなるサイドウォールを形成し、前記第3の拡散層上に金属と半導体の化合物を形成する第4工程を有することを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第4の工程の後、層間絶縁膜を堆積し、化学機械研磨し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートの上部を露出し、前記第1のダミーゲートと前記第2のダミーゲートと前記第3のダミーゲートと前記第4のダミーゲートとを除去し、前記第2の絶縁膜と前記第4の絶縁膜を除去し、第1のゲート絶縁膜を前記第1の柱状半導体層の周囲と前記第2の柱状半導体層の周囲と前記第5の絶縁膜の内側に形成し、前記第2の柱状半導体層の底部周辺のゲート絶縁膜を除去するための第4のレジストを形成し、前記第2の柱状半導体層の底部周辺の第1のゲート絶縁膜を除去し、第1の金属を堆積し、前記第1の柱状半導体層上部と前記第2の柱状半導体層上部を露出し、エッチバックを行い、前記第1の柱状半導体層の周囲にゲート電極及びゲート配線を形成し、前記第2の柱状半導体層の周囲にコンタクト電極及びコンタクト配線を形成する第5工程と、を有することを特徴とする請求項5に記載の半導体装置の製造方法。
- 半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、
前記コンタクト電極に基板に対して水平方向に接続された前記フィン状半導体層に直交する方向に延在する金属からなるコンタクト配線と、
前記フィン状半導体層の上部と前記第2の柱状半導体層の下部に形成された第3の拡散層と、
前記コンタクト電極は前記第3の拡散層と接続され、
前記第2の柱状半導体層上部側壁を取り囲み前記コンタクト電極と直接接する第4のコンタクトと、前記第4のコンタクトの上部と前記第2の柱状半導体層上部とを接続する第5のコンタクトと、
前記第2の柱状半導体層と前記コンタクト電極との間に形成された絶縁膜と、
前記第2の柱状半導体層上部側壁と前記第4のコンタクトとの間に形成された絶縁膜と、
を有することを特徴とする半導体装置。 - 前記第2の柱状半導体層の前記フィン状半導体層に直交する方向の幅は前記フィン状半導体層の前記フィン状半導体層に直交する方向の幅と同じであることを特徴とする請求項7に記載の半導体装置。
- 前記コンタクト電極と前記コンタクト配線の周囲に形成された絶縁膜をさらに有することを特徴とする請求項7に記載の半導体装置。
- 前記コンタクト電極のコンタクト配線に直交する方向の幅と前記コンタクト配線のコンタクト配線に直交する方向の幅は同じであることを特徴とする請求項7に記載の半導体装置。
- 前記第4のコンタクトの前記コンタクト配線に直交する方向の幅は、前記コンタクト電極の前記コンタクト配線に直交する方向の幅と等しいことを特徴とする請求項7に記載の半導体装置。
- 前記第5のコンタクトの前記コンタクト配線に直交する方向の幅は、前記第4のコンタクトの前記コンタクト配線に直交する方向の幅と等しいことを特徴とする請求項7に記載の半導体装置。
- 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された第1の柱状半導体層と、
前記第1の柱状半導体層の周囲にさらに形成された前記第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、
前記ゲート電極と前記ゲート配線の周囲と底部に形成された前記第1のゲート絶縁膜と、前記ゲート電極の前記ゲート配線に直交する方向の幅と前記ゲート配線の前記ゲート配線に直交する方向の幅は同じであり、
前記フィン状半導体層の上部と前記第1の柱状半導体層の下部に形成された前記第3の拡散層と、前記第1の柱状半導体層の上部側壁の周囲に形成された前記第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2の金属からなる第1のコンタクトと、
前記第1のコンタクトの上部と前記第1の柱状半導体層上部とを接続する第3の金属からなる第2のコンタクトと、
前記ゲート配線上に形成された前記第2の金属と前記第3の金属からなる第3のコンタクト
をさらに有することを特徴とする請求項8に記載の半導体装置。 - 前記第1のコンタクトの第2の金属の仕事関数は、4.0eVから4.2eVの間であることを特徴とする請求項13に記載の半導体装置。
- 前記第1のコンタクトの第2の金属の仕事関数は、5.0eVから5.2eVの間であることを特徴とする請求項13に記載の半導体装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/071355 WO2015019444A1 (ja) | 2013-08-07 | 2013-08-07 | 半導体装置の製造方法、及び、半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015114054A Division JP6285393B2 (ja) | 2015-06-04 | 2015-06-04 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5759077B1 true JP5759077B1 (ja) | 2015-08-05 |
JPWO2015019444A1 JPWO2015019444A1 (ja) | 2017-03-02 |
Family
ID=52460814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014536013A Active JP5759077B1 (ja) | 2013-08-07 | 2013-08-07 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US9520473B2 (ja) |
JP (1) | JP5759077B1 (ja) |
WO (1) | WO2015019444A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017064793A1 (ja) * | 2015-10-15 | 2017-04-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JP2017191944A (ja) * | 2017-05-24 | 2017-10-19 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5872054B2 (ja) * | 2013-06-17 | 2016-03-01 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
JP5822326B1 (ja) * | 2014-02-18 | 2015-11-24 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置の製造方法、及び、半導体装置 |
US9318447B2 (en) * | 2014-07-18 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and method of forming vertical structure |
US9831317B1 (en) * | 2017-03-02 | 2017-11-28 | Globalfoundries Inc. | Buried contact structures for a vertical field-effect transistor |
WO2021176600A1 (ja) * | 2020-03-04 | 2021-09-10 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 柱状半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5158901A (en) * | 1991-09-30 | 1992-10-27 | Motorola, Inc. | Field effect transistor having control and current electrodes positioned at a planar elevated surface and method of formation |
JP2009081377A (ja) * | 2007-09-27 | 2009-04-16 | Elpida Memory Inc | 半導体装置 |
JP2011061067A (ja) * | 2009-09-11 | 2011-03-24 | Elpida Memory Inc | 半導体装置の製造方法及び半導体装置 |
WO2012077178A1 (ja) * | 2010-12-07 | 2012-06-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2013038553A1 (ja) * | 2011-09-15 | 2013-03-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
WO2013093988A1 (ja) * | 2011-12-19 | 2013-06-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2703970B2 (ja) | 1989-01-17 | 1998-01-26 | 株式会社東芝 | Mos型半導体装置 |
JP3057661B2 (ja) | 1988-09-06 | 2000-07-04 | 株式会社東芝 | 半導体装置 |
JP2950558B2 (ja) | 1989-11-01 | 1999-09-20 | 株式会社東芝 | 半導体装置 |
JPH11297984A (ja) | 1998-04-07 | 1999-10-29 | Seiko Epson Corp | Ldd型mosトランジスタの構造および形成方法 |
US6891234B1 (en) | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
JP4108537B2 (ja) | 2003-05-28 | 2008-06-25 | 富士雄 舛岡 | 半導体装置 |
US7030430B2 (en) * | 2003-08-15 | 2006-04-18 | Intel Corporation | Transition metal alloys for use as a gate electrode and devices incorporating these alloys |
US20070148939A1 (en) * | 2005-12-22 | 2007-06-28 | International Business Machines Corporation | Low leakage heterojunction vertical transistors and high performance devices thereof |
JP4316658B2 (ja) | 2008-01-29 | 2009-08-19 | 日本ユニサンティスエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100956601B1 (ko) * | 2008-03-25 | 2010-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 및 그 형성 방법 |
EP2443658A4 (en) * | 2009-06-19 | 2013-08-07 | Ss Sc Ip Llc | METHODS OF MAKING VERTICAL JUNCTION FIELD EFFECT TRANSISTORS AND BIPOLAR JUNCTION-FREE TRANSISTORS WITHOUT ION IMPLANTATION AND DEVICES MADE THEREFROM |
JP5524547B2 (ja) * | 2009-09-14 | 2014-06-18 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体記憶装置 |
JP2011216657A (ja) * | 2010-03-31 | 2011-10-27 | Unisantis Electronics Japan Ltd | 半導体装置 |
-
2013
- 2013-08-07 WO PCT/JP2013/071355 patent/WO2015019444A1/ja active Application Filing
- 2013-08-07 JP JP2014536013A patent/JP5759077B1/ja active Active
-
2015
- 2015-09-08 US US14/847,510 patent/US9520473B2/en active Active
-
2016
- 2016-10-28 US US15/337,227 patent/US9876087B2/en active Active
- 2016-10-28 US US15/336,972 patent/US9640637B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5158901A (en) * | 1991-09-30 | 1992-10-27 | Motorola, Inc. | Field effect transistor having control and current electrodes positioned at a planar elevated surface and method of formation |
JP2009081377A (ja) * | 2007-09-27 | 2009-04-16 | Elpida Memory Inc | 半導体装置 |
JP2011061067A (ja) * | 2009-09-11 | 2011-03-24 | Elpida Memory Inc | 半導体装置の製造方法及び半導体装置 |
WO2012077178A1 (ja) * | 2010-12-07 | 2012-06-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2013038553A1 (ja) * | 2011-09-15 | 2013-03-21 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法、及び、半導体装置 |
WO2013093988A1 (ja) * | 2011-12-19 | 2013-06-27 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法と半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017064793A1 (ja) * | 2015-10-15 | 2017-04-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JPWO2017064793A1 (ja) * | 2015-10-15 | 2017-10-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
US10490681B2 (en) | 2015-10-15 | 2019-11-26 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
JP2017191944A (ja) * | 2017-05-24 | 2017-10-19 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20170047428A1 (en) | 2017-02-16 |
JPWO2015019444A1 (ja) | 2017-03-02 |
WO2015019444A1 (ja) | 2015-02-12 |
US9876087B2 (en) | 2018-01-23 |
US20150380505A1 (en) | 2015-12-31 |
US9520473B2 (en) | 2016-12-13 |
US9640637B2 (en) | 2017-05-02 |
US20170047417A1 (en) | 2017-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5759077B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5822326B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5838530B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5838529B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5902868B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5872054B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5680801B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5740535B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6328832B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6329299B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6285393B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2017208567A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6174174B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6200478B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6033938B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6080989B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5861197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6326437B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5890053B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6121386B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016105500A (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150604 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5759077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |