JP2017208567A - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP2017208567A JP2017208567A JP2017145606A JP2017145606A JP2017208567A JP 2017208567 A JP2017208567 A JP 2017208567A JP 2017145606 A JP2017145606 A JP 2017145606A JP 2017145606 A JP2017145606 A JP 2017145606A JP 2017208567 A JP2017208567 A JP 2017208567A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- semiconductor layer
- metal
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
すなわち、3つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。
シリコン基板101上に形成されたフィン状シリコン層103と、前記フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、前記フィン状シリコン層103上に形成された柱状シリコン層109と、前記柱状シリコン層109の周囲に形成された第1のゲート絶縁膜120と、前記第1のゲート絶縁膜120の周囲に形成された金属からなるゲート電極121aと、前記ゲート電極121aに接続された前記フィン状シリコン層103に直交する方向に延在する金属からなるゲート配線121bと、前記ゲート電極121aと前記ゲート配線121bの周囲と底部に形成された前記第1のゲート絶縁膜120と、ここで前記ゲート電極121aの外側の幅と前記ゲート配線121bの幅は同じであり、前記フィン状シリコン層103の上部と前記柱状シリコン層109の下部に形成された第2の拡散層115と、前記柱状シリコン層109の上部側壁の周囲に形成された第2のゲート絶縁膜123と、前記第2のゲート絶縁膜123の周囲に形成された第2の金属からなる第1のコンタクト125aと、前記第1のコンタクト125aの上部と前記柱状シリコン層109上部とを接続する第3の金属からなる第2のコンタクト126bと、前記ゲート配線121b上に形成された前記第2の金属と前記第3の金属からなる第3のコンタクト137を有することを特徴とする
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2の絶縁膜
106.第1のポリシリコン、第1のダミーゲート
107.第3の絶縁膜
108.第2のレジスト
109.柱状シリコン層
110.第4の絶縁膜
113.第2のポリシリコン、第2のダミーゲート
114.第5の絶縁膜、第5の絶縁膜からなるサイドウォール
115.第2の拡散層
116.金属と半導体の化合物
117.金属と半導体の化合物
118.コンタクトストッパ膜
119.層間絶縁膜
120.第1のゲート絶縁膜
121.第1の金属
121a.ゲート電極
121b.ゲート配線
123.第2のゲート絶縁膜
124.第3のレジスト
125.第2の金属
125a.第1のコンタクト
125b.第2の金属
126.第3の金属
126a.第2のコンタクト
126b.第3の金属
127.第4のレジスト
128.コンタクト孔
129.コンタクト
130.第4の金属
131.第5のレジスト
132.第5のレジスト
133.第5のレジスト
134.金属配線
135.金属配線
136.金属配線
137.第3のコンタクト
Claims (1)
- 半導体基板上に形成されたフィン状半導体層と、
前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された柱状半導体層と、
前記柱状半導体層の周囲に形成された第1のゲート絶縁膜と、
前記第1のゲート絶縁膜の周囲に形成された金属からなるゲート電極と、
前記ゲート電極に接続された前記フィン状半導体層に直交する方向に延在する金属からなるゲート配線と、
前記柱状半導体層の上部側壁の周囲に形成された第2のゲート絶縁膜と、
前記第2のゲート絶縁膜の周囲に形成された第2の金属からなる第1のコンタクトと、
前記ゲート配線上に形成された前記第2の金属を含む第3のコンタクトと、
前記第1のコンタクトの下側にさらに形成された前記第2のゲート絶縁膜と、
を有し、
前記第1のコンタクトの上部と前記柱状半導体層上部が電気的に接続されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145606A JP6368836B2 (ja) | 2017-07-27 | 2017-07-27 | 半導体装置の製造方法、及び、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017145606A JP6368836B2 (ja) | 2017-07-27 | 2017-07-27 | 半導体装置の製造方法、及び、半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016027697A Division JP6326437B2 (ja) | 2016-02-17 | 2016-02-17 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208567A true JP2017208567A (ja) | 2017-11-24 |
JP6368836B2 JP6368836B2 (ja) | 2018-08-01 |
Family
ID=60417416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017145606A Active JP6368836B2 (ja) | 2017-07-27 | 2017-07-27 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6368836B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021509536A (ja) * | 2018-01-05 | 2021-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 縦型輸送電界効果トランジスタのための半導体構造を形成する方法、半導体構造、および集積回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891234B1 (en) * | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
JP2012531751A (ja) * | 2009-06-26 | 2012-12-10 | カリフォルニア インスティチュート オブ テクノロジー | パッシベートされたシリコンナノワイヤーの製造方法およびこれにより得られるデバイス |
JP2013021274A (ja) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | 半導体装置 |
WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
-
2017
- 2017-07-27 JP JP2017145606A patent/JP6368836B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6891234B1 (en) * | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
JP2012531751A (ja) * | 2009-06-26 | 2012-12-10 | カリフォルニア インスティチュート オブ テクノロジー | パッシベートされたシリコンナノワイヤーの製造方法およびこれにより得られるデバイス |
JP2013021274A (ja) * | 2011-07-14 | 2013-01-31 | Toshiba Corp | 半導体装置 |
WO2013069102A1 (ja) * | 2011-11-09 | 2013-05-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置の製造方法及び半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021509536A (ja) * | 2018-01-05 | 2021-03-25 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 縦型輸送電界効果トランジスタのための半導体構造を形成する方法、半導体構造、および集積回路 |
JP7356982B2 (ja) | 2018-01-05 | 2023-10-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 縦型輸送電界効果トランジスタのための半導体構造を形成する方法、半導体構造、および集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP6368836B2 (ja) | 2018-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5759077B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5822326B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5902868B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5838529B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5680801B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5740535B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6368836B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6326437B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5890053B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6080989B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6329299B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6033938B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5861197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6154051B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6211637B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6285393B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6121386B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5989197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2016146503A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2016021598A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2015079988A (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180702 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180709 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6368836 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |