JP6285393B2 - 半導体装置の製造方法、及び、半導体装置 - Google Patents
半導体装置の製造方法、及び、半導体装置 Download PDFInfo
- Publication number
- JP6285393B2 JP6285393B2 JP2015114054A JP2015114054A JP6285393B2 JP 6285393 B2 JP6285393 B2 JP 6285393B2 JP 2015114054 A JP2015114054 A JP 2015114054A JP 2015114054 A JP2015114054 A JP 2015114054A JP 6285393 B2 JP6285393 B2 JP 6285393B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- gate
- contact
- insulating film
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 273
- 238000004519 manufacturing process Methods 0.000 title description 52
- 229910052751 metal Inorganic materials 0.000 claims description 113
- 239000002184 metal Substances 0.000 claims description 113
- 238000009792 diffusion process Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 20
- 239000010410 layer Substances 0.000 description 289
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 88
- 229910052710 silicon Inorganic materials 0.000 description 88
- 239000010703 silicon Substances 0.000 description 88
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 36
- 229920005591 polysilicon Polymers 0.000 description 34
- 238000000034 method Methods 0.000 description 19
- 238000005530 etching Methods 0.000 description 18
- 150000002739 metals Chemical class 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- GSDQYSSLIKJJOG-UHFFFAOYSA-N 4-chloro-2-(3-chloroanilino)benzoic acid Chemical compound OC(=O)C1=CC=C(Cl)C=C1NC1=CC=CC(Cl)=C1 GSDQYSSLIKJJOG-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
すなわち、3つのマスクを用いてシリコン柱、平面状シリコン層、ゲート配線を形成している。
シリコン基板101上に形成されたフィン状シリコン層103と、前記フィン状シリコン層103の周囲に形成された第1の絶縁膜104と、前記フィン状シリコン層103上に形成された第2の柱状シリコン層110と、前記第2の柱状シリコン層110の周囲に形成された金属からなるコンタクト電極140cと、前記コンタクト電極140cに接続された前記フィン状シリコン層103に直交する方向に延在する金属からなるコンタクト配線140dと、前記フィン状シリコン層103の上部と前記第2の柱状シリコン層110の下部に形成された第3の拡散層127と、前記コンタクト電極140cは前記第3の拡散層127と接続するのであって、前記第2の柱状シリコン層110上部側壁を取り囲み前記コンタクト電極140cと接続する第4のコンタクト146と、前記第4のコンタクト146の上部と前記第2の柱状シリコン層110上部とを接続する第5のコンタクト148と、を有する。
102.第1のレジスト
103.フィン状シリコン層
104.第1の絶縁膜
105.第2の絶縁膜
106.第1のポリシリコン
107.第3の絶縁膜
108.第2のレジスト
109.第3のレジスト
110.第2の柱状シリコン層
111.第1の柱状シリコン層
112.第3の絶縁膜
113.第3の絶縁膜
114.第2のダミーゲート
115.第1のダミーゲート
116.第2の絶縁膜
117.第2の絶縁膜
118.第4の絶縁膜
122.第2のポリシリコン
123.第4のダミーゲート
124.第3のダミーゲート
125.第4の絶縁膜
126.第4の絶縁膜
127.第3の拡散層
128.第5の絶縁膜
129.サイドウォール
130.サイドウォール
131.金属と半導体の化合物
132.金属と半導体の化合物
133.金属と半導体の化合物
134.層間絶縁膜
135.第1のゲート絶縁膜
136.第4のレジスト
137.第1のゲート絶縁膜
138.第1のゲート絶縁膜
139.第1のゲート絶縁膜
140.第1の金属
140a.ゲート電極
140b.ゲート配線
140c.コンタクト電極
140d.コンタクト配線
141.第2のゲート絶縁膜
142.第5のレジスト
143.第2のゲート絶縁膜
144.第2のゲート絶縁膜
145.第2のゲート絶縁膜
146.第2の金属、第4のコンタクト
147.第2の金属
147a.第1のコンタクト
147b.第2の金属
148.第3の金属、第5のコンタクト
149.第3の金属
149a.第2のコンタクト
149b.第3の金属
150.第4の金属
151.第6のレジスト
152.第6のレジスト
153.第6のレジスト
154.金属配線
155.金属配線
156.金属配線
157.第3のコンタクト
Claims (1)
- 半導体基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第1の絶縁膜と、
前記フィン状半導体層上に形成された第2の柱状半導体層と、
前記第2の柱状半導体層の周囲に形成された金属からなるコンタクト電極と、
前記コンタクト電極に基板に対して水平方向に接続された前記フィン状半導体層に直交する方向に延在する金属からなるコンタクト配線と、
前記フィン状半導体層の上部と前記第2の柱状半導体層の下部に形成された第3の拡散層と、
前記コンタクト電極は前記第3の拡散層と接続され、
前記第2の柱状半導体層上部側壁を取り囲み前記コンタクト電極と直接接する第4のコンタクトと、
前記第4のコンタクトの上部と前記第2の柱状半導体層上部とを接続する第5のコンタクトと、
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114054A JP6285393B2 (ja) | 2015-06-04 | 2015-06-04 | 半導体装置の製造方法、及び、半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015114054A JP6285393B2 (ja) | 2015-06-04 | 2015-06-04 | 半導体装置の製造方法、及び、半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014536013A Division JP5759077B1 (ja) | 2013-08-07 | 2013-08-07 | 半導体装置の製造方法、及び、半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017083724A Division JP6329299B2 (ja) | 2017-04-20 | 2017-04-20 | 半導体装置の製造方法、及び、半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015159337A JP2015159337A (ja) | 2015-09-03 |
JP6285393B2 true JP6285393B2 (ja) | 2018-02-28 |
Family
ID=54183066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015114054A Active JP6285393B2 (ja) | 2015-06-04 | 2015-06-04 | 半導体装置の製造方法、及び、半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6285393B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447075A (en) * | 1987-08-18 | 1989-02-21 | Oki Electric Ind Co Ltd | Semiconductor device |
JPH07183486A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 半導体装置及びその製造方法 |
US6891234B1 (en) * | 2004-01-07 | 2005-05-10 | Acorn Technologies, Inc. | Transistor with workfunction-induced charge layer |
JP5466818B2 (ja) * | 2007-09-27 | 2014-04-09 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
KR20130083923A (ko) * | 2011-12-02 | 2013-07-23 | 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 | 반도체 장치의 제조 방법과 반도체 장치 |
-
2015
- 2015-06-04 JP JP2015114054A patent/JP6285393B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015159337A (ja) | 2015-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5759077B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5822326B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5731073B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5838529B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5902868B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5872054B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5680801B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6328832B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5740535B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6368836B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6329299B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6285393B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6174174B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6200478B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6080989B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6033938B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5869166B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6326437B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5890053B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6211637B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5861197B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP6121386B2 (ja) | 半導体装置の製造方法、及び、半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160620 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6285393 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |