TW201419548A - 半導體裝置的製造方法以及半導體裝置 - Google Patents

半導體裝置的製造方法以及半導體裝置 Download PDF

Info

Publication number
TW201419548A
TW201419548A TW102140598A TW102140598A TW201419548A TW 201419548 A TW201419548 A TW 201419548A TW 102140598 A TW102140598 A TW 102140598A TW 102140598 A TW102140598 A TW 102140598A TW 201419548 A TW201419548 A TW 201419548A
Authority
TW
Taiwan
Prior art keywords
insulating film
layer
fin
gate
semiconductor device
Prior art date
Application number
TW102140598A
Other languages
English (en)
Inventor
Fujio Masuoka
Hiroki Nakamura
Original Assignee
Unisantis Elect Singapore Pte
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Elect Singapore Pte filed Critical Unisantis Elect Singapore Pte
Publication of TW201419548A publication Critical patent/TW201419548A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導體裝置的製造方法包括：第1步驟，於矽基板上，使用第1抗蝕劑形成鰭狀矽層，且於鰭狀矽層的周圍形成第1絕緣膜；以及第2步驟，於鰭狀矽層的周圍形成第2絕緣膜，並對第2絕緣膜進行蝕刻，使該第2絕緣膜殘存於鰭狀矽層的側壁，於第2絕緣膜上、鰭狀矽層上及第1絕緣膜上堆積第3絕緣膜，隨後，沿相對於鰭狀矽層所延伸的方向而正交的方向，形成用於形成閘極配線及柱狀矽層的第2抗蝕劑，使用該第2抗蝕劑，對第2絕緣膜、第3絕緣膜及鰭狀矽層進行蝕刻，並且去除第2絕緣膜，藉此形成柱狀矽層與包含第3絕緣膜的虛擬閘極。

Description

半導體裝置的製造方法以及半導體裝置
本發明是有關於一種半導體裝置的製造方法以及半導體裝置。
半導體積體電路、尤其是使用了金屬氧化物半導體(Metal Oxide Semiconductor，MOS)電晶體(transistor)的積體電路正趨向高積體化。伴隨著此種高積體化，積體電路中所用的MOS電晶體已微細化至奈米(nano)領域。
當發展此種MOS電晶體的微細化時，漏電流(leak current)的抑制變得困難，有時會因確保必要電流量的要求而難以使電路的佔有面積減少。
對此，提出有環繞閘極電晶體(以下稱作“SGT(Surrounding Gate Transistor)”)，其具備下述結構，即：相對於基板而沿垂直方向配置源極(source)、閘極(gate)、汲極(drain)，且閘極電極圍繞柱狀半導體層(矽(silicon)柱)的結構(例如參照專利文獻1、專利文獻2、專利文獻3)。
先前，SGT是藉由如下方式而製造，即：藉由使用用於繪製矽柱的第1遮罩(mask)，從而形成呈柱狀地形成有氮化膜硬遮罩(hard mask)的矽柱，然後，藉由使用用於繪製平面狀的矽層的第2遮罩，從而於矽柱的底部形成平面狀的矽層，進而，藉由使用用於繪製閘極配線的第3遮罩，從而形成閘極配線(例如參照專利文獻4)。
即，矽柱、平面狀矽層、閘極配線是藉由使用3個遮罩而形成。
而且，上述SGT的製造方法中，由於接觸(contact)的深度不同，因此須分別形成矽柱上部的接觸孔與矽柱下部的平面狀矽層上的接觸孔(例如參照專利文獻5)。由於要如此般分別形成接觸孔，因此製造所需的步驟數將增加。
而且，為了降低閘極配線與基板間的寄生電容，於MOS電晶體中使用第1絕緣膜。例如，於鰭式場效電晶體(Fin Field-Effect Transistor，FINFET)(例如參照非專利文獻1)中，於1個鰭(fin)狀半導體層的周圍形成第1絕緣膜，並對該第1絕緣膜進行回蝕(etch back)，使鰭狀半導體層露出，藉此降低閘極配線與基板間的寄生電容。因此，於SGT中，為了降低閘極配線與基板之間的寄生電容，亦必須使用第1絕緣膜。於SGT中，除了鰭狀半導體層以外，還存在柱狀半導體層，因此需要用於形成該柱狀半導體層的方法。
現有技術文獻
專利文獻
專利文獻1：日本專利特開平2-71556號公報
專利文獻2：日本專利特開平2-188966號公報
專利文獻3：日本專利特開平3-145761號公報
專利文獻4：日本專利特開2009-182317號公報
專利文獻5：日本專利特開2012-004244號公報
非專利文獻
非專利文獻1：具有先進高介電常數/金屬閘極設計的高效能22/20奈米鰭式場效電晶體CMOS元件(High performance 22/20nm FinFET CMOS devices with advanced high-K/metal gate scheme)，國際電子元件會議(IEDM)2010CC.Wu等著，27.1.1-27.1.4.
因此，本發明的目的在於，提供一種能夠減少製造SGT所需的步驟數的SGT的製造方法、及藉由該SGT的製造方法而獲得的SGT的結構。
本發明的第1觀點的半導體裝置的製造方法中，上述半導體裝置包括：鰭狀矽層，形成於矽基板上；第1絕緣膜，形成於上述鰭狀矽層的周圍；柱狀矽層，形成於上述鰭狀矽層上；閘極絕緣膜，形成於上述柱狀矽層的周圍； 閘極電極，形成於上述閘極絕緣膜的周圍；以及閘極配線，連接於上述閘極電極，且沿與上述鰭狀矽層所延伸的第1方向正交的第2方向延伸，上述半導體裝置的製造方法的特徵在於，使用第1遮罩來形成上述鰭狀矽層，並使用第2遮罩來形成上述柱狀矽層與上述閘極配線。
本發明的第2觀點的半導體裝置的製造方法的特徵在於包括：第1步驟，於矽基板上，使用第1遮罩形成鰭狀矽層，且於上述鰭狀矽層的周圍形成第1絕緣膜；以及第2步驟，於上述鰭狀矽層的周圍形成第2絕緣膜，並對上述第2絕緣膜進行蝕刻，藉此使上述第2絕緣膜殘存於上述鰭狀矽層的側壁，於上述第2絕緣膜上、上述鰭狀矽層上及上述第1絕緣膜上，堆積第3絕緣膜，以沿相對於上述鰭狀矽層所延伸的第1方向而正交的第2方向延伸的方式，形成用於形成閘極配線及柱狀矽層的抗蝕劑(resist)，將上述抗蝕劑作為第2遮罩，對上述第2絕緣膜與上述第3絕緣膜進行蝕刻之後，對上述鰭狀矽層進行蝕刻，進而去除上述第2絕緣膜，藉此形成上述柱狀矽層及包含上述第3絕緣膜的虛擬閘極(dummy gate)。
較佳的是，對上述第2絕緣膜進行蝕刻的蝕刻速度大於對上述第3絕緣膜進行蝕刻的蝕刻速度。
較佳的是，於上述第2絕緣膜上、上述鰭狀矽層上及上述第1絕緣膜上堆積第3絕緣膜之後，於上述第3絕緣膜上堆積第4絕緣膜，將上述抗蝕劑作為第2遮罩，一併對上述第2絕緣膜、上述第3絕緣膜以及上述第4絕緣膜進行蝕刻。
較佳的是上述半導體裝置的製造方法更包括：第3步驟，於上述第2步驟之後，形成閘極絕緣膜，於上述閘極絕緣膜的周圍形成閘極導電膜，並對上述閘極導電膜進行蝕刻，藉此使上述閘極導電膜殘存於上述虛擬閘極以及上述柱狀矽層的側壁，從而形成閘極電極以及閘極配線。
較佳的是上述半導體裝置的製造方法更包括：第4步驟，於上述第3步驟之後，堆積第1氮化膜，對上述第1氮化膜進行蝕刻，藉此使上述第1氮化膜殘存於上述閘極電極以及閘極配線的側壁，並且使閘極導電膜的上部露出，藉由蝕刻來去除露出的閘極導電膜的上部。
較佳的是上述半導體裝置的製造方法更包括：第5步驟，於上述第4步驟之後，堆積層間絕緣膜並且對上述層間絕緣膜的表面進行平坦化，進行上述層間絕緣膜的回蝕，藉此使上述柱狀矽層的上部露出後，形成用於形成第1接觸的第3抗蝕劑，藉由對上述層間絕緣膜進行蝕刻而形成接觸孔，於上述接觸孔中 堆積金屬材料，藉此，於上述鰭狀矽層上形成第1接觸之後，形成用於形成金屬配線的第4抗蝕劑，藉由蝕刻而形成上述金屬配線。
本發明的第3觀點的半導體裝置的特徵在於包括：鰭狀半導體層，形成於半導體基板上；第1絕緣膜，形成於上述鰭狀半導體層的周圍；柱狀半導體層，形成於上述鰭狀半導體層上，且具有與上述鰭狀半導體層的寬度相等的寬度；閘極絕緣膜，形成於上述柱狀半導體層的周圍；閘極電極，形成於上述閘極絕緣膜的周圍；閘極配線，連接於上述閘極電極，沿與上述鰭狀半導體層所延伸的第1方向正交的第2方向延伸，且在虛擬閘極的側壁上呈側牆(side wall)狀地形成；第1擴散層，形成於上述柱狀半導體層的上部；以及第2擴散層，遍及上述鰭狀半導體層的上部與上述柱狀半導體層的下部而形成。
根據本發明，可提供一種能夠減少製造SGT所需的步驟數的SGT的製造方法、及藉由該SGT的製造方法而獲得的SGT的結構。
101‧‧‧矽基板
102‧‧‧第1抗蝕劑
103‧‧‧鰭狀矽層
104‧‧‧第1絕緣膜
105‧‧‧第2絕緣膜
106‧‧‧第3絕緣膜(虛擬閘極)
107‧‧‧第4絕緣膜
108‧‧‧第2抗蝕劑
109‧‧‧柱狀矽層
110‧‧‧閘極絕緣膜
111‧‧‧閘極導電膜
111a‧‧‧閘極電極
111b‧‧‧閘極配線
112‧‧‧第1氮化膜
113‧‧‧第1擴散層
114‧‧‧第2擴散層
115‧‧‧氧化膜
116‧‧‧第2矽化物
117‧‧‧第1矽化物
118‧‧‧接觸阻擋層
119‧‧‧層間絕緣膜
120‧‧‧第3抗蝕劑
121、122‧‧‧接觸孔
123‧‧‧接觸阻擋層
124‧‧‧金屬材料
125、126、127‧‧‧第4抗蝕劑
128、129、130‧‧‧金屬配線
131、132‧‧‧第1接觸
x-x'、y-y'‧‧‧線
圖1(a)是本發明的實施方式的半導體裝置的平面圖，圖1(b)是圖1(a)的x-x'線上的剖面圖，圖1(c)是圖1(a)的y-y'線上的剖面圖。
圖2(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖2(b)是圖2(a)的x-x'線上的剖面圖，圖2(c)是圖2(a)的y-y'線上的剖面圖。
圖3(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖3(b)是圖3(a)的x-x'線上的剖面圖，圖3(c)是圖3(a)的y-y'線上的剖面圖。
圖4(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖4(b)是圖4(a)的x-x'線上的剖面圖，圖4(c)是圖4(a)的y-y'線上的剖面圖。
圖5(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖5(b)是圖5(a)的x-x'線上的剖面圖，圖5(c)是圖5(a)的y-y'線上的剖面圖。
圖6(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖6(b)是圖6(a)的x-x'線上的剖面圖，圖6(c)是圖6(a)的y-y'線上的剖面圖。
圖7(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖7(b)是圖7(a)的x-x'線上的剖面圖，圖7(c)是圖7(a)的y-y'線上的剖面圖。
圖8(a)是本發明的實施方式的半導體裝置的製造方法的平 面圖，圖8(b)是圖8(a)的x-x'線上的剖面圖，圖8(c)是圖8(a)的y-y'線上的剖面圖。
圖9(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖9(b)是圖9(a)的x-x'線上的剖面圖，圖9(c)是圖9(a)的y-y'線上的剖面圖。
圖10(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖10(b)是圖10(a)的x-x'線上的剖面圖，圖10(c)是圖10(a)的y-y'線上的剖面圖。
圖11(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖11(b)是圖11(a)的x-x'線上的剖面圖，圖11(c)是圖11(a)的y-y'線上的剖面圖。
圖12(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖12(b)是圖12(a)的x-x'線上的剖面圖，圖12(c)是圖12(a)的y-y'線上的剖面圖。
圖13(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖13(b)是圖13(a)的x-x'線上的剖面圖，圖13(c)是圖13(a)的y-y'線上的剖面圖。
圖14(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖14(b)是圖14(a)的x-x'線上的剖面圖，圖14(c)是圖14(a)的y-y'線上的剖面圖。
圖15(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖15(b)是圖15(a)的x-x'線上的剖面圖，圖15(c) 是圖15(a)的y-y'線上的剖面圖。
圖16(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖16(b)是圖16(a)的x-x'線上的剖面圖，圖16(c)是圖16(a)的y-y'線上的剖面圖。
圖17(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖17(b)是圖17(a)的x-x'線上的剖面圖，圖17(c)是圖17(a)的y-y'線上的剖面圖。
圖18(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖18(b)是圖18(a)的x-x'線上的剖面圖，圖18(c)是圖18(a)的y-y'線上的剖面圖。
圖19(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖19(b)是圖19(a)的x-x'線上的剖面圖，圖19(c)是圖19(a)的y-y'線上的剖面圖。
圖20(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖20(b)是圖20(a)的x-x'線上的剖面圖，圖20(c)是圖20(a)的y-y'線上的剖面圖。
圖21(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖21(b)是圖21(a)的x-x'線上的剖面圖，圖21(c)是圖21(a)的y-y'線上的剖面圖。
圖22(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖22(b)是圖22(a)的x-x'線上的剖面圖，圖22(c)是圖22(a)的y-y'線上的剖面圖。
圖23(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖23(b)是圖23(a)的x-x'線上的剖面圖，圖23(c)是圖23(a)的y-y'線上的剖面圖。
圖24(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖24(b)是圖24(a)的x-x'線上的剖面圖，圖24(c)是圖24(a)的y-y'線上的剖面圖。
圖25(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖25(b)是圖25(a)的x-x'線上的剖面圖，圖25(c)是圖25(a)的y-y'線上的剖面圖。
圖26(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖26(b)是圖26(a)的x-x'線上的剖面圖，圖26(c)是圖26(a)的y-y'線上的剖面圖。
圖27(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖27(b)是圖27(a)的x-x'線上的剖面圖，圖27(c)是圖27(a)的y-y'線上的剖面圖。
圖28(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖28(b)是圖28(a)的x-x'線上的剖面圖，圖28(c)是圖28(a)的y-y'線上的剖面圖。
圖29(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖29(b)是圖29(a)的x-x'線上的剖面圖，圖29(c)是圖29(a)的y-y'線上的剖面圖。
圖30(a)是本發明的實施方式的半導體裝置的製造方法的平 面圖，圖30(b)是圖30(a)的x-x'線上的剖面圖，圖30(c)是圖30(a)的y-y'線上的剖面圖。
圖31(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖31(b)是圖31(a)的x-x'線上的剖面圖，圖31(c)是圖31(a)的y-y'線上的剖面圖。
圖32(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖32(b)是圖32(a)的x-x'線上的剖面圖，圖32(c)是圖32(a)的y-y'線上的剖面圖。
圖33(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖33(b)是圖33(a)的x-x'線上的剖面圖，圖33(c)是圖33(a)的y-y'線上的剖面圖。
圖34(a)是本發明的實施方式的半導體裝置的製造方法的平面圖，圖34(b)是圖34(a)的x-x'線上的剖面圖，圖34(c)是圖34(a)的y-y'線上的剖面圖。
以下，參照圖2(a)、圖2(b)、圖2(c)至圖34(a)、圖34(b)、圖34(c)來說明本發明的實施方式的半導體裝置(SGT)的製造方法、以及藉由該製造方法獲得的半導體裝置(SGT)的結構。
首先，示出第1步驟，即：使用第1遮罩，於矽基板101上形成鰭狀矽層103，且於鰭狀矽層103的周圍形成第1絕緣膜104。
即，如圖2(a)、圖2(b)、圖2(c)所示，於矽基板101上，形成用於形成鰭狀矽層103的第1抗蝕劑102。
繼而，如圖3(a)、圖3(b)、圖3(c)所示，使用第1抗蝕劑102作為第1遮罩，對矽基板101進行蝕刻，形成鰭狀矽層103。此處，鰭狀矽層103是將抗蝕劑作為第1遮罩而形成，但對於該第1遮罩，亦可使用氧化膜或氮化膜等的硬遮罩。
繼而，如圖4(a)、圖4(b)、圖4(c)所示，去除第1抗蝕劑102。
繼而，如圖5(a)、圖5(b)、圖5(c)所示，於鰭狀矽層103的周圍堆積第1絕緣膜104。作為該第1絕緣膜104，亦可使用藉由高密度電漿(plasma)而形成的氧化膜或藉由低壓化學氣相沈積(Chemical Vapor Deposition，CVD)而形成的氧化膜。
繼而，如圖6(a)、圖6(b)、圖6(c)所示，對第1絕緣膜104進行回蝕，使鰭狀矽層103的上部露出。至此為止的步驟與非專利文獻1中所揭示的鰭狀矽層的製造方法相同。
藉由以上內容，示出了本實施方式的第1步驟，即：使用第1抗蝕劑102作為第1遮罩，於矽基板101上形成鰭狀矽層103，且於該鰭狀矽層103的周圍形成第1絕緣膜104。
以下，示出本實施方式的第2步驟，即：於鰭狀矽層103的周圍形成第2絕緣膜105，並對第2絕緣膜105進行蝕刻，藉此使該第2絕緣膜105殘存於鰭狀矽層103的側壁，隨後，於第2絕緣膜105上、鰭狀矽層103上及第1絕緣膜104上，堆積第3 絕緣膜106。隨後，以沿相對於鰭狀矽層103所延伸的第1方向(左右方向)而正交的第2方向(前後方向)延伸的方式，形成用於形成閘極配線111b及柱狀矽層109的第2抗蝕劑108，隨後，將該第2抗蝕劑108作為第2遮罩，對第2絕緣膜105與第3絕緣膜106進行蝕刻之後，對鰭狀矽層103進行蝕刻，進而，去除第2絕緣膜105，藉此形成柱狀矽層109及包含第3絕緣膜106的虛擬閘極。
即，如圖7(a)、圖7(b)、圖7(c)所示，於鰭狀矽層103的周圍形成第2絕緣膜105。較佳的是，該第2絕緣膜105為藉由濕式蝕刻(wet etching)速度快的常壓CVD(Chemical Vapor Deposition)而形成的氧化膜。而且，作為取代，第2絕緣膜105亦可為藉由低壓CVD(Chemical Vapor Deposition)而形成的氧化膜。
繼而，如圖8(a)、圖8(b)、圖8(c)所示，藉由對第2絕緣膜105進行蝕刻，從而使該第2絕緣膜105殘存於鰭狀矽層103的側壁。
繼而，如圖9(a)、圖9(b)、圖9(c)所示，於第2絕緣膜105上、鰭狀矽層103上及第1絕緣膜104上，堆積第3絕緣膜106。隨後，藉由化學機械研磨(Chemical Mechanical Polishing，CMP)法等，對第3絕緣膜106的表面進行平坦化。就第3絕緣膜106而言，較佳的是使用具有比第2絕緣膜105的蝕刻速度小的蝕刻速度的絕緣膜。即，例如，於第2絕緣膜105 為藉由常壓CVD而形成的氧化膜時，第3絕緣膜106較佳為藉由高密度電漿而形成的氧化膜、藉由低壓CVD而形成的氧化膜或氮化膜。而且，於第2絕緣膜105為藉由低壓CVD而形成的氧化膜時，第3絕緣膜106較佳為氮化膜。
繼而，如圖10(a)、圖10(b)、圖10(c)所示，於積層體上，堆積第4絕緣膜107。該第4絕緣膜107較佳的是與第2絕緣膜105同樣地為藉由濕式蝕刻速度大的常壓CVD(Chemical Vapor Deposition)而形成的氧化膜。再者，可省略該第4絕緣膜107的形成。而且，作為氧化膜的取代，第4絕緣膜107亦可為氮化膜。
繼而，如圖11(a)、圖11(b)、圖11(c)所示，以沿相對於鰭狀矽層103所延伸的第1方向(左右方向)而正交的第2方向(前後方向)延伸的方式，形成用於形成閘極配線111b及柱狀矽層109的第2抗蝕劑108。
繼而，如圖12(a)、圖12(b)、圖12(c)所示，藉由使用第2抗蝕劑108作為第2遮罩，對第2絕緣膜105、第3絕緣膜106及第4絕緣膜107進行蝕刻。
繼而，如圖13(a)、圖13(b)、圖13(c)所示，藉由對鰭狀矽層103進行蝕刻，從而形成柱狀矽層109。
繼而，如圖14(a)、圖14(b)、圖14(c)所示，去除第2抗蝕劑108。
繼而，如圖15(a)、圖15(b)、圖15(c)所示，去除 第2絕緣膜105。此處，第4絕緣膜107是由與第2絕緣膜105相同的材質(此處為藉由常壓CVD而形成的氧化膜)而形成，因此在去除第2絕緣膜105時，第4絕緣膜107也會被去除。第2絕緣膜105以及第4絕緣膜107較佳為藉由濕式蝕刻而去除。並且，由於第3絕緣膜106的蝕刻速度小於第2絕緣膜105的蝕刻速度，因此第3絕緣膜106將作為虛擬閘極而殘存。
藉由以上內容，示出了本實施方式的第2步驟，即：於鰭狀矽層103的周圍形成第2絕緣膜105，並對第2絕緣膜105進行蝕刻，藉此使該第2絕緣膜105殘存於鰭狀矽層103的側壁，隨後，於第2絕緣膜105上、鰭狀矽層103上及第1絕緣膜104上，堆積第3絕緣膜106，隨後，以沿相對於鰭狀矽層103所延伸的第1方向(左右方向)而正交的第2方向(前後方向)延伸的方式，形成用於形成閘極配線111b及柱狀矽層109的第2抗蝕劑108，隨後，使用該第2抗蝕劑108作為第2遮罩，對第2絕緣膜105與第3絕緣膜106進行蝕刻，隨後，對鰭狀矽層103進行蝕刻，進而，去除第2絕緣膜105，藉此形成柱狀矽層109及包含第3絕緣膜106的虛擬閘極。
以下，示出本實施方式的第3步驟，即：於第2步驟之後，形成閘極絕緣膜110，於該閘極絕緣膜110的周圍形成閘極導電膜111，並對閘極導電膜111進行蝕刻，藉此，使閘極導電膜111殘存於包含第3絕緣膜106的虛擬閘極以及柱狀矽層109的側壁，從而形成閘極電極111a以及閘極配線111b。
即，如圖16(a)、圖16(b)、圖16(a)所示，於積層體上，形成閘極絕緣膜110，進而，於閘極絕緣膜110的周圍，形成閘極導電膜111。此處，對於閘極導電膜111，較佳為使用被用於半導體的製造步驟中且對電晶體的臨限值電壓進行設定的金屬材料，例如氮化鈦、鈦、氮化鉭、鉭等。其中，對於閘極導電膜111，尤佳為使用在濕式蝕刻時蝕刻速度大於矽的材質。
而且，對於閘極絕緣膜110，較佳為使用氧化膜、氮氧化膜、高介電質膜等被用於半導體的製造步驟中的材料。
繼而，如圖17(a)、圖17(b)、圖17(c)所示，藉由對閘極導電膜111的規定區域進行蝕刻，從而使閘極導電膜111的一部分殘存於包含第3絕緣膜106的虛擬閘極以及柱狀矽層109的側壁。藉此，於柱狀矽層109的側壁上形成閘極電極111a，於包含第3絕緣膜106的虛擬閘極的側壁上，呈側牆狀地形成閘極配線111b。
根據本實施方式，如上所述，藉由使用2個遮罩，可形成鰭狀矽層103、柱狀矽層109及閘極配線111b。藉此，可削減半導體裝置(SGT)的製造所需的步驟數。而且，根據本實施方式，柱狀矽層109的形成位置與閘極配線111b的形成位置被調整成排列於一條直線上，因此柱狀矽層109與閘極配線111b的位置偏移得以消除。
藉由以上內容，示出了本實施方式的第3步驟，即：形成閘極絕緣膜110，於該閘極絕緣膜110的周圍形成閘極導電膜 111，並對該閘極導電膜111進行蝕刻，藉此，於柱狀矽層109的側壁上形成閘極電極111a，於包含第3絕緣膜106的虛擬閘極的側壁上，呈側牆狀地形成閘極配線111b。
以下，示出本實施方式的第4步驟，即：於第3步驟之後，堆積第1氮化膜112，對該第1氮化膜112進行蝕刻，藉此，使該第1氮化膜112殘存於閘極電極111a以及閘極配線111b的側壁，並且使閘極導電膜111的上部露出，藉由蝕刻去除露出的閘極導電膜111的上部。
即，如圖18(a)、圖18(b)、圖18(c)所示，於積層體上，堆積第1氮化膜112。
繼而，如圖19(a)、圖19(b)、圖19(c)所示，對第1氮化膜112進行蝕刻，藉此，使該第1氮化膜112殘存於閘極電極111a以及閘極配線111b的側壁，並且使閘極導電膜111的上部露出。
繼而，如圖20(a)、圖20(b)、圖20(c)所示，藉由蝕刻去除露出的閘極導電膜111的上部。
藉由以上內容，示出了本實施方式的第4步驟，即：堆積第1氮化膜112，對第1氮化膜112進行蝕刻，藉此，使該第1氮化膜112殘存於閘極電極111a以及閘極配線111b的側壁，並且使閘極導電膜111的上部露出，藉由蝕刻去除露出的閘極導電膜111的上部。
接續圖20(a)、圖20(b)、圖20(c)所示的步驟，如 圖21(a)、圖21(b)、圖21(c)所示，向柱狀矽層109的規定位置注入砷(As)，藉此形成第1擴散層113與第2擴散層114。此處是形成nMOS，而於形成pMOS時，注入硼或氟化硼。
繼而，如圖22(a)、圖22(b)、圖22(c)所示，於積層體上堆積氧化膜115之後，進行熱處理。此處，亦可取代氧化膜而使用氮化膜。
繼而，如圖23(a)、圖23(b)、圖23(c)所示，藉由蝕刻去除氧化膜115，但殘留該氧化膜115的一部分。此處，較佳為使用濕式蝕刻。藉此，使氧化膜115殘存於第1氮化膜112與柱狀矽層109之間、以及第1氮化膜112與包含第3絕緣膜106的虛擬閘極之間。再者，亦可取代濕式蝕刻而使用乾式蝕刻(dry etching)。
繼而，如圖24(a)、圖24(b)、圖24(c)所示，於積層體的規定位置堆積金屬材料，並且在進行熱處理之後，去除未反應的金屬材料。藉此，於第1擴散層113上、第2擴散層114上，分別形成第1矽化物(silicide)117、第2矽化物116。
以下，示出本實施方式的第5步驟，即：於第4步驟之後，堆積層間絕緣膜119，並且，藉由CMP(Chemical Mechanical Polishing)法等，對該層間絕緣膜119的表面進行平坦化，進而，進行層間絕緣膜119的回蝕，藉此，使柱狀矽層109的上部露出之後，形成用於形成第1接觸131、132的第3抗蝕劑120，對層間絕緣膜119進行蝕刻，藉此，形成接觸孔121、122。隨後，於 接觸孔121、122中堆積金屬材料124，藉此，於鰭狀矽層103上形成第1接觸131，於閘極配線111b上形成第1接觸132。隨後，形成用於形成金屬配線128、129、130的第4抗蝕劑125、126、127，藉由蝕刻而形成金屬配線128、129、130。
即，如圖25(a)、圖25(b)、圖25(c)所示，於積層體的規定區域，使用氮化膜等形成接觸阻擋層(contact stopper)118，並以覆蓋接觸阻擋層118的方式堆積層間絕緣膜119。隨後，藉由CMP(Chemical Mechanical Polishing)法等，對層間絕緣膜119的表面進行平坦化。
繼而，如圖26(a)、圖26(b)、圖26(c)所示，進行層間絕緣膜119的回蝕，使柱狀矽層109上的接觸阻擋層118及包含第3絕緣膜106的虛擬閘極上的接觸阻擋層118露出。
繼而，如圖27(a)、圖27(b)、圖27(c)所示，於積層體的規定位置，形成用於形成接觸孔121、122的第3抗蝕劑120。
繼而，如圖28(a)、圖28(b)、圖28(c)所示，藉由對自第3抗蝕劑120露出的層間絕緣膜119進行蝕刻，從而形成接觸孔121、122。
繼而，如圖29(a)、圖29(b)、圖29(c)所示，剝離去除第3抗蝕劑120。
繼而，如圖30(a)、圖30(b)、圖30(c)所示，對接觸阻擋層118進行蝕刻，藉此，去除接觸孔121的底部的接觸阻擋層118及柱狀矽層109的頂端部的接觸阻擋層118。並且，此時， 存在於柱狀矽層109的側壁殘存接觸阻擋層123的情況(參照圖30(a)、圖30(b)、圖30(c))。
繼而，如圖31(a)、圖31(b)、圖31(c)所示，以填埋接觸孔121、122的方式，堆積金屬材料124，藉此，於接觸孔121、122上分別形成第1接觸131、132，並且，以與第1接觸131、132、柱狀矽層109的上部的第1矽化物117連接的方式，形成金屬材料124。
繼而，如圖32(a)、圖32(b)、圖32(c)所示，於積層體上的規定位置，形成用於形成金屬配線128、129、130的第4抗蝕劑125、126、127。
繼而，如圖33(a)、圖33(b)、圖33(c)所示，對自第4抗蝕劑125、126、127露出的金屬材料124進行蝕刻，形成金屬配線128、129、130。
繼而，如圖34(a)、圖34(b)、圖34(c)所示，剝離第4抗蝕劑125、126、127。
根據以上的步驟，包含金屬材料124的金屬配線128、129、130與柱狀矽層109的上部並不經由接觸而直接電性連接，因此不需要在柱狀矽層109的上部另行形成接觸的步驟。而且，形成第1接觸131、132的接觸孔121、122是形成在鰭狀矽層103更上方，因此可使接觸孔121、122的深度較淺。因此，容易形成接觸孔121、122，進而，也容易以金屬材料124來填埋接觸孔121、122。
藉由以上內容，示出了本實施方式的第5步驟，即：於積層體上堆積層間絕緣膜119，並且，藉由CMP(Chemical Mechanical Polishing)法等，對該層間絕緣膜119的表面進行平坦化，並進行層間絕緣膜119的回蝕，藉此使柱狀矽層109的上部露出之後，形成用於形成第1接觸131、132的第3抗蝕劑120，對層間絕緣膜119進行蝕刻，藉此形成接觸孔121、122，於該接觸孔121、122中堆積金屬材料124，藉此於鰭狀矽層103上形成第1接觸131、132。隨後，形成用於形成金屬配線128、129、130的第4抗蝕劑125、126、127，藉由蝕刻而形成金屬配線128、129、130。
藉由以上內容，示出了半導體裝置(SGT)的製造方法，即：藉由使用2個遮罩，可形成鰭狀矽層103、柱狀矽層109及閘極配線111b。而且，根據該SGT的製造方法，可藉由總計4個遮罩而形成SGT的整體。
圖1(a)、圖1(b)、圖1(c)示出藉由上述半導體裝置的製造方法而獲得的本實施方式的半導體裝置的結構。
如圖1(a)、圖1(b)、圖1(c)所示，本實施方式的半導體裝置包括：鰭狀矽層103，形成於矽基板101上；第1絕緣膜104，形成於該鰭狀矽層103的周圍；以及柱狀矽層109，形成於鰭狀矽層103上。柱狀矽層109的寬度與鰭狀矽層103的寬度相等。本實施方式的半導體裝置更包括：閘極絕緣膜110，形成於柱狀矽層109的周圍；閘極電極111a，形成於該閘極絕緣膜110的周圍； 以及閘極配線111b，連接於該閘極電極111a，沿與鰭狀矽層103所延伸的第1方向(左右方向)正交的第2方向(前後方向)延伸。閘極配線111b是在包含第3絕緣膜106的虛擬閘極的側壁上呈側牆狀地形成。本實施方式的半導體裝置更包括：第1擴散層113，形成於柱狀矽層109的上部；以及第2擴散層114，遍及鰭狀矽層103的上部與柱狀矽層109的下部而形成。
根據上述實施方式，閘極配線111b是在包含第3絕緣膜106的虛擬閘極的側壁上呈側牆狀地形成，因此由包含第3絕緣膜106的虛擬閘極的高度來決定閘極配線111b的電阻值。因此，與呈平面狀地形成薄的閘極配線時相比，能夠將閘極配線111b的電阻抑制得較低。
根據上述實施方式，半導體裝置的製造方法包括：於矽基板101上，使用第1抗蝕劑102作為第1遮罩而形成鰭狀矽層103，且於該鰭狀矽層103的周圍形成第1絕緣膜104；於鰭狀矽層103的周圍形成第2絕緣膜105，並對該第2絕緣膜105進行蝕刻，藉此使該第2絕緣膜105殘存於鰭狀矽層103的側壁。隨後，於第2絕緣膜105上、鰭狀矽層103上及第1絕緣膜104上堆積第3絕緣膜106，隨後，以沿相對於鰭狀矽層109所延伸的方向而正交的第2方向(前後方向)延伸的方式，形成用於形成閘極配線111b及柱狀矽層109的第2抗蝕劑108，將該第2抗蝕劑108作為第2遮罩，對第2絕緣膜105與第3絕緣膜106進行蝕刻。之後，對鰭狀矽層103進行蝕刻，進而去除第2絕緣膜105，藉此 形成柱狀矽層109與包含第3絕緣膜106的虛擬閘極。隨後，形成閘極絕緣膜110，於閘極絕緣膜110的周圍形成閘極導電膜111，並對閘極導電膜111進行蝕刻，藉此，使閘極導電膜111殘存於柱狀矽層109的側壁以及包含第3絕緣膜106的虛擬閘極的側壁，從而於柱狀矽層109的側壁以及第3絕緣膜106的側壁上分別形成閘極電極111a以及閘極配線111b。
根據上述實施方式，如上所述，藉由使用2個遮罩(第1遮罩及第2遮罩)，可形成鰭狀矽層103、柱狀矽層109及閘極配線111b。藉此，可削減半導體裝置的製造所需的步驟數。
而且，根據上述實施方式，柱狀矽層109的形成位置與閘極配線111b的形成位置被調整成排列於一條直線上，因此可消除柱狀矽層109與閘極配線111b的位置偏移。
而且，閘極配線111b是在包含第3絕緣膜106的虛擬閘極的側壁上呈側牆狀地形成，因此由包含第3絕緣膜106的虛擬閘極的高度來決定閘極配線111b的電阻值。因此，與呈平面狀地形成薄的閘極配線111b時相比而言，可將閘極配線111b的電阻抑制得較低。
再者，作為本發明，只要不脫離其廣義的精神與範圍，則可採用各種實施方式以及變形。而且，上述實施方式是用於說明本發明的一實施例，並不限定本發明的範圍。
例如，於上述實施例中，將p型(包括p+型)與n型(包括n+型)分別設為相反的導電型的半導體裝置的製造方法、以及 藉由該方法獲得的半導體裝置當然亦包含於本發明的技術範圍內。
103‧‧‧鰭狀矽層
106‧‧‧第3絕緣膜(虛擬閘極)
109‧‧‧柱狀矽層
110‧‧‧閘極絕緣膜
111‧‧‧閘極導電膜
111a‧‧‧閘極電極
111b‧‧‧閘極配線
128、129、130‧‧‧金屬配線
131、132‧‧‧第1接觸
x-x'、y-y'‧‧‧線

Claims (8)

  1. 一種半導體裝置的製造方法，上述半導體裝置包括：鰭狀矽層，形成於矽基板上；第1絕緣膜，形成於上述鰭狀矽層的周圍；柱狀矽層，形成於上述鰭狀矽層上；閘極絕緣膜，形成於上述柱狀矽層的周圍；閘極電極，形成於上述閘極絕緣膜的周圍；以及閘極配線，連接於上述閘極電極，且沿與上述鰭狀矽層所延伸的第1方向正交的第2方向延伸，上述半導體裝置的製造方法的特徵在於，使用第1遮罩來形成上述鰭狀矽層，並使用第2遮罩來形成上述柱狀矽層與上述閘極配線。
  2. 一種半導體裝置的製造方法，其特徵在於包括：第1步驟，於矽基板上，使用第1遮罩形成鰭狀矽層，且於上述鰭狀矽層的周圍形成第1絕緣膜；以及第2步驟，於上述鰭狀矽層的周圍形成第2絕緣膜，並對上述第2絕緣膜進行蝕刻，藉此使上述第2絕緣膜殘存於上述鰭狀矽層的側壁，於上述第2絕緣膜上、上述鰭狀矽層上及上述第1絕緣膜上，堆積第3絕緣膜，以沿相對於上述鰭狀矽層所延伸的第1方向而正交的第2方向延伸的方式，形成用於形成閘極配線及柱狀矽層的抗蝕劑， 將上述抗蝕劑作為第2遮罩，對上述第2絕緣膜與上述第3絕緣膜進行蝕刻之後，對上述鰭狀矽層進行蝕刻，進而去除上述第2絕緣膜，藉此形成上述柱狀矽層及包含上述第3絕緣膜的虛擬閘極。
  3. 如申請專利範圍第2項所述的半導體裝置的製造方法，其中對上述第2絕緣膜進行蝕刻的蝕刻速度大於對上述第3絕緣膜進行蝕刻的蝕刻速度。
  4. 如申請專利範圍第2項所述的半導體裝置的製造方法，其中於上述第2絕緣膜上、上述鰭狀矽層上及上述第1絕緣膜上堆積第3絕緣膜之後，於上述第3絕緣膜上堆積第4絕緣膜，將上述抗蝕劑作為第2遮罩，一併對上述第2絕緣膜、上述第3絕緣膜以及第4絕緣膜進行蝕刻。
  5. 如申請專利範圍第2項所述的半導體裝置的製造方法，更包括：第3步驟，於上述第2步驟之後，形成閘極絕緣膜，於上述閘極絕緣膜的周圍形成閘極導電膜，並對上述閘極導電膜進行蝕刻，藉此使上述閘極導電膜殘存於上述虛擬閘極以及上述柱狀矽層的側壁，從而形成閘極電極以及閘極配線。
  6. 如申請專利範圍第5項所述的半導體裝置的製造方法，更包括： 第4步驟，於上述第3步驟之後，堆積第1氮化膜，對上述第1氮化膜進行蝕刻，藉此使上述第1氮化膜殘存於上述閘極電極以及閘極配線的側壁，並且使閘極導電膜的上部露出，藉由蝕刻來去除露出的上述閘極導電膜的上部。
  7. 如申請專利範圍第6項所述的半導體裝置的製造方法，更包括：第5步驟，於上述第4步驟之後，堆積層間絕緣膜並且對上述層間絕緣膜的表面進行平坦化，進行上述層間絕緣膜的回蝕，藉此使上述柱狀矽層的上部露出後，形成用於形成第1接觸的第3抗蝕劑，藉由對上述層間絕緣膜進行蝕刻而形成接觸孔，於上述接觸孔中堆積金屬材料，藉此，於上述鰭狀矽層上形成第1接觸之後，形成用於形成金屬配線的第4抗蝕劑，藉由蝕刻而形成上述金屬配線。
  8. 一種半導體裝置，其特徵在於包括：鰭狀半導體層，形成於半導體基板上；第1絕緣膜，形成於上述鰭狀半導體層的周圍；柱狀半導體層，形成於上述鰭狀半導體層上，且具有與上述鰭狀半導體層的寬度相等的寬度；閘極絕緣膜，形成於上述柱狀半導體層的周圍；閘極電極，形成於上述閘極絕緣膜的周圍；閘極配線，連接於上述閘極電極，沿與上述鰭狀半導體層所延伸的第1方向正交的第2方向延伸，且在虛擬閘極的側壁上呈 側牆狀地形成；第1擴散層，形成於上述柱狀半導體層的上部；以及第2擴散層，遍及上述鰭狀半導體層的上部與上述柱狀半導體層的下部而形成。
TW102140598A 2012-11-12 2013-11-08 半導體裝置的製造方法以及半導體裝置 TW201419548A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/079241 WO2014073103A1 (ja) 2012-11-12 2012-11-12 半導体装置の製造方法、及び、半導体装置

Publications (1)

Publication Number Publication Date
TW201419548A true TW201419548A (zh) 2014-05-16

Family

ID=50684240

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102140598A TW201419548A (zh) 2012-11-12 2013-11-08 半導體裝置的製造方法以及半導體裝置

Country Status (2)

Country Link
TW (1) TW201419548A (zh)
WO (1) WO2014073103A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016013087A1 (ja) * 2014-07-24 2016-01-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
CN105762191B (zh) * 2014-12-19 2019-05-21 中国科学院微电子研究所 半导体器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5317343B2 (ja) * 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
WO2009153880A1 (ja) * 2008-06-20 2009-12-23 日本ユニサンティスエレクトロニクス株式会社 半導体記憶装置
JP5323610B2 (ja) * 2009-08-18 2013-10-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法

Also Published As

Publication number Publication date
WO2014073103A1 (ja) 2014-05-15

Similar Documents

Publication Publication Date Title
JP5595619B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5731073B1 (ja) 半導体装置の製造方法、及び、半導体装置
US9299825B2 (en) Semiconductor device with surrounding gate transistor
JP5759077B1 (ja) 半導体装置の製造方法、及び、半導体装置
TWI716492B (zh) 鰭式場效電晶體裝置以及製造鰭式場效電晶體裝置的方法
TW201349312A (zh) 半導體裝置的製造方法以及半導體裝置
JP5604019B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5596245B1 (ja) 半導体装置の製造方法、及び、半導体装置
TW201419548A (zh) 半導體裝置的製造方法以及半導體裝置
JP5903139B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5740535B1 (ja) 半導体装置の製造方法、及び、半導体装置
WO2014174672A1 (ja) 半導体装置の製造方法及び半導体装置
JP5936653B2 (ja) 半導体装置
JP5646116B1 (ja) 半導体装置の製造方法、及び、半導体装置
JP2013045953A (ja) 半導体装置およびその製造方法
JP6114425B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6080989B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5869166B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6375316B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP5869079B2 (ja) 半導体装置の製造方法、及び、半導体装置