JP2655471B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2655471B2
JP2655471B2 JP5287894A JP28789493A JP2655471B2 JP 2655471 B2 JP2655471 B2 JP 2655471B2 JP 5287894 A JP5287894 A JP 5287894A JP 28789493 A JP28789493 A JP 28789493A JP 2655471 B2 JP2655471 B2 JP 2655471B2
Authority
JP
Japan
Prior art keywords
aluminum
aluminum alloy
alloy film
substrate
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5287894A
Other languages
English (en)
Other versions
JPH07142479A (ja
Inventor
義明 山田
信和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5287894A priority Critical patent/JP2655471B2/ja
Publication of JPH07142479A publication Critical patent/JPH07142479A/ja
Application granted granted Critical
Publication of JP2655471B2 publication Critical patent/JP2655471B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特にアルミ配線を有する半導体装置の製造方法
に関する。
【0002】
【従来の技術】半導体装置の高集積化が進むにつれて素
子間あるいは配線間を接続するために絶縁膜に設けられ
た開孔部の径は小さくなってくるが、その深さは、配線
容量の増大を防ぐ等の理由により小さくなることはな
く、深さを径で割ったアスペクト比は増大する傾向にあ
る。そのため、開孔部に対して配線金属であるアルミニ
ウム合金をスパッタリング法により形成する際、開孔部
内への被覆性が悪いため、開孔部内で断線したり、ある
いは断線まで至らずとも信頼性を低下させる原因となっ
ている。
【0003】そこで、開孔部内での被覆性を向上させる
ために、配線金属を形成後、加熱して流動させる手段が
多く提案されている。たとえば配線金属形成後、レーザ
ービームを照射して配線金属を加熱し、その溶融した配
線金属の一部を開孔部内に流動させる方法や、配線金属
形成後、不活性ガスプラズマにて流動させる方法がある
が、いまだ実用化されていない。
【0004】そこで、アルミ膜をスパッタ法により形成
後、単に半導体ウェハすなわち基板を加熱することによ
り、アルミ膜を開孔部に流動させる方法が特開平4−6
5831号公報に提案されている。
【0005】この方法により開孔部を埋め込む場合の実
施例を図面を用いて説明する。図6はその主要工程断面
図である。
【0006】まず、図6(A)に示すように、素子が形
成されたシリコン基板11上にシリコン酸化膜12を形
成後、シリコン酸化膜12にシリコン基板11に達する
開孔部16を形成し、スパッタリング法によりチタニウ
ム膜13と窒化チタニウム膜14を開孔部16の底部及
び内側壁,シリコン酸化膜12の上表面に形成する。チ
タニウム膜13と窒化チタニウム膜14の膜厚はシリコ
ン酸化膜12上でそれぞれ10〜100nmと50〜2
00nmである。
【0007】次に図6(B)に示すように、スパッタリ
ング法によりアルミ合金膜15を50〜800nmの厚
さに形成する。この時のシリコン基板11の温度は20
0℃以下の低温で行なったほうが良い。その理由は、2
00℃よりも高温の場合、アルミ合金膜15の形成際中
にアルミ合金膜が開孔部16の底や開孔部16の上部の
角に多く移動してしまうからである。
【0008】次に図6(C)に示すように、シリコン基
板11を加熱してアルミ合金膜15を溶融させ、その溶
融したアルミ合金膜15で開孔部16を埋め込む。
【0009】これら一連のプロセスは、大気圧雰囲気に
晒さずに、同一真空中で行なったほうが良い。特にアル
ミ合金膜15の形成とシリコン基板11の加熱は同一真
空中で行なう必要がある。その理由は、アルミ合金膜1
5の表面に厚く酸化膜が形成されてしまうと、アルミ合
金膜15が流動しなくなるためである。
【0010】そしてアルミ合金膜15の形成とシリコン
基板11の加熱は別のプロセス室で行なうのが一般的で
ある。その理由は、アルミ合金膜15の形成とシリコン
基板11の加熱を別のプロセス室で同時に進行させたほ
うが、単位時間当りの処理枚数が多くできることと、ア
ルミ合金膜15の形成やシリコン基板11の加熱をする
プロセス室をそれぞれのプロセスに最も適した構成にし
たほうが、安定してプロセスを進行させることができる
ためである。
【0011】最後に、図6(D)に示すようにアルミ合
金膜15で開孔部16を埋め込んだ後に、リソグラフィ
技術とドライエッチング技術とを用いてアルミ合金膜1
5,窒化チタニウム膜14,チタニウム膜13を所望の
パターンに加工してアルミ電極配線を完成する。
【0012】
【発明が解決しようとする課題】この従来の半導体装置
の製造方法においては、アルミ合金膜の形成後、シリコ
ン基板を加熱しアルミ合金膜を溶融するまでの間に、ア
ルミ合金膜の表面が酸化されると、アルミ合金膜が流動
しにくくなり、流動させるためにはさらに高温の加熱が
必要となったり、うまく流動させて開孔部を埋め込める
温度範囲がせまく、制御しにくいという問題点がある。
アルミ面の酸化の程度がひどい場合には、全くアルミ合
金膜が流動しなくなる場合もある。
【0013】注意すべきことはこのアルミ表面の酸化は
一連のプロセスを同一真空中で行なっても起こる場合が
あることである。
【0014】すなわち、現在のスパッタリング装置は種
々のプロセスを一台で行なえるように図5に示すように
マルチチャンバー構造になっているものが多く、基板の
出し入れを行なうロードロック室20に続いて基板をそ
れぞれのプロセス室40,50,60に移動させる搬送
室30があり、搬送室30には2〜4個のプロセス室4
0,50,60が接続結合している。
【0015】たとえば、第1のプロセス室40でアルミ
あるいはアルミ合金膜をスパッタリングにより形成後、
第2のプロセス室50で基板加熱を行なう場合、必ず搬
送室30を通るが、この搬送室30の真空が10-7To
rr台以上の圧力では、残留している水分等によりアル
ミあるいはアルミ合金膜の表面が酸化されてしまうこと
が実験により確認されている。
【0016】一方、10-8Torr台以下の圧力の高真
空ではアルミあるいはアルミ合金膜の表面の酸化を抑え
られるので、従来の技術で安定にアルミあるいは合金膜
を流動させて開孔部を埋め込むためには、搬送室の真空
は常に10-8Torr台以下の圧力に保つ必要がある。
【0017】しかし、搬送室30を常に10-8Torr
台以下の圧力に保つのは困難である。搬送室30はロー
ドロック室20と接続されている。ロードロック室20
は基板を出し入れする際に必ず大気となるのでロードロ
ック室20を10-8Torr台以下の圧力まで真空引き
するには長時間かかり生産性を考えると10-8Torr
台以下の圧力にするのは実質的に不可能である。
【0018】したがって、搬送室30からロードロック
室20に基板を搬送する際、ロードロック室20から水
分等が搬送室30に入り真空度を悪化させ、常に10-8
Torr台以下の圧力にするのは困難となる。
【0019】一方、搬送室30に大排気量の真空ポンプ
をつけたり、ロードロック室20と搬送室30の間にも
う1つ真空室を設け、直接ロードロック室20の雰囲気
が搬送室30に入るのを防ぐことにより搬送室30を常
に10-8Torr台以下の圧力に保つことは可能である
が、このような方式を採用すると装置が大きくなったり
高価になったりするという問題点がある。
【0020】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上の絶縁膜に素子間や配線間を接続する
開孔部を形成後、アルミニウムあるいはアルミニウム合
金膜を形成する工程と、基板を加熱して前記アルミニウ
ムあるいはアルミニウム合金膜を溶融し開孔部を埋め込
む工程とを含み、前記アルミニウムあるいはアルミニウ
ム合金膜を形成する工程と前記基板を加熱する工程との
間に、前記アルミニウムあるいはアルミニウム合金膜の
表面に形成されたアルミナを除去する工程を有し、前記
アルミナを除去する工程は基板を加熱する工程を行なう
プロセス室と同一の真空室で行なうという特徴を有して
いる。
【0021】ここで、前記アルミニウムあるいはアルミ
ニウム合金膜をスパッタリング法にて形成することが
きる。また、前記アルミニウムまたはアルミニウム合金
膜の形成と基板の加熱は別のプロセス室で行ない、前記
アルミニウムまたはアルミニウム合金膜を形成するプロ
セス室から基板を加熱するプロセス室までの移動は10
-8Torrよりも高い圧力の真空室を介して行なうこと
ができる。また、前記アルミナの除去は還元性ガスを含
むプラズマにて行なうものであり、前記還元性ガスは、
BCl3 等の塩素を含むガスまたは水素ガスであること
ができる。さらに水素ガスにてアルミナを還元するのと
同時に基板を400〜550℃に加熱することもでき
る。
【0022】
【実施例】次に本発明について図面を用いて説明する。
【0023】図1および図2は本発明の第1の実施例の
主要工程断面図であり、図3は第1の実施例のフローチ
ャートである。
【0024】まず図1(A)に示すように、素子が形成
されたシリコン基板1上にシリコン酸化膜2を形成後、
シリコン酸化膜2の所望の位置にシリコン基板1に達す
る開孔部7を形成し、スパッタリング法によりチタニウ
ム膜3と窒化チタニウム膜4を開孔部7の底面及び内側
壁,シリコン酸化膜2の上表面に形成する。チタニウム
膜3と窒化チタニウム膜4の成長膜厚はシリコン酸化膜
2上でそれぞれ10〜100nmと50〜200nmで
ある。
【0025】次に図1(B)に示すように、スパッタリ
ング法によりアルミ合金膜5たとえばシリコンを1%、
銅を0.5%添加したAl−Si−Cu合金膜を50〜
800nmの厚さに形成する。この時、シリコン基板の
温度は200℃以下にしたほうが良い。以上の図1
(A),(B)が図3のステップ110である。
【0026】次にシリコン基板を基板加熱用の別のプロ
セス室に移動(例えば図5の第1のプロセス室40から
第2のプロセス室50への移動)させる。その際、10
-8Torrよりも高圧の搬送室(図5の搬送室30)を
通るので、図1(C)に示すようにアルミ合金膜5の表
面に薄いアルミナ6が形成される。このアルミナの膜厚
は1nm以下である(図3のステップ120)。
【0027】次に図2(A)に示すように、BCl3
スを移動したプロセス室に導入し、シリコン基板に高周
波の電圧を印加してプラズマを発生させ、アルミナ6を
エッチング除去する。使用するガスはBCl3 でなくて
も、塩素を含むガスであれば良いが、BCl3 を使用す
ると、アルミナはエッチングされるがアルミはホウ化物
が形成されエッチングされにくいので、アルミナだけ除
去するのに最も適している。またアルミナは1nm以下
と薄いのでエッチング時間は短かくても良い(図3のス
テップ130)。
【0028】次にBCl3 ガスを十分排気した後、図2
(B)に示すように、シリコン基板1を400〜550
℃の温度に加熱してアルミ合金膜5を溶融させその溶融
したアルミ合金膜5で開孔部7を埋め込む(図3のステ
ップ140)。
【0029】アルミナの除去と基板加熱によるアルミの
溶融は同一のプロセス室で行うことにより、アルミナの
除去後、再びアルミナが形成されるのを防いだほうが良
い。
【0030】最後に図2(C)に示すように、アルミ合
金膜5で開孔部7を埋め込んだ後、リソグラフィ技術と
ドライエッチング技術を用いてアルミ合金膜5,窒化チ
タニウム膜4,チタニウム膜3を所望のパターンに加工
してアルミ電極配線を完成する(図3のステップ15
0)。
【0031】次に本発明の第2の実施例の主要工程断面
図を第1の実施例と同様に、図1および図2に示し、ま
た第2の実施例のフローチャートを図4に示す。
【0032】第1の実施例と同様にステップ110の
後、ステップ120において図1(C)に示すように基
板加熱用のプロセス室にシリコン基板移動する際にアル
ミ合金膜5の表面にアルミナ6が形成される。
【0033】しかしこの第2の実施例の図2(A),
(B)の工程では、図4のステップ230に示すよう
に、水素ガスを移動後のプロセス室に導入し、シリコン
基板に高周波の電圧を印加することによりプラズマを発
生させアルミナ6をアルミに還元させる。すなわち還元
することでアルミナを除去する。水素分子ではアルミナ
を還元することは不可能であるが、プラズマ中に発生す
るラジカルな水素で還元することができる。
【0034】またこの第2の実施例では水素ガスの導入
中、あるいはアルミナ6の還元中にシリコン基板を加熱
しても良く、加熱によりアルミナ6の還元が進み、さら
にアルミ合金膜5を溶融させるまでの時間が短縮できる
という利点がある。
【0035】最後に図2(C)および図4のステップ1
50に示すように、アルミ合金膜5,窒化チタニウム膜
4,チタニウム膜3を所望のパターンに加工してアルミ
電極配線を完成する。
【0036】以上説明してきた第1および第2の実施例
では、シリコン基板に達する開孔部を埋め込む場合を対
象としたが、本発明はこれに限るものではなく、配線間
を接続する開孔部の埋め込みにも適用できることは言う
までもない。
【0037】また第1および第2の実施例では、アルミ
合金膜はスパッタリング法で形成しているが、スパッタ
リング法に限るものではなくたとえばCVD法にて形成
してもよい。
【0038】
【発明の効果】以上説明したように本発明では、アルミ
ニウムあるいはアルミニウム合金膜を形成する工程と基
板を加熱してアルミニウムあるいはアルミニウム合金膜
を溶融し開孔部を埋め込む工程を開始するまでの間に、
アルミニウムあるいはアルミニウム合金膜の表面に形成
されたアルミナを基板加熱直前に除去しているため、比
較的低温で安定してアルミニウムあるいはアルミニウム
合金膜を流動させて開孔部を埋め込むことが可能である
という効果を有する。
【0039】従来の技術でアルミニウムの表面が若干酸
化された場合に比べ、本発明では従来よりも20〜50
℃低い温度でアルミニウムあるいはアルミニウム合金膜
が流動して開孔部を埋め込むことが可能であり、このよ
うに低温で流動することができると、アルミニウムがそ
の下の窒化チタンウム膜等のバリアメタルを突き抜けシ
リコン基板と反応し、半導体素子を破壊することを完全
に抑えることができる。
【0040】さらに本発明により従来技術に比べアルミ
ニウムを流動させる温度範囲が広がり、従来技術に比べ
50℃程度流動する温度範囲が広がる。従って、基板加
熱の温度を基板全面にわたって正確に制御する必要は無
くまた多少温度が設定値からずれてもアルミニウムを流
動させることができるので、安定して開孔部を埋め込む
ことが可能である。
【0041】アルミニウムの表面が酸化されてアルミニ
ウムが流動しにくくなるのはアルミニウムの表面拡散が
抑えられ、表面が変形しにくくなるためである。
【0042】したがって、アルミニウムの表面が酸化さ
れないようにするのが最も良い方法があるが、それには
発明が解決しようとする課題で述べたように装置が大き
くなったり、高価になってしまう。
【0043】しかし本発明の方法ではアルミニウム表面
の酸化を防止する必要は無く、基板加熱用プロセス室に
エッチング機構を追加するだけなので、装置は大きくな
らず、価格もそれほど上昇しない。
【0044】アルミナをエッチングするガスとして広く
知られているBCl3 を第1の実施例として使用した場
合、アルミナを短時間で確実にエッチング可能であると
いう利点がある。しかし、基板加熱前にBCl3 ガスを
完全に排気しないと、アルミニウムが塩素で腐食してし
まう恐れがある。また、完全にBCl3 を排気したとし
てもアルミニウム表面に吸着した塩素によりアルミニウ
ムが腐食する可能性がある。またこのようにBCl3
完全に排気してからでない基板加熱ができないから、単
位時間あたりの処理枚数は少なくなる場合がある。
【0045】これに対してアルミナを水素プラズマで還
元する第2の実施例の場合は、基板を加熱するのと同時
に行なうことができ、アルミナの膜厚は1nm以下と薄
いので水素により単時間で還元できるので、単位時間あ
たりの処理枚数を増大できるという効果がある。
【0046】また水素はアルミニウム中に容易に入り込
むが、その後の熱処理による抜け出るのでアルミニウム
の膜質を悪化させることはない。
【図面の簡単な説明】
【図1】本発明の実施例の製造方法における主要工程を
順次示した断面図である。
【図2】図1の続きの主要工程を順次示した断面図であ
る。
【図3】本発明の第1の実施例の主要工程を示したフロ
ーチャートである。
【図4】本発明の第2の実施例の主要工程を示したフロ
ーチャートである。
【図5】スパッタリング装置のマルチチャンバー構造を
模式的に示した図である。
【図6】従来技術の製造方法における主要工程を順次示
した断面図である。
【符号の説明】
1,11 シリコン基板 2,12 シリコン酸化膜 3,13 チタニウム膜 4,14 窒化チタニウム膜 5,15 アルミ合金膜 6 アルミナ 7,16 開孔部 20 ロードロック室 30 搬送室 40,50,60 プロセス室 110,120,130,140,150,230
工程ステップ

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上の絶縁膜に設けられた素子間ある
    いは配線間の接続用開孔部にアルミ配線を形成するに際
    して、前記接続用開孔部を形成後、アルミニウムあるい
    はアルミニウム合金膜を形成する工程と、前記基板を加
    熱して前記アルミニウムあるいはアルミニウム合金膜を
    溶融し前記開孔部を前記アルミニウムあるいはアルミニ
    ウム合金膜で埋め込む工程とを含む半導体装置の製造方
    法において、前記アルミニウムあるいはアルミニウム合
    金膜を形成する工程と前記基板を加熱する工程との間
    に、前記アルミニウムあるいはアルミニウム合金膜の表
    面に形成されたアルミナを除去する工程を含み、前記ア
    ルミナを除去する工程を前記基板を加熱する工程を行な
    うプロセス室と同一の真空室で行なうことを特徴とする
    半導体装置の製造方法。
  2. 【請求項2】 前記アルミニウムあるいはアルミニウム
    合金膜をスパッタリング法によって形成することを特徴
    とする請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記アルミニウムあるいはアルミニウム
    合金膜を形成するプロセス室と前記基板を加熱するプロ
    セス室は別の真空室であり、前記アルミニウムあるいは
    アルミニウム合金膜を形成するプロセス室から前記基板
    を加熱するプロセス室への移動は10-8Torrよりも
    高い圧力の真空室を介して行なうことを特徴とする請求
    項1に記載の半導体装置の製造方法。
  4. 【請求項4】 前記アルミナのエッチング除去もしくは
    還元除去を還元性ガスを含むプラズマにて行なうことを
    特徴とする請求項3に記載の半導体装置の製造方法。
  5. 【請求項5】 前記還元性ガスが塩素系ガスであること
    を特徴とする請求項4に記載の半導体装置の製造方法。
  6. 【請求項6】 前記塩素系ガスが3塩化ホウ素(BCl
    3 )であることを特徴と請求項5に記載の半導体装置の
    製造方法。
  7. 【請求項7】 前記還元性ガスが水素であることを特徴
    とする請求項4に記載の半導体装置の製造方法。
  8. 【請求項8】 前記水素ガスのプラズマによりアルミナ
    を還元するのと同時に前記基板を400〜550℃に加
    熱することを特徴とする請求項7に記載の半導体装置の
    製造方法。
JP5287894A 1993-11-17 1993-11-17 半導体装置の製造方法 Expired - Lifetime JP2655471B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5287894A JP2655471B2 (ja) 1993-11-17 1993-11-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5287894A JP2655471B2 (ja) 1993-11-17 1993-11-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07142479A JPH07142479A (ja) 1995-06-02
JP2655471B2 true JP2655471B2 (ja) 1997-09-17

Family

ID=17723098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5287894A Expired - Lifetime JP2655471B2 (ja) 1993-11-17 1993-11-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2655471B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
JP3201321B2 (ja) * 1997-11-10 2001-08-20 日本電気株式会社 配線用アルミニウム膜の形成方法
JP5560595B2 (ja) 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
US9543248B2 (en) * 2015-01-21 2017-01-10 Qualcomm Incorporated Integrated circuit devices and methods

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314690A (ja) * 1993-04-30 1994-11-08 Toshiba Corp 半導体装置及びその製造方法
JP3094755B2 (ja) * 1993-10-05 2000-10-03 富士電機株式会社 自動販売機の冷却ユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034016A (zh) * 2019-03-25 2019-07-19 华中科技大学 一种半导体芯片正面铝层可焊化方法

Also Published As

Publication number Publication date
JPH07142479A (ja) 1995-06-02

Similar Documents

Publication Publication Date Title
JPH08264530A (ja) 半導体装置の製造方法及び半導体装置の製造装置
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
US6169027B1 (en) Method of removing surface oxides found on a titanium oxynitride layer using a nitrogen containing plasma
JP3381774B2 (ja) CVD−Ti膜の成膜方法
JP2655471B2 (ja) 半導体装置の製造方法
JPH06349950A (ja) 半導体装置及びその製造方法
JP3381767B2 (ja) 成膜方法および半導体装置の製造方法
KR100560666B1 (ko) 반도체 소자 제조용 금속막 증착 시스템 및 그 운용 방법
WO2004027857A1 (ja) 半導体基板の処理方法
JP3635875B2 (ja) 成膜方法及び膜積層構造
JPH08298288A (ja) 半導体装置の製造方法
JPH11191556A (ja) 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP3887123B2 (ja) ドライエッチング方法
JP2001210713A (ja) エッチング方法、埋め込み方法及び配線層形成方法
JPH1167766A (ja) 半導体装置の製造方法
JPH07297186A (ja) 半導体装置の製造方法
JPH1098041A (ja) 半導体装置の製造方法
JPH10313005A (ja) 金属膜のリフロー方法
JP2001077193A (ja) コンタクトの形成方法
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JPH11204457A (ja) CVD−Ti膜の成膜方法
JPH05347270A (ja) 金属プラグの形成方法及びこれに用いるウェハ処理装置
US20080251920A1 (en) Dielectric film forming method
JPH08241923A (ja) 配線形成方法およびこれに用いる配線形成装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970422