KR20080003706A - 액정표시장치의 기판 및 그 제조방법 - Google Patents

액정표시장치의 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20080003706A
KR20080003706A KR1020070049174A KR20070049174A KR20080003706A KR 20080003706 A KR20080003706 A KR 20080003706A KR 1020070049174 A KR1020070049174 A KR 1020070049174A KR 20070049174 A KR20070049174 A KR 20070049174A KR 20080003706 A KR20080003706 A KR 20080003706A
Authority
KR
South Korea
Prior art keywords
layer
substrate
insulating layer
drain
patterned
Prior art date
Application number
KR1020070049174A
Other languages
English (en)
Other versions
KR100882402B1 (ko
Inventor
이-웨이 이
칭-윤 추
Original Assignee
우 옵트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 우 옵트로닉스 코포레이션 filed Critical 우 옵트로닉스 코포레이션
Publication of KR20080003706A publication Critical patent/KR20080003706A/ko
Application granted granted Critical
Publication of KR100882402B1 publication Critical patent/KR100882402B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

액정표시장치의 기판 제조방법이 개시된다. 이 제조방법은 저저항을 가진 도전선 구조를 형성하여 저항 정합의 곤란을 개선하는 공정을 포함한다. 이 제조방법은 LCD 패널의 도전선의 저항을 효과적으로 감소시켜 구동신호의 전송율을 증가시킬 수 있다. 따라서, 제품 산출의 증가로 제조 비용을 절감할 수 있고, 대형 고해상도 박막 트랜지스터 액정표시장치의 요구를 충족시킬 수 있다.

Description

액정표시장치의 기판 및 그 제조방법{A SUBSTRATE OF LIQUID CRYSTAL DEVICE AND METHOD FOR MANUFACTURING THE SAME}
도 1a의 (a) 내지 도 1b의 (l)은 본 발명의 실시예 1에 따른 LCD 기판 제조를 위한 흐름도이다.
도 2a의 (a) 내지 도 2b의 (g)는 본 발명의 실시예 2에 따른 LCD 기판 제조를 관한 흐름도이다.
도 3a의 (a) 내지 도 3b의 (h)는 본 발명의 실시예 3에 따른 LCD 기판 제조를 위한 흐름도이다.
도 4a의 (a) 내지 도 4b의 (h)는 본 발명의 실시예 4에 따른 LCD 기판 제조를 관한 흐름도이다.
본 발명은 액정표시장치(LCD)의 기판 제조방법에 관한 것으로서, 더욱 상세하게는 박막 트랜지스터(TFT) LCD의 기판 제조방법에 관한 것이다.
근래에 집적회로 제조사들은 초대규모 집적회로(ULSI)의 단계를 발전시키고 있다. 집적회로 제조의 비용과 요소들에 대한 구동율 때문에 백 엔드 금속선 제조 사들은 다층의 미세 금속선을 생산하는 추세에 있다. 금속 도전선을 미세화하는 제조사들이 맨 처음 겪는 문제점은 금속층들 사이의 절연층들에 의해 초래되어 신호 전송율을 감소시키는 용량효과이다.
회로 신호의 전송율은 저항(R)과 용량(C)의 곱에 의해 결정되고, RC의 곱이 작아진다는 것은 전송율이 더 빨라짐을 의미한다. 내부 금속 도전선들의 신호 지연을 해결하기 위한 전통적인 방법에서는, 저저항을 가진 금속이 금속 도전선으로 일 반적으로 사용되거나, 저유전상수를 가진 물질이 금속층들 사이의 절연층으로 사용되었다. 이러한 방법에 의해 도전선의 신호 전송율은 향상된다.
기존의 CRT 모니터와 비교할 때, LCD는 저전력소모, 콤팩트한 사이즈 및 무방사의 이점을 가진다. 동시대의 TFT LCD들의 요건이 대형 패널 사이즈와 높은 이미지 해상도라고는 해도, 금속 도전선의 신호 전송율을 결정하는 RC 지연이 사실상 더 중요하다. TFT들에 의해 구동되는 신호 전송율을 향상시키기 위해, 예컨대 구리, 은, 금 등과 같이 저저항을 가진 금속들이 평판 디스플레이 장치의 기판들의 금속선이나 게이트 전극으로 사용되었다. 이에 따라 구동신호 지연의 문제는 해결될 수 있다.
본 발명은 저저항을 가진 도전선 구조를 형성하여 저항값의 부정합 문제를 가진 기존의 패널들을 개선하는 것이다. 이에 따라 TFT에 의해 구동되는 신호들의 전송율이 빨라져서 요즘의 컬러풀한 평판 디스플레이 장치를 위한 대형의 패널 사이즈와 높은 이미지 해상도에 대한 추세에 부합하게 된다.
본 발명은 (a) 기판을 제공하는 단계; (b) 복수의 노치들을 가진 패턴화된 제1 절연층을 상기 기판의 표면에 형성하는 단계; (c) 버퍼층을 형성하여 상기 제1 절연층과 상기 노치들의 표면을 덮는 단계; (d) 리소그래피 공정을 이용해 상기 버퍼층을 패터닝하여 상기 노치들의 표면 위에 패턴화된 버퍼층을 남기는 단계; (e) 제1 금속층을 디포지트하여 상기 제1 절연층의 노치들 내부에 소스와 드레인을 각각 형성하는 단계; (f) 상기 제1 절연층 위에 상기 소스 및 드레인과 접촉되는 패턴화된 반도체층을 형성하는 단계; (g) 상기 패턴화된 반도체층의 표면 위에 제2 절연층을 형성하는 단계; 및 (h) 상기 패턴화된 제2 절연층 위에 제2 금속층을 패터닝하는 단계;를 포함하는 LCD의 기판 제조방법을 제공한다.
자연환경이나 연이은 제조 공정의 결과로 인해 TFT 표면이 산화되는 것을 방지하기 위해, LCD의 기판 제조방법은 (i) 패턴화된 보호층을 형성하여 제2 금속층의 표면을 덮는 단계;를 더 포함한다.
본 발명의 LCD 기판은, 기판; 복수의 노치들을 가지고 상기 기판의 표면에 형성된 패턴화된 제1 절연층; 상기 제1 절연층의 표면과 상기 노치들의 표면 위에 형성되되, 상기 노치들이 제1 금속층으로 채워져서 소스와 드레인을 각각 형성하는 패턴화된 버퍼층; 상기 제1 절연층 위에 형성되고 상기 소스와 상기 드레인에 접촉된 패턴화된 반도체층; 상기 반도체층의 표면 위에 형성된 제2 절연층; 및 상기 제2 절연층 위에 형성된 제2 금속층;을 포함한다.
본 발명에서 예시된 상기 제1 금속층의 물질은 저저항을 가진 금속물질로서, 바람직하게 구리, 은, 금 또는 이들의 조합이며, 보다 바람직하게는 저저항을 가진 금속 도전선에 적용된 구리이다. 따라서, 본 발명에서 제조된 TFT는 기존의 TFT에 있는 구동신호 지연의 문제를 해결할 수 있고, 컬러풀한 평판 디스플레이 장치를 위한 대형의 패널 사이즈와 높은 이미지 해상도의 요구를 충족시킬 수 있다.
본 발명에서 제조된 TFT에 있어서, 상기 버퍼층은 주로 기판의 알칼리 이온들이 TFT의 소스와 드레인으로 확산되는 것과, 소스와 드레인의 구리 이온들이 기판이나 제1 절연층으로 확산되는 것을 방지하기 위해 적용된다. 버퍼층의 물질은 실리카(SiOx), 질화실리콘(SiNx), 질화티타늄(TiOx), 질화탄탈륨(TaN) 또는 이들의 조합인 것이 바람직하나, 이에 한정되지는 않는다. 버퍼층의 적절한 물질 선택은 다음의 레이어 준비 요건에 의해 좌우된다. 버퍼층은 제1 금속층의 표면저항을 효과적으로 제어할 수 있다. 즉, 버퍼층은 적절한 범위 이내의 구리로 이루어진 소스와 드레인의 표면저항을 제어할 수 있다. 더욱이 버퍼층의 두께는 바람직하게 500 내지 1000Å이나, 이에 한정되지는 않는다.
본 발명에 따른 LCD의 기판 제조방법에서 소스와 드레인을 형성하는 상기 단계 (e) 이후에는, 소스와 드레인의 표면이 선택적으로 어닐링되어 그 위에 장벽층을 형성한다. 장벽층의 물질은 소스와 드레인 표면의 접촉저항을 감소시키는 구리 실리콘 화합물인 것이 바람직하나, 이에 한정되지는 않는다. 더욱이 버퍼층의 두께는 150 내지 600Å인 것이 바람직하나, 이에 한정되지는 않는다.
상기 장벽층을 형성하기 위한 바람직한 실시예에서는, SiH4 가스를 채워서 350℃에서 제1 금속층 표면을 어닐링하여 장벽이 되는 구리 실리콘 화합물(CuSix)을 형성하는 조건으로 플라즈마 화학기상증착이 이용된다.
본 발명의 제조방법에서는, 이온 첨가물들이 선택적으로 상기 반도체층 내에 주입되어 N형 또는 P형 반도체층을 형성한다. 따라서, 단계 (g) 이후에는 이온 첨가물들을 반도체층에 주입하여 N형 또는 P형 반도체층을 형성하는 단계 (g1)을 더 포함한다. 더 나아가서, 본 발명에서 사용된 이온 첨가물들은 한정되지 않는다. 이러한 N형 또는 P형 이온들은 본 발명에서 제조된 TFT에 필요에 따라 주입된다. 바람직한 일 실시예로서, 상기 이온 첨가물은 상기 반도체층에 주입되어 P형 반도체층을 형성하는 붕소 이온을 가진 첨가물이다. 바람직한 다른 실시예로서, 상기 이온 첨가물은 상기 반도체층에 주입되어 N형 반도체층을 형성하는 인 이온을 가진 첨가물이다.
상기 반도체층으로 적합한 물질은 기존 반도체층의 물질일 수 있으며, 비정질 실리콘이나 다결정질 실리콘 물질인 것이 바람직하다. 더 나아가서, 상기 반도체층의 두께는 500 내지 4000Å인 것이 바람직하나, 이에 한정되지는 않는다. 또한, 상기 반도체층의 구조는 단일층 또는 다층의 구조를 가질 수 있다.
본 발명의 바람직한 다른 실시예로서, 패턴화된 반도체층을 형성하는 상기 단계 (f)는, 상기 제1 절연층의 표면 위에 비정질 실리콘층을 디포지트하고 나서, 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층으로 변환하고, 최종적으로 리소그래피 공정으로 다결정 실리콘층을 패터닝하는 과정을 포함한다. 따라서, 다결정 실리콘층을 가진 TFT는 제품의 안정성을 증가시킬 수 있을 뿐만 아니라 요소 스 위치들의 전기적 품질을 향상시킬 수 있다.
본 발명에서 설명된, 상기 비정질 실리콘층을 다결정 실리콘층으로 변환하는 단계는 임의의 기존 예비공정일 수 있으며, 바람직하게는 엑시머 레이저 결정화나 금속유도 측면 결정화로 상기 비정질 실리콘층을 다결정 실리콘층으로 변환하는 공정이다.
LCD의 기판 위에 화소 영역을 형성하기 위해, 본 발명의 제조방법은 상기 단계 (e)와 단계 (f) 사이에, 상기 제1 절연층 위에 상기 드레인과 접촉하는 패턴화된 투명 도전층을 형성하는 단계 (e1)를 더 포함한다. 따라서, 상기 제2 절연층은 패턴화된 제2 절연층이 되어 LCD 기판의 화소 영역인 상기 투명 도전층을 노출시킬 수 있다.
상기 단계 (e)에서, 상기 소스와 드레인의 표면은 바람직하게 상기 제1 절연층과 동일한 높이를 갖는다. 일 실시예로서, 상기 단계 (e)에서는 상기 제1 절연층과 상기 노치들의 표면 위에 상기 제1 금속층을 디포지트하는 전기도금법이 수행된다. 화학적 기계적 연마와 습식식각을 통해 상기 제1 절연층과 제1 금속층은 평탄화되어 소스와 드레인을 형성한다.
상기 기판 위에 상기 제1 금속층을 디포지트하기 위한 도금 단계는 전기도금이나 무전해도금을 통해 수행되고, 바람직하게는 무전해 도금, 보다 바람직하게는 화학적 도금이나 자동촉매 도금을 통해 수행된다. 도금을 통해 상기 제1 금속층을 디포지트하기 전에, 필요하다면 시드층(seed layer)이 디포지트되는데, 이 시드층의 두께는 제한되지 않는다. 더 나아가서, 상기 제1 금속층의 두께는 1500 내지 4000Å인 것이 바람직하나, 이에 한정되지는 않는다.
상기 제1 절연층의 물질은 투명한 물질인 것이 바람직하나, 이에 한정되지는 않는다. 상기 제1 절연층의 두께는 500 내지 2000Å인 것이 바람직하나, 이에 한정되지는 않는다.
LCD의 기판 제조방법은 톱 게이트형 TFT 뿐만 아니라, 필요할 경우 TFT LCD의 완전한 기판에 적용되는 터미널 영역, 용량 영역, 주사선 영역, 데이터선 영역 및 화소 영역도 제작하도록 진행된다.
상기 TFT의 레이어들을 형성하는 단계는 임의의 기존 공정일 수 있으며, 예컨대 이온화 금속 플라즈마 PVD(IMP-PVD)에 해당하는 물리적 증기 증착법(PVD), 예컨대 플라즈마 화학 기상 증착법과 열 화학 기상 증착법에 해당하는 화학 기상 증착법, 예컨대 금속 증발법에 해당하는 증발법, 예컨대 롱 스루 스퍼터링과 콜리메이터 스퍼터링에 해당하는 스퍼터링, 또는 예컨대 무전해 도금이나 전기도금에 해당하는 도금인 것이 바람직하다.
LCD의 기판 제조방법에서 평판 기판은 실리콘, 유리 또는 플라스틱 기판인 것이 바람직하다. 액티브 어레이 매트릭스 평판을 위해, 평판 기판으로는 예컨대, 첨가물이 없는 실리콘 유리, 인이 첨가된 유리, 붕소-인이 첨가된 유리, 나트륨-석회 유리, 붕규산염 유리, 나트륨 붕규산염 유리, 알칼리 금속 붕규산염, 알루미늄 규산염 유리, 알루미늄-붕규산염 유리, 알칼라인 토류 금속 알루미늄-붕규산염 유리, 또는 이들의 조합이 사용되는 것이 보다 바람직하나, 이에 한정되지는 않는다.
상기 제2 절연층과 상기 보호층에 사용되는 적절한 물질은 임의의 절연 물질 일 수 있으나, 유기물질, 무기물질 또는 이들의 조합인 것이 바람직하고, 보다 바람직하게는 질화실리콘(SiNx), 실리카(SiOx), 실리콘 옥시나이트리드(SiOxNy) 또는 이들의 조합인 것이 보다 바람직하다. 더 나아가서, 상기 제2 절연층의 두께는 1500 내지 4000Å인 것이 바람직하나, 이에 한정되지는 않는다.
상기 투명전극층의 물질은 임의의 투명한 도전성 물질일 수 있으나, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 또는 인듐 주석 아연 산화물(ITZO)인 것이 바람직하다. 상기 투명전극층의 두께는 500 내지 3000Å인 것이 바람직하나, 이에 한정되지는 않는다.
상기 TFT의 게이트 전극으로 사용된 제2 금속층의 물질은 제한되지 않으나, 알루미늄, 텅스텐, 크롬, 구리, 은, 금, 티타늄, 질화티타늄, 알루미늄 합금, 크롬합금, 몰리브덴 또는 이들의 조합인 것이 바람직하다. 상기 게이트 전극으로 사용된 상기 제2 금속층의 두께는 제한되지 않으나, 1000 내지 3000Å인 것이 바람직하다. 더 나아가서, 상기 제2 금속층의 구조는 단일층 또는 다층 구조일 수 있다. 바람직한 실시예로서, 상기 제2 금속층은 TiN/Al-Cu합금/Ti이나 TiN/Al-Si-Cu합금/Ti의 다층 구조이다.
따라서, 본 발명에 위해 제조된 LCD용 기판은 패널의 도전선의 저항값을 효율적으로 감소시키도록 적용된다. 이러한 이유로, 제품 산출의 증가로 제조 비용을 효율적으로 절감할 수 있을 뿐만 아니라, 대형 고해상도 품질의 TFT LCD의 요건이 충족된다.
본 발명의 다른 목적, 이점 및 새로운 특징들은 첨부하는 도면들과 다음의 상세한 설명으로부터 명백해질 것이다.
실시예 1
도 1a의 (a) 내지 도 1b의 (l)은 본 발명의 바람직한 일 실시예에 따른 LCD 기판의 제조 공정을 보여주는 도면이다. 본 발명에 따라 제조된 기판은 톱 게이트 전극을 가진 TFT 타입이다. 마스크의 수를 줄이고, 더욱이 비용을 절감하기 위해 포지티브(positive) 또는 네가티브(negative) 포토레지스트가 여러 단계들에서 사용된다.
도 1a의 (a)에 나타난 바와 같이, 투명한 유리 기판(121)이 먼저 제공되고, 기판(121)의 표면 위에 제1 절연층(122)과 포지티브 포토레지스트(미도시)가 디포지트된다. 제1 마스크(123)가 사용되어 제1 절연층(122)을 패턴화하고, 제1 절연층(122)은 식각되어 노치들을 형성하고 노치들에는 각각 소스와 드레인의 인레이드(inlaid)가 형성된다. 따라서, 도 1a의 (b)에 나타난 바와 같은 기판 구조가 완성된다. 더 나아가서, 제1 절연층(122)은 투명층이고, 그 두께는 약 500 내지 2000Å이다.
이어서, 제1 절연층(122)의 표면 위에 질화티타늄(TiN) 물질이 디포지트되어 버퍼층(124)이 형성된다(도 1a의 (c) 참조). 버퍼층(124)의 표면 위에 네가티브 포토레지스트(125)가 형성되고 난 다음, 버퍼층(124)은 제1 마스크(123)에 의해 패턴화된다. 버퍼층(124)은 소스/드레인이 각각 인레이드 되는 노치의 표면에만 형성될 것이 요구된다. 최종적으로, 노치 내부에 있는 네가티브 포토레지스트(125)가 제거 된다. 더 나아가서, 본 실시예에 있어서 패턴화된 버퍼층(124)의 두께는 약 500 내지 1000Å이다.
위에서 설명된 기판은 다음으로 구리 시드 용액에 담겨서 구리 시드층이 형성된다(미도시). 이어서 기판은 구리 황산염, 염산, 황산, 유약 및 레벨러를 포함하는 용액에 담긴 후 전류가 전도되어 자동촉매 도금 반응이 진행된다. 구리 이동들은 구리 시드층의 표면 위에서 감소되어 각 노치마다 제1 금속층(126)을 형성한다. 도 1a의 (e)에 나타난 기판 구조가 얻어진다. 바람직하게, 시드층을 형성하는 데 사용된 구리 시드 용액은 주로 금속염, pH 값 조절기, 계면활성제, 침윤기, 산성 촉매 등으로 이루어진다. 제1 금속층(126)과 버퍼층(124) 사이의 부착 강도와 균일도는 본 실시예의 시드층에 의해 강화된다.
제1 금속층(126)을 평탄화하기 위해, 각 소스와 드레인의 표면은 제1 금속층(126)과 같이 형성되고, 제1 금속층(126)의 표면은 동일한 높이를 갖는다. 바람직하게, 화학적 기계적 연마나 습식식각이 사용되어 제1 절연층(122)과 제1 금속층(126)을 평탄화한다.
본 실시예에서는 표면의 구리를 제거하기 위해 습식식각이 사용된다. 황산염 과산화물 용액이 각각 서로 다른 사이즈의 유리 기판에 대한 식각액으로 사용된다. 더욱이, 본 실시예에서 식각액의 주요 조성은 과산화수소, 10% 내지 15%의 황산, 아세트아닐리드, 나트륨 페놀 술폰산염 및 나트륨 티오황산염이며, 온도 범위는 40℃ 내지 50℃이다.
도 1a의 (f)에 나타난 바와 같이, 본 실시예에서, 노치 내부에 형성된 제1 금속층(126)은 TFT의 소스/드레인으로 사용되고, 소스와 드레인은 서로 전기적으로 접촉되지 않는다. 바람직하게, 본 실시예에서는 버퍼층(124)이 사용되어 소스와 드레인의 구리 이온이 기판(121)이나 제1 절연층(122)으로 확산되는 것을 방지하는 동시에 기판(121)의 알칼리 이온들이 TFT의 소스와 드레인으로 확산되는 것을 방지한다.
따라서, 본 실시예에서 소스/드레인은 버퍼층(124)에 의해 싸여진 인레이드 구조이다. 제1 금속층(126)을 형성하는 방법은 본 실시예의 예시에 한정되지 않는다. 즉, 물리적 증기 증착법과 같은 여타의 반도체층 제작방법 또한 절연층(122)의 노치 내부에 제1 금속층(126)을 디포지트하는 데 사용된다.
이어서, 도 1a의 (g)에 나타난 바와 같이, 인듐 주석 산화물, 인듐 아연 산화물 또는 인듐 주석 아연 산화물로 이루어진 투명 전도층(127)이 기판 표면 전체에 디포지트되어 제1 금속층(126)과 제1 절연층(122)을 덮는다. 더욱이, 투명 전도층(127)의 표면에는 포지티브 포토레지스트가 형성된다. 바람직하게, 본 실시예에서 투명 전도층(127)의 두께는 500 내지 3000Å이다.
제2 마스크(129)가 사용되어 투명 전도층(127)을 패터닝하여 LCD 기판의 화소 영역을 형성한다. 더 나아가서, 본 실시예에서 패턴화된 투명 전도층(127)은 TFT의 드레인과 접촉하여 TFT의 전기신호를 전달한다.
기판의 표면 위에는, 비정질 실리콘(a-Si:H)으로 이루어진 반도체층(130)이 디포지트되어 제1 절연층(122)과 투명 전도층(127)을 전체적으로 덮는다(도 1b의 (h) 참조).
네가티브 포토레지스트(131)가 반도체층(130)의 표면 위에 형성된다. 이어서, 제2 마스크(129)가 사용되어 반도체층(130)을 패터닝하여 TFT의 채널 영역을 형성한다. 더 나아가서, 본 실시예에서 패턴화된 반도체층(130)은 TFT의 소스/드레인과 접촉된다.
도 1b의 (i)에 나타난 바와 같이, 투명 전도층(127)과 패턴화된 반도체층(130)의 표면 위에는 제2 절연층(133), 제2 금속층(134) 및 네가티브 포토레지스트(136)가 차례대로 디포지트된다. 그리고 나서, 제2 금속층(134)은 제3 마스크(135)에 의해 패턴화된다. 네가티브 포토레지스트(136)를 제거하고 기판을 식각하면 도 1b의 (j)와 같은 기판 구조가 얻어진다. 바람직하게, 본 실시예에서 질화실리콘으로 이루어진 제2 절연층(133)의 두께는 1500 내지 4000Å이다. TiN/Al-Cu합금/Ti으로 이루어진 제2 금속층(134)은 다층 구조를 가지며, 그 두께는 1000 내지 3000Å이다.
이어서, 도 1b의 (k)에 나타난 바와 같이, 실리카로 이루어진 보호층(138)이 제2 금속층(134)과 제2 절연층(133)의 표면 위에 디포지트된다. 보호층(138)이 덮힌 제2 절연층(133)은 자연환경이나 연이은 제조 공정의 부정적인 결과에 의한 산화가 방지된다.
그리고 나서, 네가티브 포토레지스트(137)가 디포지트되고, 제2 마스크(129)가 다시 사용되어 보호층(138)과 제2 절연층(133)을 패터닝한다. 포토레지스트를 제거하고 기판을 식각한 후에는, 투명 전도층(127)이 기판의 표면 위로 노출된다. 최종적으로, 도 1b의 (l)에 나타난 바와 같이 TFT LCD의 기판이 완성된다.
실시예 2
본 실시예에 따른 TFT LCD의 기판 제조방법은 TFT의 소스와 드레인의 표면 위에 장벽층이 형성되고, 버퍼층이 질화실리콘(SiN)으로 이루어지는 것을 제외하고는 실시예 1의 설명과 동일하다. 여타의 제조 조건이나 공정들은 실시예와 1과 동일하다.
도 2a의 (a) 내지 도 2b의 (g)는 본 발명에 따른 LCD 기판의 제조를 위한 바람직한 실시예의 흐름도이다.
도 2a의 (a)에서는 기판(121)이 제공되고, 실시예 1에서 도 1a의 (a) 내지 도 1b의 (f)에 나타난 공정들에 따라 소스와 드레인을 위한 제1 금속층(126)이 형성된다.
이어서, 플라즈마 화학 기상 증착에 의해, 제1 금속층(126)은 350℃에서 SiH4 가스가 채워진 조건하에서 어닐링된다. 구리로 이루어진 제1 금속층(126)의 표면 위에는 구리 실리콘 화합물이 형성되어 소스/드레인 표면 위에서 장벽층(250)이 된다. 더욱이, 장벽층(250)은 소스와 드레인 표면의 접촉저항을 감소시키기 위해 사용된다. 도 2a의 (b) 내지 도 2b의 (g)는 실시예 1에서 설명된 공정들과 유사한 TFT LCD 기판의 제조를 위한 후속 레이어 공정들을 나타낸다.
실시예 3
본 실시예에 따른 TFT LCD의 기판 제조방법은 반도체층이 다결정 실리콘 반도체층에 이온 첨가물들이 주입된 다결정 실리콘으로 만들어진 것을 제외하고는 실 시예 1 및 2의 설명과 동일하다. 여타의 제조 조건이나 공정들은 실시예와 1 및 2와 동일하다.
도 3a의 (a) 내지 도 3b의 (h)는 본 발명에 따른 LCD 기판의 제조를 위한 바람직한 실시예의 흐름도이다.
도 3a의 (a)에서는 기판(121) 위에 소스/드레인을 형성하는 제1 금속층(126)이 제공된다. 제1 금속층(126)의 제조과정은 실시예 1에서 도 1a의 (a) 내지 도 1b의 (f)에 나타난 흐름도를 따른다. 실시예 2에서 설명되고 도 2a의 (a)에 나타난 바와 같이, 제1 금속층(126)의 표면 위에는 구리 실리콘 화합물이 형성되어 장벽층(250)이 된다. 이어서, 패턴화된 투명 전도층(127)이 기판(121) 위에 형성된다.
비정질 실리콘(a-Si:H)층(330)이 제1 절연층(122)과 투명 전도층(127)의 표면 위에 디포지트된 후, 비정질 실리콘층(330)은 350℃에서 어닐링된다. 비정질 실리콘층(330)의 대부분은 장벽층(250)에 의해 측면 변환과정이 유도되어 다결정 실리콘으로 구성된 반도체층(340)으로 변환된다. 따라서, 도 3a의 (b)에 나타난 기판 구조가 얻어진다.
반도체층(340)과 비정질 실리콘(330)의 표면 위에는 네가티브 포토레지스트(331)가 형성된다. 이어서, 반도체층(340)은 제2 마스크(129)(도 3a의 (c) 참조)의 사용에 의해 패터닝되어 TFT의 화소 영역을 형성한다. 도 3a의 (d) 내지 도 3a의 (e)에 나타난 바와 같이 제3 마스크(135)를 이용해 제2 금속층(134)을 패터닝하여 제2 절연층(133)과 제2 금속층(134)을 형성하는 과정은 전술한 실시예들과 동일하다. 제2 금속층(134)의 물질은 구리 알루미늄 합금이나 구리 실리콘 알루미늄 합 금인 것이 바람직하다. 본 실시예에서는 구리 알루미늄 합금이 사용되었다.
도 3b의 (f)에 나타난 바와 같이, 약 35°내지 60°의 선경사(pretilt) 각을 가진 이온의 주입법을 이용하여 B+ 또는 P+ 이온이 다결정 실리콘으로 구성된 반도체층(340)으로 주입된다. 반도체층(340)의 대부분의 채널 영역은 도핑 이온들의 반도체층, 즉 소스/드레인의 오믹컨택층(341)이 된다. 바람직하게는, B+를 함유한 첨가물이 반도체층에 주입되어 P형 채널의 반도체층을 형성한다.
TFT LCD 기판의 제조를 위한 후속 공정들은 전술한 실시예들(도 3b의 (g) 내지 도 3b의 (h) 참조)과 유사하다. 더욱이, TFT의 표면은 보호층(138)으로 덮힌다.
실시예 4
본 실시예에 따른 TFT LCD의 기판 제조방법은 이온 첨가물들이 다결정 실리콘으로 이루어진 반도체층에 주입되는 것을 제외하고는 실시예 1의 설명과 동일하다. 여타의 제조 조건이나 공정들은 실시예와 1과 동일하다.
도 4a의 (a) 내지 도 4b의 (h)는 본 발명에 따른 LCD 기판의 제조를 위한 바람직한 실시예의 흐름도이다.
도 4a의 (a)에 나타난 바와 같이, 소스/드레인을 갖는 제1 금속층(126)이 위에 형성된 기판(121)이 제공된다. 이 기판(121)의 제조방법은 도 1a의 (a) 내지 도 1b의 (f)에 도시된 실시예 1의 흐름도를 따른다. 이어서, 기판(121) 위에는 패턴화된 투명 전도층(127)이 형성된다.
SiN으로 이루어진 비정질 실리콘층(430a)과 a-Si:H로 이루어진 비정질 실리 콘층(430b)이 각각 제1 절연층(122) 및 투명 전도층(127)을 덮으면서 기판(121) 전체의 표면에 형성된다(도 4a의 (a) 참조). 포지티브 포토레지스트(431)가 비정질 실리콘층(430b)의 표면에 형성되고, 제2 마스크(129)가 사용되어 포지티브 포토레지스트(431)를 패터닝하고, 비정질 실리콘(430b)의 표면이 식각에 의해 부분적으로 노출된다.
도 4a의 (b)에 나타난 바와 같이, SiN 비정질 실리콘층(430a)이 기판(121) 표면 위에 디포지트되기 때문에, 비정질 실리콘층(430b)의 노출 부분은 엑시머 레이저의 사용에 의해 다결정 실리콘으로 구성된 반도체층(430)으로 변환된다. 포지티브 포토레지스트(431)는 제거된다.
다결정 실리콘으로 구성된 반도체층(430)과 비정질 실리콘층(430b)을 덮는 네가티브 포토레지스트(461)가 기판 전체의 표면에 형성된다(도 4a의 (c) 참조). 제2 마스크(129)가 다시 사용되어 TFT의 반도체층(430)의 채널 영역을 한정한다. 바람직하게, 본 실시예에서 TFT의 반도체 채널 영역은 SiN으로 이루어진 비정질 실리콘층(430a)과, 복수의 다결정 실리콘 반도체층(430)으로 구성된다.
본 실시예에서, 도 3a의 (d) 내지 도 3b의 (h)에 도시된 공정들과 유사하게 도 4a의 (d) 내지 도 4b의 (h)에 도시된 공정들이 수행되어 TFT LCD의 완전한 기판을 형성한다. 바람직하게, P+를 함유한 첨가물이 반도체층에 주입되어 N형 채널의 반도체층(430)을 형성하고, 기판의 표면에는 보호층(438)이 형성된다.
비록 본 발명은 바람직한 실시예에 의해 설명되었으나, 이하에서 청구된 본 발명의 범위로부터 벗어나지 않고 많은 다른 변형과 변화가 있을 수 있음이 이해되어야 한다.
본 발명에 따르면, 저저항을 가진 도전선 구조가 달성될 뿐만 아니라 다결정 실리콘 반도체층을 가진 TFT 기판이 얻어진다. 이러한 모든 이점들은 요소 스위치들의 수가 증가되었을 때 제품의 안정성과 전기적 품질을 향상시킨다.

Claims (20)

  1. (a) 기판을 제공하는 단계;
    (b) 복수의 노치들을 가진 패턴화된 제1 절연층을 상기 기판의 표면에 형성하는 단계;
    (c) 버퍼층을 형성하여 상기 제1 절연층과 상기 노치들의 표면을 덮는 단계;
    (d) 상기 버퍼층을 패터닝하여 상기 노치들의 표면 위에 패턴화된 버퍼층을 남기는 단계;
    (e) 제1 금속층을 디포지트하여 상기 제1 절연층의 노치들 내부에 소스와 드레인을 각각 형성하는 단계;
    (f) 상기 제1 절연층 위에 상기 소스 및 드레인과 접촉되는 패턴화된 반도체층을 형성하는 단계;
    (g) 상기 반도체층의 표면 위에 제2 절연층을 형성하는 단계; 및
    (h) 상기 제2 절연층 위에 제2 금속층을 패터닝하는 단계;를 포함하는 액정표시장치의 기판 제조방법.
  2. 제1항에 있어서,
    (i) 패턴화된 보호층을 형성하여 상기 제2 금속층의 표면을 덮는 단계;를 더 포함하는 액정표시장치의 기판 제조방법.
  3. 제1항에 있어서,
    상기 단계 (e) 이후에, 소스와 드레인의 표면을 어닐링하여 그 위에 장벽층을 형성하는 단계를 더 포함하는 액정표시장치의 기판 제조방법.
  4. 제3항에 있어서,
    상기 장벽층이 금속 규소 화합물을 포함하는 액정표시장치의 기판 제조방법.
  5. 제1항에 있어서,
    상기 반도체층이 비정질 실리콘층 또는 다결정 실리콘층을 형성하는 액정표시장치의 기판 제조방법.
  6. 제1항에 있어서,
    상기 단계 (f)는, 상기 제1 절연층의 표면 위에 비정질 실리콘층을 디포지트하고, 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층으로 변환하고, 상기 다결정 실리콘층을 패터닝함으로써 수행되는 액정표시장치의 기판 제조방법.
  7. 제1항에 있어서,
    상기 반도체층은 단일층 구조 또는 다층 구조를 포함하는 액정표시장치의 기판 제조방법.
  8. 제1항에 있어서, 상기 단계 (g) 이후에,
    (g1) 이온 첨가물들을 반도체층에 주입하여 N형 또는 P형 반도체층을 형성하는 단계;를 더 포함하는 액정표시장치의 기판 제조방법.
  9. 제8항에 있어서,
    상기 이온 첨가물들은 붕소 이온 또는 인 이온을 포함하는 액정표시장치의 기판 제조방법.
  10. 제1항에 있어서,
    상기 버퍼층의 물질은 실리카(SiOx), 질화실리콘(SiNx), 질화티타늄(TiOx), 질화탄탈륨(TaN) 또는 이들의 조합인 것인 액정표시장치의 기판 제조방법.
  11. 제1항에 있어서, 상기 단계 (e)와 단계 (f) 사이에,
    (e1) 상기 제1 절연층의 표면 위에 패턴화된 투명 도전층을 형성하고, 상기 투명 도전층을 상기 드레인과 접촉시키는 단계;를 더 포함하는 액정표시장치의 기판 제조방법.
  12. 제1항에 있어서,
    상기 투명 전도층을 노출시키도록 상기 제2 절연층이 패턴화되는 액정표시장 치의 기판 제조방법.
  13. 제1항에 있어서,
    상기 제1 금속층이 구리, 은, 금 또는 이들의 조합을 포함하는 액정표시장치의 기판 제조방법.
  14. 제1항에 있어서,
    상기 단계 (e)가, 상기 소스와 드레인의 표면을 상기 제1 절연층과 동일한 높이로 형성함으로써 수행되는 액정표시장치의 기판 제조방법.
  15. 제14항에 있어서,
    상기 단계 (e)에서, 상기 제1 절연층과 상기 노치들의 표면 위에 상기 제1 금속층을 도금으로 디포지트하고, 상기 제1 절연층과 제1 금속층을 평탄화하는 화학적 기계적 연마나 습식식각이 수행되어 상기 소스와 드레인을 형성하는 액정표시장치의 기판 제조방법.
  16. 제15항에 있어서,
    상기 도금 공정은 전기도금, 무전해도금, 화학적 도금 또는 자동촉매 도금 공정을 포함하는 액정표시장치의 기판 제조방법.
  17. 기판;
    복수의 노치들을 가지고 상기 기판의 표면에 형성된 패턴화된 제1 절연층;
    상기 제1 절연층의 표면과 상기 노치들의 표면 위에 형성되되, 상기 노치들이 제1 금속층으로 채워져서 소스와 드레인을 각각 형성하는 패턴화된 버퍼층;
    상기 제1 절연층 위에서 상기 소스와 상기 드레인에 접촉되고, 이온 첨가물이 선택적으로 주입되어 N형 또는 P형 반도체층을 형성하는 패턴화된 반도체층;
    상기 반도체층의 표면 위에 형성된 제2 절연층; 및
    상기 제2 절연층 위에 형성된 제2 금속층;을 포함하는 액정표시장치의 기판.
  18. 제17항에 있어서,
    상기 버퍼층은 실리카(SiOx), 질화실리콘(SiNx), 질화티타늄(TiNx), 질화탄탈륨(TaN) 또는 이들의 조합을 포함하는 액정표시장치의 기판.
  19. 제17항에 있어서,
    상기 소스와 드레인의 표면 위에 형성된 장벽층을 더 포함하는 액정표시장치의 기판.
  20. 제19항에 있어서,
    상기 장벽층이 금속 규소 화합물을 포함하는 액정표시장치의 기판.
KR1020070049174A 2006-07-03 2007-05-21 액정표시장치의 기판 및 그 제조방법 KR100882402B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095124157A TWI307171B (en) 2006-07-03 2006-07-03 Method for manufacturing bottom substrate of liquid crystal display device
TW095124157 2006-07-03

Publications (2)

Publication Number Publication Date
KR20080003706A true KR20080003706A (ko) 2008-01-08
KR100882402B1 KR100882402B1 (ko) 2009-02-05

Family

ID=38875720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070049174A KR100882402B1 (ko) 2006-07-03 2007-05-21 액정표시장치의 기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US7544528B2 (ko)
JP (1) JP4847917B2 (ko)
KR (1) KR100882402B1 (ko)
TW (1) TWI307171B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337214B2 (en) 2013-09-13 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
US20090184425A1 (en) * 2008-01-17 2009-07-23 Advanced Chip Engineering Technology Inc. Conductive line structure and the method of forming the same
JP5560595B2 (ja) * 2009-06-18 2014-07-30 富士電機株式会社 半導体装置の製造方法
WO2011125806A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN103500709B (zh) 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20120220101A1 (en) * 2010-08-27 2012-08-30 Triune Ip Llc Internal conductive layer
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US9683685B2 (en) * 2013-11-01 2017-06-20 Dominic P. Ismert Plumbing fitting assemblies
KR102169861B1 (ko) 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
CN105047677B (zh) * 2015-09-09 2017-12-12 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
TWI628803B (zh) * 2017-09-15 2018-07-01 友達光電股份有限公司 有機薄膜電晶體元件及其製作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3179772B2 (ja) * 1991-03-25 2001-06-25 株式会社半導体エネルギー研究所 表示装置
JPH04324938A (ja) * 1991-04-25 1992-11-13 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JP3196241B2 (ja) 1991-07-24 2001-08-06 三菱電機株式会社 半導体装置の製造方法
JP3019494B2 (ja) 1991-07-25 2000-03-13 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
JPH06163586A (ja) 1992-11-20 1994-06-10 Fujitsu Ltd 薄膜トランジスタマトリックス及びその製造方法
JP2661571B2 (ja) * 1994-12-22 1997-10-08 日本電気株式会社 薄膜トランジスタの製造方法
JPH09197434A (ja) * 1996-01-16 1997-07-31 Toshiba Corp 表示装置の製造方法
JPH09260668A (ja) 1996-03-19 1997-10-03 Sharp Corp 薄膜トランジスタおよびその製造方法
JP3319963B2 (ja) * 1996-11-06 2002-09-03 シャープ株式会社 半導体装置の製造方法
US6272047B1 (en) * 1999-12-17 2001-08-07 Micron Technology, Inc. Flash memory cell
JP2002093747A (ja) * 2000-09-19 2002-03-29 Sony Corp 導体構造の形成方法及び導体構造、並びに半導体装置の製造方法及び半導体装置
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
CN1173219C (zh) 2002-06-13 2004-10-27 统宝光电股份有限公司 薄膜晶体管平面显示器面板及其制造方法
KR100688753B1 (ko) 2002-12-31 2007-02-28 동부일렉트로닉스 주식회사 트랜지스터 제조 방법
JP4554344B2 (ja) 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100649189B1 (ko) 2005-03-04 2006-11-24 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법, 이 방법에 의해 제조된유기 박막 트랜지스터 및 이 유기 박막 트랜지스터를 구비한 평판 표시 장치
TWI277216B (en) * 2006-02-16 2007-03-21 Au Optronics Corp Pixel structure and thin film transistor and fabrication methods thereof
TWI307171B (en) * 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337214B2 (en) 2013-09-13 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Display device
US9748279B2 (en) 2013-09-13 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Display device
US10559602B2 (en) 2013-09-13 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US10777585B2 (en) 2013-09-13 2020-09-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US11848331B2 (en) 2013-09-13 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
US7902558B2 (en) 2011-03-08
US7544528B2 (en) 2009-06-09
US20080001232A1 (en) 2008-01-03
TW200805665A (en) 2008-01-16
JP2008015487A (ja) 2008-01-24
JP4847917B2 (ja) 2011-12-28
KR100882402B1 (ko) 2009-02-05
US20090212302A1 (en) 2009-08-27
TWI307171B (en) 2009-03-01

Similar Documents

Publication Publication Date Title
KR100882402B1 (ko) 액정표시장치의 기판 및 그 제조방법
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
EP3185305B1 (en) Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof and display device
KR100415617B1 (ko) 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
CN101373736B (zh) 互连、互连形成方法、薄膜晶体管及显示器
KR101542840B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US20120104400A1 (en) Liquid crystal display device and manufacturing method thereof
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
CN103413834A (zh) 一种薄膜晶体管及其制作方法、阵列基板及显示装置
CN102064179B (zh) 显示设备的阵列基板及其制造方法
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
US7709886B2 (en) Thin film transistor and pixel structure
CN102709329A (zh) 薄膜晶体管及其制造方法
KR20060060937A (ko) 두 가지 타입의 박막트랜지스터를 포함하는액정표시장치용 어레이기판 및 그 제조방법
KR20120067108A (ko) 어레이 기판 및 이의 제조방법
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR20020090428A (ko) 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법
KR101987800B1 (ko) 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
US20230343837A1 (en) Display panel and display device
CN100419514C (zh) 液晶显示器用基板的制作方法
KR100803565B1 (ko) 액정 표시 장치용 어레이 기판
CN117631389A (zh) 显示面板及其制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160105

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 11