CN101373736B - 互连、互连形成方法、薄膜晶体管及显示器 - Google Patents

互连、互连形成方法、薄膜晶体管及显示器 Download PDF

Info

Publication number
CN101373736B
CN101373736B CN2008101352553A CN200810135255A CN101373736B CN 101373736 B CN101373736 B CN 101373736B CN 2008101352553 A CN2008101352553 A CN 2008101352553A CN 200810135255 A CN200810135255 A CN 200810135255A CN 101373736 B CN101373736 B CN 101373736B
Authority
CN
China
Prior art keywords
copper
film
seed layer
interconnection
diffusion barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101352553A
Other languages
English (en)
Other versions
CN101373736A (zh
Inventor
门昌辉
青森繁
山元良高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101373736A publication Critical patent/CN101373736A/zh
Application granted granted Critical
Publication of CN101373736B publication Critical patent/CN101373736B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

根据本发明的互连形成方法，包括：在绝缘膜(13)上形成金属扩散阻挡膜(14)的步骤；利用无电镀工艺在金属扩散阻挡膜(14)上选择性地形成金属晶种层(18)的步骤；利用电镀工艺在金属晶种层(18)上选择性地形成金属导电层(20)的步骤；以及利用金属导电层(20)作掩模刻蚀金属扩散阻挡膜(14)的步骤。

Description

互连、互连形成方法、薄膜晶体管及显示器
本申请为分案申请，其原申请是于2003年9月17日向中国专利局提交的专利申请，申请号为03158509.4，发明名称为“互连、互连形成方法、薄膜晶体管及显示器”。 
技术领域
本发明涉及在以液晶显示器为代表的显示器、在以ULSI为代表的半导体器件、或类似产品中采用的互连。本发明涉及互连形成技术、包括互连结构的薄膜晶体管、以及包括互连或薄膜晶体管的显示器。 
发明背景 
近年来，作为用于在以LSIs和ULSIs为代表的半导体领域中采用的互连的材料，人们致力于铜(Cu)的研究，和由铝(Al)构成的常规互连相比铜提供了更低的互连电阻，并且铜对于电迁移、应力迁移等具有更高的容限。由于集成度的提高、工作速度的提高等原因，引起了更细颗粒结构的研制开发，从而推动了这些努力。 
此外，在以液晶显示器等为代表的显示器领域中，还需要增大显示面积和互连长度，还需要通过并入各种附加功能例如驱动器电路和像素内的存储器的方式将外围电路部分集成到单块集成电路中。因此，在半导体领域的情况下还需要提供降低电阻的互连。 
人们认为铜是下一代的互连材料，因为和常规互连材料Al相比它提供了更低的电阻和对迁移更高的容限。 
然而，与迄今为止一直用于形成细互连的、以光刻技术、反应性离子刻蚀等为基础，结合光刻掩蔽，难以形成采用Cu的细互连。这是因为铜的卤化物具有低的蒸发压力，即，难以蒸发。也就是说，如果铜用于形成细互连，必须在200-300℃的温度下进行刻蚀处理，以便挥发并除去通过刻蚀形成的卤化物。因此以刻蚀为基础难以形成细的铜互连。 
利用铜的细互连的形成方法就是在例如在日本专利申请特开平2001-189295和日本专利申请特开平11-135504中公开的所谓的“镶嵌工艺”。利用这种方法，首先，在衬底上的绝缘膜中形成具有所需要的互连图形形状的沟槽。利用包括PVD(物理汽相淀积)例如溅射工艺、镀覆工艺以及利用有机金属材料的CVD(化学汽相淀积)的各种方法在整个绝缘膜上和互连沟槽的内部形成薄铜膜以便填满互连沟槽。随后，采用抛光工艺例如CMP(化学机械抛光)、回刻蚀(etch-back)等从填满的沟槽的上端面去除薄铜膜。因此，利用仅保留在沟槽内部的薄铜膜形成填满的铜互连图形。 
将描述利用上述镶嵌工艺形成互连的方法。图12A-12E是表示利用常规镶嵌工艺形成互连的方法的各步骤的例子的截面图。 
首先，在由玻璃等构成的衬底131上形成绝缘膜132。然后在绝缘膜132上形成抛光停止膜133。接着在抛光停止膜133上形成光刻胶膜(感光树脂膜)134。随后，利用PEP(光刻工艺，即，所谓的“光刻照相术”)在构形为对应于其中将要形成互连的区域的光刻胶膜中形成沟槽(开口)135(参见图12A)。 
然后，将光刻胶膜134用作掩模以刻蚀抛光停止膜133和绝缘膜132，形成沟槽136，该沟槽136形成对应于其中将要形成互连的区域的形状(参见图12B)。 
然后，在其中已经形成了沟槽136的绝缘膜132和抛光停止膜133上形成铜扩散阻挡膜137和铜晶种层138(参见图12C)。图12C中的参考标记139表示由铜扩散阻挡膜137和铜晶种层138的形成得到的沟槽。 
然后，采用上述各种方法之一在铜晶种层138上形成铜导电层140(参见图12D)。 
然后，采用CMP工艺从抛光停止膜133上去除铜导电层140、铜晶种层138、铜扩散阻挡膜137，直至露出抛光停止膜133。因此，利用仅在沟槽内部保留的导电铜层形成内埋铜互连图形(参见图12E)。 
然而，上述各种常规方法存在下述问题。 
首先，已经对于LSIs、ULSIs等进行了积极地研究的镶嵌工艺需要绝缘膜形成步骤、光刻步骤、刻蚀步骤和形成抛光停止膜的步骤，以形成其中将要埋入互连的沟槽和将上、下电极连接在一起的通孔。这样，形成工艺复杂，制造成本高。 
此外，导电层的厚度必须增加以便降低互连电阻。然而，采用具有高宽高比的沟槽或通孔影响了铜的完全埋入。 
另外，用于在整个衬底上形成薄铜膜之后除去不需要的部分的CMP工艺或其它工艺不利地降低了产量。 
此外，对于其上制造LSI或ULSI的直径约12英寸的晶片已经研制出大尺寸的CMP设备。然而，以液晶显示器为代表的显示器需要能在比LSIs更大的面积上精确获得平整表面的抛光工艺。因此，难以将此设备实际应用于以液晶显示器为代表的显示器中。 
另外，在液晶显示器中采用这种大衬底的情况下，和玻璃衬底的面积相比，用作互连的薄铜膜部分的面积非常小。因此，即使能够通过CMP抛 光所有表面或通过刻蚀得以去除，所形成的大部分薄铜膜也都被去除和丢弃。结果。非常低效地采用了作为昂贵材料的铜。这引起了例如产品价格增加的问题。 
发明内容
本发明的目的是提供互连、互连形成方法、薄膜晶体管和显示器，其中可以在基底上选择性地形成互连或互连结构而无须考虑其尺寸，其中可以通过节省用于形成互连和互连结构的材料并减少制造步骤的数量来降低制造成本，其中可形成细的互连。 
根据本发明的一种方案，提供一种互连形成方法，包括：在绝缘膜上形成金属扩散阻挡膜的步骤；利用无电镀工艺在金属扩散阻挡膜上选择性地形成金属晶种层的步骤；利用电镀工艺在金属晶种层上选择性地形成金属导电层的步骤；以及利用金属导电层作掩模刻蚀金属扩散阻挡膜的步骤。 
根据本发明的互连形成方法，通过无电镀工艺在金属扩散阻挡膜上选择性地形成金属晶种层。因此，可以通过电镀工艺在金属晶种层上选择性地形成金属导电层。 
本发明的附加目的和优点在下面说明书中列出、其中一部分从说明书中是显而易见的或者可通过对本发明的实践知晓。借助以下特别指明的手段和组合，可实现和取得本发明的目的和优点。 
附图说明
结合在说明书中并构成说明书一部分的附图与以上给出的总体描述和以下给出的实施方式的详细描述一起描述本发明的优选实施方式，用于解释本发明的原理。 
图1是表示根据本发明实施方式1的互连结构的截面图； 
图2是表示根据本发明实施方式2的互连结构的截面图； 
图3是表示根据本发明实施方式3的互连结构的截面图； 
图4A-4F是表示根据本发明实施方式1的互连形成方法的各步骤的截面图； 
图5是表示在由退火引起了变化的铜晶种层中出现膜应力变化的曲线； 
图6A-6F是表示根据本发明实施方式2的互连形成方法的各步骤的截面图； 
图7A-7D是表示根据本发明实施方式3的互连形成方法的各步骤的截面图； 
图8是表示根据本发明实施方式4的显示器的平面图； 
图9是表示根据本发明实施方式4的显示器的截面图； 
图10A-10F是表示在根据本发明实施方式4的显示器中设置的MOS结构n型TFT的形成方法的各步骤的截面图； 
图11A-11F是表示在根据本发明实施方式5的显示器中设置的MOS结构n型TFT的形成方法的各步骤的截面图；以及 
图12A-12E是表示利用常规镶嵌工艺的互连形成方法的各步骤的截面图。 
具体实施方式
下面参考附图详细描述本发明的实施方式。在下面描述的附图中，相同的参考标记表示具有相同功能的元件。省略了它们的重复描述。 
实施方式1 
下面参考图1、4A-4F和5描述本发明的实施方式1。 
图4A-4F表示根据本发明实施方式1的互连形成方法各步骤的截面图。 
实施方式1涉及由铜扩散阻挡层、铜晶种层和铜互连层(铜导电层)构成的互连，以及通过结合无电镀工艺和电镀工艺在基底上选择性地形成的互连的形成方法。 
首先，在由玻璃或类似物构成的衬底11(的顶表面)上采用PE-CVD(等离子加强化学汽相淀积)淀积作为下层绝缘膜12的氧化硅膜(SiO2膜)。随后，利用溅射工艺形成作为铜扩散阻挡膜14的氮化钽膜(TaN膜)(参见图4A)。这可以通过在让7sccm的氩气和3sccm的氮气作为溅射气体流动的同时利用钽作为靶而实现。作为选择，对于铜扩散阻挡膜14，可通过溅射工艺形成钽膜(Ta膜)以取代氮化钽膜。这可以通过在让10sccm的氩气作为溅射气体流动的同时利用钽作为靶而实现。此外，作为铜扩散阻挡膜14，可采用TiN膜、TaSiN膜、WSiN膜等。在实施例1中，绝缘基底13由绝缘衬底11和下层绝缘膜12的组合构成，绝缘衬底11由玻璃或类似物构成。也就是说，绝缘基底13具有衬底11和在衬底11上设置的下层绝缘膜12。 
绝缘基底13不限于具有绝缘衬底11和在衬底11上设置的下层绝缘膜12的那一种。绝缘基底13仅需这样：其中将要提供互连的区域是绝缘的。因此，绝缘基底13可具有例如导电衬底和在导电衬底上设置的下层绝缘膜12。 
如前所述，用于形成铜互连的常规镶嵌工艺需要用CMP(化学机械抛光)形成抛光停止膜(图12A中的133)的步骤和形成其中将要埋入互连的沟槽的刻蚀步骤(图12中的136)，这两个步骤都在形成铜扩散阻挡膜之前进行。然而，实施方式1不需要这些步骤。因此，实施方式1能够减少步骤的数量和制造成本。 
然后，为了从铜扩散阻挡层14的表面除去有机物质和颗粒，利用丙酮对其上形成铜扩散阻挡膜14的绝缘基底13进行超声波清洗。随后，为了从铜扩散阻挡层14去除表面氧化物，利用5％浓度的氢氟酸溶液对其上形成铜扩散绝缘膜14的绝缘基底13进行清洗。然后，利用PEP(光刻工艺，即，所谓的“光刻照相术”)对在其上形成了铜扩散阻挡膜14的绝缘基底13上的光刻胶膜(感光树脂膜)15进行构图(pattern)，并且仅在其中将不会形成互连的区域中进行。具体而言，在铜扩散阻挡膜14(的顶表面14a)上形成光刻胶膜15。然后，采用PEP在构形为对应于其中将形成互连的区域的光刻胶膜15中形成沟槽，即，形成沟槽16以对应其中将要形成铜晶种层18的区域(参见图4B)。 
然后，将衬底17(参见图4B)浸入在氯化亚锡溶液中，使锡离子(Sn2+)吸附到铜扩散阻挡膜14的暴露表面(顶表面的露出区域14a)。随后，将衬底17浸入到氯化钯溶液中以在铜扩散阻挡膜14上沉淀Pd，Pd用作无电铜镀反应的催化剂。此时，在衬底17的表面上发生下述氧化还原反应： 
Sn2++Pd2+→Sn4++Pd 
然后，为了除去在铜扩散阻挡膜14的表面上残留的Sn2+和Sn4+，用硫酸清洗衬底17。随后，将衬底17浸入无电铜镀溶液中，从而仅在露出铜扩散阻挡膜14的区域中选择性地形成由铜构成的铜晶种层18(参见图4C)。 
然后，利用纯水清洗其上形成了铜晶种层18的衬底17，然后烘干。随后，采用有机溶液从其上形成了铜晶种层18的衬底17去除光刻胶膜15(参见图4D)。以400℃、在真空中对其上形成了铜晶种层18的衬底17退火10分钟。 
退火处理增加了铜晶种层18中的颗粒尺寸和表面粗糙度(凹坑和凸 起)，同时减少了电阻率和膜应力。 
图5表示在由退火引起变化的铜晶种层18中发生的膜应力的变化。 
通过电镀工艺在晶种层上形成的薄膜的膜应力反映出下层晶种层的膜应力。因此，通过减少铜晶种层18的膜应力，减少了铜导电层20的膜应力，通过电镀工艺在铜晶种层18上形成铜导电层20。这可以抑制铜导电层20从铜扩散阻挡膜14的剥落，这种剥落可能在铜导电层20形成的同时发生。 
为了从退火后的衬底19中除去表面氧化物，利用5％浓度的氢氟酸溶液清洗衬底19。随后，在电镀槽中的阳极位置处安装铂电极的同时利用衬底19作为阴极，然后利用恒流设备使在硫酸铜溶液中的电极之间流过电流，从而进行电镀工艺。这种电镀工艺在铜晶种层18的表面上形成铜导电层20(参见图4E)。在电镀工艺中，铜晶种层18的存在主要使铜沉积在阴极上。因此，铜导电层20不淀积在铜扩散阻挡膜(的顶表面14a)上。这样，铜导电层20可以选择性地形成在铜晶种层18上(在铜晶种层18的顶表面18a和外围表面18b)。因此，在实施方式1中，在没有利用CMP的条件下在基底13上选择性地形成互连。此外，互连材料没有除去或丢弃。这节省了互连材料。 
在电镀处理之后，利用纯水清洗其上形成了铜导电层20的衬底19，然后烘干。随后，采用铜导电层20作为掩模，通过RIE(反应性离子刻蚀)刻蚀铜扩散阻挡膜14，以从互连部分之外的区域中除去铜扩散膜14(参见图4F)。 
因此，利用铜作为导电层材料完成了互连。其结构的特征在于，铜导电层20包围铜晶种层18的顶部和侧面，铜没有淀积在铜扩散阻挡膜14的 侧面，铜导电层20的侧面与铜扩散阻挡膜14的相应侧面相互对齐，如图4F所示。也就是说，作为金属扩散阻挡膜的铜扩散阻挡膜14具有外部地露出的外围表面14b。作为金属晶种层的铜晶种层18具有顶表面18a和外围表面18b。作为金属导电层的铜导电层20具有与铜扩散阻挡膜14的外围表面14b平齐的外围表面20b。铜导电层20包围铜晶种层18的顶表面18a和外围表面18b。 
因此，在实施方式1中，在没有利用CMP(化学机械抛光)的条件下利用作为导电层材料的铜形成互连。因此，实施方式1可应用于面积大、难以进行CMP的基底。 
下面示出作为液晶显示器(LCD)的开关电路和逻辑电路形成的互连中各膜厚度的例子。绝缘膜12具有400nm的厚度，铜扩散阻挡膜14具有50nm的厚度。由无电镀工艺形成的铜晶种层18具有50nm的厚度。由电镀工艺形成的铜导电层20具有400nm的厚度。 
图1是表示根据实施方式1的互连结构的截面图(与图4F的互连相同)。 
根据实施方式1的互连设置在绝缘基底13上而不是埋在基底13中(没有形成任何沟槽)，并且具有由在绝缘基底13上设置的作为金属扩散阻挡膜的铜扩散阻挡膜14、在铜扩散阻挡膜14上设置的作为金属晶种层的铜晶种层18和在铜晶种层18上设置的作为金属导电层的铜导电层20构成的三层结构。 
此外，互连的特征在于，铜导电层20包围铜晶种层18的顶部和侧面，铜导电层20不形成在铜扩散阻挡膜14的侧面，铜导电层20的侧面与铜扩散阻挡膜14的相应侧面相互对齐。具体而言，作为金属扩散阻挡膜的铜扩散阻挡膜14具有外部地露出的外围表面14b。作为金属晶种层的铜晶种层 18具有顶表面18a和外围表面18b。作为金属导电层的铜导电层20具有在铜晶种层18的外围表面18b上形成的外围部分并具有外围表面20b，外围表面20b与铜扩散阻挡膜14的外围表面14b平齐。铜导电层20包围铜晶种层18的顶表面18a和外围表面18b。 
此外，根据实施方式1的互连形成方法包括：在绝缘基底13上形成铜扩散阻挡膜14的步骤；利用无电镀工艺在铜扩散阻挡膜14(的顶表面14a)上选择性地形成铜晶种层18的步骤；利用电镀工艺在铜晶种层18(的顶表面18a和外围表面18b)上选择性地形成铜导电层20的步骤；以及利用铜导电层20作掩模刻蚀铜扩散阻挡膜14的步骤。该方法进一步包括在形成铜晶种层18之后退火的步骤，以减少铜晶种层18的膜应力。此外，利用无电镀工艺在铜扩散阻挡膜14上选择性地形成铜晶种层18的步骤采用由感光树脂构成的并且对应于其中形成铜晶种层18的区域形成有沟槽16的掩模，以进行无电镀工艺，从而在由沟槽16露出的铜扩散阻挡膜14(的顶表面上14a)上形成铜晶种层18。 
根据实施方式1的互连形成方法，无电镀工艺和电镀工艺的组合能够在没有利用作为常规镶嵌工艺的CMP的条件下选择性地形成互连。此外，由作为低电阻互连材料的铜构成的互连甚至可以在其尺寸难以进行CMP的基底上选择性地形成。并且，可以在不利用CMP的条件下在基底上选择性地形成互连。也就是说，互连材料没有除去或丢弃，由此节省了互连材料。此外，实施方式1不再需要形成用于CMP的抛光停止膜的步骤和形成其中将埋入互连的沟槽的步骤。这减少了制造步骤的数量和制造成本。 
实施方式2 
下面参考图2、6A-6F描述本发明的实施方式2。 
图6A-6F是表示根据本发明实施方式2的互连形成方法的各步骤的截面图。 
实施方式2还涉及通过组合无电镀工艺和电镀工艺在基底上选择性地形成由铜扩散阻挡膜、铜晶种层和铜导电层构成的互连的形成方法。 
实施方式2的图6A至6D精确地表示出与从上述实施例1的图4A所示的在衬底11上形成下层绝缘膜12和铜扩散阻挡膜14开始到如图4D所示的铜晶种层18的形成和退火结束的那些步骤相同的步骤。因此，省略了这些步骤的描述。 
如图6D所示，形成铜晶种层18并进行退火。然后，采用铜晶种层18作为掩模通过RIE工艺刻蚀铜扩散阻挡膜14。因此，从互连部分之外的区域中去除了铜扩散阻挡膜14(参见图6E)。 
为了从刻蚀后的衬底21中去除表面氧化物，利用5％浓度的氢氟酸溶液清洗衬底21。随后，在电镀槽中的阳极位置处安装铂电极的同时利用衬底21作为阴极，然后利用恒流设备使在硫酸铜溶液中的电极之间流过电流，从而进行电镀工艺。这种电镀工艺在铜晶种层18的表面上形成铜导电层20(参见图6F)。在电镀工艺中，铜晶种层18的存在主要使铜沉积在阴极上。因此，铜导电层20不淀积在下层绝缘膜12或铜扩散阻挡膜(的外围表面14b)。这样，铜导电层20可以选择性地形成在铜晶种层18(的顶表面18a和外围表面18b)。因此，在实施方式2中，在基底13上选择性地形成互连。这节省了互连材料。在电镀工艺之后，利用纯水清洗其上形成铜导电层20的衬底21，然后烘干。 
因此，利用铜作为导电层材料完成了互连。其结构的特征在于，铜导电层20包围铜晶种层18的顶部和侧面，铜没有淀积在铜扩散阻挡膜14的侧面，铜导电层20的侧面从铜扩散阻挡膜14的相应侧面延伸出来，如图6F所示。也就是说，作为金属扩散阻挡膜的铜扩散阻挡膜14具有外部地露出的外围表面14b。作为金属晶种层的铜晶种层18具有顶表面18a和外围表面18b。作为金属导电层的铜导电层20具有从铜扩散阻挡膜14的外围表面14b向外突出的外围表面20b。铜导电层20包围铜晶种层18的顶表面18a和外围表面18b。 
因此，在实施方式2中，同样可以在没有利用CMP(化学机械抛光)的条件下利用作为互连层材料的铜形成互连。因此，实施方式2可应用于面积大、难以进行CMP的基底。 
下面示出作为液晶显示器(LCD)的开关电路和逻辑电路形成的互连中各膜厚度的例子。绝缘膜12具有400nm的厚度，铜扩散阻挡膜14具有50nm的厚度。由无电镀工艺形成的铜晶种层18具有50nm的厚度。由电镀工艺形成的铜导电层20具有400nm的厚度。 
图2是表示根据实施方式2的互连结构的截面图(与图6F的互连相同)。 
根据实施方式2的互连的特征在于，铜导电层20包围铜晶种层18的顶部和侧面，铜导电层20不形成在铜扩散阻挡膜14的侧面，铜导电层20的侧面从铜扩散阻挡膜14的相应侧面突出，如图2所示。具体而言，作为金属扩散阻挡膜的铜扩散阻挡膜14具有外部地露出的外围表面14b。作为金属晶种层的铜晶种层18具有顶表面18a和外围表面18b。作为金属导电层的铜导电层20具有外围表面20b，该外围表面20b从铜扩散阻挡膜14的外围表面14b向外突出。铜导电层20包围铜晶种层18的顶表面18a和外围表面18b。 
此外，根据实施方式2的互连形成方法包括：在绝缘基底13上形成铜扩散阻挡膜14的步骤；利用无电镀工艺在铜扩散阻挡膜14(的顶表面14a)上选择性地形成铜晶种层18的步骤；利用铜晶种层18作掩模刻蚀铜扩散阻挡膜14的步骤；以及利用电镀工艺在铜晶种层18(的顶表面18a和外围表面18b)上选择性地形成金属导电层的步骤。该方法进一步包括在形成铜晶种层18之后退火的步骤，以减少铜晶种层18的膜应力。此外，利用无电镀工艺在铜扩散阻挡膜14上选择性地形成铜晶种层18的步骤采用由感光树脂构成的并且对应于其中形成铜晶种层18的区域形成有沟槽16的掩模，以进行无电镀工艺，从而在由沟槽16露出的铜扩散阻挡膜14(的顶表面上14a)上形成铜晶种层18。 
实施方式3 
下面参考图3、7A-7D描述本发明的实施方式3。 
图7A-7D是表示根据本发明实施方式3的互连形成方法的各步骤的截面图。 
实施方式3还涉及通过组合无电镀工艺和电镀工艺在基底上选择性地形成由铜扩散阻挡膜、铜晶种层和铜导电层构成的互连的形成方法。 
实施方式3包括与从上述实施例2的图6A所示的在衬底11上形成下层绝缘膜12和铜扩散阻挡膜14开始到如图6C所示的形成铜晶种层18结束的那些步骤完全相同的步骤。因此，省略了这些步骤的描述。 
如图7A所示，形成铜晶种层18。然后，为了从其上形成了铜晶种层18的衬底上去除表面氧化物，利用5％浓度的氢氟酸溶液清洗衬底。随后，在电镀槽中的阳极位置处安装铂电极的同时利用衬底作为阴极，然后利用恒流设备使在硫酸铜溶液中的电极之间流过电流，从而进行电镀工艺。这种电镀工艺在铜晶种层18的表面上形成铜导电层20(参见图7B)。在电镀 工艺中，铜晶种层18的存在主要使铜沉积在阴极上。因此，铜导电层20不淀积在光刻胶膜15(的顶表面)上。这样，铜导电层20可以选择性地形成在铜晶种层18(的顶表面18a)。因此，在实施方式3中，在基底13上选择性地形成互连。此外，互连材料没有去除或丢弃。这节省了互连材料。在电镀工艺之后，利用纯水清洗其上形成铜晶种层18和铜导电层20的衬底，然后烘干。随后，去除光刻胶膜15(参见图7C)。然后，采用铜导电层20作掩模，通过RIE工艺刻蚀铜扩散阻挡膜14。这样，从互连部分之外的区域去除铜扩散阻挡膜14(参见图7D)。 
因此，利用铜作为导电层材料完成了互连。其结构的特征在于，铜导电层20淀积在铜晶种层18的顶部，铜没有淀积在铜扩散阻挡膜14的侧面，铜导电层20、铜晶种层18以及铜扩散阻挡膜14的侧面垂直于衬底11并且彼此对齐，如图7D所示。因此，作为金属扩散阻挡膜的铜扩散阻挡膜14具有顶表面14a和外部地露出的外围表面14b。作为金属晶种层的铜晶种层18具有顶表面18a和外部地露出的外围表面18b，并且设置在铜扩散阻挡膜14的顶表面14a的上面。作为金属导电层的铜导电层20具有外部地露出的顶表面20a和外围表面20b，并且淀积在铜晶种层18的顶表面18a上。铜导电层20的外围表面20b、铜晶种层18的外围表面18b、铜扩散阻挡膜14的外围表面14b彼此对齐。由于互连的外围表面垂直于衬底，因此容易控制互连的线宽。因此，根据实施方式3的互连有利于制造细图形。 
因此，在实施方式3中，同样可以在没有利用CMP(化学机械抛光)的条件下采用作为互连层材料的铜形成互连。因此，实施方式3可应用于面积大、难以进行CMP的基底。 
下面示出作为液晶显示器(LCD)的开关电路和逻辑电路形成的互连 中各膜厚度的例子。绝缘膜12具有400nm的厚度，铜扩散阻挡膜14具有50nm的厚度。由无电镀工艺形成的铜晶种层18具有100nm的厚度。由电镀工艺形成的铜导电层20具有400nm的厚度。 
图3是表示根据实施方式3的互连结构的截面图(与图7D的互连相同)。 
根据实施方式3的互连的特征在于，铜导电层20淀积在铜晶种层18之上，铜不淀积在铜扩散阻挡膜14的侧面，铜导电层20、铜晶种层18和铜扩散阻挡膜14的侧面彼此相对齐，如图3所示。具体而言，作为金属扩散阻挡膜的铜扩散阻挡膜14具有外部地露出的外围表面14b。作为金属晶种层的铜晶种层18具有顶表面18a和外部露出的外围表面18b。铜导电层20具有外部地露出的外围表面20b，并且淀积在铜晶种层18的顶表面18a上。铜导电层20的外围表面20b、铜晶种层18的外围表面18b、铜扩散阻挡膜14的外围表面14b彼此齐整。 
此外，根据实施方式3的互连形成方法包括：在绝缘基底13上形成铜扩散阻挡膜14的步骤；利用无电镀工艺在铜扩散阻挡膜14(的顶表面14a)上选择性地形成铜晶种层18的步骤；利用电镀工艺在铜晶种层18(的顶表面18a)上选择性地形成铜导电层的步骤；以及利用铜导电层20作掩模刻蚀铜扩散阻挡膜14的步骤。此外，利用无电镀工艺在铜扩散阻挡膜14上选择性地形成铜晶种层18的步骤采用由感光树脂构成的并且对应于其中形成铜晶种层18的区域形成有沟槽16的掩模，以进行无电镀工艺，从而在由沟槽16露出的铜扩散阻挡膜14(的顶表面上14a)上形成铜晶种层18。 
实施方式4 
在本发明的实施方式4中，描述了将本发明应用于作为显示器件的液 晶显示器的实施例。图8和9表示作为显示器件的有源矩阵型液晶显示器。液晶显示器51包括作为一对绝缘衬底的一对透明衬底52和11、液晶层54、下涂(undercoat)膜31、像素电极56、扫描线57、信号线58、相对电极59、薄膜晶体管(以下称作“TFT”)60、扫描线驱动电路61、信号线驱动电路62、控制器63等。 
一对透明衬底52和11可由例如一对玻璃板构成。衬底52和11借助框架形密封材料连接在一起(未示出)。液晶层54设置在一对透明衬底52和11之间、由密封材料包围的区域中。 
在该对透明衬底52和11之一的内表面例如背透明衬底11(图9的底部)的内表面上设置下述元件：下涂膜31、在矩阵的行和列方向上设置的多个像素电极56、电连接到各像素电极56的多个TFT 60、电连接到多个TFT 60的扫描线57以及电连接到多个TFT 60的信号线58。 
下涂膜31可由例如氮化硅(SiNx)构成。像素电极56由例如ITOs构成。沿着像素电极56的行方向(图8的横向)设置各扫描线57。各扫描线57的一端电连接到扫描线驱动电路61。 
另一方面，沿着像素电极56的列方向(图8的纵向)设置各信号线58。各信号线58的一端电连接到信号线驱动电路62。 
扫描线驱动电路61和信号线驱动电路62均连接到控制器63。例如，控制器63接收外部提供的图像和同步信号以产生像素视频信号Vpix、垂直扫描控制信号YCT和水平扫描控制信号XCT。 
各TET 60例如由MOS结构n型TFT(顶栅型多晶硅TFT)构成。TFT60包括半导体层33、栅绝缘膜34、栅极35、源极(未示出)、漏极(未示出)等。 
具体而言，半导体层(多晶硅膜)33设置在下涂膜31上并具有沟道区39a和在沟道区39a的各侧设置的源区39b和漏区39c。设置栅绝缘膜34以覆盖半导体层33和下涂层31。栅绝缘膜34可由例如氧化硅(SiO2)构成。与沟道区39a相对的栅绝缘膜34上设置栅极35。可进一步形成层间绝缘层以覆盖栅极35和栅绝缘膜34。 
栅绝缘膜34具有接触孔36，接触孔36用于将分别连接到源极和漏极的互连37b和37c分别电连接到半导体区域33中的源区39b和漏区39c。源极和漏极可分别地与连接到源、漏极的互连37b和37c一体地形成。可进一步形成钝化膜以覆盖源极、漏极和分别连接到这些电极的互连37b和37c。 
透明相对电极59是与多个像素电极56相对地设置在另一透明衬底的内表面上、即透明衬底52的前端(图9的顶部)上的单层。相对电极59由透明电极例如ITO构成。此外，在与多个像素区相联系的透明衬底52的内表面上形成滤色器，其中在这些像素区中，各个像素电极56是与相对电极59相对的。另外，可在与像素区之间的区域相联系的透明衬底52的内表面上形成光阻挡膜。 
在该对透明衬底52和11每一个的外部设置偏振片(未示出)。此外，如果液晶显示器51是透过型的，则在背透明衬底11之后设置表面光源(未示出)。液晶显示器51可以是反射型的或半透过和半反射型的。 
图10A至10F是表示根据本发明的实施方式4的MOS结构n型TFT 60形成方法的截面图。 
首先，采用PE-CVD工艺在由玻璃或类似物构成的衬底11上淀积下涂膜31，下涂膜31防止杂质扩散。然后，在作为有源层的下涂膜31上淀 积非晶硅膜32。然后，在500℃下对其上形成了下涂膜31和非晶硅膜32的衬底进行退火，以从非晶硅膜32中释放出氢(图10A)。 
然后，采用ELA(受激准分子激光器退火)工艺将非晶硅膜32(参见图10A)再结晶成多晶硅膜33。然后，采用PEP以在多晶硅膜33上涂覆抗蚀剂。然后，利用CDE(化学干式退火)工艺将多晶硅膜33形成为岛状(参见图10B)。随后，利用PE-CVD工艺形成栅绝缘膜34(参见图10C)。在实施方式4中，将由玻璃或类似物构成的衬底11、下涂膜31、半导体层33和栅绝缘膜34组合成绝缘基底13。也就是说，绝缘基底13具有绝缘衬底11、下涂膜31、半导体层33和栅绝缘膜34。 
随后，如图10D所示，形成铜扩散阻挡膜14。然后，利用PEP在铜扩散阻挡膜上涂覆抗蚀剂。然后利用无电镀工艺选择性地形成铜晶种层18。然后去除抗蚀剂膜。随后，采用PH3作为掺杂气体，通过离子掺杂工艺(剂量：3.0×1013/cm2；加速电压：10keV)将作为施主的低浓度磷注入到多晶硅膜33中。此时，注入的磷透过铜扩散阻挡膜14，但不透过铜晶种层18。因此，磷没有注入到正好位于铜晶种层18以下的多晶硅膜33的部分。注入了磷的那部分成为了低浓度杂质区(LDD(轻掺杂漏)区38(参见图10E))。 
随后，如图10E所示，利用无电镀工艺在铜晶种层18上选择性地形成铜导电层20。随后，利用作为掩模的铜导电层20刻蚀铜扩散阻挡膜20。通过与实施方式1所示的相同方法形成栅极35。这使得作为互连结构的栅极35具有由铜扩散阻挡膜14、铜晶种层18、和铜导电层20构成的三层结构。扫描线57可以在栅极35的形成过程中与其一体地形成，那么扫描线57还可以具有由铜扩散阻挡膜14、铜晶种层18、和铜导电层20构成的三 层结构。 
随后，采用PH3作为掺杂气体，通过离子掺杂工艺(剂量：2.5×1015/cm2；加速电压：70keV)将作为施主的高浓度磷注入到多晶硅膜33中。此时，磷没有注入到正好位于铜晶种层20以下的多晶硅膜33的部分。此外，剩余的部分成为高浓度杂质区(源区39b和漏区39c)，以完成LDD结构。在现有技术中，采用光刻技术形成LDD结构，这样难以控制1μm或更低的数量级的位置。然而，采用根据本发明的互连，可以利用铜导电层20的膜厚来控制位置。由此可以控制0.1μm数量级的位置以获得精细的图形。此外，通过在500℃下进行退火充分地活化了所注入的杂质。 
然后，利用PEP涂覆抗蚀剂。接着，对栅绝缘膜34进行刻蚀以打开直到多晶硅33表面的接触孔36。此外，进行溅射工艺、利用PEP的抗蚀剂涂覆以及刻蚀工艺以形成分别连接于源、漏极的具有由AlNd和Mo或类似材料构成的双层结构的互连37b和37c(参见图10F)。随后，形成源和漏极。源和漏极可分别与互连37b和37c一体地形成。此外，信号线58可与源和漏极之一整体地形成。 
进行上述步骤以形成MOS结构n型TFT。在形成之后，下涂膜31具有150nm的厚度，非晶硅膜32具有50nm的厚度。栅绝缘膜34具有135nm的厚度，栅极35具有500nm的厚度。用于互连37的AlNd/Mo膜是640/50nm厚。 
因此，根据实施方式4的TFT 60包括具有沟道区39a和在沟道区39a各侧设置的源区39b和漏区39c的半导体层33、在半导体层33上设置的栅绝缘膜34、在栅绝缘膜34上相对于沟道区39a设置的栅极35、电连接到源区39b的源极、电连接到漏区39c的漏极。栅极35包括三层，即，铜扩 散阻挡膜14、铜晶种层18、和在栅绝缘膜34(绝缘基底13)上设置的、但不埋入其中的铜导电层30。铜扩散阻挡膜14用作对金属扩散的阻挡膜。在薄膜14上设置的层18，以用作金属晶种层。在铜晶种层18上设置层30。 
由于栅极35的这种特殊结构，随着栅极35的形成，可形成LDD结构。因此，不需要采用PEP工艺形成LDD结构。这减少了TFT结构的制造成本。栅极35的结构有助于以高精度定位LDD区域，这获得了TFT结构的更精细的图形。 
此外，能够选择性地在栅绝缘膜34上形成栅极35，而无需在薄膜34中制造沟槽或者除了薄膜34之外形成另外的绝缘膜。因此，在互连结构的制造中能够节省材料。这还有助于减少互连结构的制造成本。 
此外，根据实施方式4的液晶显示器51包括以矩阵形式设置的多个TFT。这些TFT的每一个都是上面描述的TFT 60。因此，能够在栅绝缘膜34上选择性地形成栅极35。此外，可以节省用于互连结构的材料。并且还可以减少制造步骤的数量和制造成本。 
根据实施方式4中的显示器中设置的TFT 60不限于上面描述的那一种。例如，也可以采用在实施方式5中描述的TFT 60。 
实施方式5 
图11A至11F是表示根据本发明的实施方式5的MOS结构n型TFT的形成方法的各步骤的截面图。 
本实施方式包括与实施方式4的图10A所示的在衬底11上形成下涂膜31和非晶硅膜32开始到图10C所示的形成栅绝缘膜34结束的那些步骤完全相同的步骤。因此，省略了对这些步骤的描述。 
形成栅绝缘膜34(参见图11C)。随后，形成铜扩散阻挡膜14。此外， 利用PEP涂覆抗蚀剂，利用无电镀工艺选择性地形成铜晶种层18。随后，去除抗蚀剂膜，并利用铜晶种层18作掩模刻蚀铜扩散阻挡膜14。随后，利用电镀工艺在铜晶种层18上选择性地形成铜导电层20。通过与实施方式2所示的相同方法形成栅极35(参见图11D)。 
随后，如图11E所示，采用PH3作为掺杂气体，通过离子掺杂工艺(剂量：2.5×1015/cm2；加速电压：70keV)将作为施主的磷注入到多晶硅膜33中。此时，磷没有注入到正好位于从铜扩散阻挡膜14的侧面突出的铜导电层20的侧面部分以下的多晶硅膜33的部分。通过在500℃下进行退火完全活化所注入的杂质。因此，仅进行一次掺杂就足够了，成功地提供了包括源区39b、漏区39c和高电阻区的结构。 
在本实施方式中，仅进行一次掺杂，所形成的结构能够与通过进行两次掺杂所形成的常规结构一样抑制泄漏电流。利用此实施方式，可以同时形成源区39b、漏区39c和高电阻区。这减少了制造互连结构的步骤数。 
然后，如图11F所示，利用PEP涂覆抗蚀剂。接着，对栅绝缘膜34进行刻蚀以打开直到多晶硅33表面的接触孔36。此外，进行溅射工艺、利用PEP的抗蚀剂涂覆以及刻蚀工艺以形成分别连接于源、漏极的具有由AlNd和Mo或类似材料构成的双层结构的互连37b和37c。 
进行上述步骤以形成MOS结构n型TFT。在形成之后，下涂膜31具有150nm的厚度，非晶硅膜32具有50nm的厚度。栅绝缘膜34具有135nm的厚度，栅极35具有500nm的厚度。用于互连37的AlNd/Mo膜是640/50nm厚。实施方式5产生的效果与实施方式4的类似。 
本发明以实施方式1至5为基础进行了具体描述。但本发明不限于这些实施方式。当然，在没有脱离本发明实质的条件下可以对这些实施方式 进行各种变化。例如，在实施方式1至5中，铜被用作互连的材料。然而，本发明不限于这种方案，还可以采用由含铜或其它金属的合金制成的互连。 
本发明应用于以高精度在所需要的位置上形成LDD结构或获得与LDD结构相同优点的结构的顶栅型(top-gate type)TFT 60的栅极35。此外，不需要采用PEP工艺形成LDD结构。但是本发明不限于顶栅型TFT 60的栅极35。更确切地说，本发明可应用于源极、漏极、分别连接于源和漏极的互连37b和37c、扫描线57和信号线58。源极、漏极、互连37b和37c、扫描线57和信号线58可由三层构成，即，金属扩散阻挡膜、在金属扩散阻挡膜上设置的金属晶种层、以及在金属晶种层上设置的金属导电层。因此，能够选择性地在衬底上形成互连或互连结构。此外，由于节省了材料、降低了制造步骤的数量，因此减少了互连的制造成本。 
此外，本发明不限于液晶显示器，还可以应用于其它显示器件，例如有机发光二极管器件或无机电致发光器件。 
本领域的普通技术人员很容易发现其它优点和修改方式。因此，广义上讲本发明不限于具体的细节和在此示出和描述的代表性实施方式。因此，在不脱离由附加权利要求及其等效内容限定的总的发明构思的实质和范围的条件下可以进行各种修改。 

Claims (1)

1.一种互连形成方法，包括：
在绝缘基底(13)上形成铜扩散阻挡膜(14)的步骤；
利用无电敷镀工艺在该铜扩散阻挡膜(14)上选择性地形成铜晶种层(18)，从而该铜晶种层的侧表面垂直于该绝缘基底(13)的表面的步骤；
利用该铜晶种层(18)作为掩模刻蚀该铜扩散阻挡膜(14)，从而该阻挡膜(14)的侧表面垂直于该绝缘基底(13)的表面的步骤；以及
利用电镀工艺在该铜晶种层(18)上选择性地形成铜导电层(20)的步骤，
其中该方法进一步包括在形成铜晶种层(18)之后退火的步骤，
该铜导电层(20)包围该铜晶种层(18)的顶部和侧面，
该铜导电层(20)的侧面从该铜扩散阻挡膜(14)的相应侧面延伸出来，并且
该铜扩散阻挡膜(14)是从由TaN膜、TiN膜、TaSiN膜和WSiN膜构成的组中选择的。
CN2008101352553A 2002-09-17 2003-09-17 互连、互连形成方法、薄膜晶体管及显示器 Expired - Fee Related CN101373736B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP269661/2002 2002-09-17
JP2002269661 2002-09-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031585094A Division CN100485918C (zh) 2002-09-17 2003-09-17 互连、互连形成方法、薄膜晶体管及显示器

Publications (2)

Publication Number Publication Date
CN101373736A CN101373736A (zh) 2009-02-25
CN101373736B true CN101373736B (zh) 2012-04-04

Family

ID=31986823

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008101352553A Expired - Fee Related CN101373736B (zh) 2002-09-17 2003-09-17 互连、互连形成方法、薄膜晶体管及显示器
CNB031585094A Expired - Fee Related CN100485918C (zh) 2002-09-17 2003-09-17 互连、互连形成方法、薄膜晶体管及显示器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB031585094A Expired - Fee Related CN100485918C (zh) 2002-09-17 2003-09-17 互连、互连形成方法、薄膜晶体管及显示器

Country Status (4)

Country Link
US (2) US6890849B2 (zh)
KR (1) KR101004219B1 (zh)
CN (2) CN101373736B (zh)
TW (1) TW200406829A (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60141225D1 (de) * 2001-02-19 2010-03-18 Ibm Verfahren zur herstellung einer dünnfilmtransistorstruktur
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
JP3810718B2 (ja) * 2002-08-30 2006-08-16 富士通株式会社 半導体装置の製造方法
WO2004027740A1 (en) * 2002-09-20 2004-04-01 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20040072446A (ko) * 2003-02-12 2004-08-18 삼성전자주식회사 반도체 기판의 가장자리 상의 금속막을 선택적으로제거하는 방법
US20060178007A1 (en) * 2005-02-04 2006-08-10 Hiroki Nakamura Method of forming copper wiring layer
TWI333808B (en) 2005-05-05 2010-11-21 Himax Tech Inc A method of manufacturing a film printed circuit board
CN100401466C (zh) * 2005-05-23 2008-07-09 友达光电股份有限公司 薄膜晶体管阵列衬底及其金属层的制作方法
JP4964442B2 (ja) * 2005-08-10 2012-06-27 三菱電機株式会社 薄膜トランジスタおよびその製造方法
KR101131135B1 (ko) * 2005-11-14 2012-04-03 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
DE102006049354B3 (de) * 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
WO2008064070A1 (en) * 2006-11-17 2008-05-29 3M Innovative Properties Company Optical bonding composition for led light source
EP2087533A2 (en) * 2006-11-17 2009-08-12 3M Innovative Properties Company Planarized led with optical extractor
JP2010510685A (ja) * 2006-11-20 2010-04-02 スリーエム イノベイティブ プロパティズ カンパニー Ｌｅｄ光源用の光学接着組成物
JP4561732B2 (ja) * 2006-11-20 2010-10-13 トヨタ自動車株式会社 移動体位置測位装置
US20080296768A1 (en) * 2006-12-14 2008-12-04 Chebiam Ramanan V Copper nucleation in interconnects having ruthenium layers
JP2009295958A (ja) * 2008-05-09 2009-12-17 Panasonic Corp 半導体装置
JP5525314B2 (ja) * 2009-05-02 2014-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102437100A (zh) * 2011-09-08 2012-05-02 上海华力微电子有限公司 一种使用双大马士革工艺同时形成铜接触孔和第一层金属的方法
KR20140064550A (ko) * 2012-11-20 2014-05-28 삼성디스플레이 주식회사 박막 트랜지스터 표시판의 제조 방법
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR102230619B1 (ko) 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR102245730B1 (ko) 2014-11-19 2021-04-29 삼성디스플레이 주식회사 박막트랜지스터 기판
US11309172B2 (en) 2016-08-09 2022-04-19 Purdue Research Foundation Reaction monitoring

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
US6413845B1 (en) * 1999-04-13 2002-07-02 Sharp Kabushiki Kaisha Method for fabricating metal interconnections

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4020839A (en) * 1976-02-26 1977-05-03 Parke, Davis & Company Medicament-dispensing package
US4191225A (en) * 1976-10-20 1980-03-04 Ims Limited Pharmaceutical cocktail package
US4192919A (en) * 1977-05-17 1980-03-11 Mpl, Inc. Blood sampling and culturing kit
US4203443A (en) * 1977-12-08 1980-05-20 Abbott Laboratories Additive transfer unit with interlocking means
US4607671A (en) * 1984-08-21 1986-08-26 Baxter Travenol Laboratories, Inc. Reconstitution device
US4675020A (en) * 1985-10-09 1987-06-23 Kendall Mcgaw Laboratories, Inc. Connector
JPH02297342A (ja) * 1988-09-28 1990-12-07 Terumo Corp 両刀針形の医療用針とホルダーを用いる採血及び／又は注射装置、並びに該装置に用いる両刀針形の医療用針及びホルダー
CA2001732A1 (en) * 1988-10-31 1990-04-30 Lawrence A. Lynn Intravenous line coupling device
US5389086A (en) * 1992-07-06 1995-02-14 Sterling Winthrop Inc. Safety cannula
US5385547A (en) * 1992-11-19 1995-01-31 Baxter International Inc. Adaptor for drug delivery
JP3331400B2 (ja) * 1993-01-22 2002-10-07 三信工業株式会社 舶用推進機の前後進切替え制御装置
EP0631342A1 (en) * 1993-06-23 1994-12-28 Ail Systems, Inc. Antenna mirror scanner with constant polarization characteristics
US5509912A (en) * 1994-10-24 1996-04-23 Vlv Associates Connector
US5653698A (en) * 1995-01-13 1997-08-05 Sanofi Winthrop, Inc. Coupling systems for saftey cannula
CA2241631C (en) * 1995-12-28 2002-10-15 Bio-Plexus, Inc. Needle holder for fluid collection and/or injection system
JP3619016B2 (ja) * 1997-06-10 2005-02-09 キヤノン株式会社 基板及びその製造方法
US5755696A (en) * 1997-06-30 1998-05-26 Becton, Dickinson And Company Syringe filling and delivery device
JP3501265B2 (ja) 1997-10-30 2004-03-02 富士通株式会社 半導体装置の製造方法
US5897375A (en) 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
JP3191759B2 (ja) 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
JP3087719B2 (ja) * 1998-04-08 2000-09-11 日本電気株式会社 半導体装置の製造方法及び製造装置
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP3490038B2 (ja) 1999-12-28 2004-01-26 Ｎｅｃエレクトロニクス株式会社 金属配線形成方法
US6740591B1 (en) * 2000-11-16 2004-05-25 Intel Corporation Slurry and method for chemical mechanical polishing of copper

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
US6413845B1 (en) * 1999-04-13 2002-07-02 Sharp Kabushiki Kaisha Method for fabricating metal interconnections

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Joseph P.O＇Kelly etc.Room temperature eletroless plating copper seed layerprocess for damascene interlevel metal structures.Microelectronic Engineering50 1-4.2000,50(1-4),475.
Joseph P.O＇Kelly etc.Room temperature eletroless plating copper seed layerprocess for damascene interlevel metal structures.Microelectronic Engineering50 1-4.2000,50(1-4),475. *

Also Published As

Publication number Publication date
CN101373736A (zh) 2009-02-25
US6890849B2 (en) 2005-05-10
TW200406829A (en) 2004-05-01
US7138715B2 (en) 2006-11-21
US20040051180A1 (en) 2004-03-18
CN1490872A (zh) 2004-04-21
KR101004219B1 (ko) 2010-12-24
CN100485918C (zh) 2009-05-06
US20050082538A1 (en) 2005-04-21
KR20040025598A (ko) 2004-03-24

Similar Documents

Publication Publication Date Title
CN101373736B (zh) 互连、互连形成方法、薄膜晶体管及显示器
US6887776B2 (en) Methods to form metal lines using selective electrochemical deposition
US8110748B2 (en) Wiring, display device and method of manufacturing the same
KR100882402B1 (ko) 액정표시장치의 기판 및 그 제조방법
US8158499B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US7326600B2 (en) Method for manufacturing a thin-film transistor structure
US7808108B2 (en) Thin film conductor and method of fabrication
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
US20070040954A1 (en) Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate
CN100448012C (zh) 显示装置的薄膜晶体管基板及其制造方法
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
US20020064894A1 (en) Buried transistor for a liquid crystal display system
JP4495428B2 (ja) 薄膜トランジスタの形成方法
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JP2005038994A (ja) 薄膜トランジスタ及びその製造方法と、この薄膜トランジスタを備える表示装置及びその表示装置の製造方法
KR100580825B1 (ko) 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
TWI279860B (en) Method for forming metal wiring and method for manufacturing display device
KR100303710B1 (ko) 비정질실리콘박막트랜지스터와액정표시소자구조및제조방법
JPH10229195A (ja) 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHARP CO., LTD.

Free format text: FORMER OWNER: CO., LTD LCD ADVANCED TECHNOLOGY DEVELOPMENT CENTER

Effective date: 20100409

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: KANAGAWA PREFECTURE, JAPAN COUNTY TO: OSAKA, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100409

Address after: Osaka

Applicant after: Sharp Corporation

Address before: Kanagawa

Applicant before: Liguid Crystal Advanced Technology Development Center K. K.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120404

Termination date: 20160917