KR20050068164A - 폴리실리콘 액정표시소자 제조방법 - Google Patents
폴리실리콘 액정표시소자 제조방법 Download PDFInfo
- Publication number
- KR20050068164A KR20050068164A KR1020030099326A KR20030099326A KR20050068164A KR 20050068164 A KR20050068164 A KR 20050068164A KR 1020030099326 A KR1020030099326 A KR 1020030099326A KR 20030099326 A KR20030099326 A KR 20030099326A KR 20050068164 A KR20050068164 A KR 20050068164A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- layer
- silicon layer
- forming
- liquid crystal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 107
- 150000002500 ions Chemical class 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 238000002156 mixing Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 219
- 239000000758 substrate Substances 0.000 claims description 29
- 238000002425 crystallisation Methods 0.000 claims description 12
- 230000008025 crystallization Effects 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000012044 organic layer Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 45
- 239000010409 thin film Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000003213 activating effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 238000001994 activation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000005499 laser crystallization Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 폴리실리콘 액정표시소자의 제조방법에 관한 것으로 특히, 이온 주입방법에 의해 소오스 및 드레인 영역을 형성하지 않고 액정표시소자를 제조하는 방법에 관한 것이다. 본 발명의 액정표시소자는 제 1 비정질 실리콘층을 형성하는 단계, 상기 비정질 실리콘층 상에 감광막 패턴을 형성하는 단계, 상기 감광막 패턴 상에 불순물 이온을 혼합하는 제 2 비정질 실리콘층을 형성하는 단계, 상기 감광막 및 상기 감광막 상의 제 2 비정질 실리콘을 리프트 오프 공정에 의해 제거하는 단계 및 상기 제 1 ,2 비정질 실리콘층을 결정화하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 폴리실리콘 액정표시소자의 제조방법에 관한 것으로, 특히 별도의 소오스 및 드레인 영역을 형성하기 위하여 별도의 이온주입 공정을 거치지 않고 박막트랜지스터(Thin Film Transistor; TFT)를 제조함으로써 액정표시소자를 제조하는데 사용되는 장비를 감소시키고 공정을 단축하여 액정표시소자(Liquid Crystal Display; LCD)의 제조방법에 관한 것이다.
최근 영상표시장치에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 욕구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 활발하게 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 적용되고 있다.
상기 액정표시장치는 크게 제 1 기판인 컬러필터(color filter) 기판과 제 2 기판인 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치의 스위칭소자로는 일반적으로 박막트랜지스터를 사용하며, 상기 박막트랜지스터의 채널층으로 비정질 실리콘(amorphous silicon) 또는 다결정 실리콘(polycrystalline silicon)을 사용할 수 있다.
한편, 상기 액정표시장치의 제조공정은 기본적으로 박막트랜지스터를 포함하는 어레이 기판의 제작에는 다수의 마스크 공정 (즉, 포토리소그래피(photolithography)공정을 필요로 하므로 생산성 면에서 상기 마스크 공정의 수를 줄이는 방법이 요구되고 있다.
이하 일반적으로 폴리실리콘을 채널층으로 적용하는 폴리실리콘 액정표시장치의 제조공정을 도 1 및 2를 통하여 살펴본다.
도 1은 일반적인 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표시장치에서는 N개의 게이트 라인과 M개의 데이터 라인이 교차하여 N×M개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 단지 하나의 화소만을 나타내었다.
도면에 도시된 바와 같이, 상기 어레이 기판(10)은 화소영역 위에 형성된 화소전극(18), 상기 기판(10) 위에 종횡으로 배열된 게이트 라인(16)과 데이터 라인(17), 그리고 상기 게이트 라인(16)과 데이터 라인(17)의 교차영역에 형성된 스위칭소자인 박막트랜지스터로 이루어 진다.
상기 박막트랜지스터는 게이트 라인(16)에 연결된 게이트전극(21), 데이터 라인(17)에 연결된 소오스 전극(22) 및 화소전극(18)에 연결된 드레인 전극(23)으로 구성된다. 또한, 상기 박막트랜지스터는 게이트전극(21)과 소오스/드레인 전극(22, 23)의 절연을 위한 제 1 절연막(미도시)과 제 2 절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트 전압에 의해 소오스 전극(22)과 드레인 전극(23) 간에 전도채널(conductive channel)을 형성하는 액티브층(24)을 포함한다.
이 때, 상기 제 1 절연막과 제 2 절연막에 형성된 제 1콘택홀(40a)을 통해 상기 소오스 전극(22)은 액티브층(24)의 소오스영역과 전기적으로 접속하며 상기 드레인 전극(23)은 액티브층(24)의 드레인영역과 전기적으로 접속하게 된다. 또한, 상기 드레인 전극(23) 위에는 제 2콘택홀(40b)이 형성된 제 3 절연막(미도시)이 있어, 상기 제 2 콘택홀(40b)을 통해 상기 드레인 전극(23)과 화소전극(18)이 전기적으로 접속되게 된다.
이하, 상기 구조를 가지는 폴리실리콘 액정표시소자의 제조공정을 도 2a 내지 도 2g를 참조하여 자세히 설명한다.
도 2a 내지 도 2g는 도 1에 도시된 액정표시소자의 I-I'선에 따른 제조공정을 나타내는 수순도이다.
먼저, 도 2a에 도시된 바와 같이, 유리와 같은 투명 기판(10) 위에 포토리소그래피 공정을 이용하여 폴리실리콘으로 이루어진 액티브층(24)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 액티브층(24)상에 제 1 절연층(15a)을 형성하고 상기 제 1 절연층 상에 게이트 전극을 형성하기 위한 도전층(30)을 형성한다.
다음으로, 도 2c에 도시된 바와 같이, 포토리소그래피 공정을 이용하여 상기 도전층(30)을 패터닝함으로써 상기 액티브층(24) 위에 제 1 절연막(15a)이 개재된 게이트전극(21)을 형성한다.
이후, 상기 게이트전극(21)을 마스크로 적용하여 상기 액티브층(24)의 소정영역에 p+ 또는 n+의 고농도의 불순물 이온을 주입하여 소오스/드레인영역을 형성한다. 상기 소오스/드레인영역은 소오스/드레인 전극과의 오믹-콘택(ohmic contact)을 위해 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 기판(10) 전면에 층간 절연막으로써 제 2 절연막(15b)을 증착한 후 포토리소그래피 공정을 통해 상기 제 1 절연막(15a)과 제 2 절연막(15b)을 일부 제거하여 소오스/드레인영역과 소오스/드레인 전극 간의 전기적 접속을 위한 제 1 콘택홀(40a)을 형성한다.
이 후, 도 2e에 도시된 바와 같이, 도전성 금속을 기판(10) 전면에 증착한 후 포토리소그래피 공정을 이용하여 상기 제 1 콘택홀(40a)을 통해 소오스영역과 연결되는 소오스 전극(22) 및 드레인영역과 연결되는 드레인 전극(23)을 형성한다. 이 때, 상기 소오스 전극(22)을 구성하는 도전성 금속의 일부는 연장되어 데이터 라인을 구성하게 된다.
다음으로, 도 2f에 도시된 바와 같이, 상기 기판(10) 전면에 아크릴(Acryl)과 같은 유기절연막인 제 3 절연막(15c)을 증착한 후 포토리소그래피 공정을 이용하여 드레인 전극(23)의 일부를 노출시키는 콘택홀(40b)을 형성한다.
마지막으로, 상기 제 3 절연막(15c)이 형성된 기판(10) 전면에 인듐-틴-옥사이드(Indium Tin Oxide; ITO)와 같은 투명 도전성 물질을 증착한 후 포토리소그래피 공정을 이용하여 상기 제 3 콘택홀을 통해 드레인 전극(23)과 연결되는 화소전극(18)을 형성한다.
상기한 바와 같이 폴리실리콘 박막트랜지스터를 포함하는 액정표시소자의 제조에는 액티브 패턴, 게이트전극, 제 1 콘택홀, 소오스/드레인 전극, 제 2 콘택홀 및 화소전극 등을 패터닝하는데 포토리소그래피 공정을 필요로 한다.
그런데 상기 공정에서 상기 액티브층 상에 소오스 및 드레인 영역을 형성하기 위하여 불순물 이온을 주입하는 공정과 상기 불순물 이온을 활성화시키는 공정이 필요하다. 상기 공정을 수행하기 위하여 별도의 장비가 필요하며 박막트랜지스터 형성공정에서 제조 비용 상승의 원인이된다.
또한, 상기 포토리소그래피 공정은 마스크에 그려진 패턴(pattern)을 박막이 증착된 기판 위에 전사시켜 원하는 패턴을 형성하는 일련의 공정으로 감광액 도포, 노광, 현상 공정 등 다수의 공정으로 이루어져 있다. 그 결과 다수의 포토리소그래피 공정은 생산 수율을 떨어뜨리며 형성된 박막트랜지스터에 결함이 발생될 확률을 높이게 하는 등 문제점이 있었다.
특히, 패턴을 형성하기 위하여 설계된 마스크는 매우 고가이어서, 공정에 적용되는 마스크수가 증가하면 액정표시장치의 제조비용이 이에 비례하여 상승하는 문제점이 있었다.
본 발명은 폴리실리콘으로 구성되는 액티브층 중에 소오스 및 드레인 영역을 형성할 때, 별도의 이온주입 공정없이 폴리실리콘 액정표시소자를 제조하여 저마스크로 액정표시소자를 제조하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 일 실시 예에 의한 폴리실리콘 액정표시소자 제조 방법은 기판 상에 제 1 비정질의 실리콘층을 형성하는 단계; 상기 비정질 실리콘층 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴 및 제 1 비정질 실리콘층 상에 고농도 불순물 이온과 함께 제 2 비정질 실리콘층을 형성하는 단계; 상기 제 1 비정질 실리콘층 상에 채널 영역을 정의하는 단계; 상기 제 1,2비정질 실리콘층을 결정화하는 단계; 상기 결정화된 실리콘층을 패턴닝하여 액티브층을 형성하는 단계; 상기 액티브층 상에 제 1 절연층을 형성하는 단계; 상기 제 1 절연층 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층 상에 소오스 및 드레인 전극을 형성하는 단계; 상기 소오스 및 드레인 전극 상에 제 3 절연층을 형성하는 단계; 상기 제 3 절연층 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명의 다른 실시 예에 의한 폴리실리콘 액정표시소자의 제조방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 제 1 절연층과 제1 비정질 실리콘층을 연속하여 형성하는 단계; 상기 제 1 비정질 실리콘층 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴 및 제 1 비정질 실리콘층 상에 고농도 불순물 이온과 함께 제 2 비정질 실리콘층을 형성하는 단계; 상기 제 1 비정질 실리콘층 상에 채널 영역을 정의하는 단계; 상기 제 1,2비정질 실리콘층을 결정화하는 단계; 상기 제 1,2 절연층 상에 소오스 및 드레인 전극을 형성하는 단계; 상기 상기 소오스 및 드레인 전극 상에 제 2 절연층을 형성하는 단계; 상기 제 2 절연층 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
폴리실리콘을 채널층으로 사용하는 액정표시소자는 폴리실리콘의 높은 전기 이동도 특성에 기인하여 고속의 동작특성을 가지는 장점이 있다.
그러나 상기 폴리실리콘이라 하더라도 메탈과 같은 완전한 도전성 물질은 아니며 메탈등과의 접촉시 오믹 저항이 크기 때문에 소오스 전극 또는 드레인 전극과 상기 폴리실리콘층을 컨택시킬 때 상기 폴리실리콘층에 P+ 또는 N+등의 불순물 이온을 주입시켜 메탈층과의 오믹 특성을 개선하는 공정이 필요한다.
그러나 상기 공정은 별도의 이온 주입공정이 필요하고 이온 주입된 폴리실리콘층은 주입되는 이온에 의해 손상을 받은 상태이므로 상기 폴리실리콘층을 열처리하여 상기 주입이온을 활성화함과 함께 폴리실리콘층의 격자를 안정화하는 어닐링 공정이 필요하게 된다.
본 발명은 상기 공정을 제거하기 위하여 제 1비정질 실리콘층을 형성하고 상기 비정질 실리콘층 상에 감광막 패턴을 형성한 다음, 제 2 비정질 실리콘층을 형성한다. 상기 제 2 비정질 실리콘층을 형성할 때 고농도 불순물 이온을 함께 주입하여 제 2 비정질 실리콘층이 형성되게 한다.
다음으로 상기 감광막 패턴을 사이에 두고 형성되는 제 1 ,2 비정질 실리콘층에 리프트 오프 공정을 진행하여 상기 감광막 패턴과 그 상부의 제 2 비정질 시리콘층을 제거하여 채널 영역을 정의하고 상기 제 1,2 비정질 실리콘층을 결정화한다. 상기 결정화 공정 중에 상기 제2 비정질 실리콘층에 포함된 고농도 불순물의 활성화와 제1,2,비정질 실리콘의 결정화가 동시에 이루어진다.
본 발명은 상기 방법을 적용하여 폴리실리콘 액정표시소자를 제조한다.
이하 본 발명의 일 실시 예에 의한 폴리실리콘 액정표시소자의 제조 공정을 살펴본다.
도 3a에 도시된 바와 같이, 기판(301)상에 기판(301)내의 불순물이 결정화될 실리콘층 내로 확산하는 것을 방지하기 위하여 실리콘 산화막(Si02) 또는 실리콘 질화막(SiNx)의 버퍼층(302)를 형성하고 상기 버퍼층(302) 상에 제 1 비정질 실리콘(303)층을 형성한다. 상기 제 1 비정질 실리콘층(303)은 플라즈마화학기상증착방법(plasma enhanced chemical vapor deposition,PECVD)방법에 의해 형성된다.
제 1 비정질 실리콘층(303)이 형성된 다음, 상기 제 1 비정질 실리콘층(303) 상에 감광막을 도포한다.
상기 감광막을 도포하고 마스크를 적용하여 채널영역에 감광막 패턴이 남도록 노광 및 현상공정을 진행한다.
상기 감광막 패턴(304)을 형성한 상기 감광막 패턴(304)와 상기 제 1 비정질 실리콘층(303) 상에 제 2 비정질 실리콘층을 PECVD방법에 의해 형성한다. 이때 제 2 비정질 실리콘층을 형성하기 위한 플라즈마 증착분위기에서 고농도의 불순물 이온을 혼합하여 제 2 비정질 실리콘층(305)를 증착한다.
형성하고자 하는 소자가 P형의 TFT인 경우에는 혼합되는 불순물 이온으로는 붕소(Boron)등의 3족 이온을 주입할 수 있고, N형의 TFT를 형성하고자 하는 경우에는 혼합되는 불순물로 인(Phosphorous)등의 5족의 이온을 주입한다.
상기 방법에 의해 형성되는 제 2 비정질 실리콘층(305)은 자연히 불순물 이이온의 혼합된 비정질 실리콘층이 된다. 이때 상기 제 2 비정질 실리콘층은 두껍게형성할 필요가 없으며 메탈층과의 컨택특성을 향상시킬 수 있는 소정의 두께로 형성할 수 있다. 상기 실시 예에서는 제 1 비정질 실리콘층(303)의 두께는 500Å정도로 하고 상기 제 2 비정질 실리콘층(305)의 두께는 약 200Å내외로 할 수 있다.
다음으로 상기 감광막 패턴(304)과 상기 감광막 패턴 상에 형성된 제 2 비정질 실리콘층(305)을 리프트 오프(lift off) 공정을 통하여 동시에 제거한다.
상기 리프트 오프 공정은 상기 감광막 패턴을 스트립하는 과정에 상기 감광막 상부에 존재하는 박막이 동시에 뜯겨져 제거되는 공정으로 본 발명에서 상기 리프트 오프 공정을 통하여 채널 영역(330)이 정의된다.
리프트 오프 공정에 의해, 채널영역(330)에는 제 1 비정질 실리콘층(303)만 남게 되고 나머지 영역에는 제 1,2 비정질 실리콘층(303,305)의 적층구조를 가지게 된다.
다음으로, 도 3b에 도시된 바와 같이, 상기 결과 형성된 제 1,2 비정질 실리콘층을 결정화하는 공정을 진행한다.
상기 결정화 공정은 상기 비정질 실리콘층(303,305)을 가열하여 탈수소하는 단계, 상기 비정질 실리콘층을 결정화하는 단계로 구성된다.
상기 공정을 더욱 자세히 설명하면, 기 형성된 비정질 실리콘층 내에 포함된 수소를 제거하기 위하여 상기 비정질실리콘층을 가열로에 넣고 400℃내외에서 가열함으로 수소를 제거한다. 상기 비정질 실리콘층은 형성과정에서 분자들 결합이 불안정한 비정질로 형성되며 각 분자는 잉여 결합기를 가지고 상기 결합기 내에 수소 이온등이 결합되어 있다. 상기 수소이온들은 비정질실리콘을 결정화하는 과정에서 불순물(defect)로 작용하며 결정화 과정에서 폭발하여 실리콘층을 손상시킬 수 있으므로 미리 제거한다.
탈 수소 공정 다음으로, 상기 비정질실리콘층을 결정화하는 공정을 진행한다. 결정화 방법에는 고온의 가열로 내에서 비정질실리콘층을 가열하는 가열방식과 엑시머 레이저 에너지를 이용하여 비정질실리콘층을 순간적으로 가열하고 결정화 하는 레이저 결정화 방법이 사용될 수 있다.
특히, 레이저 결정화 방법은 결정화 과정에서 그레인의 크기를 크게 형성할 수 있으므로 전기 이동도 측면에서 가열방식에 의한 결정화 방법보다 전기 이동도를 크게 향상시킬 수 있어 고속 동작을 요하는 TFT를 형성하고자 할 때 효과적이다.
상기 비정질의 실리콘층을 결정화 한 다음, 제 2 마스크를 적용하여 상기 폴리실리콘층을 도 3c에 도시된 바와 같이 액티브층(303a)으로 패터닝한다. 상기 액티브층 패터닝 공정은 사진식각 공정에 의해 형성될 수 있다.
즉, 폴리실리콘층 상에 감광막을 도포하고 상기 감광막 상에 상기 제 2 마스크를 적용하여 노광공정, 현상공정 및 폴리실리콘층 식각 공정을 진행한다. 상기 폴리실리콘층은 건식각에 의해서 효과적으로 패터닝될 수 있다.
특히, 상기 비정질 실리콘층(303,305)을 결정화 하는 과정에서 제 2 비정질 실리콘층(305) 내에 포함된 불순물 이온은 어닐링되어 격자내에 안정한 형태로 배열되며 결정화가 진행되어 결과적으로 불순물 이온주입 공정및 활성화 공정 없이도 메탈화된 소오스 및 드레인 영역(305a,305b)을 포함하는 액티브층(303a)을 형성할 수 있다.
액티브층(303a)을 형성한 다음, 도 3c에 도시된 바와 같이, 상기 액티브층(303a)층을 포함하는 기판 전면에 실리콘산화막 또는 실리콘질화막으로 구성되는 제 1 절연막(307)을 PECVD방법에 의하여 형성한다.
또한, 상기 제 1 절연막(307) 상에 도전층을 스퍼터링 방법에 의해 형성한다.상기 도전층은 게이트 전극을 형성하기 위한 도전층으로 알루미늄(Al) 또는 몰리브덴(Mo)을 사용할 수 있고 상기 알루미늄과 몰리브덴의 이중층을 사용할 수도 있다. 상기 도전층을 형성한 다음, 상기 도전층을 패터닝하여 게이트 라인(미도시) 및 게이트 전극(306)을 형성한다.
다음으로 상기 게이트 전극(306)을 형성한 다음, 상기 게이트 전극(306) 및 제 1 절연층(307) 상에 실리콘 질화막 또는 실리콘 산화막으로 구성되는 제 2 절연층(308)을 형성한다. 상기 제 2 절연층은 PECVD방법에 의해 형성될 수 있다.
제 2 절연층이 형성된 다음, 도 3d에 도시된 바와 같이, 상기 제 2 절연층(308) 내에 컨택홀을 형성한다. 상기 컨택홀은 상기 액티브층(303a) 중 소오스 영역(305a) 및 드레인 영역(305b) 상에 형성되며 각각 제 1 컨택홀(309a) 및 제 2 컨택홀(309b)을 이룬다.
다음으로 도 3e에 도시된 바와 같이, 상기 제 1 컨택홀(309a) 및 제 2 컨택홀(309b)이 형성된 제 2 절연층(308) 상에 도전층을 형성하고 패턴닝하여 소오스 및 드레인 전극(310,311)을 형성한다.
다음으로, 상기 소오스 및 드레인 전극이 형성된 기판 전면에 유기막 또는 무기막으로 구성되는 제 3 절연층(313)을 형성하고 상기 드레인 전극(311)의 일부를 노출 시키는 컨택홀을 상기 제 3 절연층(313)상에 형성하고 상기 드레인 전극(311)과 연결되는 화소전극(312)를 형성한다.
상기 방법에 의해 본 발명의 액정표시소자는 소오스 및 드레인 전극을 형성하기 위한 불순물 이온 주입 공정 및 상기 불순물 이온의 활성화 하는 공정 없이도 폴리실리콘 액정표시소자를 형성할 수 있다.
다음으로 도 4a~4g를 참조하여 본 발명의 다른 실시 예에 의한 액정표시소자 제조 공정을 살펴본다. 특히 본 실시 예에서는 회절노광방법을 적용하여 5 마스크 공정으로 폴리실리콘 액정표시소자를 제조하는 공정을 살펴본다.
도 4 a에 도시된 바와 같이, 기판((401) 상에 게이트 전극(403)을 형성하는 공정을 진행한다. 상기 게이트 전극을 형성하기 전에 기판 상의 불순물 이온이 확산되는 것을 방지하기 위하여 상기 기판(401) 상에 실리콘질화막 또는 실리콘 산화막으로 구성될 수 있는 버퍼층(402)를 형성한다.
다음으로 금속으로 구성될 수 있는 도전층을 상기 버퍼층(402) 상에 형성하고 패터닝하여 게이트 전극(403) 및 게이트 라인(미도시)를 형성한다.
다음으로 상기 게이트 전극(403)이 형성된 기판 상에 실리콘 산화막 또는 실리콘 질화막으로 구성되는 제 1 절연층(404)를 형성하고 상기 제 1 절연층(404) 상에 비정질의 제 1 실리콘층(405)를 연속하여 형성한다.
다음으로 상기 제 1 비정질 실리콘층(405) 상에 감광막을 도포한다. 상기 감광막을 도포하고 마스크를 적용하여 채널영역에 감광막 패턴(406)이 남도록 노광 및 현상공정을 진행한다.
다음으로 상기 감광막 패턴(406)과 상기 제 1 비정질 실리콘층(405) 상에 제 2 비정질 실리콘층(407)을 PECVD방법에 의해 형성한다. 이때 제 2 비정질 실리콘층(407)을 형성하기 위한 플라즈마 증착분위기에서 고농도의 불순물 이온을 혼합하여 제 2 비정질 실리콘층(407)를 증착한다.
형성하고자 하는 소자가 P형의 TFT인 경우에는 혼합되는 불순물 이온으로는 붕소(Boron)등의 3족 이온을 주입할 수 있고, N형의 TFT를 형성하고자 하는 경우에는 혼합되는 불순물로 인(Phosphorous)등의 5족의 이온을 주입한다.
상기 방법에 의해 형성되는 제 2 비정질 실리콘층(407)은 자연히 불순물 이이온의 혼합된 비정질 실리콘층이 된다. 이때 상기 제 2 비정질 실리콘층(407)은 두껍게 형성할 필요가 없으며 메탈층과의 컨택특성을 향상시킬 수 있는 소정의 두께로 형성할 수 있다. 상기 실시 예에서는 제 1 비정질 실리콘층(405)의 두께는 500Å정도로 하고 상기 제 2 비정질 실리콘층(407)의 두께는 약 200Å내외로 할 수 있다.
다음으로 상기 감광막 패턴(406)과 상기 감광막 패턴 상에 형성된 제 2 비정질 실리콘층(407)을 리프트 오프(lift off) 공정을 통하여 동시에 제거한다.
상기 리프트 오프 공정은 상기 실시 예에서 설명한 바와 동일하다.
리프트 오프 공정에 의해, 채널영역에는 제 1 비정질 실리콘층(405)만 남게 되고 나머지 영역에는 제 1,2 비정질 실리콘층(405,407)의 적층구조를 가지게 된다.
다음으로, 도 4c에 도시된 바와 같이, 상기 결과 형성된 제 1,2 비정질 실리콘층을 결정화하는 공정을 진행한다.
상기 결정화 공정은 상기 비정질 실리콘층(405,407)을 가열하여 탈수소하는 단계, 상기 비정질 실리콘층을 결정화하는 단계로 구성된다.
상기 결정화 공정은 상기 실시 예에서 설명한 바와 동일하므로 본 실시 예에서는 그 설명을 생략한다.
상기 제 1,2 비정질 실리콘층(405,407)의 결정화가 완성된 후, 상기 결정화된 실리콘층 상에 도전층(408)을 형성하고 상기 도전층(408)상에 감광막을 도포한다.
상기 감광막을 슬릿 마스크를 적용하여 슬릿 노광하여 채널 영역 상부에는 다른 영역에 비해 감광막 두께가 얇은 단차진 감광막 패턴을 형성한다.
다음으로 도 4e에 도시된 바와 같이, 상기 슬릿 노광된 감광막 패턴(409)을 마스크로 적용하여 상기 도전층(408), 제1,2실리콘층(405,407), 및 제 1 절연층(404)를 제거하여 액티브층을 형성한다. 또한 상기 액티브층 상에는 도전층이 패턴된다.
상기 액티브층을 패턴닝한 후, 상기 슬릿 노광된 감광막 패턴을 에싱(ashing)하여 일부 제거한다. 상기 에싱 결과 슬릿 노광된 감광막 중 상대적으로 얇은 채널 상부의 감광막이 제거되고 채널 상부의 도전층(408)이 노출된다.
상기 채널 상부의 도전층(408)이 노출되면, 상기 도전층을 계속 식각하여 상기 도전층 하부의 액티브층(405a)을 노출시킨다. 상기 결과, 상기 액티브층(405a)상의 도전층(308)은 도 4f에 도시된 바와 같이, 소오스 및 드레인 전극(410,411)으로 분리된다.
다음으로 상기 소오스 및 드레인 전극(410,411) 상에 남아 있는 감광막을 제거하고 상기 소오스 및 드레인 전극(410,411) 상에 제 2 절연층(412)를 형성한다. 상기 제 2 절연층은 상기 실시 예와 동일한 성분의 무기막일 수 있다.
제 2 절연층(412)이 형성된 다음, 도 4f에 도시된 바와 같이, 상기 제 2 절연층의 일부에 상기 드레인 전극(411)과 연결되는 컨택홀(413)을 형성한다.
상기 컨택홀(413)을 형성한 다음, 도 4g에 도시된 바와 같이, 상기 제 2 절연층(412)상에 화소전극(414)를 형성한다.
상기 결과, 게이트 전극을 형성하기 위하여 제 1 마스크를 적용하고, 채널층 상부에 감광막 패턴을 형성하기 위하여 제 2 마스크를 적용하고 소오스,드레인 전극을 형성하기 위하여 슬릿마스크로써 제 3 마스크를 적용하고 드레인 전극 상에 컨택홀을 형성하기 위하여 제 4 마스크를 적용하며 화소전극을 형성하기 위하여 제 5 마스크를 적용하여 5마스크 공정을 통해 박막트랜지스터를 완성할 수 있다.
본 발명은 상기에서 설명한 바와 같이, 채널영역에 감광막 패턴을 형성하고 상기 감광막 패턴 상에 불순물 이온을 혼합한 분위기에서 비정질 실리콘층을 형성하고 상기 감광막과 비정질 실리콘층을 리프트 오프 방법으로 제거하고 상기 비정질 실리콘층을 결정화 과정에서 자동으로 활성화되도록 함으로써, 소오스 및 드레인 영역을 형성하기 위하여 별도의 이온 주입공정을 실시할 필요가 없으며, 또한, 이온주입된 비정질 실리콘층을 활성화하는 공정을 별도로 진행할 필요가 없으므로 이온주입 장비 및 상기 이온주입된 실리콘층을 활성화하는 장비 및 단계를 줄일 수 있어 공정을 단축할 수 있다.
특히, 본 발명의 액정표시소자의 소오스 및 드레인 영역은 이온 주입방법에 의해 형성되지 않기 때문에 폴리실리콘 격자에 손상을 주지 않으며 양질의 폴리시리콘층으로 구성되는 소오스 및 드레인 영역을 얻을 수 있고 컨택특성을 향상시킬 수 있다.
도 1은 일반적인 폴리실리콘 액정표시소자의 일부를 도시한 평면도.
도 2a~2g는 도 1의 I-I'를 절단선으로 하여 본 종래의 폴리실리콘 액정표시소자 제조방법을 나타내는 수순도.
도 3a~3f는 본 발명의 제 1 실시 예에 의한 폴리실리콘 액정표시소자 제조방법을 나타내는 수순도.
도 도 4a~4g는 본 발명의 제 2 실시 예에 의한 폴리실리콘 액정표시소자 제조방법을 나타내는 수순도.
************* 도면의 주요부분에 대한 부호의 설명 **************
301,401:기판 302,402:버퍼층
303, 405:제 1 비정질 실리콘층 304,406: 감광막 패턴
305, 407: 제 2 비정질 실리콘층 330:채널 영역
306, 403:게이트 전극 305a:소오스 영역
305b;드레인 영역 308: 제 2 절연층
313:제 3 절연층 310, 410:소오스 전극
311, 411:드레인 전극 312,414:화소전극
Claims (14)
- 기판 상에 제 1 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층 상에 감광막 패턴을 형성하는 단계;상기 감광막 패턴 및 제 1 비정질 실리콘층 상에 고농도 불순물 이온과 함께 제 2 비정질 실리콘층을 형성하는 단계;상기 제 1 비정질 실리콘층 상에 채널 영역을 정의하는 단계;상기 제 1,2비정질 실리콘층을 결정화하는 단계;상기 결정화된 실리콘층을 패턴닝하여 액티브층을 형성하는 단계;상기 액티브층 상에 제 1 절연층을 형성하는 단계;상기 제 1 절연층 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 제 2 절연층을 형성하는 단계;상기 제 2 절연층 상에 소오스 및 드레인 전극을 형성하는 단계;상기 소오스 및 드레인 전극 상에 제 3 절연층을 형성하는 단계;상기 제 3 절연층 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 2 비정질 실리콘층을 형성하는 단계는제 2 비정질 실리콘층이 형성되는 환경에서 고농도 불순물 이온을 혼합하여 이루어 지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 제 2 항에 있어서, 상기 고농도 불순물 이온은 P+ 또는 N+ 이온인 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 1 비정질 실리콘층 상에 채널 영역을 정의하는 단계는 상기 감광막 패턴 및 상기 감광막 패턴 상부의 제 2 비정질 실리콘층을 리프트 오프하여 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 제 1 항에 있어서, 상기 제 1,2비정질 실리콘층을 결정화하는 단계에서 상기 제 2 비정질 실리콘층에 혼합된 불순물 이온이 활성화되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 제 1 절연층과 제1 비정질 실리콘층을 연속하여 형성하는 단계;상기 제 1 비정질 실리콘층 상에 감광막 패턴을 형성하는 단계;상기 감광막 패턴 및 제 1 비정질 실리콘층 상에 고농도 불순물 이온과 함께 제 2 비정질 실리콘층을 형성하는 단계;상기 제 1 비정질 실리콘층 상에 채널 영역을 정의하는 단계;상기 제 1,2 비정질 실리콘층을 결정화하는 단계;상기 제 1,2 절연층 상에 소오스 및 드레인 전극을 형성하는 단계;상기 상기 소오스 및 드레인 전극 상에 제 2 절연층을 형성하는 단계;상기 제 2 절연층 상에 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 제 6 항에 있어서, 상기 제 1 비정질 실리콘층 상에 채널 영역을 정의하는 단계는 제 2 비정질 실리콘층이 형성되는 환경에서 고농도 불순물 이온을 혼합하여 이루어 지는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 제 7 항에 있어서, 상기 불순물 이온은 P+ 또는 N+ 이온인 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 제 6 항에 있어서, 상기 제 1 비정질 실리콘층 상에 채널 영역을 정의하는 단계는 상기 감광막 패턴 및 상기 감광막 패턴 상부의 제 2 비정질 실리콘층을 리프트 오프하여 형성되는 것을 특징으로 하는 폴리실리콘 액정표시소자 제조방법.
- 기판 상에 제 1 비정질 실리콘층을 형성하는 단계;상기 유기막 패턴을 형성하는 단계;상기 유기막 패턴 상에 고농도 불순물 이온을 혼합하는 제 2 비정질 실리콘층을 형성하는 단계;상기 유기막 패턴 및 상기 유기막 상의 제 2 비정질 실리콘층을 동시에 제거하는 단계를 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 10 항에 있어서, 상기 유기막 패턴 및 상기 유기막 상의 제 2 비정질 실리콘층을 동시에 제거하는 단계는 리프트 오프 공정에 의하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 10항에 있어서, 상기 유기막은 감광성 유기막이 것을 특징으로 하는 액정표시소자 제조방법.
- 제 10 항에 있어서, 상기 제 1 및 제 2 비정질 실리콘층을 결정화하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자 제조방법.
- 제 10항에 있어서, 상기 유기막 패턴 및 상기 유기막 상의 제 2 비정질 실리콘층을 동시에 제거함으로 채널 영역이 정의 되는 것을 특징으로 하는 액정표시소자 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099326A KR100640213B1 (ko) | 2003-12-29 | 2003-12-29 | 폴리실리콘 액정표시소자 제조방법 |
| US11/002,649 US7235416B2 (en) | 2003-12-29 | 2004-12-03 | Method for fabricating polysilicon liquid crystal display device |
| US11/798,474 US7790582B2 (en) | 2003-12-29 | 2007-05-14 | Method for fabricating polysilicon liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030099326A KR100640213B1 (ko) | 2003-12-29 | 2003-12-29 | 폴리실리콘 액정표시소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050068164A true KR20050068164A (ko) | 2005-07-05 |
| KR100640213B1 KR100640213B1 (ko) | 2006-10-31 |
Family
ID=34698684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030099326A KR100640213B1 (ko) | 2003-12-29 | 2003-12-29 | 폴리실리콘 액정표시소자 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7235416B2 (ko) |
| KR (1) | KR100640213B1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101293570B1 (ko) * | 2007-03-21 | 2013-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치 |
| KR20090108431A (ko) * | 2008-04-11 | 2009-10-15 | 삼성전자주식회사 | 표시 기판 및 그 제조 방법 |
| CN102751240B (zh) * | 2012-05-18 | 2015-03-11 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 |
| CN103700709B (zh) * | 2013-12-27 | 2016-10-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示器 |
| CN103839825A (zh) * | 2014-02-24 | 2014-06-04 | 京东方科技集团股份有限公司 | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN105870124B (zh) * | 2015-01-21 | 2019-06-07 | 群创光电股份有限公司 | 显示装置 |
| CN107464752A (zh) * | 2017-07-18 | 2017-12-12 | 武汉华星光电半导体显示技术有限公司 | 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法 |
| KR20220033596A (ko) * | 2020-09-08 | 2022-03-17 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3478012B2 (ja) * | 1995-09-29 | 2003-12-10 | ソニー株式会社 | 薄膜半導体装置の製造方法 |
| JPH1050607A (ja) * | 1996-07-31 | 1998-02-20 | Sony Corp | 半導体装置の製造方法 |
| JP3579316B2 (ja) * | 1999-10-19 | 2004-10-20 | 三洋電機株式会社 | 半導体装置の製造方法 |
| KR100679917B1 (ko) * | 2000-09-09 | 2007-02-07 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20020036023A (ko) * | 2000-11-07 | 2002-05-16 | 구본준, 론 위라하디락사 | 액정 표시 장치용 어레이 기판의 제조 방법 |
| KR100715908B1 (ko) * | 2000-12-29 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| JP2003303770A (ja) * | 2002-04-11 | 2003-10-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
2003
- 2003-12-29 KR KR1020030099326A patent/KR100640213B1/ko active IP Right Grant
-
2004
- 2004-12-03 US US11/002,649 patent/US7235416B2/en active Active
-
2007
- 2007-05-14 US US11/798,474 patent/US7790582B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20050142676A1 (en) | 2005-06-30 |
| US7790582B2 (en) | 2010-09-07 |
| US20070218576A1 (en) | 2007-09-20 |
| KR100640213B1 (ko) | 2006-10-31 |
| US7235416B2 (en) | 2007-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7666695B2 (en) | Array substrates of liquid crystal display and fabrication method thereof | |
| US7407841B2 (en) | Liquid crystal display panel and method of fabricating thereof | |
| US5913113A (en) | Method for fabricating a thin film transistor of a liquid crystal display device | |
| US6627471B2 (en) | Method of manufacturing an array substrate having drive integrated circuits | |
| KR101243667B1 (ko) | 폴리실리콘 액정표시소자 및 그 제조방법 | |
| US7790582B2 (en) | Method for fabricating polysilicon liquid crystal display device | |
| KR100606448B1 (ko) | ２마스크를 적용한 액정표시소자 제조방법 | |
| KR100640211B1 (ko) | 액정표시장치의 제조방법 | |
| US20060033854A1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR101013715B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100595454B1 (ko) | 액정표시소자 및 그 제조방법 | |
| WO2013123786A1 (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US6699738B2 (en) | Semiconductor doping method and liquid crystal display device fabricating method using the same | |
| KR100303711B1 (ko) | 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및 | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| KR101086136B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR101048998B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR20050066642A (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| US7701524B2 (en) | LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof | |
| KR20050064382A (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| KR20020091313A (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR20050066643A (ko) | 반투과형 액정표시장치 제조방법 | |
| KR20050068197A (ko) | 액정표시소자 제조방법 | |
| KR20050066667A (ko) | 액정표시소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140918 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150930 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 13 |