CN109390359A - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN109390359A
CN109390359A CN201811249382.6A CN201811249382A CN109390359A CN 109390359 A CN109390359 A CN 109390359A CN 201811249382 A CN201811249382 A CN 201811249382A CN 109390359 A CN109390359 A CN 109390359A
Authority
CN
China
Prior art keywords
layer
display function
inorganic insulation
dot structure
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811249382.6A
Other languages
English (en)
Other versions
CN109390359B (zh
Inventor
张慧娟
王品凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811249382.6A priority Critical patent/CN109390359B/zh
Publication of CN109390359A publication Critical patent/CN109390359A/zh
Priority to US16/661,485 priority patent/US11264594B2/en
Application granted granted Critical
Publication of CN109390359B publication Critical patent/CN109390359B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示基板及其制作方法、显示装置，显示基板包括可拉伸基底和设置在所述可拉伸基底上的显示功能层，所述显示功能层包括至少一层无机绝缘层；所述显示功能层具有背离所述可拉伸基底的顶面、连接在所述顶面与所述可拉伸基底之间的侧面，至少在所述显示功能层侧面上对应于所述无机绝缘层的位置覆盖有保护层，所述保护层的韧性大于所述无机绝缘层的韧性。本发明能够减少无机绝缘层在显示基板拉伸时发生裂缝的情况。

Description

显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，具体涉及一种显示基板及其制作方法、显示装置。
背景技术
在可拉伸显示基板中，基底上设置有多个像素结构，同一行中相邻两个像素结构以及同一列中相邻两个像素结构通过信号线相连，像素结构为独立的岛状结构。基底上设置有提供拉伸应变的通孔，以实现基底的拉伸。像素结构和信号线设置在通孔之外的区域。目前的可拉伸显示基板在拉伸时，像素结构边缘的拐角位置应力较集中，膜层容易微小破损，微小破损逐渐扩大成较大的裂纹，导致可拉伸显示基板的信赖性变差。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种显示基板及其制作方法、显示装置。
为了实现上述目的，本发明提供一种显示基板，包括可拉伸基底和设置在所述可拉伸基底上的显示功能层，所述显示功能层包括至少一层无机绝缘层；所述显示功能层具有背离所述可拉伸基底的顶面、连接在所述顶面与所述可拉伸基底之间的侧面，至少在所述显示功能层侧面上对应于所述无机绝缘层的位置覆盖有保护层，所述保护层的韧性大于所述无机绝缘层的韧性。
可选地，所述显示功能层的顶面包括电极图形区和位于所述电极图像区周围的边缘区，所述边缘区与所述显示功能层的侧面相连；所述保护层覆盖所述显示功能层的整个侧面和所述显示功能层的边缘区。
可选地，所述显示功能层包括多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述像素结构还包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述有源层所在层与所述栅极所在层之间设置有所述无机绝缘层；所述保护层的至少一部分与所述薄膜晶体管的源极和漏极同层设置且材料相同。
可选地，所述栅极所在层与所述可拉伸基底之间设置有所述无机绝缘层；
整个所述保护层与所述薄膜晶体管的源极、漏极同层设置且材料相同；或者，所述保护层的一部分与所述薄膜晶体管的源极、漏极同层设置且材料相同，所述保护层的另一部分与所述薄膜晶体管的栅极同层设置且材料相同。
可选地，所述显示功能层包括：多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述可拉伸基底上位于除所述像素结构和所述连接结构所在区域之外的区域设置有通孔。
相应地，本发明还提供一种显示基板的制作方法，包括：
在可拉伸基底上形成显示功能层，所述显示功能层至少一层无机绝缘层；所述显示功能层具有背离所述可拉伸基底的顶面、连接在所述顶面与所述可拉伸基底之间的侧面；
在所述显示功能层上形成保护层，所述保护层至少覆盖所述侧面上对应于所述无机绝缘层的位置，所述保护层的韧性大于所述无机绝缘层的韧性。
可选地，所述像素结构的顶面包括导电图形区和位于所述导电图像区周围的边缘区，所述边缘区与所述显示功能层的侧面相连；所述保护层覆盖所述显示功能层的整个侧面和所述显示功能层的边缘区。
可选地，所述显示功能层包括多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述像素结构还包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，至少在所述有源层所在层与所述栅极所在层之间设置有所述无机绝缘层；所述保护层的至少一部分与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成。
可选地，所述栅极所在层与所述可拉伸基底之间形成有所述无机绝缘层；
整个所述保护层与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成；或者，所述保护层的一部分与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成，所述保护层的另一部分与所述薄膜晶体管的栅极采用同一步构图工艺形成。
可选地，所述显示功能层包括：多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述制作方法还包括：
在所述可拉伸基底上位于除所述像素结构和所述连接结构所在区域之外的区域形成通孔。
相应地，本发明还提供一种显示装置，包括上述显示基板。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明实施例一提供的显示基板的俯视图；
图2为沿图1中AA线的剖视图；
图3为显示功能层上表面的区域划分示意图；
图4a为图2的第一种具体结构示意图；
图4b为图2的第二种具体结构示意图
图5为本发明实施例二提供的显示基板的制作方法的具体流程图；
图6a至图6j为显示基板的制作过程示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
图1为本发明实施例一提供的显示基板的俯视图，图2为沿图1中AA线的剖视图。如图1至图2所示，显示基板包括可拉伸基底10和设置在可拉伸基底10上的显示功能层20，显示功能层20包括：多个彼此间隔的像素结构21以及连接在每相邻两个像素结构21之间的连接结构22，像素结构21和连接结构22均包括至少一层无机绝缘层。无机绝缘层具体可以包括氮化硅层和氧化硅层的其中一者或二者的复合层。显示功能层20具有背离所述可拉伸基底10的顶面、连接在顶面与可拉伸基底10之间的侧面，至少在显示功能层20侧面上对应于所述无机绝缘层的位置覆盖有保护层30，保护层30的韧性大于所述无机绝缘层的韧性。
其中，像素结构21为设置在像素单元中的与显示有关的结构，其具体包括薄膜晶体管、像素电极、发光二极管等结构；无机绝缘层可以为薄膜晶体管的栅极所在层与有源层所在层之间的栅极绝缘层，或者为源、漏极所在层与像素电极所在层之间的钝化层，也可以为其他无机绝缘膜。连接结构22具体可以包括无机绝缘层以及设置在无机绝缘层上的信号线。像素结构21中的无机绝缘层可以与连接结构22中的无机绝缘层一一对应，且相对应的无机绝缘层形成为一体。
像素结构21可以排成多行多列，所述“每相邻两个像素结构21”是指同一行中每相邻两个像素结构21和同一列中每相邻两个像素结构21。
需要说明的是，显示功能层20的侧面包括像素结构21的侧面和连接结构22的侧面。显示功能层20上对应于像素结构21和连接结构22之外的部分可以看作是贯穿显示功能层20的过孔，此时，所述“显示功能层20侧面上对应于无机绝缘层的位置”则可以看作过孔侧壁上对应于无机绝缘层的位置。
还需要说明的是，无机绝缘层的数量可以为多个，此时，“保护层30的韧性大于所述无机绝缘层的韧性”是指，保护层30的韧性大于任意一个无机绝缘层的韧性。
在本实施例一的显示基板中，像素结构21的侧面和连接结构22的侧面上对应于无机绝缘层的位置覆盖有保护层30，在显示基板受到拉伸时产生的应力的一部分会分布在保护层30上，从而缓解无机绝缘层上的应力集中现象，减少甚至防止无机绝缘层上出现裂纹；而保护层30相较于无机绝缘层的韧性更好，因此可以减少甚至防止因应力集中而导致保护层产生裂纹的可能性，从而提高了显示基板的信赖性。
图3为显示功能层上表面的区域划分示意图，如图3所示，显示功能层20的上表面包括电极图形区A1和位于电极图像区A1周围的边缘区A2，边缘区A2与显示功能层20的侧面相连。薄膜晶体管的栅极、有源层、源极和漏极以及像素电极等结构在可拉伸基底10上的投影均位于电极图形区A1在可拉伸基底10上的投影范围内。如上所述，显示功能层20上对应于像素结构21和连接结构22之外的部分可以看作是贯穿显示功能层20的过孔，那么，显示功能层20上表面的边缘区可以看作：显示功能层20上表面中环绕每个过孔的部分。
为了对无机绝缘层起到充分的保护作用，优选地，保护层30覆盖显示功能层20的整个侧面和显示功能层20的边缘区A2。
图4a为图2的第一种具体结构示意图，图4b为图2的第二种具体结构示意图。如图4a和图4b所示，像素结构21包括薄膜晶体管和多层无机绝缘层，薄膜晶体管包括栅极215、有源层213、源极218和漏极219。可选地，薄膜晶体管为低温多晶硅薄膜晶体管，其栅极215位于有源层213背离可拉伸基底10的一侧；栅极215的材料包括钼，源极218和漏极219为钼/铝/钼/的叠层。多层无机绝缘层包括阻挡层211、缓冲层212、第一栅绝缘层214、第二栅绝缘层216和层间介质层217。
具体地，阻挡层211和缓冲层212设置在可拉伸基板10与有源层213之间，缓冲层212设置在阻挡层211与有源层213之间，缓冲层212的厚度在之间。第一栅绝缘层214位于有源层213所在层与栅极215所在层之间；第二栅绝缘层216设置在栅极215所在层背离可拉伸基底10的一侧，第二栅绝缘层216上设置有存储电极(未示出)，存储电极与栅极所在层中的导电图形形成存储电容；存储电极可以与栅极采样相同的材料制成。层间介质层217设置在存储电极背离可拉伸基底10的一侧，源极218和漏极219均通过贯穿层间介质层217、第一栅绝缘层214和第二栅绝缘层216的过孔与有源层213相连。
连接结构22中也包括多层无机绝缘层，连接结构22中的多层无机绝缘层和像素结构21中的无机绝缘层一一对应相同。连接结构22还包括栅线或数据线，栅线与薄膜晶体管的栅极215同层设置且材料相同，数据线与薄膜晶体管的源极218和漏极219同层设置且材料相同。需要说明的是，“同层设置”是指两个结构是由同一个材料层经过构图工艺形成的，故二者在在层叠关系上是处于同一个层之中的；但这并不表示二者与可拉伸基底10间的距离必定相同。
在本实施例一中，为了简化制作工艺，如图4a和图4b所示，保护层30的至少一部分与薄膜晶体管的源极218和漏极219同层设置且材料相同。
具体地，如图4a所示，可以将保护层30的一部分30a与薄膜晶体管的栅极215同层设置且材料相同，而将保护层30的另一部分30b与薄膜晶体管的源极218和漏极219同层设置且材料相同。也就是说，在制作薄膜晶体管的栅极215的同时，制作出保护层30的一部分；在制作源极218和漏极219的同时，制作出保护层30的另一部分，从而不需要再单独增加制作保护层30的工艺步骤。
优选地，如图4b所示，整个保护层30与薄膜晶体管的源极218和漏极219同层设置且材料相同。这样，只需要在制作源极218和漏极219时调整图形形状即可，而不需要更改栅极215所在层的图形形状，从而降低了工艺难度。
当然，保护层30并不局限于上述与栅极215或源极218材料相同的膜层，也可以采用韧性较大的有机材料膜层。
在本实施例一中，可拉伸衬底10采用聚酰亚胺(PI)制成，可拉伸衬底10上位于除像素结构21和连接结构22所在区域之外的区域设置有通孔V1，以提高可拉伸基底10的拉伸能力。
本发明实施例二提供一种显示基板的制作方法，所述显示基板的制作方法包括：
在可拉伸基底上形成显示功能层，所述显示功能层包括：多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构。所述像素结构和连接结构均包括至少一层无机绝缘层；所述显示功能层具有背离所述可拉伸基底的顶面、连接在所述顶面与所述可拉伸基底之间的侧面。
在所述显示功能层上形成保护层。所述保护层至少覆盖所述侧面上对应于所述无机绝缘层的位置，所述保护层的韧性大于所述无机绝缘层的韧性。
其中，所述像素结构的上表面包括导电图形区和位于所述导电图像区周围的边缘区，所述边缘区与所述显示功能层的侧面相连。为了对无机绝缘层起到充分的保护作用，优选地，所述保护层覆盖所述显示功能层的整个侧面和所述显示功能层的边缘区。
如上所述，所述像素结构还包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述有源层所在层与所述栅极所在层之间、栅极所在层与所述可拉伸基底之间均形成有所述无机绝缘层。有源层所在层与栅极所在层之间的无机绝缘层为第一栅绝缘层；栅极所在层与可拉伸基底之间的无机绝缘层包括缓冲层和阻挡层。
为了简化工艺步骤，所述保护层的至少一部分与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成。
具体地，整个所述保护层与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成。或者，所述保护层的一部分与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成，所述保护层的另一部分与所述薄膜晶体管的栅极采用同一步构图工艺形成。
在显示功能层和保护层形成之后，所述制作方法还包括：在所述可拉伸基底上位于除所述像素结构和所述连接结构所在区域之外的区域形成通孔。
图5为本发明实施例二提供的显示基板的制作方法的具体流程图，图6a至图6j为显示基板的制作过程示意图。下面结合图至图对本实施例二提供的制作方法进行具体介绍。
S1、在可拉伸基底10上依次形成阻挡层211、缓冲层212和非晶硅层213a，如图6a所示。可拉伸基底10的材料包括聚酰亚胺，可拉伸基底10包括多个彼此间隔的像素结构区10a和连接在每相邻两个像素结构区10a之间的连接区，多个像素结构区10a排成多行多列，像素结构区10a与连接区之外的区域为开槽区10c。
其中，阻挡层211和缓冲层212均可以为硅的氮化物/硅的氧化物叠层，缓冲层212的厚度在之间；非晶硅层213a的厚度在之间。可选地，非晶硅层213a采用等离子化学气象沉积(PECVD)的方法形成，工艺腔室的温度在35℃～400℃之间，压力2000mtor，射频功率100W，通过SiH4与H2发生反应而沉积非晶硅层213a。
S2、去除非晶硅层213a中残留的氢离子，以避免残余的氢离子影响后续晶化。具体可以通过传统的退火炉保温来去除氢离子残留。
S3、对非晶硅层213a进行准分子激光退火(excimer laser annealer，ELA)工艺，以得到多晶硅层；之后，对多晶硅层进行构图工艺，以形成包括有源层213的图形，如图6b所示。每个像素结构区10a均形成有有源层213。
S4、形成第一栅绝缘层214，如图6c所示。第一栅绝缘层214具体可以为氧化硅层和氮化硅层的复合层。
S5、刻蚀掉第一栅绝缘层214、缓冲层212和阻挡层211的位于开槽区10c的部分，如图6d所示。在开槽区10c的刻蚀宽度可以根据具体要实现的拉伸量确定。在一个具体实例中，刻蚀宽度在20μm～160μm之间。
S6、形成第一栅金属层，并对第一栅金属层进行构图工艺，形成包括栅极215、栅线和保护层的一部分30a的图形，如图6e所示。每个像素结构区10a均形成有栅极215，栅极215与有源层213相对设置。可选地，第一栅金属层的材料包括钼。
S7、对有源层213的源极接触区和漏极接触区进行离子注入(Doping)，源极接触区为待与源极接触的位置，漏极接触区为待与漏极接触的位置；之后，形成第二栅绝缘层216，如图6f所示。
S8、形成第二栅金属层，并对第一栅金属层进行构图工艺，形成包括存储电极的图形。该存储电极与栅极所在层中的一部分导电结构相对，形成存储电极。
S9、形成层间介质层217，如图6g所示。层间介质层217具体可以为氧化硅层/氮化硅层的叠层。
S10、对有源层213进行掺杂物活化(Dopant Activation)处理。
S11、在对应于源极接触区的位置和对应于漏极接触区的位置均形成过孔V2，并将第二栅绝缘层216和层间介质层217的位于开槽区10c的部分去除，如图6h所示，过孔V2均贯穿第二栅绝缘层216、层间介质层217和第一栅绝缘层214。
S12、形成源漏金属层，并对源漏金属层进行构图工艺，形成包括源极218、漏极219、数据线和保护层的另一部分30b图形，如图6i所示。
其中，在每个像素结构区10a均形成有源极218和漏极219，源极218通过过孔与有源层213的源极接触区相连，漏极219通过过孔与有源层213的漏极接触区相连。每个像素结构区10a中除保护层30以外的膜层构成上述像素结构21，每个连接区10a中除保护层30以外的膜层构成上述连接结构22，相互连接的多个像素结构21和多个连接结构11构成了上述显示功能层20。显示功能层20的上表面包括电极图形区和位于电极图形区周围的边缘区，保护层30覆盖边缘区和显示功能层20的侧面，且保护层30在可拉伸基底10上的投影露出开槽区。
可以理解的是，为了使保护层30覆盖显示功能层20的侧面、且保护层30在可拉伸基底10上的投影露出开槽区，在对源漏金属层位于开槽区10c的部分进行刻蚀时，刻蚀宽度应小于步骤S5中的刻蚀宽度且大于0。可选地，源漏金属层位于开槽区10c的部分的刻蚀宽度在15μm～155μm之间。
S13、将可拉伸基底10位于开槽区10c的部分刻蚀掉，形成通孔V1，如图6j所示。通孔V1具体可以通过激光刻蚀的方法形成。由于保护层30覆盖了显示功能层20的侧面且露出了开槽区10c，因此，在对可拉伸基底进行刻蚀时，可以以保护层30作为刻蚀阻挡层，将可拉伸基底10位于开槽区10c的部分刻蚀掉。
在图5的制作方法中，保护层30的一部分30a与栅极同层设置，保护层30的另一部分30b与源极218、漏极219同步制作。如上文所述，保护层30也可以全部与源极218、漏极219同步制作，此时，制作方法与图5的制作方法类似，区别在于：在形成包括栅极的图形之前，可以先不对第一栅绝缘层214、缓冲层212和阻挡层211进行刻蚀，而在形成过孔V2的步骤中，再对第一栅绝缘层214、缓冲层212和阻挡层211进行刻蚀；并且，形成栅极215时，将第一栅金属层位于开槽区10c的部分刻蚀掉，之后，在形成源极218和漏极219时，同步整个形成保护层30。
本发明实施例三提供一种显示装置，包括上述显示基板。所述显示装置可以为有机电致发光显示装置，此时，像素结构上还设置有发光单元等结构。
所述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上为对本发明提供的显示基板及其制作方法、显示装置的描述，可以看出，在保护层的保护作用下，显示基板受到拉伸时产生的应力的一部分会分布在保护层上，从而缓解无机绝缘层上的应力集中现象，减少甚至防止无机绝缘层上出现裂纹；而保护层相较于无机绝缘层的韧性更好，因此可以减少甚至防止因应力集中而导致保护层产生裂纹的可能性，从而提高了显示基板的信赖性。另外，保护层的一部分与薄膜晶体管的栅极同步形成，另一部分与源极、漏极同步形成；或者整个保护层与源极、漏极同步形成，从而简化工艺步骤。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种显示基板，包括可拉伸基底和设置在所述可拉伸基底上的显示功能层，所述显示功能层包括至少一层无机绝缘层；其特征在于，所述显示功能层具有背离所述可拉伸基底的顶面、连接在所述顶面与所述可拉伸基底之间的侧面，至少在所述显示功能层侧面上对应于所述无机绝缘层的位置覆盖有保护层，所述保护层的韧性大于所述无机绝缘层的韧性。
2.根据权利要求1所述的显示基板，其特征在于，所述显示功能层的顶面包括电极图形区和位于所述电极图像区周围的边缘区，所述边缘区与所述显示功能层的侧面相连；所述保护层覆盖所述显示功能层的整个侧面和所述显示功能层的边缘区。
3.根据权利要求1所述的显示基板，其特征在于，所述显示功能层包括多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述像素结构还包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，所述有源层所在层与所述栅极所在层之间设置有所述无机绝缘层；所述保护层的至少一部分与所述薄膜晶体管的源极和漏极同层设置且材料相同。
4.根据权利要求3所述的显示基板，其特征在于，所述栅极所在层与所述可拉伸基底之间设置有所述无机绝缘层；
整个所述保护层与所述薄膜晶体管的源极、漏极同层设置且材料相同；或者，所述保护层的一部分与所述薄膜晶体管的源极、漏极同层设置且材料相同，所述保护层的另一部分与所述薄膜晶体管的栅极同层设置且材料相同。
5.根据权利要求1所述的显示基板，其特征在于，所述显示功能层包括：多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述可拉伸基底上位于除所述像素结构和所述连接结构所在区域之外的区域设置有通孔。
6.一种显示基板的制作方法，其特征在于，包括：
在可拉伸基底上形成显示功能层，所述显示功能层至少一层无机绝缘层；所述显示功能层具有背离所述可拉伸基底的顶面、连接在所述顶面与所述可拉伸基底之间的侧面；
在所述显示功能层上形成保护层，所述保护层至少覆盖所述侧面上对应于所述无机绝缘层的位置，所述保护层的韧性大于所述无机绝缘层的韧性。
7.根据权利要求6所述的制作方法，其特征在于，所述像素结构的顶面包括导电图形区和位于所述导电图像区周围的边缘区，所述边缘区与所述显示功能层的侧面相连；所述保护层覆盖所述显示功能层的整个侧面和所述显示功能层的边缘区。
8.根据权利要求6所述的制作方法，其特征在于，所述显示功能层包括多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述像素结构还包括薄膜晶体管，所述薄膜晶体管包括栅极、有源层、源极和漏极，至少在所述有源层所在层与所述栅极所在层之间设置有所述无机绝缘层；所述保护层的至少一部分与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成。
9.根据权利要求8所述的制作方法，其特征在于，所述栅极所在层与所述可拉伸基底之间形成有所述无机绝缘层；
整个所述保护层与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成；或者，所述保护层的一部分与所述薄膜晶体管的源极和漏极采用同一步构图工艺形成，所述保护层的另一部分与所述薄膜晶体管的栅极采用同一步构图工艺形成。
10.根据权利要求6所述的制作方法，其特征在于，所述显示功能层包括：多个彼此间隔的像素结构以及连接在每相邻两个像素结构之间的连接结构，所述像素结构和所述连接结构均包括所述无机绝缘层；所述制作方法还包括：
在所述可拉伸基底上位于除所述像素结构和所述连接结构所在区域之外的区域形成通孔。
11.一种显示装置，其特征在于，包括权利要求1至5中任意一项所述的显示基板。
CN201811249382.6A 2018-10-25 2018-10-25 显示基板及其制作方法、显示装置 Active CN109390359B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811249382.6A CN109390359B (zh) 2018-10-25 2018-10-25 显示基板及其制作方法、显示装置
US16/661,485 US11264594B2 (en) 2018-10-25 2019-10-23 Display substrate and manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811249382.6A CN109390359B (zh) 2018-10-25 2018-10-25 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN109390359A true CN109390359A (zh) 2019-02-26
CN109390359B CN109390359B (zh) 2021-02-09

Family

ID=65427900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811249382.6A Active CN109390359B (zh) 2018-10-25 2018-10-25 显示基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US11264594B2 (zh)
CN (1) CN109390359B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518150A (zh) * 2019-09-06 2019-11-29 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111584595A (zh) * 2020-05-26 2020-08-25 京东方科技集团股份有限公司 显示面板、显示装置
WO2020191888A1 (zh) * 2019-03-27 2020-10-01 武汉华星光电半导体显示技术有限公司 显示面板、显示模组及制作方法
CN112419892A (zh) * 2020-11-16 2021-02-26 上海天马有机发光显示技术有限公司 一种显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134627A1 (en) * 2011-11-28 2013-05-30 Shih Hua Technology Ltd. Method for making touch module
CN107482046A (zh) * 2017-08-25 2017-12-15 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN107579171A (zh) * 2017-08-31 2018-01-12 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
CN107664888A (zh) * 2016-07-29 2018-02-06 株式会社日本显示器 显示装置
CN107731888A (zh) * 2017-11-23 2018-02-23 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106159107B (zh) * 2016-08-09 2018-05-29 京东方科技集团股份有限公司 有机发光二极管照明灯片及其制备方法
JP2019047056A (ja) * 2017-09-06 2019-03-22 株式会社ジャパンディスプレイ 表示装置
CN108198842B (zh) * 2017-12-29 2020-10-16 上海天马微电子有限公司 柔性显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134627A1 (en) * 2011-11-28 2013-05-30 Shih Hua Technology Ltd. Method for making touch module
CN107664888A (zh) * 2016-07-29 2018-02-06 株式会社日本显示器 显示装置
CN107482046A (zh) * 2017-08-25 2017-12-15 京东方科技集团股份有限公司 显示基板及其制备方法和显示装置
CN107579171A (zh) * 2017-08-31 2018-01-12 京东方科技集团股份有限公司 有机电致发光显示基板及其制作方法、显示装置
CN107731888A (zh) * 2017-11-23 2018-02-23 京东方科技集团股份有限公司 一种柔性显示面板、其制作方法及显示装置
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020191888A1 (zh) * 2019-03-27 2020-10-01 武汉华星光电半导体显示技术有限公司 显示面板、显示模组及制作方法
CN110518150A (zh) * 2019-09-06 2019-11-29 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN111584595A (zh) * 2020-05-26 2020-08-25 京东方科技集团股份有限公司 显示面板、显示装置
WO2021238814A1 (zh) * 2020-05-26 2021-12-02 京东方科技集团股份有限公司 显示面板、显示装置
CN111584595B (zh) * 2020-05-26 2023-04-18 京东方科技集团股份有限公司 显示面板、显示装置
CN112419892A (zh) * 2020-11-16 2021-02-26 上海天马有机发光显示技术有限公司 一种显示面板和显示装置

Also Published As

Publication number Publication date
US11264594B2 (en) 2022-03-01
US20200136089A1 (en) 2020-04-30
CN109390359B (zh) 2021-02-09

Similar Documents

Publication Publication Date Title
CN109390359A (zh) 显示基板及其制作方法、显示装置
US10818694B2 (en) Array substrate, preparation method thereof and display panel
CN111276496B (zh) 显示背板和显示装置
KR20230050291A (ko) 표시 장치 및 이의 제조 방법
US10090184B2 (en) Carrier substrate, method of manufacturing the same, and method of manufacturing flexible display device using the carrier substrate
WO2017092173A1 (zh) Tft背板结构及其制作方法
CN107658333A (zh) 一种柔性显示面板及其制造方法、柔性显示装置
WO2017166431A1 (zh) Tft阵列基板及其制造方法、显示装置
CN103943628B (zh) Tft阵列基板、制造方法及其显示面板
TWI294192B (en) Method for manufacturing an organic light-emitting display (oled) with black matrix
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
CN106816443A (zh) 显示基底、制造显示基底的方法及显示器件
JP2009124159A (ja) 薄膜トランジスタ
CN207409491U (zh) 一种柔性显示面板及柔性显示装置
CN104576682B (zh) 一种有机发光显示装置及其制备方法
TWI689089B (zh) 陣列基板、顯示面板及陣列基板的製造方法
CN102280445A (zh) 显示装置及其制造方法
CN103456740A (zh) 像素单元及其制造方法、阵列基板和显示装置
CN110112317A (zh) 显示装置、柔性显示面板及其制造方法
EP1536482A1 (en) Thin film transistor with tapered edges
WO2019148579A1 (zh) 薄膜晶体管阵列基板及其制造方法
CN108447874B (zh) 阵列基板及其制造方法、显示面板、电子装置
CN105552035B (zh) 低温多晶硅tft阵列基板的制作方法及其结构
CN104377230B (zh) 像素结构及其制备方法、阵列基板、显示装置
KR102204755B1 (ko) 표시 장치의 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant