CN110364426B - 显示面板母板及其制备方法 - Google Patents
显示面板母板及其制备方法 Download PDFInfo
- Publication number
- CN110364426B CN110364426B CN201910689578.5A CN201910689578A CN110364426B CN 110364426 B CN110364426 B CN 110364426B CN 201910689578 A CN201910689578 A CN 201910689578A CN 110364426 B CN110364426 B CN 110364426B
- Authority
- CN
- China
- Prior art keywords
- layer
- display panel
- insulating layer
- area
- patterning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种显示面板母板及其制备方法。显示面板母板具有显示面板形成区域和位于显示面板形成区域周侧的测试区域,显示面板母板的制备方法包括:提供阵列母基板,阵列母基板包括层叠设置的衬底和器件层,其中,器件层位于显示面板形成区域;在阵列母基板上远离衬底的一侧形成绝缘层;选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,对另一者进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。本发明公开的可以保证两个区域的图案化处理过程互不影响,避免了显影不均的现象,保证显示面板形成区域的显影效果,进而可以提高显示面板的显示效果。
Description
技术领域
本发明属于显示技术领域,尤其涉及显示面板母板及其制备方法。
背景技术
显示面板母板包括一个或多个显示面板,为了测试显示面板的例如膜层的厚度、导电特性等,通常在显示面板母板上设置有测试区域,通过在测试区域设置与显示面板的待测试膜层相似的膜层,对测试区域的该膜层进行光学或电学性能测试,以此反映显示面板的该膜层的特性。
由于显示面板的膜层图形与测试区域的同一膜层的膜层图形的结构有差异,在对显示面板与测试区域的同一膜层进行图形化时,容易在二者相互靠近的区域发生显影不均,显示面板的靠近测试区域的部分刻蚀效果受到影响,进而影响显示面板的显示效果。
发明内容
本发明实施例提供了一种显示面板母板及其制备方法,旨在改善显示面板母板的显示面板区域与测试区域的同一膜层图形化的显影不均现象,提高显示效果。
第一方面,本发明提供一种显示面板母板的制备方法,显示面板母板具有显示面板形成区域和位于显示面板形成区域周侧的测试区域,制备方法包括:提供阵列母基板,阵列母基板包括层叠设置的衬底和器件层,其中,器件层位于显示面板形成区域;在阵列母基板上远离衬底的一侧形成绝缘层;选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,对另一者进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
根据本发明的一个方面,选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,对另一者进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层的步骤包括:选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,以形成具有第一过孔的第一图案化区域的绝缘层;对第一图案化区域的绝缘层的对应显示面板形成区域及测试区域中的未图案化处理的另一区域进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
根据本发明的一个方面,第一过孔的孔径与第二过孔的孔径不同;和/或,第一过孔与第二过孔的深度不同。
根据本发明的一个方面,器件层包括第二金属层,绝缘层包括形成在第二金属层上的层间绝缘层,在测试区域,层间绝缘层位于衬底上方。
根据本发明的一个方面,方法还包括:在绝缘层上形成平坦化层和有机发光层,有机发光层包括有机层和设置在有机层相对两侧的阳极层和阴极层,阳极层靠近衬底一侧设置,其中,平坦化层、阳极层和有机层对应位于显示面板形成区域,阴极层包括间隔设置的第一阴极层和第二阴极层,第一阴极层对应位于显示面板形成区域,第二阴极层位于测试区域,且第二阴极层至少部分位于测试区域的绝缘层的过孔内。
根据本发明的一个方面,还包括:采用椭偏仪对第二阴极层进行测试,以获取阴极层的膜厚值和/或光学常数。
根据本发明的一个方面,器件层包括有源层,绝缘层包括形成在有源层上的栅绝缘层、电容介质层和层间介质层;或器件层包括第一金属层,绝缘层包括形成在第一金属层上的电容介质层和层间介质层。
根据本发明的一个方面,选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,以形成具有第一过孔的第一图案化区域的绝缘层的步骤包括:在绝缘层上涂覆光刻胶,形成第一光刻胶层;利用第一掩膜板对第一光刻胶层进行曝光并显影,以形成具有第一镂空区域的第一光刻胶图案层;刻蚀第一镂空区域的绝缘层,以形成第一过孔;剥离第一光刻胶图案层,形成具有第一过孔的第一图案化区域的绝缘层;和/或,对第一图案化区域的绝缘层的对应显示面板形成区域及测试区域中的未图案化处理的另一区域进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层的步骤包括:在具有第一过孔的第一图案化区域的绝缘层上涂覆光刻胶,形成第二光刻胶层,其中,第二光刻胶层完全覆盖具有第一过孔的第一图案化区域的绝缘层;利用第二掩膜板对第二光刻胶层进行曝光并显影,以形成具有第二镂空区域的第二光刻胶图案层;刻蚀第二镂空区域的具有第一过孔的第一图案化区域的绝缘层,以形成第二过孔;剥离第二光刻胶图案层,形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
根据本发明的一个方面,器件层包括第三金属层,绝缘层包括形成在第三金属层上的平坦化层;优选的,平坦化层为聚酰亚胺层。
根据本发明的一个方面,选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,以形成具有第一过孔的第一图案化区域的绝缘层的步骤包括:利用第三掩膜板对绝缘层进行曝光显影,以形成具有第一过孔的第一图案化区域的绝缘层;利用第四掩膜板对具有第一过孔的第一图案化区域的绝缘层进行曝光显影,以形成具有第一过孔的第一图案化区域和第二过孔的第二图案化区域的绝缘层。第二方面,本发明提供一种显示面板母板,为采用上述任一实施例的显示面板母板的制备方法制备形成。
本发明实施例中,采用两次图案化处理,分别对显示面板形成区域和测试区域的绝缘层进行处理,可以保证两个区域的图案化处理过程互不影响,避免了显影不均的现象,保证显示面板形成区域的显影效果,进而可以提高显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单地介绍,显而易见地,下面所描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例的一种显示面板母板的制备方法的流程图;
图2是图1所示方法的一种实施方式中步骤300的流程图;
图3是本发明实施例的一种阵列母基板的结构示意图;
图4是本发明实施例的一种阵列母基板上形成绝缘层的结构示意图;
图5a至图5h是本发明一种实施例中对绝缘层进行两次图案化处理对应的各步骤的结构示意图;
图6是本发明实施例的另一种阵列母基板上形成有绝缘层的结构示意图;
图7a、7b是本发明另一种实施例中对绝缘层进行两次图案化处理对应的各步骤的结构示意图。
图中:
1-衬底;10-绝缘层;11-第一过孔;12-第二过孔;2-缓冲层;3-栅绝缘层;4-电容介质层;5-层间绝缘层;71-有源层;72-第一金属层;73-第二金属层;74-第三金属层;81-第一掩膜板;82-第二掩膜板;83-第三掩膜板;84-第四掩膜板;91-第一光刻胶层;92-第二光刻胶层;AA-显示面板形成区域;TEG-测试区域。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本发明的全面理解。但是,对于本领域技术人员来说很明显的是,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解。在附图和下面的描述中,至少部分的公知结构和技术没有被示出,以便避免对本发明造成不必要的模糊;并且,为了清晰,可能夸大了部分结构的尺寸。此外,下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
下述描述中出现的方位词均为图中示出的方向,并不是对本发明的实施例的具体结构进行限定。在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“安装”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是直接相连,也可以间接相连。对于本领域的普通技术人员而言,可视具体情况理解上述术语在本发明中的具体含义。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
下面结合图1至图7对本发明实施例的显示面板母板及其制备方法进行详细描述。可以理解的是,为了便于体现与本发明各实施例相关的各部分结构,对图中的一些结构进行了隐藏或透明绘制。
本发明实施例的显示面板母板具有显示面板形成区域AA和位于显示面板形成区域AA周侧的测试区域TEG。对于测试区域TEG在显示面板区域周侧的具体位置本发明不做限制。显示面板形成区域AA可以用于形成至少一个显示面板,测试区域TEG可以有一个或多个,设置在显示面板形成区域AA的周侧。
请参阅图1所示,图1是本发明实施例的一种显示面板母板的制备方法的流程图。本发明实施例的显示面板母板的制备方法包括如下步骤:
步骤100,提供阵列母基板。
本实施例的阵列母基板包括层叠设置的衬底和器件层,其中,器件层位于显示面板形成区域AA。
本实施例中的阵列母基板可以为显示面板母板制程中任意阶段的具有衬底的以及在衬底上形成一些层结构的基板。对于其具体的结构本发明不做限制。器件层是指形成在衬底上的一些功能膜层,例如,可以为薄膜晶体管的源极、栅极、漏极等,也可以为有机发光层、阴极层、阳极层或其他驱动电极层等。对应的测试区域TEG可以形成一些与器件层的功能膜层类似的膜层,通过对测试区域TEG的这些膜层进行光学或电学性能的测试,以反映显示面板形成区域AA的功能膜层的光学或电学特性。
步骤200,在阵列母基板远离衬底的一侧形成绝缘层。
该步骤中,绝缘层覆盖阵列母基板设置,也即在阵列母基板的显示面板形成区域AA和测试区域TEG均具有绝缘层。
步骤300,选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,对另一者进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
该步骤中,可以先进行显示面板形成区域AA的绝缘层的图案化处理,再进行测试区域TEG的绝缘层的图案化处理,也可以先进行测试区域TEG绝缘层的图案化处理,再进行显示面板形成区域AA的绝缘层的图案化处理,对此本发明不做限制。
本实施例中,采用两次图案化处理,分别对显示面板形成区域AA和测试区域TEG的绝缘层进行处理,可以保证两个区域的图案化处理过程互不影响,避免了显影不均的现象,保证显示面板形成区域AA的显影效果,进而可以提高显示面板的显示效果。
在一些可选的实施例中,参阅图2所示,图2示出了步骤300的一种实施例的流程图,步骤300具体可以包括如下步骤:
步骤301,选择绝缘层的对应显示面板形成区域及测试区域中的一者进行第一次图案化处理,以形成具有第一过孔的第一图案化区域的绝缘层。
步骤302,对第一图案化区域的绝缘层的对应显示面板形成区域及测试区域中的未图案化处理的另一区域进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
本实施例中,由于显示面板形成区域AA的过孔与测试区域TEG的过孔的孔径和/或深度可能存在差异,可以先在对其中一个区域的绝缘层进行第一次图案化处理形成第一过孔,再对另一个区域的绝缘层进行第二图案化处理形成第二过孔。将第一过孔与第二过孔的形成过程分离开来,互不影响,避免同时形成两个区域过孔时,显示面板形成区域AA的过孔由于显示不均造成其孔径或深度受到影响,进而影响显示面板的显示效果。
在一些可选的实施例中,显示面板母板的测试区域TEG可以具有用于测试显示面板形成区域AA形成的显示面板的阴极层光学特性的测试结构。请参阅图3所示,图3示出了本实施例的一种阵列母基板的结构示意图。器件层至少包括第二金属层73,绝缘层10包括形成在第二金属层73上的层间介质层。在显示面板形成区域AA,衬底1上还可以形成有缓冲层2、有源层71、栅绝缘层3、第一金属层72、电容介质层4。
请参阅图4所示,图4示出了在阵列母基板上形成绝缘层也即形成层间介质层的结构示意图。在测试区域TEG,绝缘层10与衬底1之间还可以具有例如缓冲层2、栅绝缘层3和电容介质层4的一种或几种膜层结构。作为一种示例,在测试区域TEG,绝缘层10与衬底1之间包括层叠设置的缓冲层2、栅绝缘层3和电容介质层4。
本实施例中,第一过孔11和第二过孔12其中一者可以为形成在测试区域TEG的用于测试阴极层光学特性的测试过孔,另一者可以为形成在显示面板形成区域AA的用于连接有源层71和源/漏极金属电极的连接过孔。
下面结合图5a至图5h对步骤300的具体处理工艺进行说明,图5a至图5h以先对显示面板形成区域AA的绝缘层进行第一次图案化处理,再对测试区域TEG的绝缘层进行第二次图案化处理为例示出步骤300的具体处理步骤,步骤300具体包括:
在绝缘层10上涂覆光刻胶,形成第一光刻胶层91,其具体结构请参阅图5a所示;利用第一掩膜板81对第一光刻胶层91进行曝光并显影,以形成第一光刻胶图案层,其具体结构请参阅图5b所示,第一光刻胶图案层包括与第一过孔11对应的第一镂空区域;刻蚀第一镂空区域对应的绝缘层10,以形成第一过孔11,其具体结构请参阅图5c所示;最后再剥离第一光刻胶图案层,形成具有第一过孔11的第一图案化区域的绝缘层10,其具体结构请参阅图5d所示。
进一步的,第二次图案化处理的过程具体可以包括如下过程:在具有第一过孔11的第一图案化区域的绝缘层10上涂覆光刻胶,形成第二光刻胶层92,其具体结构请参阅图5e所示,第二光刻胶层92完全覆盖具有第一过孔11的第一图案化区域的绝缘层;之后,利用第二掩膜板82对第二光刻胶层92进行曝光并显影,以形成第二光刻胶图案层,其具体结构请参阅图5f所示,其中,第二光刻胶图案层包括与第二过孔12对应的第二镂空区域,由于第二光刻胶层92完全覆盖具有第一过孔11的第一图案化区域的绝缘层10,也即覆盖在显示面板形成区域AA和测试区域TEG的第一图案化区域的绝缘层10上,且在第一过孔11处,第二光刻胶层92填充第一过孔11,如此,在利用第二掩膜板82对第二光刻胶层92进行曝光显影处理时,第二光刻胶层92可以对第一过孔11的区域进行保护,避免影响上一步形成的第一过孔11;之后刻蚀具有第一过孔11的第一图案化区域的绝缘层10,以形成第二过孔12,其具体结构请参阅图5g所示;最后再剥离第二光刻胶图案层,形成具有第一过孔11的第一图案化区域和具有第二过孔12的第二图案化区域的绝缘层10,其具体结构请参阅图5h所示。
本实施例中,光刻胶可以采用正性光刻胶也可以采用负性光刻胶,优选为正性光刻胶,以保证形成的第一过孔和第二过孔的垂直于衬底的截面为倒梯形形状,而相邻的过孔之间形成的凸柱的垂直于衬底的截面为正梯形形状,以保证凸柱的刚度,不易从底部断裂。本实施例中所说的倒梯形是指较长的底边相对于较短的底边位于远离衬底的一侧的梯形,相应的,正梯形是指较长的底边相对于较短的底边位于靠近衬底的一侧的梯形。刻蚀工艺具体采用干刻工艺。
在形成绝缘层后,本实施例的显示面板母板的制备方法还包括形成阴极层的步骤,具体的:
在绝缘层10上形成平坦化层和有机发光层,有机发光层包括有机层和设置在有机层相对两侧的阳极层和阴极层,阳极层靠近衬底一侧设置,其中,平坦化层、阳极层和有机层对应位于显示面板形成区域AA,阴极层包括间隔设置的第一阴极层和第二阴极层,第一阴极层对应位于显示面板形成区域AA,第二阴极层位于测试区域TEG。可以理解的是,第二阴极层至少部分位于测试区域TEG的绝缘层10的通孔内。
进一步的,可以采用椭偏仪对位于测试区域TEG的第二阴极层进行测试,以获取阴极层的厚度值和/或光学常数,以此反映显示面板形成区域AA的第一阴极层的厚度值和/或光学常数。优选的,采用椭偏仪对位于测试区域TEG的绝缘层的通孔内的第二阴极层进行测试,由于测试区域TEG的绝缘层的通孔内的第二阴极层下方的绝缘层较薄,具有较好的透光特性,有利于测试结果的准确性。
本实施例中,通过椭偏仪对测试区域TEG的第二阴极层进行测试,先得到椭偏参数,对椭偏参数进行建模分析,得到显示面板形成区域AA的第一阴极层的厚度值和光学常数。可以对阴极层进行无损伤检测其厚度值和光学常数。
本实施例中,对测试区域TEG的绝缘层进行刻蚀形成测试区域TEG的过孔,其刻蚀深度越大,在过孔中形成阴极层后,阴极层下方层结构较薄,能够保证对阴极金属层光学特性检测的准确性,优选的,可以将测试区域TEG的衬底之上的层结构全部刻蚀掉以形成测试区域TEG的过孔,也即过孔从绝缘层贯穿至衬底。测试区域TEG的过孔的孔径大于显示面板形成区域AA的过孔的孔径,测试区域TEG的过孔的孔径可以为3mm~7mm。
在另一些可选的实施例中,显示面板母板的测试区域TEG可以具有用于测试显示面板形成区域AA的显示面板的有源层71、第一金属层72、第二金属层73中的至少一种的电学特性的测试结构。第一金属层72部分可以形成薄膜晶体管的栅极,第一金属层的部分还可形成存储电容的其中一个电容极板。第二金属层73可以为形成存储电容另一个电容极板的金属层。
示例性的,显示面板母板的测试区域TEG可以具有用于测试显示面板形成区域AA的有源层71的电学特性的测试结构。器件层至少包括有源层71,部分有源层71形成在测试区域TEG,例如可以形成在测试区域TEG的衬底1上方,有源层71与衬底1之间还可以形成有缓冲层2。绝缘层10包括形成在有源层71上的栅绝缘层3、电容介质层4和层间介质层5。本实施例中,第一过孔11和第二过孔12其中一者可以为形成在测试区域TEG的用于测试有源层71电学特性的过孔,该过孔贯穿至测试区域TEG的有源层71,另一者可以为形成在显示面板形成区域AA的用于连接有源层71和源/漏金属电极的连接过孔。则本实施例的位于测试区域TEG的过孔贯穿绝缘层至有源层71,之后可以在该区域的绝缘层10上方形成焊盘,焊盘贯穿过孔与有源层71电连接,通过外接探针可以检测有源层71的电学特性。
示例性的,显示面板母板的测试区域TEG可以具有用于测试显示面板形成区域AA的第一金属层72的电学特性的测试结构。器件层至少包括第一金属层72,部分第一金属层71形成在测试区域TEG,在测试区域TEG,第一金属层71与衬底1之间还可以形成有缓冲层2和栅绝缘层3。绝缘层10包括形成在第一金属层72上电容介质层4和层间介质层5。本实施例中,第一过孔11和第二过孔12其中一者可以为形成在测试区域TEG的用于测试第一金属层72电学特性的过孔,该过孔贯穿至测试区域TEG的第一金属层72,另一者可以为形成在显示面板形成区域AA的用于连接第一金属层72和其他电极层的连接过孔。则本实施例的位于测试区域TEG的过孔贯穿绝缘层至第一金属层72,之后可以在该区域的绝缘层10上方形成焊盘,焊盘贯穿过孔与第一金属层72电连接,通过外接探针可以检测第一金属层71例如薄膜晶体管的栅极的电学特性。
示例性的,显示面板母板的测试区域TEG可以具有用于测试显示面板形成区域AA的第二金属层73的电学特性的测试结构。器件层至少包括第二金属层73,部分第二金属层73形成在测试区域TEG,在测试区域TEG,第二金属层73与衬底1之间还可以形成有缓冲层2、栅绝缘层3和电容介质层4中的一种或几种。绝缘层10包括形成在第二金属层73上的层间介质层5。本实施例中,第一过孔11和第二过孔12其中一者可以为形成在测试区域TEG的用于测试第二金属层73电学特性的过孔,该过孔贯穿至测试区域TEG的第二金属层73,另一者可以为形成在显示面板形成区域AA的用于连接第二金属层73和其他电极层的连接过孔。则本实施例的位于测试区域TEG的过孔贯穿绝缘层10至第二金属层73,之后可以在该区域的绝缘层10上方形成焊盘,焊盘贯穿过孔与第二金属层73电连接,通过外接探针可以检测第二金属层73例如存储电容的其中一个极板的电学特性。
本实施例中,步骤300,对绝缘层进行两次图案化处理的过程与上述实施例类似,在次不再赘述。
在另一些可选的实施例中,显示面板母板的测试区域TEG可以具有用于测试显示面板形成区域AA的显示面板的第三金属层74的电学特性的测试结构。第三金属层74即为部分可以形成例如信号线的金属层。器件层至少包括部分第三金属层74,另一部分第三金属层74可以形成在测试区域TEG,例如可以形成在测试区域TEG的衬底1上方,第三金属层74与衬底1之间还可以形成有缓冲层2、栅绝缘层3、电容介质层4和层间介质层5中的一种或几种。绝缘层10包括平坦化层。本实施例中,第一过孔11和第二过孔12其中一者可以为形成在测试区域TEG的用于测试第三金属层74的例如与薄膜晶体管的源极或漏极连接的电源线的电学特性的测试过孔,另一者可以为形成在显示面板形成区域AA的用于连接源极或漏极其中一者与有机发光层的阳极的连接过孔。则本实施例的位于测试区域TEG的过孔贯穿平坦化层至第三金属层74,之后可以在该区域的绝缘层10上方形成焊盘,焊盘贯穿过孔与第三金属层74电连接,通过外接探针可以检测第三金属层74例如电源线的电学特性。本实施例中,测试区域TEG的过孔的孔径可以为3mm~5mm。
本实施例中,平坦化层的材料可以为聚酰亚胺(polyimide,PI)。图6是本实施例的一种阵列母基板上形成有绝缘层的结构示意图,下面结合图7a和图7b以先对显示面板形成区域AA的绝缘层10进行第一次图案化处理,再对测试区域TEG的绝缘层10进行第二次图案化处理为例,示出步骤300的具体处理步骤,步骤300具体包括:
先利用第三掩膜板83对绝缘层10进行曝光显影,以形成具有第一过孔11的第一图案化区域的绝缘层10,其具体结构请参阅图7a所示;再利用第四掩膜板84对具有第一过孔11的第一图案化区域的绝缘层10进行曝光显影,以形成具有第一过孔11的第一图案化区域和第二过孔12的第二图案化区域的绝缘层10,其具体结构请参阅图7b所示。
本实施例中,由于平坦化层的材料为PI,其直接曝光显影即可形成过孔,不用增加涂覆光刻胶和刻蚀的步骤。
以上实施例对应附图均以先对显示面板形成区域AA的绝缘层进行第一次图案化处理,再对测试区域TEG的绝缘层进行第二次图案化处理进行说明。可以理解的是,先对测试区域TEG的绝缘层进行第一次图案化处理,再对显示面板形成区域AA的绝缘层进行第二次图案化处理的附图与上述附图类似,在此不再示出。
本发明还提供了一种显示面板母板的实施例,本实施例的显示面板母板采用上述任一实施例的显示面板母板的制备方法制备而成。采用上述显示面板母板的制备方法,可以保证测试区域TEG和显示面板形成区域AA的过孔的精度,进而可以提高显示面板的显示效果。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (12)
1.一种显示面板母板的制备方法,所述显示面板母板具有显示面板形成区域和位于所述显示面板形成区域周侧的测试区域,其特征在于,所述制备方法包括:
提供阵列母基板,所述阵列母基板包括层叠设置的衬底和器件层,其中,所述器件层位于所述显示面板形成区域;
在所述阵列母基板上远离衬底的一侧形成绝缘层;
选择所述绝缘层的对应所述显示面板形成区域及所述测试区域中的一者进行第一次图案化处理,对另一者进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
2.根据权利要求1所述的显示面板母板的制备方法,其特征在于,所述选择所述绝缘层的对应所述显示面板形成区域及所述测试区域中的一者进行第一次图案化处理,对另一者进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层的步骤包括:
选择所述绝缘层的对应所述显示面板形成区域及所述测试区域中的一者进行第一次图案化处理,以形成具有第一过孔的第一图案化区域的绝缘层;
对所述第一图案化区域的绝缘层的对应所述显示面板形成区域及所述测试区域中的未图案化处理的另一区域进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
3.根据权利要求1所述的显示面板母板的制备方法,其特征在于,所述第一过孔的孔径与所述第二过孔的孔径不同;和/或,
所述第一过孔与所述第二过孔的深度不同。
4.根据权利要求2所述的显示面板母板的制备方法,其特征在于,所述器件层包括第二金属层,所述绝缘层包括形成在所述第二金属层上的层间绝缘层,在所述测试区域,所述层间绝缘层位于所述衬底上方。
5.根据权利要求4所述的显示面板母板的制备方法,其特征在于,所述方法还包括:
在所述绝缘层上形成平坦化层和有机发光层,所述有机发光层包括有机层和设置在所述有机层相对两侧的阳极层和阴极层,所述阳极层靠近所述衬底一侧设置,其中,所述平坦化层、所述阳极层和所述有机层对应位于所述显示面板形成区域,所述阴极层包括间隔设置的第一阴极层和第二阴极层,所述第一阴极层对应位于所述显示面板形成区域,所述第二阴极层位于所述测试区域,且所述第二阴极层至少部分位于所述测试区域的绝缘层的过孔内。
6.根据权利要求5所述的显示面板母板的制备方法,其特征在于,还包括:
采用椭偏仪对所述第二阴极层进行测试,以获取所述阴极层的膜厚值和/或光学常数。
7.根据权利要求2所述显示面板母板的制备方法,其特征在于,所述器件层包括有源层,所述绝缘层包括形成在所述有源层上的栅绝缘层、电容介质层和层间介质层;或
所述器件层包括第一金属层,所述绝缘层包括形成在所述第一金属层上的电容介质层和层间介质层。
8.根据权利要求4或7所述的显示面板母板的制备方法,其特征在于,所述选择所述绝缘层的对应所述显示面板形成区域及所述测试区域中的一者进行第一次图案化处理,以形成具有第一过孔的第一图案化区域的绝缘层的步骤包括:
在绝缘层上涂覆光刻胶,形成第一光刻胶层;
利用第一掩膜板对所述第一光刻胶层进行曝光并显影,以形成具有第一镂空区域的第一光刻胶图案层;
刻蚀所述第一镂空区域的绝缘层,以形成第一过孔;
剥离所述第一光刻胶图案层,形成具有第一过孔的第一图案化区域的绝缘层;和/或,
所述对所述第一图案化区域的绝缘层的对应所述显示面板形成区域及所述测试区域中的未图案化处理的另一区域进行第二次图案化处理,以形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层的步骤包括:
在所述具有第一过孔的第一图案化区域的绝缘层上涂覆光刻胶,形成第二光刻胶层,其中,所述第二光刻胶层完全覆盖所述具有第一过孔的第一图案化区域的绝缘层;
利用第二掩膜板对所述第二光刻胶层进行曝光并显影,以形成具有第二镂空区域的第二光刻胶图案层;
刻蚀所述第二镂空区域的所述具有第一过孔的第一图案化区域的绝缘层,以形成第二过孔;
剥离所述第二光刻胶图案层,形成具有第一过孔的第一图案化区域和具有第二过孔的第二图案化区域的绝缘层。
9.根据权利要求2所述的显示面板母板的制备方法,其特征在于,所述器件层包括第三金属层,所述绝缘层包括形成在所述第三金属层上的平坦化层。
10.根据权利要求9所述的显示面板母板的制备方法,其特征在于,所述平坦化层为聚酰亚胺层。
11.根据权利要求9所述的显示面板母板的制备方法,其特征在于,所述选择所述绝缘层的对应所述显示面板形成区域及所述测试区域中的一者进行第一次图案化处理,以形成具有第一过孔的第一图案化区域的绝缘层的步骤包括:
利用第三掩膜板对所述绝缘层进行曝光显影,以形成具有第一过孔的第一图案化区域的绝缘层;
利用第四掩膜板对所述具有第一过孔的第一图案化区域的绝缘层进行曝光显影,以形成具有第一过孔的第一图案化区域和第二过孔的第二图案化区域的绝缘层。
12.一种显示面板母板,其特征在于,采用如权利要求1至11任一项所述的显示面板母板的制备方法制备形成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910689578.5A CN110364426B (zh) | 2019-07-29 | 2019-07-29 | 显示面板母板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910689578.5A CN110364426B (zh) | 2019-07-29 | 2019-07-29 | 显示面板母板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110364426A CN110364426A (zh) | 2019-10-22 |
CN110364426B true CN110364426B (zh) | 2021-06-25 |
Family
ID=68221935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910689578.5A Active CN110364426B (zh) | 2019-07-29 | 2019-07-29 | 显示面板母板及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110364426B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112880540A (zh) * | 2021-01-14 | 2021-06-01 | 合肥维信诺科技有限公司 | 显示面板制程中刻蚀量的检测方法及显示面板母板 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295671A (zh) * | 2007-04-23 | 2008-10-29 | 联华电子股份有限公司 | 形成接触孔的方法 |
CN102487042A (zh) * | 2010-12-03 | 2012-06-06 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和检测方法、液晶面板 |
CN102646629A (zh) * | 2011-07-05 | 2012-08-22 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法 |
CN103456749A (zh) * | 2012-06-04 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 图像器件及其形成方法 |
US9082739B2 (en) * | 2013-05-16 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having test structure |
CN107329341A (zh) * | 2017-08-22 | 2017-11-07 | 深圳市华星光电半导体显示技术有限公司 | Goa阵列基板及tft显示大板 |
CN108288621A (zh) * | 2018-03-09 | 2018-07-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
CN109742037A (zh) * | 2019-01-03 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种测试基板及其制作方法、测试方法 |
CN110047381A (zh) * | 2019-03-27 | 2019-07-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板及制作方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101938760B1 (ko) * | 2012-07-26 | 2019-01-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
CN103022056B (zh) * | 2012-12-28 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及制备方法、显示装置 |
CN104635416B (zh) * | 2015-02-06 | 2018-12-25 | 合肥京东方光电科技有限公司 | 一种掩膜板及阵列基板的制造方法 |
CN105632959B (zh) * | 2016-01-05 | 2019-01-22 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法和显示装置 |
CN105742238A (zh) * | 2016-03-02 | 2016-07-06 | 京东方科技集团股份有限公司 | 孔结构和阵列基板及其制作方法、探测装置和显示装置 |
CN105957867B (zh) * | 2016-04-28 | 2018-12-18 | 京东方科技集团股份有限公司 | 阵列基板母板及其制作方法、显示装置 |
CN108962948B (zh) * | 2018-07-04 | 2021-04-02 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
CN109585304B (zh) * | 2018-11-23 | 2023-04-28 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
CN109509707B (zh) * | 2018-12-11 | 2023-04-28 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、薄膜晶体管及其制造方法 |
-
2019
- 2019-07-29 CN CN201910689578.5A patent/CN110364426B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101295671A (zh) * | 2007-04-23 | 2008-10-29 | 联华电子股份有限公司 | 形成接触孔的方法 |
CN102487042A (zh) * | 2010-12-03 | 2012-06-06 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和检测方法、液晶面板 |
CN102646629A (zh) * | 2011-07-05 | 2012-08-22 | 北京京东方光电科技有限公司 | 一种阵列基板及其制造方法 |
CN103456749A (zh) * | 2012-06-04 | 2013-12-18 | 台湾积体电路制造股份有限公司 | 图像器件及其形成方法 |
US9082739B2 (en) * | 2013-05-16 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor device having test structure |
CN107329341A (zh) * | 2017-08-22 | 2017-11-07 | 深圳市华星光电半导体显示技术有限公司 | Goa阵列基板及tft显示大板 |
CN108288621A (zh) * | 2018-03-09 | 2018-07-17 | 京东方科技集团股份有限公司 | 阵列基板的制造方法、阵列基板及显示面板 |
CN109742037A (zh) * | 2019-01-03 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种测试基板及其制作方法、测试方法 |
CN110047381A (zh) * | 2019-03-27 | 2019-07-23 | 武汉华星光电半导体显示技术有限公司 | 显示面板及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110364426A (zh) | 2019-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691881B2 (en) | Manufacturing method of thin film transistor substrate | |
CN109326614B (zh) | 显示基板及其制造方法、显示装置 | |
US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
WO2019174297A1 (zh) | 阵列基板及其制作方法和显示装置 | |
WO2016107039A1 (zh) | 阵列基板及其制作方法及显示装置 | |
JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
US8883523B2 (en) | Method for detecting pattern offset amount of exposed regions and detecting mark | |
CN111162095B (zh) | 驱动背板及其制备方法、显示面板、显示装置 | |
WO2019041829A1 (zh) | 薄膜晶体管及制作方法、显示基板及制作方法、显示装置 | |
CN110364426B (zh) | 显示面板母板及其制备方法 | |
WO2022027741A1 (zh) | 阵列基板、其制备方法以及显示面板 | |
CN109410751B (zh) | 一种显示基板及其制作方法、显示面板、显示装置 | |
CN111293080B (zh) | 显示面板的制备方法及显示面板 | |
KR100940569B1 (ko) | 박막 트랜지스터 기판 | |
CN111490055A (zh) | 像素阵列基板 | |
US20070072322A1 (en) | Methods for patterning films, fabricating organic electroluminescence display and fabricating thin film transistor array substrate | |
CN111370426B (zh) | 显示背板及其制作方法和显示装置 | |
CN113257878B (zh) | 显示面板及其制备方法、显示设备 | |
CN111129042B (zh) | 显示面板及显示面板制作方法 | |
US20240016004A1 (en) | Display panel and display device | |
CN112928071B (zh) | Oled显示面板及其制备方法 | |
US9679924B2 (en) | Array substrate and manufacturing method thereof, display device | |
CN111416059B (zh) | 显示面板及其制作方法、显示装置 | |
US11282867B2 (en) | Manufacturing method of display substrate motherboard, and display device | |
CN111312753A (zh) | 背板提高开口率的方法、制作方法、背板及显示面板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |