CN102646629A - 一种阵列基板及其制造方法 - Google Patents
一种阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN102646629A CN102646629A CN2011101869523A CN201110186952A CN102646629A CN 102646629 A CN102646629 A CN 102646629A CN 2011101869523 A CN2011101869523 A CN 2011101869523A CN 201110186952 A CN201110186952 A CN 201110186952A CN 102646629 A CN102646629 A CN 102646629A
- Authority
- CN
- China
- Prior art keywords
- layer
- composition technology
- photoresist
- active layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开一种阵列基板的制造方法，包括：在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试；本发明还提供一种阵列基板。根据本发明的技术方案，能够测试出像素内部的有源层图形的偏移。
Description
技术领域
本发明涉及薄膜晶体管液晶显示器(TFT-LCD，Thin Film Transistor-LiquidCrystal Disp)领域，尤其涉及一种阵列基板及其制造方法。
背景技术
目前，TFT-LCD的阵列基板的制作方法主要包括应用于TN模式时的四次或五次光刻工艺，应用于广视角模式时的五次或六次光刻工艺；其中，有源层与数据层不是在同一次光刻工艺中形成的，由于曝光设备光路的扭曲很容易导致显示区域内图层的局部位置偏移，图1是有源层图形与数据层图形的位置相对偏移的示意图，图2是有源层图形与数据层图形的正常位置示意图，如图1和图2所示，这种偏移将会导致TFT-LCD的特性出现异常，从而引起显示器的亮度不均匀(mura)。
由于阵列基板的测试(Array Test)是加载直流信号进行测试的，因而无法检测出这种偏移导致的特性异常。现有技术中，避免此问题的方法是在每一次光刻工艺后，在显示区外围进行自动测试，图3是现有技术中显示区外围的偏移测试的示意图，如图3所示，通过关键尺寸测试设备，测试出中间的各层图形(如数据线图形31)与周围一圈栅金属层图形32的相对位置，从而测试出有源层图形33是否发生相对偏移，但是，目前由于曝光设备光路的扭曲导致的像素内部的有源层图形的偏移，仍然无法测试出。
发明内容
有鉴于此，本发明的主要目的在于提供一种阵列基板及其制造方法，能够测试出像素内部的有源层图形的偏移。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供一种阵列基板的制造方法，包括：
在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；
进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；
进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试。
上述方法中，该方法还包括：
进行第四次构图工艺，形成过孔图形；
进行第五次构图工艺，形成像素电极图形。
上述方法中，所述在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺为：
在衬底基板上沉积一层栅金属层薄膜，并在所述栅金属层薄膜上涂覆一层光刻胶，对所述光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅金属层薄膜，并在刻蚀处理后将光刻胶剥离。
上述方法中，所述进行第二次构图工艺，形成错位标记和有源层图形为：
连续沉积栅极绝缘层薄膜、非晶硅薄膜和n型硅薄膜，并在沉积的三层薄膜上涂覆一层光刻胶，并利用具有标记图案的掩膜板对涂覆的光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅极绝缘层薄膜、非晶硅薄膜和n型硅薄膜，并在刻蚀处理后将光刻胶剥离。
上述方法中，所述根据错位标记进行有源层图形是否偏移的测试为：
测试仪器对错位标记与栅线图形的之间的距离进行自动测试，对得到的数据进行分析，并根据分析结果判断有源层图形是否偏移，当存在偏移时，进行曝光设备光路调整修正。
上述方法中，所述进行第三次构图工艺，形成数据层图形为：
沉积一层数据金属层薄膜，在所述数据金属层薄膜上涂覆一层光刻胶，对涂覆的光刻胶进行曝光处理和显影处理；去除无光刻胶区域的数据金属层薄膜，在刻蚀处理后将光刻胶剥离。
上述方法中，所述根据错位标记再次进行有源层图形是否偏移的测试为：
测试仪器对错位标记与数据层图形之间的距离进行自动测试，对得到的数据进行分析，并根据分析结果判断有源层图形是否偏移，当存在偏移时，进行曝光设备光路调整修正。
上述方法中，所述错位标记位于栅线图形的上层或数据层图形的下层。
本发明还提供一种阵列基板，包括：在第一次构图工艺中形成的栅线图形和公共电极线图形，在第二次构图工艺中形成的错位标记和有源层图形，在第三次构图工艺中形成的数据层图形，在第四次构图工艺中形成的过孔图形，和在第五次构图工艺中形成的像素电极图形。
上述阵列基板中，所述错位标记位于栅线图形的上层或数据层图形的下层。
本发明提供的阵列基板及其制造方法，在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试，利用上述方案，在形成有源层图形和数据层图形后，立即对像素内部的有源层图形是否发生偏移进行检测，当存在偏移时能够立即进行调整，从而避免显示区域的局部位置偏移，进而避免由于有源层图形和数据层图形的错位导致的TFT特性引起的mura，提高产品的良率。
附图说明
图1是有源层图形与数据层图形的位置相对偏移的示意图；
图2是有源层图形与数据层图形的正常位置示意图；
图3是现有技术中显示区外围的偏移测试的示意图；
图4是本发明实现阵列基板的制造方法的流程示意图；
图5是本发明第一次构图工艺后的阵列基板的示意图；
图6是本发明第二次构图工艺后的阵列基板的示意图；
图7是本发明第三次构图工艺后的阵列基板的示意图；
图8是本发明第五次构图工艺后的阵列基板的示意图。
具体实施方式
本发明的基本思想是：在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试。
下面通过附图及具体实施例对本发明再做进一步的详细说明。
本发明提供一种阵列基板的制造方法，图4是本发明实现阵列基板的制造方法的流程示意图，如图4所示，该方法包括以下步骤：
步骤401，在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；
具体的，利用溅射或热蒸发的方式在衬底基板上沉积一层栅金属层薄膜，该栅金属层薄膜的厚度为栅金属层薄膜的材料可以是铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)和铜(Cu)等，也可以是Mo、Al和Cu的合金，还可以用多层金属组成栅金属层薄膜；在该栅金属层薄膜上涂覆一层光刻胶，利用掩膜板对涂覆的光刻胶进行曝光处理和显影处理；然后利用湿法刻蚀技术对经过上述处理的衬底基板进行刻蚀，即利用混合酸液去除无光刻胶区域的栅金属层薄膜；最后将光刻胶剥离，如图5所示，形成栅线图形51和公共电极线图形52，得到具有栅线图形51和公共电极线图形52的阵列基板。
步骤402，进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；
具体的，在步骤401中形成的阵列基板上，利用化学汽相沉积法连续沉积三层薄膜，该三层金属薄膜为的栅极绝缘层薄膜、
的非晶硅薄膜和
的n型硅薄膜；其中，栅极绝缘层薄膜的材料可以是氮化硅、氧化硅和氮氧化硅等；在沉积的三层薄膜上涂覆一层光刻胶，并利用具有标记图案的掩膜板对涂覆的光刻胶进行曝光处理和显影处理；然后利用干法刻蚀技术对经过上述处理的阵列基板进行刻蚀，即在离子轰击和化学反应的作用下，去除无光刻胶区域的栅极绝缘层薄膜、非晶硅薄膜和n型硅薄膜；最后将光刻胶剥离，如图6所示，同时形成错位标记61和有源层图形62，得到具有错位标记61和有源层图形62的阵列基板；其中，错位标记61位于栅线图形51的上层内，或位于阵列基板的空白区域，其位置是有利于自动捕捉的特征位置；
测试仪器对该错位标记61与步骤401中形成的栅线图形51的之间的距离进行自动测试，然后对得到的数据进行分析，根据分析结果判断有源层图形62是否偏移，如果没有偏移，则不作处理，如果存在偏移，则需要进行曝光设备光路调整修正，具体方法为：在测试仪器进行自动测试后，如果存在偏移，则测试仪器将横向偏移与竖向偏移的偏移量发送给曝光设备，曝光设备对承载阵列基板的基台进行调整，即通过调整基台达到补偿的目的；
本步骤中错位标记61与有源层图形62是同时形成的，且构图工艺中形成的图形和错位标记61的长度单位是纳米级，整个阵列基板的长度单位是米级，因此错位标记61与有源层图形62的距离其实很近，如果错位标记61发生偏移，则错位标记61周围区域中的图形也发生偏移，从而可以根据错位标记61与栅线图形51之间的距离来判断错位标记61是否发生偏移，进一步判断有源层图形62是否发生偏移。
步骤403，进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试；
具体的，利用溅射或热蒸发的方法在步骤402中形成的衬底基板上，沉积一层数据金属层薄膜，该数据金属层薄膜的厚度为数据金属层薄膜的材料可以是铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)和铜(Cu)等，也可以是Mo、Al和Cu的合金，还可以用多层金属组成数据金属层薄膜；在该数据金属层薄膜上涂覆一层光刻胶，利用掩膜板对涂覆的光刻胶进行曝光处理和显影处理；然后利用湿法刻蚀技术对经过上述处理的衬底基板进行刻蚀，即利用混合酸液去除无光刻胶区域的数据金属层薄膜；最后将光刻胶剥离，如图7所示，形成数据层图形71，得到具有数据层图形71的阵列基板；这里，形成的数据层图形71位于步骤402中的阵列基板的空白区域的错位标记61的上层；
测试仪器对错位标记61与数据层图形71之间的距离进行自动测试，然后对得到的数据进行分析，根据分析结果判断有源层图形62是否偏移，如果没有偏移，将不作处理，如果存在偏移，则需要进行曝光设备光路调整修正，具体的曝光设备光路调整修正方法参见步骤402中的描述。
步骤404，进行第四次构图工艺，形成过孔图形；
具体的，在步骤403中形成的衬底基板上，利用化学汽相沉积法沉积一层厚度为的非金属薄膜层，该非金属薄膜层可以是氮化硅、氧化硅或氮氧化硅；在沉积的非金属薄膜层上涂覆一层光刻胶，并利用掩膜板对涂覆的光刻胶进行曝光处理和显影处理；然后利用干法刻蚀技术对经过上述处理的衬底基板进行刻蚀，即在离子轰击和化学反应的作用下，去除无光刻胶区域的非金属薄膜；最后将光刻胶剥离，如图8所示，形成过孔图形81。
步骤405，进行第五次构图工艺，形成像素电极图形；
具体的，利用化学汽相沉积法沉积一层厚度为
的透明金属层薄膜，该透明金属层薄膜可以是铟锡金属氧化物(ITO，Indium Tin Oxides)或锌锡金属氧化物(IZO，Indium Zinc Oxide)；在沉积的透明金属层薄膜上涂覆一层光刻胶，并利用掩膜板对涂覆的光刻胶进行曝光处理和显影处理；然后利用干法刻蚀技术对经过上述处理的衬底基板进行刻蚀，即在离子轰击和化学反应的作用下，去除无光刻胶区域的透明金属层薄膜；最后将光刻胶剥离，如图8所示，形成像素电极图形82。
本发明还提供一种阵列基板，该阵列基板包括：在第一次构图工艺中形成的栅线图形和公共电极线图形，在第二次构图工艺中形成的错位标记和有源层图形，在第三次构图工艺中形成的数据层图形，在第四次构图工艺中形成的过孔图形，和在第五次构图工艺中形成的像素电极图形。
所述错位标记位于栅线图形的上层或数据层图形的下层。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，该方法包括：
在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺，形成栅线图形和公共电极线图形；
进行第二次构图工艺，形成错位标记和有源层图形，并根据错位标记进行有源层图形是否偏移的测试；
进行第三次构图工艺，形成数据层图形，并根据错位标记再次进行有源层图形是否偏移的测试。
2.根据权利要求1所述的方法，其特征在于，该方法还包括：
进行第四次构图工艺，形成过孔图形；
进行第五次构图工艺，形成像素电极图形。
3.根据权利要求1或2所述的方法，其特征在于，所述在衬底基板上沉积一层栅金属层薄膜，进行第一次构图工艺为：
在衬底基板上沉积一层栅金属层薄膜，并在所述栅金属层薄膜上涂覆一层光刻胶，对所述光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅金属层薄膜，并在刻蚀处理后将光刻胶剥离。
4.根据权利要求1或2所述的方法，其特征在于，所述进行第二次构图工艺，形成错位标记和有源层图形为：
连续沉积栅极绝缘层薄膜、非晶硅薄膜和n型硅薄膜，并在沉积的三层薄膜上涂覆一层光刻胶，并利用具有标记图案的掩膜板对涂覆的光刻胶进行曝光处理和显影处理；去除无光刻胶区域的栅极绝缘层薄膜、非晶硅薄膜和n型硅薄膜，并在刻蚀处理后将光刻胶剥离。
5.根据权利要求1或2所述的方法，其特征在于，所述根据错位标记进行有源层图形是否偏移的测试为：
测试仪器对错位标记与栅线图形的之间的距离进行自动测试，对得到的数据进行分析，并根据分析结果判断有源层图形是否偏移，当存在偏移时，进行曝光设备光路调整修正。
6.根据权利要求1或2所述的方法，其特征在于，所述进行第三次构图工艺，形成数据层图形为：
沉积一层数据金属层薄膜，在所述数据金属层薄膜上涂覆一层光刻胶，对涂覆的光刻胶进行曝光处理和显影处理；去除无光刻胶区域的数据金属层薄膜，在刻蚀处理后将光刻胶剥离。
7.根据权利要求1或2所述的方法，其特征在于，所述根据错位标记再次进行有源层图形是否偏移的测试为：
测试仪器对错位标记与数据层图形之间的距离进行自动测试，对得到的数据进行分析，并根据分析结果判断有源层图形是否偏移，当存在偏移时，进行曝光设备光路调整修正。
8.根据权利要求1或2所述的方法，其特征在于，所述错位标记位于栅线图形的上层或数据层图形的下层。
9.一种阵列基板，其特征在于，该阵列基板包括：在第一次构图工艺中形成的栅线图形和公共电极线图形，在第二次构图工艺中形成的错位标记和有源层图形，在第三次构图工艺中形成的数据层图形，在第四次构图工艺中形成的过孔图形，和在第五次构图工艺中形成的像素电极图形。
10.根据权利要求9所述的方法，其特征在于，所述错位标记位于栅线图形的上层或数据层图形的下层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110186952.3A CN102646629B (zh) | 2011-07-05 | 2011-07-05 | 一种阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110186952.3A CN102646629B (zh) | 2011-07-05 | 2011-07-05 | 一种阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102646629A true CN102646629A (zh) | 2012-08-22 |
| CN102646629B CN102646629B (zh) | 2014-04-02 |
Family
ID=46659378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110186952.3A Active CN102646629B (zh) | 2011-07-05 | 2011-07-05 | 一种阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102646629B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268878A (zh) * | 2012-11-07 | 2013-08-28 | 厦门天马微电子有限公司 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
| CN104900572A (zh) * | 2015-05-21 | 2015-09-09 | 深圳市华星光电技术有限公司 | 栅极层上的对位标记的制作方法 |
| CN110071119A (zh) * | 2019-04-09 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN110364426A (zh) * | 2019-07-29 | 2019-10-22 | 昆山国显光电有限公司 | 显示面板母板及其制备方法 |
| CN110620105A (zh) * | 2019-10-22 | 2019-12-27 | 成都中电熊猫显示科技有限公司 | 阵列基板及其制造方法、阵列基板的图案偏移的检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040195704A1 (en) * | 1999-07-29 | 2004-10-07 | Shinichi Nakata | Alignment marks and manufacturing method for the same |
| CN101211963A (zh) * | 2006-12-29 | 2008-07-02 | 三星Sdi株式会社 | 有机发光显示器及其制造方法 |
| CN101268415A (zh) * | 2005-09-22 | 2008-09-17 | 夏普株式会社 | 显示面板用的基板和具有该基板的显示面板 |
| CN101825823A (zh) * | 2010-04-21 | 2010-09-08 | 友达光电股份有限公司 | 像素结构与对准标记 |
-
2011
- 2011-07-05 CN CN201110186952.3A patent/CN102646629B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040195704A1 (en) * | 1999-07-29 | 2004-10-07 | Shinichi Nakata | Alignment marks and manufacturing method for the same |
| CN101268415A (zh) * | 2005-09-22 | 2008-09-17 | 夏普株式会社 | 显示面板用的基板和具有该基板的显示面板 |
| CN101211963A (zh) * | 2006-12-29 | 2008-07-02 | 三星Sdi株式会社 | 有机发光显示器及其制造方法 |
| CN101825823A (zh) * | 2010-04-21 | 2010-09-08 | 友达光电股份有限公司 | 像素结构与对准标记 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103268878A (zh) * | 2012-11-07 | 2013-08-28 | 厦门天马微电子有限公司 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
| CN104900572A (zh) * | 2015-05-21 | 2015-09-09 | 深圳市华星光电技术有限公司 | 栅极层上的对位标记的制作方法 |
| CN104900572B (zh) * | 2015-05-21 | 2017-12-01 | 深圳市华星光电技术有限公司 | 栅极层上的对位标记的制作方法 |
| CN110071119A (zh) * | 2019-04-09 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN110071119B (zh) * | 2019-04-09 | 2021-07-06 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及显示面板 |
| CN110364426A (zh) * | 2019-07-29 | 2019-10-22 | 昆山国显光电有限公司 | 显示面板母板及其制备方法 |
| CN110364426B (zh) * | 2019-07-29 | 2021-06-25 | 昆山国显光电有限公司 | 显示面板母板及其制备方法 |
| CN110620105A (zh) * | 2019-10-22 | 2019-12-27 | 成都中电熊猫显示科技有限公司 | 阵列基板及其制造方法、阵列基板的图案偏移的检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102646629B (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100395604C (zh) | 液晶显示装置的阵列面板及其制造方法 | |
| KR101183361B1 (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| CN105206601B (zh) | 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法 | |
| US20180046045A1 (en) | Array substrate, manufacturing method thereof, and display panel | |
| CN103123910B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN102646629A (zh) | 一种阵列基板及其制造方法 | |
| US8618825B2 (en) | Array substrate, manufacturing method and detecting method thereof, and liquid crystal panel | |
| EP3054483A1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| US7935583B2 (en) | Fabrication method of pixel structure | |
| CN102738007A (zh) | 一种薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN104298040A (zh) | 一种coa基板及其制作方法和显示装置 | |
| CN102707575B (zh) | 掩模板及制造阵列基板的方法 | |
| CN104317097A (zh) | 一种coa基板及其制作方法和显示装置 | |
| US20160211277A1 (en) | Array substrate, display device and manufacturing method of the array substrate | |
| CN106024633A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN104932152B (zh) | 液晶显示面板及液晶显示面板的制造方法 | |
| WO2017114098A1 (zh) | 显示基板母板及其制造和检测方法以及显示面板母板 | |
| CN101677094B (zh) | Tft性能测试装置及其制造方法和tft性能测试方法 | |
| CN103163693A (zh) | 液晶显示装置及其制造方法 | |
| CN104091806A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN102629583B (zh) | 阵列基板制作方法、阵列基板及液晶显示器 | |
| CN101393388A (zh) | 薄膜晶体管液晶显示器阵列基板的制造方法 | |
| TW201326425A (zh) | 液晶顯示裝置及其製造方法 | |
| KR20160025671A (ko) | 표시 기판 및 그의 제조방법 | |
| CN205092238U (zh) | 测试组件单元、基板、显示面板以及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141208 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141208 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141208 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE Technology Group Co., Ltd. Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Address before: 100176 Beijing city in Western Daxing District economic and Technological Development Zone, Road No. 8 Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd. |