CN111725279A - 阵列基板及oled显示面板 - Google Patents

阵列基板及oled显示面板 Download PDF

Info

Publication number
CN111725279A
CN111725279A CN202010530758.1A CN202010530758A CN111725279A CN 111725279 A CN111725279 A CN 111725279A CN 202010530758 A CN202010530758 A CN 202010530758A CN 111725279 A CN111725279 A CN 111725279A
Authority
CN
China
Prior art keywords
layer
barrier
array substrate
disposed
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010530758.1A
Other languages
English (en)
Other versions
CN111725279B (zh
Inventor
梁超
马亮
刘旭阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010530758.1A priority Critical patent/CN111725279B/zh
Priority to US16/980,095 priority patent/US11984459B2/en
Priority to PCT/CN2020/097353 priority patent/WO2021248553A1/zh
Publication of CN111725279A publication Critical patent/CN111725279A/zh
Application granted granted Critical
Publication of CN111725279B publication Critical patent/CN111725279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及OLED显示面板，阵列基板包括衬底基板以及依次设置于衬底基板上的第一膜层组和第二膜层组；阵列基板的弯折区处设置有贯穿第一膜层组的第一沟槽以及贯穿第二膜层组的第二沟槽；第一膜层组上设置有阻挡部，阻挡部上设置有贯穿阻挡部的蚀刻开口，蚀刻开口的底端与第一沟槽的顶端连接；第二沟槽的底端延伸至阻挡部的顶面，第二沟槽在衬底基板上的正投影覆盖蚀刻开口在衬底基板上的正投影。利用阻挡部使得第一沟槽和第二沟槽可以在一道蚀刻工艺中同时形成，从而在保证阵列基板的阵列性能未降低的前提下，减少光罩数量和光照制程，缩短整体的工艺流程，降低成本。

Description

阵列基板及OLED显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板及OLED显示面板。
背景技术
有机电致发光(OLED)显示面板以其低功耗、高饱和度、快响应时间及宽视角等独特优势逐渐成为显示领域的主流技术，未来在车载、手机、平板、电脑及电视产品上具有广阔的应用空间。为了减少显示面板的边框宽度，行业内一般会将显示面板的边框部分弯折至显示面板的背侧，以达到窄边框或无边框的效果。如图1所示，为了便于显示面板的弯折，通常会在显示面板的膜层结构11上的待弯折区域处开设阶梯状的沟槽12，以减小弯曲应力。
然而，沟槽12的形成需要使用到多道光罩，整体的工艺流程较长，成本较高。
发明内容
第一方面，本申请实施例提供一种阵列基板，以解决现有的OLED显示面板中，沟槽的形成需要使用到多道光罩，整体的工艺流程较长，成本较高的技术问题。
为解决上述问题，本发明提供的技术方案如下：
一种阵列基板，所述阵列基板具有显示区和位于所述显示区的侧部的弯折区，所述阵列基板包括：
衬底基板；
设置于所述衬底基板上的第一膜层组；
设置于所述第一膜层组远离所述衬底基板的一侧的第二膜层组；
其中，所述弯折区处设置有贯穿所述第一膜层组的第一沟槽以及贯穿所述第二膜层组的第二沟槽；所述第一膜层组靠近所述第二膜层组的一侧上设置有阻挡部，所述阻挡部上设置有与所述第一沟槽对应的蚀刻开口，所述蚀刻开口贯穿所述阻挡部，所述蚀刻开口的底端与所述第一沟槽的顶端连接；所述第二沟槽的底端延伸至所述阻挡部的顶面，所述第二沟槽在所述衬底基板上的正投影覆盖所述蚀刻开口在所述衬底基板上的正投影。
在一些实施例中，所述阵列基板包括：
设置于所述衬底基板上的缓冲层；
设置于所述缓冲层上的有源层；
覆盖所述有源层的第一栅极绝缘层；
设置于所述第一栅极绝缘层上的第一栅极；
覆盖所述第一栅极的第二栅极绝缘层；
设置于所述第二栅极绝缘层上的第二栅极；
覆盖所述第二栅极的层间介质层；
设置于所述层间介质层上的源漏极；
覆盖所述源漏极的平坦层；
其中，所述第一膜层组包括所述缓冲层。
在一些实施例中，所述阻挡部包括与所述有源层、所述第一栅极以及所述第二栅极中的至少一者同层设置的阻挡块，所述蚀刻开口贯穿所有阻挡块；所述阻挡块沿第一方向延伸，所述第一方向与所述第一沟槽的长度方向平行。
在一些实施例中，所述阻挡块与所述有源层同层设置时，与所述有源层同层设置的阻挡块与所述有源层通过同一道工艺形成；所述阻挡块与所述第一栅极同层设置时，与所述第一栅极同层设置的阻挡块与所述第一栅极通过同一道工艺形成；所述阻挡块与所述第二栅极同层设置时，与所述第二栅极同层设置的阻挡块与所述第二栅极通过同一道工艺形成。
在一些实施例中，所述阻挡块上远离所述蚀刻开口的一端设置有多条沿第二方向延伸的缺口，多条所述缺口沿第一方向相间隔排布。
在一些实施例中，所述阻挡块包括多条沿第一方向相间隔排布的阻挡条。
在一些实施例中，所述阻挡部包括第一阻挡块以及第二阻挡块，所述第一阻挡块与所述有源层、所述第一栅极以及所述第二栅极中的一者同层设置，所述第二阻挡块与所述有源层、所述第一栅极以及所述第二栅极中的另一者同层设置；
其中，所述第一阻挡块包括多条沿第一方向相间隔排布的第一阻挡条，相邻所述第一阻挡条之间设置有第一间隙；所述第二阻挡块包括多条沿第一方向相间隔排布的第二阻挡条，相邻所述第二阻挡条之间设置有第二间隙；所述第一阻挡条在所述衬底基板上的正投影覆盖所述第二间隙在所述衬底基板上的正投影，所述第二阻挡条在所述衬底基板上的正投影覆盖所述第一间隙在所述衬底基板上的正投影。
在一些实施例中，所述第一沟槽与所述第二沟槽通过同一道工艺形成。
在一些实施例中，所述层间介质上设置有贯穿所述层间介质层且延伸至所述有源层的过孔，所述源漏极填充所述过孔且与所述有源层电连接，所述过孔与所述第一沟槽和所述第二沟槽通过同一道工艺形成。
第二方面，本申请还提供一种OLED显示面板，所述OLED显示面板包括如上述的阵列基板，所述OLED显示面板还包括：
设置于所述阵列基板上的阳极金属层以及像素定义层；
设置于所述阳极金属层上的发光材料层；
设置于所述像素定义层上的支撑柱；
设置于所述像素定义层、所述支撑柱以及所述发光材料层上的阴极层。
本发明申请的有益效果为：利用设置于第一膜层组上的阻挡部，在阵列基板的制备过程中，在第二膜层组的预设位置处蚀刻形成第二沟槽后，可以利用阻挡部充当掩模板对第一膜层组进行蚀刻，同时由于阻挡部的阻挡作用，蚀刻液只能通过阻挡部上的蚀刻开口流入到第一膜层组上，从而可以在第一膜层组上蚀刻形成预设形状的第一沟槽，第一沟槽、第二沟槽以及连接源漏极和有源层的过孔可以在一道蚀刻工序中形成，从而在保证阵列基板的阵列性能未降低的前提下，减少光罩数量和光照制程，缩短整体的工艺流程，降低成本。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请背景技术中显示面板的结构示意图；
图2为本申请具体实施方式中阵列基板的第一种结构示意图；
图3为本申请具体实施方式中阵列基板的第二种结构示意图；
图4为本申请具体实施方式中阵列基板的第三种结构示意图；
图5为本申请具体实施方式中阻挡块的第一种结构示意图；
图6为本申请具体实施方式中阵列基板的第四种结构示意图；
图7为本申请具体实施方式中阻挡块的第二种结构示意图；
图8为本申请具体实施方式中阻挡块的第三种结构示意图；
图9至图13为本申请中阻挡部包括单层的阻挡块时一实施方式中阵列基板的制备流程示意图；
图14至图17为本申请中阻挡部包括双层的阻挡块时一实施方式中阵列基板的制备流程示意图；
图18为本申请一实施方式中OLED显示面板的结构示意图。
附图标记：
11、膜层结构；12、沟槽；
20、阵列基板；21、显示区；22、弯折区；23、衬底基板；24、第一膜层组；241、第一沟槽；25、第二膜层组；251、第二沟槽；26、阻挡部；261、蚀刻开口；262、阻挡块；262a、缺口；262b、阻挡条；263a、第一阻挡条；263b、第一间隙；264a、第二阻挡条；264b、第二间隙；271、缓冲层；272、有源层；273、第一栅极绝缘层；274、第一栅极；275、第二栅极绝缘层；276、第二栅极；277、层间介质层；278、源漏极；279、平坦层；28、保护层；291、过孔；292、走线槽；293、转接端子；30、阳极金属层；40、像素定义层；50、发光材料层；60、支撑柱；70、阴极层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的OLED显示面板中，沟槽的形成需要使用到多道光罩，整体的工艺流程较长，成本较高的技术问题。
一种阵列基板，如图2所示，所述阵列基板20具有显示区21和位于所述显示区21的侧部的弯折区22；所述显示区21可以用于显示画面，所述弯折区22是指需要向阵列基板20的背侧弯折的区域，弯折区22处可以设置连接走线和绑定端子，连接走线用于连接显示区21中的走线(如扫描线和数据线)和外界驱动芯片，从而将驱动芯片输出的驱动信号传输给显示区21中的走线；绑定端子可以将驱动芯片与阵列基板20连接并绑定在阵列基板20上。
具体的，所述阵列基板20包括衬底基板23、设置于所述衬底基板23上的第一膜层组24以及设置于所述第一膜层组24远离所述衬底基板23的一侧的第二膜层组25。
其中，所述衬底基板23为柔性基板，所述衬底基板23的制备材料可以为聚酰亚胺等耐高温、使用范围广、高绝缘性能以及介电常数稳定的材料；所述第一膜层组24和所述第二膜层组25可以为单层膜层结构或多层功能膜层。
具体的，在所述弯折区22处设置有贯穿所述第一膜层组24的第一沟槽241以及贯穿所述第二膜层组25的第二沟槽251；所述第一沟槽241沿其长度方向延伸以贯穿所述第一膜层组24的前后两侧，所述第二沟槽251沿其长度方向延伸以贯穿所述第二膜层组25的前后两侧，从而利用第一沟槽241和第二沟槽251对弯曲应力进行缓冲和释放，以减小弯折区22弯折时弯折处的弯曲应力，提升阵列基板20的耐弯性。
其中，所述第一沟槽241与所述第二沟槽251连通，所述第二沟槽251在所述衬底基板23上的正投影覆盖所述第一沟槽241在所述衬底基板23上的正投影。
具体的，在所述第一膜层组24靠近所述第二膜层组25的一侧上设置有阻挡部26，所述阻挡部26上设置有与所述第一沟槽241对应的蚀刻开口261，所述蚀刻开口261贯穿所述阻挡部26，所述蚀刻开口261与所述第一沟槽241和所述第二沟槽242连通。
其中，所述蚀刻开口261的底端与所述第一沟槽241的顶端连接，即所述蚀刻开口261的底端在所述衬底基板23上的正投影与所述第一沟槽241的顶端在所述衬底基板23上的正投影重合；所述第二沟槽251的底端延伸至所述阻挡部26的顶面，所述第二沟槽251在所述衬底基板23上的正投影覆盖所述蚀刻开口261在所述衬底基板23上的正投影。
需要说明的是，阻挡部26形成于第一膜层组24上，在形成阵列基板20的其他膜层结构时可以利用半掩膜等技术同时形成阻挡部26，而在阵列基板20的制备过程中，在第二膜层组25的预设位置处蚀刻形成第二沟槽251后，可以利用阻挡部26充当掩模板对第一膜层组24进行蚀刻，无需光罩以及光刻胶等即可形成贯穿第一膜层组24的第一沟槽241，同时由于阻挡部26的阻挡作用，蚀刻液只能通过蚀刻开口261流入到第一膜层组24上，从而可以在第一膜层组24上蚀刻形成预设形状的第一沟槽241，并且第一沟槽241与第二沟槽251形成阶梯状结构，从而在保证阵列基板20的阵列性能未降低的前提下，减少光罩数量和光照制程，缩短整体的工艺流程，降低成本。
进一步的，所述第一沟槽241与所述第二沟槽251通过同一道工艺形成。
需要说明的是，在第二膜层组25的预设位置处蚀刻形成第二沟槽251后，此时蚀刻液仍然可以通过蚀刻开口261流入到第一膜层组24中，从而可以在一道蚀刻工艺中同时蚀刻出贯穿所述第一膜层组24的第一沟槽241以及贯穿所述第二膜层组25的第二沟槽251，进一步减少光罩数量，缩短整体的工艺流程。
具体的，所述第一沟槽241的竖向截面和所述第二沟槽251的竖向截面均可以呈倒梯形，所述第一沟槽241的侧壁与水平面所形成的锐角小于70度，所述第二沟槽251的侧壁与水平面所形成的锐角小于70度；所述第一沟槽241的深度可以为0.7～1.3微米，所述第二沟槽251的深度可以为0.1～0.8微米。
在图2中仅示意了所述第二膜层组25设置于所述第一膜层组24上的情况。
需要说明的是，还可以在所述第二膜层组25与所述第一膜层组24之间设置其他膜层。
如图3所示，所述阵列基板20包括设置于所述衬底基板23上的缓冲层271；设置于所述缓冲层271上的有源层272；覆盖所述有源层272的第一栅极绝缘层273；设置于所述第一栅极绝缘层273上的第一栅极274；覆盖所述第一栅极274的第二栅极绝缘层275；设置于所述第二栅极绝缘层275上的第二栅极276；覆盖所述第二栅极276的层间介质层277；设置于所述层间介质层277上的源漏极278以及覆盖所述源漏极278的平坦层279。
具体的，所述第一膜层组24包括所述缓冲层271，所述第一沟槽241贯穿所述缓冲层271。
在一实施方式中，所述阵列基板20还包括设置于所述衬底基板23上的保护层28，所述缓冲层271设置于所述保护层28上；所述第一沟槽241延伸至保护层28中，并且所述第一沟槽241在所述保护层28中的深度小于所述保护层28的厚度，所述保护层28用于保护所述衬底基板23，防止蚀刻第一沟槽241时蚀刻液损坏衬底基板23。
具体的，所述层间介质上设置有贯穿所述层间介质层277且延伸至所述有源层272的过孔291，所述源漏极278填充所述过孔291且与所述有源层272电连接，所述过孔291与所述第一沟槽241和所述第二沟槽251通过同一道工艺形成，以进一步减少光罩数量和光照制程，降低生产成本。
在一实施方式中，所述过孔291贯穿所述有源层272并延伸至所述缓冲层271中，以增加源漏极278与所述有源层272的接触面积。
具体的，所述平坦层279填充所述第一沟槽241和所述第二沟槽251，所述平坦层279由有机材料制成，以使得弯折区22处具有较强的耐弯性能，同时防止弯折区22处的厚度较小导致弯折时产生裂纹。
具体的，所述阻挡部26包括与所述有源层272、所述第一栅极274以及所述第二栅极276中的至少一者同层设置的阻挡块262，所述蚀刻开口261贯穿所有所述阻挡块262；所述阻挡块262沿第一方向延伸，所述第一沟槽241和所述第二沟槽251的长度方向与第一方向平行。
需要说明的是，通过将阻挡块262设置成与所述有源层272、所述第一栅极274以及所述第二栅极276中的至少一者同层设置，从而可以在利用阻挡块262形成预设形状的第一沟槽241的同时，阻挡块262不会增加阵列基板20的整体厚度。
进一步的，所述阻挡块262与所述有源层272同层设置时，与所述有源层272同层设置的阻挡块262与所述有源层272通过同一道工艺形成；所述阻挡块262与所述第一栅极274同层设置时，与所述第一栅极274同层设置的阻挡块262与所述第一栅极274通过同一道工艺形成；所述阻挡块262与所述第二栅极276同层设置时，与所述第二栅极276同层设置的阻挡块262与所述第二栅极276通过同一道工艺形成。
需要说明的是，对有源层272进行图案化时可以形成与有源层272同层设置的阻挡块262，对第一栅极274进行图案化时可以形成与第一栅极274同层设置的阻挡块262，对第二栅极276进行图案化时可以形成与第二栅极276同层设置的阻挡块262，从而可以进一步减少光罩数量，缩短整体的工艺流程，降低成本。
在第一种实施方式中，所述阻挡部26为单层结构，即所述阻挡部26仅包括一层所述阻挡块262，此时阻挡块262可以与所述有源层272、所述第一栅极274以及所述第二栅极276中的一者同层设置。
如图3所示，以所述阻挡块262与所述有源层272同层设置为例，此时所述第二膜层组25包括所述第一栅极绝缘层273、所述第二栅极绝缘层275和所述层间介质层277，所述阻挡块262的部分被所述第一栅极绝缘层273覆盖。
在第二种实施方式中，所述阻挡部26为双层结构，即所述阻挡部26包括二层位于不同层别的阻挡块262，此时一层所述阻挡块262可以与所述有源层272、所述第一栅极274以及所述第二栅极276中的一者同层设置，另一层所述阻挡块262可以与所述有源层272、所述第一栅极274以及所述第二栅极276中的另一者同层设置。
如图4所示，以一层所述阻挡块262与所述有源层272同层设置，另一层所述阻挡块262与所述第一栅极274同层设置为例，此时所述第二膜层组25包括所述第二栅极绝缘层275和所述层间介质层277，靠近所述衬底基板23设置的所述阻挡块262的至少一部分被所述第一栅极绝缘层273覆盖，远离所述衬底基板23设置的所述阻挡块262的部分被所述第二栅极绝缘层275覆盖，蚀刻开口261贯穿两层所述阻挡块262。
在第三种实施方式中，所述阻挡部26为三层结构，即所述阻挡部26包括三层位于不同层别的阻挡块262，第一层所述阻挡块262可以与所述有源层272同层设置，第二层所述阻挡块262可以与所述第一栅极274同层设置，第三层所述阻挡块262可以与所述第二栅极276同层设置，此时所述第二膜层组25包括所述层间介质层277，与所述衬底基板23距离最大的所述阻挡块262的部分被所述第二栅极绝缘层275覆盖。
如图5和图6所示，在一实施方式中，所述阻挡块262上远离所述蚀刻开口261的一端设置有多条沿第二方向延伸的缺口262a，多条所述缺口262a沿第一方向相间隔排布，所述第二方向可以与所述第一方向垂直。
参见图6，需要说明的是，利用阻挡块262在一道工序中同时形成第一沟槽241和第二沟槽251时，蚀刻液会通过缺口262a流入到第一膜层组24中，从而在位于缺口262a下方的缓冲层271中蚀刻形成一走线槽292，从而可以防止大量蚀刻液残留在阵列基板20内，同时可以将显示区21中的走线(如扫描线)从缺口262a和走线槽292中引出，从而便于显示区21中的走线与设置在弯折区22处的连接走线连接，同时也可以设置成一个缺口262a与一条走线对应，以防止多条走线之间发生短路。
在设置有多层所述阻挡块262的情况下，所有所述阻挡块262上的缺口262a在所述衬底基板23上的正投影可以重合、相交或相间隔。
如图7所示，在另一实施方式中，所述阻挡块262包括多条沿第一方向相间隔排布的阻挡条262b，相邻所述阻挡条262b之间设置有间隙。
在设置有多层所述阻挡块262的情况下，所有所述阻挡块262上的间隙在所述衬底基板23上的正投影可以重合、相交或相间隔。
如图8所示，在所述阻挡部26包括两层或三层所述阻挡块262的情况下，所述阻挡部26包括第一阻挡块以及第二阻挡块，所述第一阻挡块与所述有源层272、所述第一栅极274以及所述第二栅极276中的一者同层设置，所述第二阻挡块与所述有源层272、所述第一栅极274以及所述第二栅极276中的另一者同层设置。
其中，所述第一阻挡块262包括多条沿第一方向相间隔排布的第一阻挡条263a，相邻所述第一阻挡条263a之间设置有第一间隙263b；所述第二阻挡块262包括多条沿第一方向相间隔排布的第二阻挡条264a，相邻所述第二阻挡条264a之间设置有第二间隙264b；所述第一阻挡条263a在所述衬底基板23上的正投影覆盖所述第二间隙264b在所述衬底基板23上的正投影，所述第二阻挡条264a在所述衬底基板23上的正投影覆盖所述第一间隙263b在所述衬底基板23上的正投影，从而可以在不同膜层上形成多个相间隔的走线槽292，便于将显示区21中的走线引出，同时可以避免大量蚀刻液在第一膜层组24的同一部位进行蚀刻导致衬底基板23被蚀刻液损坏。
参见图9至图13所示，图9至图13为阻挡部26包括单层的阻挡块262时一实施方式中阵列基板20的制备流程示意图。
如图9所示，以所述阻挡块262与所述有源层272同层设置为例。在所述衬底基板23上使用无机材料依次层叠形成保护层28和缓冲层271；在缓冲层271上使用非晶硅材料形成整面覆盖的非晶层；对非晶硅层进行激光处理以形成多晶硅层；对所述非晶硅层进行图案化，以形成相间隔的有源层272和阻挡块262；形成覆盖所述有源层272、所述阻挡块262以及所述缓冲层271的第一栅极绝缘层273。
如图10所示，在第一栅极绝缘层273上形成第一金属层，并对第一金属层进行图案化，以形成第一栅极274后，对第一栅极274进行离子注入掺杂工艺；形成覆盖所述第一栅极274以及所述第一栅极绝缘层273的第二栅极绝缘层275；在所述第二栅极绝缘层275上形成第二金属层，并对第二金属层进行图案化，以形成第二栅极276；形成覆盖所述第二栅极276以及所述第二栅极绝缘层275的层间介质层277。
如图11所示，在所述层间介质层277上使用蚀刻液蚀刻出贯穿有源层272且延伸至所述缓冲层271的过孔291，同时在所述层间介质层277上蚀刻出位于弯折区22且贯穿缓冲层271的第一沟槽241以及贯穿第一栅极绝缘层273、第二栅极绝缘层275和层间介质层277的第二沟槽251，所述过孔291与所述第一沟槽241以及第二沟槽251通过同一道蚀刻工艺形成。
如图12所示，在所述层间介质层277上形成第三金属层，并对第三金属层进行图案化，以形成填充所述过孔291的源漏极278。
需要说明的是，对第三金属层进行图案化以形成源漏极278时，可以同时形成位于第一沟槽241中的转接端子293，可以利用转接端子293连接驱动芯片与显示区21中的走线，从而便于驱动芯片与显示区21中的走线的连接。
如图13所示，在所述层间介质层277上形成覆盖所述源漏极278并填充所述第一沟槽241和所述第二沟槽251的平坦层279。
需要说明的是，所述阻挡块262与所述第一栅极274同层设置时，对第一金属层进行图案化以形成第一栅极274时即可同时形成所述阻挡块262；所述阻挡块262与所述第二栅极276同层设置时，对第二金属层进行图案化以形成第二栅极276时即可同时形成所述阻挡块262。
参见图14图17所示，图14至图17为阻挡部26包括双层的阻挡块262时一实施方式中阵列基板20的制备流程示意图。
如图14所示，以一层所述阻挡块262与所述有源层272同层设置，且另一层所述阻挡块262与所述第一栅极274同层设置为例。在所述衬底基板23上使用无机材料依次层叠形成保护层28和缓冲层271后；在缓冲层271上使用非晶硅材料形成整面覆盖的非晶层；对非晶硅层进行激光处理以形成多晶硅层；对所述非晶硅层进行图案化，以形成相间隔的有源层272和第一层所述阻挡块262；形成覆盖所述有源层272、所述阻挡块262以及所述缓冲层271的第一栅极绝缘层273。
如图15所示，在第一栅极绝缘层273上形成第一金属层，并对第一金属层进行图案化，以形成第一栅极274和与所述第一栅极274相间隔的第二层所述阻挡块262，对第一栅极274进行离子注入掺杂工艺；形成覆盖所述第一栅极274以及所述第一栅极绝缘层273的第二栅极绝缘层275；在所述第二栅极绝缘层275上形成第二金属层，并对第二金属层进行图案化，以形成第二栅极276；形成覆盖所述第二栅极276以及所述第二栅极绝缘层275的层间介质层277。
如图16所示，在所述层间介质层277上使用蚀刻液蚀刻出贯穿有源层272且延伸至所述缓冲层271的过孔291，同时在所述层间介质层277上蚀刻出位于弯折区22且贯穿缓冲层271的第一沟槽241，以及，贯穿第一栅极绝缘层273、第二栅极绝缘层275和层间介质层277的第二沟槽251，所述过孔291与所述第一沟槽241以及第二沟槽251通过同一道蚀刻工艺形成。
如图17所示，在所述层间介质层277上形成第三金属层，并对第三金属层进行图案化，以形成填充所述过孔291的源漏极278；在所述层间介质层277上形成覆盖所述源漏极278并填充所述第一沟槽241和所述第二沟槽251的平坦层279。
基于上述阵列基板20，本申请还提供一种OLED显示面板，如图18所示，所述OLED显示面板包括如上述任一实施方式中所述的阵列基板20。
具体的，所述OLED显示面板还包括设置于所述阵列基板20上的阳极金属层30以及像素定义层40、设置于所述阳极金属层30上的发光材料层50、设置于所述像素定义层40上的支撑柱60、设置于所述像素定义层40、所述支撑柱60以及所述发光材料层50上的阴极层70。
其中，所述阳极金属层30以及所述像素定义层40设置于所述阵列基板20的平坦层279上。
本发明的有益效果为：利用设置于第一膜层组24上的阻挡部26，在阵列基板20的制备过程中，在第二膜层组25的预设位置处蚀刻形成第二沟槽251后，可以利用阻挡部26充当掩模板对第一膜层组24进行蚀刻，同时由于阻挡部26的阻挡作用，蚀刻液只能通过阻挡部26上的蚀刻开口261流入到第一膜层组24上，从而可以在第一膜层组24上蚀刻形成预设形状的第一沟槽241，第一沟槽241、第二沟槽251以及连接源漏极278和有源层272的过孔291可以在一道蚀刻工序中形成，从而在保证阵列基板20的阵列性能未降低的前提下，减少光罩数量和光照制程，缩短整体的工艺流程，降低成本。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板具有显示区和位于所述显示区的侧部的弯折区，所述阵列基板包括：
衬底基板；
设置于所述衬底基板上的第一膜层组；
设置于所述第一膜层组远离所述衬底基板的一侧的第二膜层组；
其中，所述弯折区处设置有贯穿所述第一膜层组的第一沟槽以及贯穿所述第二膜层组的第二沟槽；所述第一膜层组靠近所述第二膜层组的一侧上设置有阻挡部，所述阻挡部上设置有与所述第一沟槽对应的蚀刻开口，所述蚀刻开口贯穿所述阻挡部，所述蚀刻开口的底端与所述第一沟槽的顶端连接；所述第二沟槽的底端延伸至所述阻挡部的顶面，所述第二沟槽在所述衬底基板上的正投影覆盖所述蚀刻开口在所述衬底基板上的正投影。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括：
设置于所述衬底基板上的缓冲层；
设置于所述缓冲层上的有源层；
覆盖所述有源层的第一栅极绝缘层；
设置于所述第一栅极绝缘层上的第一栅极；
覆盖所述第一栅极的第二栅极绝缘层；
设置于所述第二栅极绝缘层上的第二栅极；
覆盖所述第二栅极的层间介质层；
设置于所述层间介质层上的源漏极；
覆盖所述源漏极的平坦层；
其中，所述第一膜层组包括所述缓冲层。
3.根据权利要求2所述的阵列基板，其特征在于，所述阻挡部包括与所述有源层、所述第一栅极以及所述第二栅极中的至少一者同层设置的阻挡块，所述蚀刻开口贯穿所有阻挡块；所述阻挡块沿第一方向延伸，所述第一方向与所述第一沟槽的长度方向平行。
4.根据权利要求3所述的阵列基板，其特征在于，所述阻挡块与所述有源层同层设置时，与所述有源层同层设置的阻挡块与所述有源层通过同一道工艺形成；所述阻挡块与所述第一栅极同层设置时，与所述第一栅极同层设置的阻挡块与所述第一栅极通过同一道工艺形成；所述阻挡块与所述第二栅极同层设置时，与所述第二栅极同层设置的阻挡块与所述第二栅极通过同一道工艺形成。
5.根据权利要求3所述的阵列基板，其特征在于，所述阻挡块上远离所述蚀刻开口的一端设置有多条沿第二方向延伸的缺口，多条所述缺口沿第一方向相间隔排布。
6.根据权利要求3所述的阵列基板，其特征在于，所述阻挡块包括多条沿第一方向相间隔排布的阻挡条。
7.根据权利要求3所述的阵列基板，其特征在于，所述阻挡部包括第一阻挡块以及第二阻挡块，所述第一阻挡块与所述有源层、所述第一栅极以及所述第二栅极中的一者同层设置，所述第二阻挡块与所述有源层、所述第一栅极以及所述第二栅极中的另一者同层设置；
其中，所述第一阻挡块包括多条沿第一方向相间隔排布的第一阻挡条，相邻所述第一阻挡条之间设置有第一间隙；所述第二阻挡块包括多条沿第一方向相间隔排布的第二阻挡条，相邻所述第二阻挡条之间设置有第二间隙；所述第一阻挡条在所述衬底基板上的正投影覆盖所述第二间隙在所述衬底基板上的正投影，所述第二阻挡条在所述衬底基板上的正投影覆盖所述第一间隙在所述衬底基板上的正投影。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一沟槽与所述第二沟槽通过同一道工艺形成。
9.根据权利要求2所述的阵列基板，其特征在于，所述层间介质上设置有贯穿所述层间介质层且延伸至所述有源层的过孔，所述源漏极填充所述过孔且与所述有源层电连接，所述过孔与所述第一沟槽和所述第二沟槽通过同一道工艺形成。
10.一种OLED显示面板，其特征在于，所述OLED显示面板包括如权利要求1至9中任一项所述的阵列基板，所述OLED显示面板还包括：
设置于所述阵列基板上的阳极金属层以及像素定义层；
设置于所述阳极金属层上的发光材料层；
设置于所述像素定义层上的支撑柱；
设置于所述像素定义层、所述支撑柱以及所述发光材料层上的阴极层。
CN202010530758.1A 2020-06-11 2020-06-11 阵列基板及oled显示面板 Active CN111725279B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010530758.1A CN111725279B (zh) 2020-06-11 2020-06-11 阵列基板及oled显示面板
US16/980,095 US11984459B2 (en) 2020-06-11 2020-06-22 Array substrate and OLED display panel
PCT/CN2020/097353 WO2021248553A1 (zh) 2020-06-11 2020-06-22 阵列基板及oled显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010530758.1A CN111725279B (zh) 2020-06-11 2020-06-11 阵列基板及oled显示面板

Publications (2)

Publication Number Publication Date
CN111725279A true CN111725279A (zh) 2020-09-29
CN111725279B CN111725279B (zh) 2022-10-04

Family

ID=72568002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010530758.1A Active CN111725279B (zh) 2020-06-11 2020-06-11 阵列基板及oled显示面板

Country Status (3)

Country Link
US (1) US11984459B2 (zh)
CN (1) CN111725279B (zh)
WO (1) WO2021248553A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851602A (zh) * 2021-09-30 2021-12-28 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN109065583A (zh) * 2018-08-06 2018-12-21 武汉华星光电半导体显示技术有限公司 柔性显示面板的制造方法及柔性显示面板
CN110137186A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 柔性显示基板及其制造方法
US20190348490A1 (en) * 2016-08-18 2019-11-14 Samsung Display Co., Ltd. Display apparatus having reduced defects
CN111106149A (zh) * 2019-12-04 2020-05-05 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391348B1 (ko) * 2014-12-29 2022-04-28 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102333671B1 (ko) * 2017-05-29 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2019150503A1 (ja) * 2018-01-31 2019-08-08 シャープ株式会社 表示装置
CN108962946B (zh) * 2018-06-29 2020-06-16 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN111312659A (zh) * 2020-02-25 2020-06-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190348490A1 (en) * 2016-08-18 2019-11-14 Samsung Display Co., Ltd. Display apparatus having reduced defects
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN109065583A (zh) * 2018-08-06 2018-12-21 武汉华星光电半导体显示技术有限公司 柔性显示面板的制造方法及柔性显示面板
CN110137186A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 柔性显示基板及其制造方法
CN111106149A (zh) * 2019-12-04 2020-05-05 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113851602A (zh) * 2021-09-30 2021-12-28 武汉天马微电子有限公司 一种显示面板及显示装置
CN113851602B (zh) * 2021-09-30 2023-10-27 武汉天马微电子有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN111725279B (zh) 2022-10-04
US20220246649A1 (en) 2022-08-04
US11984459B2 (en) 2024-05-14
WO2021248553A1 (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
US11488987B2 (en) Display substrate, splicing screen and manufacturing method thereof
CN112768502B (zh) 有机发光显示面板和显示装置
KR102421578B1 (ko) 플렉서블 디스플레이 장치
CN111625130B (zh) 触控显示面板及触控显示装置
CN100403576C (zh) 双面板型有机电致发光显示器件及其制造方法
US11552231B2 (en) Display device
CN107302016B (zh) 一种有机发光二极管显示面板及其制作方法
CN104659063A (zh) 显示基板及其制造方法、显示面板和掩膜板
CN113287198B (zh) 显示面板及其制作方法和对位方法
CN204257650U (zh) 显示基板、显示面板和掩膜板
CN112002702B (zh) 柔性显示面板及可卷曲显示装置
EP2960960A1 (en) Dual visual field display substrate and display device
CN111129324A (zh) Oled显示器及其制作方法
CN111081738B (zh) Oled显示面板
CN111725279B (zh) 阵列基板及oled显示面板
CN105280648A (zh) 阵列基板及其制作方法、显示面板和显示装置
CN112071206B (zh) 显示面板及显示装置
CN112289948B (zh) 有机发光二极体显示面板及其制作方法
CN109713014B (zh) 有机发光显示面板、装置和有机发光显示面板的制造方法
CN114489377B (zh) 一种触控显示面板和触控显示装置
CN114171499A (zh) 一种无缝拼接屏
CN112116872B (zh) 显示面板及其制备方法、显示装置
CN112038355B (zh) 一种阵列基板及显示装置
WO2022198448A1 (zh) 显示基板和显示面板
US20240179967A1 (en) Display substrate, manufacturing method thereof and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant