CN105280648A - 阵列基板及其制作方法、显示面板和显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及其制作方法、显示面板和显示装置，该阵列基板包括绝缘层和形成在栅极驱动电路走线区域的第二公共电极线，形成在栅极驱动电路区域和第一公共电极走线区域的导电连接部；所述第二公共电极走线与所述导电连接部相连；所述绝缘层位于所述第二公共电极走线与栅极驱动电路走线之间、导电连接部与栅极驱动电路之间以及导电连接部与第一公共电极走线之间；位于导电连接部与第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。本发明提供的阵列基板中有利于相应的显示装置的窄边化。

Description

阵列基板及其制作方法、显示面板和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。

背景技术

GOA((GateDriverOnArray，栅极驱动电路在阵列基板上)技术相比传统覆晶薄膜(ChipOnFlex/Film，COF)和直接绑定在玻璃上(ChipOnGlass，COG)的工艺，GOA技术不仅可以节省成本，而且面板可以做到两边对称美观设计，该技术的主要特点是依靠GOA单元连续触发实现其移位寄存的功能，省去了栅集成电路(GateIC)的绑定(Bonding)区域以及Fan-out布线空间，实现了窄边框的设计；同时由于可以省去Gate方向Bonding的工艺，对产能和良品率提升也比较有利。

现有技术中的GOA阵列基板的结构可以参考图1，该阵列基板可以分为四个区域：GOA信号线区域1、GOA区域2、公共电极走线(COM)区域3、显示区域4；其中在GOA信号线区域1内，在基底100上形成有GOA信号线210和绝缘层300，在GOA区域2内形成有栅极驱动电路220，该栅极驱动电路220与GOA信号线区域1内的GOA信号线相连，根据GOA信号线区域1内的GOA信号线产生驱动信号。在公共电极走线区域3内，形成有一定宽度的公共电极走线230，该公共电极走线230上方也形成有绝缘层300，该区域内的绝缘层300的上方形成有公共电极400，绝缘层300内形成有过孔，公共电极400通过绝缘层300中的过孔与公共电极走线230相连；在显示区域4内，在基底100上形成有显示控制电路240，栅极驱动电路220产生的驱动信号输入到显示控制电路中以驱动该显示控制电路实现相应的发光显示。

图1的阵列基板中，为了保证公共电极走线230的供电能力，公共电极走线230的宽度不宜过小，这样就限制了显示装置的窄边化。

发明内容

本发明的一个目的在于解决上述技术问题。

第一方面，本发明提供了一种阵列基板，包括：基底以及形成在所述基底上方的栅极驱动电路、位于所述栅极驱动电路外侧的栅极驱动电路走线、位于所述栅极驱动电路与显示区域之间的第一公共电极走线；还包括绝缘层和形成在栅极驱动电路走线区域的第二公共电极线，形成在栅极驱动电路区域和第一公共电极走线区域的导电连接部；所述第二公共电极走线与所述导电连接部相连；

所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；

位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。

进一步的，所述绝缘层形成在所述栅极驱动电路、所述栅极驱动电路走线和所述第一公共电极走线上方；

所述第二公共电极线与所述导电连接部形成在所述绝缘层上方。

进一步的，所述第二公共电极走线中形成有镂空图案，且所述镂空图案在所述基底上的投影中的至少一部分位于所述栅极驱动电路走线在所述基底上的投影之外。

进一步的，所述栅极驱动电路包括多级的移位寄存器单元，每一级移位寄存器单元包括多个晶体管；

在所述栅极驱动电路区域的导电连接部在所述基底上的投影位于所述栅极驱动电路所包含的各个晶体管在所述基底上的投影之间的空白区域。

进一步的，所述导电连接部在所述基底上的投影位于相邻两级的移位寄存器单元在所述基底上的投影之间。

进一步的，还包括：形成在所述绝缘层上的电极图形；所述第二公共电极走线形成在所述电极图形上，且与所述电极图形相接。

进一步的，所述电极图形为像素电极图形或者为公共电极图形。

第二方面，本发明还提供了一种制作阵列基板的方法，包括：

在基底上形成栅极驱动电路、位于所述栅极驱动电路外侧的栅极驱动电路走线，位于所述栅极驱动电路与显示区域之间的第一公共电极走线；形成绝缘层并在栅极驱动电路走线区域形成第二公共电极走线，在栅极驱动电路区域以及第一公共电极走线区域形成导电连接部；

其中，所述第二公共电极走线与所述导电连接部相连；

所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；

位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。

进一步的，所述形成绝缘层并在栅极驱动电路走线区域形成第二公共电极走线，在栅极驱动电路区域以及第一公共电极走线区域形成导电连接部包括：

在所述栅极驱动电路、所述栅极驱动电路走线和第一公共电极走线上方形成绝缘层；其中，在所述第一公共电极走线区域的绝缘层中形成有过孔；

在所述栅极驱动电路走线区域的绝缘层上方形成第二公共电极走线，在所述栅极驱动电路区域以及所述第一公共电极走线区域的绝缘层上方形成导电连接部，所述导电连接部与所述第二公共电极走线相连，并通过所述过孔与所述第一公共电极走线相连。

进一步的，还包括：在栅极驱动电路走线区域的绝缘层上形成电极材料层；

所述在所述栅极驱动电路走线区域的绝缘层上方形成第二公共电极走线，在所述栅极驱动电路区域以及所述第一公共电极走线区域的绝缘层上方形成导电连接部，包括：

在所述电极材料层上方形成第二公共电极走线材料层；

采用半掩膜工艺对所述第二公共电极材料层和所述电极材料层进行刻蚀，得到第二公共电极走线、导电连接部和电极图形。

第三方面，本发明还提供了一种显示面板，包括上述任一项所述的阵列基板；还包括盖板以及用于封装所述盖板与所述阵列基板的封框胶。

进一步的，所述阵列基板中，所述第二公共电极走线中形成有镂空图案，且所述镂空图案在基底上的投影中的至少一部分位于栅极驱动电路走线在基底上的投影之外；

所述封框胶形成在所述栅极驱动电路走线区域。

第四方面，本发明还提供了一种显示装置，包括上述任一项所述的显示面板。

本发明提供的阵列基板中，形成在基底上的第二公共电极走线能够保证总的公共电极走线的宽度，在保证对公共电极的供电能力的情况下，能够使得第一公共电极走线的宽度较小，且由于第二公共电极走线形成在栅极驱动电路走线所在区域内，不会额外占用边框区域的面积，有利于相应的显示装置的窄边化。

附图说明

图1为现有技术中的一种阵列基板的结构示意图；

图2和图3为本发明实施例一提供的一种阵列基板的截面示意图；

图4为本发明实施例一提供的一种阵列基板的俯视图；

图5和图6为本发明实施例一提供的一种阵列基板的截面示意图；

图7为本发明实施例一提供的一种阵列基板的俯视图；

附图标记说明：

1-GOA信号线区域、2-GOA区域，3-公共电极走线区域，4-显示区域；210-GOA信号线、220-GOA电路、221-移位寄存器单元、230-第一公共电极走线、240-显示控制电路、300-绝缘层、400-公共电极图形、510-第二公共电极走线、导电连接部-520。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

第一方面，本发明提供了一种阵列基板，基底以及形成在所述基底上方的栅极驱动电路、位于所述栅极驱动电路外侧的栅极驱动电路走线、位于所述栅极驱动电路与显示区域之间的第一公共电极走线；还包括绝缘层和形成在栅极驱动电路走线区域的第二公共电极线，形成在栅极驱动电路区域和第一公共电极走线区域的导电连接部；所述第二公共电极走线与所述导电连接部相连；

所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；

位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。

第二方面，本发明还提供了一种制作阵列基板的方法，可以用于制作第一方面所述的阵列基板，该方法包括：

在基底上形成栅极驱动电路、位于所述栅极驱动电路外侧的栅极驱动电路走线，位于所述栅极驱动电路与显示区域之间的第一公共电极走线；形成绝缘层并在栅极驱动电路走线区域形成第二公共电极走线，在栅极驱动电路区域以及第一公共电极走线区域形成导电连接部；

其中，所述第二公共电极走线与所述导电连接部相连；

所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；

位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。

本发明提供的阵列基板以及本发发明提供的阵列基板制作方法所制作的阵列基板中，形成在基底上的第二公共电极走线能够保证总的公共电极走线的宽度，在保证对公共电极的供电能力的情况下，能够使得第一公共电极走线的宽度较小，且由于第二公共电极走线形成在栅极驱动电路走线所在区域内，不会额外占用边框区域的面积，有利于相应的显示装置的窄边化。

不难理解的是，这里的导电连接部形成在栅极驱动电路区域，是指导电连接部位于栅极驱动电路的上方或者下方，二者之间通过绝缘层隔开。

在具体实施时，上述的阵列基板的具体结构可能表现为多种不同的形式，相应的制作方法也可能存在一定的差异。下面结合附图进行详细的说明。

实施例一

本发明实施例一提供的阵列基板可以参见图2、图3和图4，其中图2为在图4中所示的A处的截面示意图，图3为在图4中所示的B处的截面示意图；该阵列基板包括：基底100，按照基底100上方所形成的结构的不同，该阵列基板可以划分为四个区域1、2、3、4；具体来说，区域1为GOA信号线区域，阵列基板在该区域内的基底100上具有GOA信号线210；区域2为GOA区域，阵列基板在该区域内的基底100上具有GOA电路220，参见图4，该GOA电路220包含多个级联到一起的移位寄存器单元221，每个移位寄存器单元221均包含多个薄膜晶体管(图中未示出)；区域3为公共电极走线(COM)区域，阵列基板在该区域内的基底100上具有第一公共电极走线230；而区域4为显示区域，阵列基板在该区域内的基底200上形成有用于显示控制的显示控制电路240；区域2内的GOA电路220与区域1内的GOA信号线210相连，用于对区域4内的显示控制电路240进行扫描驱动；在GOA信号线210、GOA电路220以及第一公共电极走线230的上方还形成有绝缘层300；

参见图2、图3和图4，这里的阵列基板还包括形成在绝缘层300上方的公共电极图形400、第二公共电极走线510以及与第二公共电极走线510相连的导电连接部520；第二公共电极走线510形成在区域1内的公共电极图形400的上方，其中形成有镂空图案，该镂空图案在垂直于基底100的方向上与栅极驱动电路走线210交错，即镂空图案在基底100上的投影的至少一部分位于栅极驱动电路走线210在基底100上的投影之外。导电连接部520位于区域2内的公共电极图形400的上方以及区域3内的公共电极图形400的上方，且在区域2内，其在基底100上的投影位于相邻的两级的移位寄存器单元221之间；在区域3内的第一公共电极走线230的上方的绝缘层300具有过孔，导电连接部520和公共电极图形400通过该过孔与第一公共电极走线230相连。

本发明实施例一提供的阵列基板中，在栅极驱动电路走线210所在区域形成第二公共电极走线510，并通过导电连接部520与第一公共电极走线230相连，这样能够在保证对公共电极图形400的供电能力的情况下，缩小第一公共电极走线230的宽度，并且由于第二公共电极走线510形成在栅极驱动电路走线210所在的区域，不会额外的占用边框区域的面积，有助于缩小边框的宽度。

并且，在本发明实施例一中，由于第二公共电极走线510中形成有镂空图案，且该镂空图案在基底100上的投影与栅极驱动电路走线210在基底100上的投影交错，能够使得经栅极驱动电路走线210的光线继续穿过该镂空图案透过传播。这样在相应的显示装置中，可以在栅极驱动电路走线210区域设置封框胶，并通过上述的镂空图案实现封框胶的固化。使封框胶位于栅极驱动电路走线210所在的区域1内也有助于显示装置的窄边化。当然就为了达到本发明的基本目的而言，并不需要还在第二公共电极走线510形成上述的镂空图案，相应的技术方案也应该落入本发明的保护范围。

在本发明实施例一中，由于导电连接部520在基底100上的投影位于相邻的两级的移位寄存器单元221在基底100上的投影之间，这样能够避免垂直交叠电容的出现，从而降低对栅极驱动电路220的驱动过程的影响。当然就为了达到本发明的基本目的而言，上述的导电连接部520并不必然按照上述的方式设置。另外，就为了避免垂直交叠电容而言，只要将导电连接部520与栅极驱动电路220所包含的各个薄膜晶体管交错(也就是说，使导电连接部520在基底100上的投影位于栅极驱动电路220所包含的各个薄膜晶体管在基底100上的投影之间的空白区域)即可，相应的技术方案也应该落入本发明的保护范围。

本发明实施例中，第二公共电极走线510形成在公共电极图形400上，且与公共电极图形400相接，这样一方面相当于将第二公共电极走线510和公共电极图形400并连，降低了公共电压的传输电阻，另一方面，可以在形成公共电极图形400的过程中同层形成第二公共电极走线510，能够降低制作难度。当然在实际应用中，上述的阵列基板也可以不包括公共电极图形400，此时第二公共电极走线510可以位于像素电极图形上方，并与像素电极图形相接，这样可以在形成像素电极图形的过程中形成上述的公共电极走线510，相应的方案也能够达到降低电阻以及降低制作难度的效果，也应该落入本发明的保护范围。另外，将第二公共电极走线510制作在与触控电极图形同层形成的电极层或者其他位于阵列基板表面的电极层之上，也能解决本发明所要解决的技术问题，相应的技术方案也均应该落入本发明的保护范围。

在具体实施时，上述的第二公共电极走线510和导电连接部520可以为一整体结构，二者可以通过相同的材料在同一工艺中形成。

制作图2、图3和图4中的阵列基板的方法可以包括：

步骤S1，在基底上形成栅极驱动电路、位于栅极驱动电路走线外侧的栅极驱动电路走线，位于栅极驱动电路走线与显示区域之间的第一公共电极走线。

在具体实施时，可以在形成栅极驱动电路的同时形成栅极驱动电路和第一公共电极走线，具体来说，可以在形成栅极驱动电路中的薄膜晶体管的栅极或者源漏电极的同时形成栅极驱动电路走线和第一公共电极走线。制作上述的各个结构的具体结构可以参考现有技术，在此不再详细说明。

步骤S2，在栅极驱动电路、栅极驱动电路走线和第一公共电极走线上方形成绝缘层，该绝缘层在第一公共电极走线的位置处具有过孔。

在具体实施时，在形成栅极驱动电路的同时，本身可能需要形成一定厚度的绝缘层，比如栅绝缘层，在形成栅极驱动电路之后，一般还会在栅极驱动电路的上方形成另一绝缘层(又称钝化层)以保护栅极驱动电路。这样在栅极驱动电路位置处形成的绝缘层可能包含两部分，其中一层(栅绝缘层)夹在栅极驱动电路的各个层结构之间，另一层形成在栅极驱动电路的上方。在具体实施时，这里的绝缘层可以采用氮化硅或者二氧化硅制作，其具体工艺可以参考现有技术。

步骤S3，在绝缘层的上方形成公共电极材料层和第二公共电极走线材料层；

步骤S4，采用半掩膜工艺对第二公共电极材料层和公共电极材料层进行刻蚀，得到第二公共电极走线、导电连接部和公共电极图形。

在具体实施时，可以通过溅射的方式在绝缘层的上方形成第二公共电极走线材料层和公共电极材料层，之后通过半色调掩膜板或者具有狭缝的掩膜板(该掩膜板在半曝光区域和完全曝光区域的狭缝的密度不同)进行曝光显影得到第二公共电极走线和公共电极图形。这样就通过一次图案化工艺形成了完成了第二公共电极走线、导电连接部和公共电极图形的制作过程，不会因为增加第二公共电极走线而导致图案化工艺的增加，降低了制作难度。在具体实施时，这里的第二公共电极走线和导电连接部均可以由第二公共电极材料层刻蚀得到。

另外在具体实施时，上述的阵列基板制作方法中一般还会涉及到制作显示区域的显示控制电路的过程，具体的工艺可以参考现有技术中，本发明在此不再详细说明。

实施例二

本发明的实施例二提供的阵列基板的结构可以参考图5、图6和图7，其中图5为在图7中所示的A处的截面示意图，图6为在图7中所示的B处的截面示意图；本发明实施例二中，栅极驱动电路走线210、栅极驱动电路220以及第一公共电极走线230与第二公共电极走线510以及导电连接部520之间也设置有绝缘层300，绝缘层300在第一公共电极走线230的位置处设置有过孔，第一公共电极走线230和导电连接部520通过该过孔相连；与图2-图4中的阵列基板的结构不同的是，栅极驱动电路走线210、栅极驱动电路220以及第一公共电极走线230位于第二公共电极走线510以及导电连接部520的上方。

本发明实施例二提供的阵列基板中，第二公共电极走线510也能够在保证对公共电极图形400的供电能力的情况下，缩小第一公共电极走线230的宽度，并且同样的，由于第二公共电极走线510形成在栅极驱动电路走线210所在的区域，不会额外的占用边框区域的面积，有助于缩小边框的宽度。

实施例二的阵列基板的制作方法可以参考实施例一中所述的阵列基板的制作方法，不同的是，需要先制作第二公共电极走线510和导电连接部520，之后在第一公共电极走线230和导电连接部520之上制作绝缘层300、栅极驱动电路走线210、栅极驱动电路220以及第一公共电极走线230。

第三方面，本发明还提供了一种显示面板，该显示面板包括上述任一项所述的阵列基板，还包括盖板和用于封装所述盖板与所述阵列基板的封框胶。

在具体实施时，当上述的阵列基板中，所述第二公共电极走线中形成有镂空图案，且所述镂空图案在基底上的投影中的至少一部分位于栅极驱动电路走线在基底上的投影之外，比如实施例一所述的阵列基板时，上述的封框胶形成在所述栅极驱动电路走线区域。这样有助于进一步降低边框的宽度。

第四方面，本发明还提供了一种显示装置，包括上述所述的显示面板。

这里的显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

不难理解的是，本发明提供的显示装置可以为液晶显示装置，也可以为其他类型的显示装置。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种阵列基板，其特征在于，包括：基底以及形成在所述基底上方的栅极驱动电路、位于所述栅极驱动电路外侧的栅极驱动电路走线、位于所述栅极驱动电路与显示区域之间的第一公共电极走线；还包括绝缘层和形成在栅极驱动电路走线区域的第二公共电极线，形成在栅极驱动电路区域和第一公共电极走线区域的导电连接部；所述第二公共电极走线与所述导电连接部相连；

所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；

位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。

2.如权利要求1所述的阵列基板，其特征在于，所述绝缘层形成在所述栅极驱动电路、所述栅极驱动电路走线和所述第一公共电极走线上方；

所述第二公共电极线与所述导电连接部形成在所述绝缘层上方。

3.如权利要求1所述的阵列基板，其特征在于，所述第二公共电极走线中形成有镂空图案，且所述镂空图案在所述基底上的投影中的至少一部分位于所述栅极驱动电路走线在所述基底上的投影之外。

4.如权利要求1所述的阵列基板，其特征在于，所述栅极驱动电路包括多级的移位寄存器单元，每一级移位寄存器单元包括多个晶体管；

在所述栅极驱动电路区域的导电连接部在所述基底上的投影位于所述栅极驱动电路所包含的各个晶体管在所述基底上的投影之间的空白区域。

5.如权利要求4所述的阵列基板，其特征在于，所述导电连接部在所述基底上的投影位于相邻两级的移位寄存器单元在所述基底上的投影之间。

6.如权利要求2所述的阵列基板，其特征在于，还包括：形成在所述绝缘层上的电极图形；所述第二公共电极走线形成在所述电极图形上，且与所述电极图形相接。

7.如权利要求6所述的阵列基板，其特征在于，所述电极图形为像素电极图形或者为公共电极图形。

8.一种制作阵列基板的方法，其特征在于，包括：

在基底上形成栅极驱动电路、位于所述栅极驱动电路外侧的栅极驱动电路走线，位于所述栅极驱动电路与显示区域之间的第一公共电极走线；形成绝缘层并在栅极驱动电路走线区域形成第二公共电极走线，在栅极驱动电路区域以及第一公共电极走线区域形成导电连接部；

其中，所述第二公共电极走线与所述导电连接部相连；

所述绝缘层位于所述第二公共电极走线与所述栅极驱动电路走线之间、所述导电连接部与所述栅极驱动电路之间以及所述导电连接部与所述第一公共电极走线之间；

位于所述导电连接部与所述第一公共电极走线之间的绝缘层中形成有过孔，所述导电连接部连接通过所述过孔与所述第一公共电极走线相连。

9.如权利要求8所述的方法，其特征在于，所述形成绝缘层并在栅极驱动电路走线区域形成第二公共电极走线，在栅极驱动电路区域以及第一公共电极走线区域形成导电连接部包括：

在所述栅极驱动电路、所述栅极驱动电路走线和第一公共电极走线上方形成绝缘层；其中，在所述第一公共电极走线区域的绝缘层中形成有过孔；

在所述栅极驱动电路走线区域的绝缘层上方形成第二公共电极走线，在所述栅极驱动电路区域以及所述第一公共电极走线区域的绝缘层上方形成导电连接部，所述导电连接部与所述第二公共电极走线相连，并通过所述过孔与所述第一公共电极走线相连。

10.如权利要求9所述的方法，其特征在于，还包括：在所述栅极驱动电路走线区域的绝缘层上形成电极材料层；

所述在所述栅极驱动电路走线区域的绝缘层上方形成第二公共电极走线，在所述栅极驱动电路区域以及所述第一公共电极走线区域的绝缘层上方形成导电连接部，包括：

在所述电极材料层上方形成第二公共电极走线材料层；

采用半掩膜工艺对所述第二公共电极材料层和所述电极材料层进行刻蚀，得到第二公共电极走线、导电连接部和电极图形。

11.一种显示面板，其特征在于，包括如权利要求1-7任一项所述的阵列基板；还包括盖板以及用于封装所述盖板与所述阵列基板的封框胶。

12.如权利要求11所述的显示面板，其特征在于，所述阵列基板为如权利要求3所述的阵列基板；

所述封框胶形成在所述栅极驱动电路走线区域。

13.一种显示装置，其特征在于，包括如权利要求11或12所述的显示面板。