CN113745244A - 阵列基板、阵列基板的制备方法以及显示屏 - Google Patents

阵列基板、阵列基板的制备方法以及显示屏 Download PDF

Info

Publication number
CN113745244A
CN113745244A CN202110879278.0A CN202110879278A CN113745244A CN 113745244 A CN113745244 A CN 113745244A CN 202110879278 A CN202110879278 A CN 202110879278A CN 113745244 A CN113745244 A CN 113745244A
Authority
CN
China
Prior art keywords
array substrate
display area
effective display
common electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110879278.0A
Other languages
English (en)
Other versions
CN113745244B (zh
Inventor
卢昭阳
金秉勋
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202110879278.0A priority Critical patent/CN113745244B/zh
Publication of CN113745244A publication Critical patent/CN113745244A/zh
Application granted granted Critical
Publication of CN113745244B publication Critical patent/CN113745244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板、阵列基板的制备方法以及显示屏，阵列基板包括有效显示区以及非有效显示区，非有效显示区设置有栅极驱动电路，有效显示区设置有有效显示区阵列基板公共电极，还包括阵列基板公共电极走线，阵列基板公共电极走线设于栅极驱动电路上方，阵列基板公共电极走线和有效显示区阵列基板公共电极在有效显示区和非有效显示区交界处桥接。本发明可以在显示面板的非有效显示区形成更窄的边框。

Description

阵列基板、阵列基板的制备方法以及显示屏
技术领域
本发明涉及显示屏技术领域，特别涉及一种阵列基板、阵列基板的制备方法以及显示屏。
背景技术
阵列基板分为非有效显示区和有效显示区，现有技术中，在非有效显示区设置有彩膜基板公共电极、栅极驱动电路、非有效显示区阵列基板公共电极，有效显示区设置有有效显示区阵列基板公共电极，非有效显示区阵列基板公共电极和有效显示区阵列基板公共电极连接。这种设置在目前的面板设计中较为常见，其彩膜基板公共电极、栅极驱动电路、非有效显示区阵列基板公共电极依次设置于非有效显示区，致使非有效显示区较宽，也即导致面板的边框较宽。
发明内容
本发明的主要目的是提供一种阵列基板、阵列基板的制备方法以及显示屏，旨在解决显示面板的非有效显示区较宽的技术问题。
为实现上述目的，本发明提出的一种阵列基板，所述阵列基板包括有效显示区以及非有效显示区，所述非有效显示区设置有栅极驱动电路，所述有效显示区设置有有效显示区阵列基板公共电极，还包括阵列基板公共电极走线，阵列基板公共电极走线设于栅极驱动电路上方，阵列基板公共电极走线和有效显示区阵列基板公共电极在有效显示区和非有效显示区交界处桥接。
优选地，在有效显示区和非有效显示区交界处设有过孔，所述过孔的底部和所述有效显示区阵列基板公共电极相抵接；所述阵列基板公共电极走线延伸至过孔的底部。
优选地，所述有效显示区阵列基板公共电极设于所述有效显示区内，并横跨所述非有效显示区和所述有效显示区的交界处，所述阵列基板公共电极走线在所述非有效显示区和所述有效显示区阵列基板公共电极连接；所述阵列基板公共电极走线为铟锡氧化物导电膜。
优选地，所述阵列基板公共电极走线的厚度为600至700微米。
优选地，所述栅极驱动电路包括由下至上依次设于基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、绝缘层、色阻层、平坦层。
优选地，所述色阻层厚度为2.4至2.6微米。
优选地，在有效显示区阵列基板公共电极上设有栅极绝缘层、半导体层、第二金属层、绝缘层、色阻层、平坦层。
为了实现上述目的，本申请还提供一种阵列基板的制备方法，用于制备上述阵列基板，所述方法包括：
在阵列基板的非有效显示区形成栅极驱动电路，在阵列基板的有效显示区形成有效显示区阵列基板公共电极，在有效显示区和非有效显示区交界处预留有过孔，过孔底部抵接有效显示区阵列基板公共电极；
在所述栅极驱动电路上沉积铟锡氧化物导电膜，且铟锡氧化物导电膜延伸至过孔内。
优选地，所述在阵列基板的非有效显示区形成栅极驱动电路，在阵列基板的有效显示区形成有效显示区阵列基板公共电极，在有效显示区和非有效显示区交界处预留有过孔，过孔底部抵接有效显示区阵列基板公共电极的步骤包括：
在阵列基板上形成第一金属层；
再在第一金属层上形成栅极绝缘层；
再在栅极绝缘层上形成半导体层以及第二金属层；
再在栅极绝缘层、半导体层以及第二金属层上形成绝缘层；
再在绝缘层上形成色阻层；
再在色阻层上形成平坦层；
其中，第一金属层、栅极绝缘层、半导体层、第二金属层、绝缘层、色阻层以及平坦层在非有效显示区用于形成所述栅极驱动电路；第一金属层在有效显示区用于形成有效显示区阵列基板公共电极；
再在非有效显示区和有效显示区的交界处蚀刻过孔，其中，过孔底部抵接所述有效显示区阵列基板公共电极。
为了实现上述目的，本申请还提供一种显示屏，包括彩膜基板、阵列基板，所述彩膜基板与所述阵列基板贴合，所述彩膜基板和阵列基板之间设有液晶层，所述阵列基板采用上述阵列基板。
本发明提供的阵列基板包括有效显示区以及非有效显示区，所述非有效显示区设置有栅极驱动电路，所述有效显示区设置有有效显示区阵列基板公共电极，还包括阵列基板公共电极走线，阵列基板公共电极走线设于栅极驱动电路上方，阵列基板公共电极走线和有效显示区阵列基板公共电极在有效显示区和非有效显示区交界处桥接。本发明通过阵列基板公共电极走线设置到阵列基板上的栅极驱动电路区，因此将非有效显示区原本用来放置非有效显示区阵列基板公共电极的区域可节省出来，从而缩小了显示面板非有效显示区的空间，进而显示面板的边框可进一步变窄，以形成更窄的边框。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明阵列基板第一实施例的硬件结构截面图；
图2为本发明阵列基板的制备方法第一实施例流程示意图；
图3为本发明阵列基板的制备方法第二实施例步骤S10的细化流程示意图。
附图标记：
Figure BDA0003190405540000031
Figure BDA0003190405540000041
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提供的阵列基板包括有效显示区以及非有效显示区，所述非有效显示区设置有栅极驱动电路，所述有效显示区设置有有效显示区阵列基板公共电极，阵列基板公共电极走线设于栅极驱动电路上方，阵列基板公共电极走线和阵列基板公共电极在有效显示区和非有效显示区交界处桥接。
由于阵列基板公共电极走线设置到阵列基板上的栅极驱动电路区，因此将非有效显示区原本用来放置非有效显示区阵列基板公共电极的区域可节省出来，从而缩小了显示面板非有效显示区的空间，进而显示面板的边框可进一步变窄，以形成更窄的边框。
本发明通过对阵列基板的优化设计，和通过减小阵列基板上的薄膜晶体管器件来获取补偿空间等相比，无需牺牲显示面板的稳定性，面板显示性能更稳定。
如图1所示，图1为本发明阵列基板第一实施例的硬件结构截面图。阵列基板包括有效显示区1以及非有效显示区2，非有效显示区2设置有栅极驱动电路3、阵列基板公共电极走线5，阵列基板公共电极走线5设于栅极驱动电路3上方；有效显示区1设置有有效显示区阵列基板公共电极4；阵列基板公共电极走线5和有效显示区阵列基板公共电极4在有效显示区1和非有效显示区2交界处桥接。
在本实施例的技术方案中，由于阵列基板公共电极走线设于栅极驱动电路上方，和现有技术中单独预留出阵列基板公共电极走线的放置区域相比，本发明可以在显示面板上省出用来放置阵列基板公共电极走线的区域，因此可以实现非显示区域的更小的空间，进而缩小显示面板的边框，配合GDL电路的协同设计，可使得窄边更佳。
优选的，在有效显示区1和非有效显示区2交界处设有过孔6，过孔6的底部和有效显示区阵列基板公共电极4相抵接；阵列基板公共电极走线5延伸至过孔的底部。
由于过孔的底部直接与阵列基板公共电极抵接，而过孔是在驱动电路蚀刻得到，因此，阵列基板公共电极走线和阵列基板公共电极的桥接空间可实现最小化，从而将非有效显示区的空间尽量缩小，利于显示面板的窄边框设计。
优选的，有效显示区阵列基板公共电极4设于有效显示区1以及非有效显示区2的交界处7，有效显示区阵列基板公共电极4在交界处7横跨有效显示区1和非有效显示区2，阵列基板公共电极走线5在非有效显示区1和有效显示区阵列基板公共电极4连接，阵列基板公共电极走线5为铟锡氧化物导电膜。
通过在栅极驱动电路进行过孔，阵列基板公共电极走线延伸至过孔底部，从而形成阵列基板公共电极走线和有效显示区阵列基板公共电极线的连接；在缩小非有效显示区的空间下，通过简单的结构完成阵列基板上的电路连接，保证显示面板的显示稳定性。
优选的，阵列基板公共电极走线5的厚度为600至700微米。
由于常规显示面板的阵列基板公共电极走线的厚度维持在200微米以内，而本实施例优选厚度为600至700微米的阵列基板公共电极走线，厚度较大，可降低阵列基板公共电极走线阻抗，防止阵列基板公共电极走线温度过高。
优选的，所述栅极驱动电路包括第一金属层、栅极绝缘层7、半导体层8以及第二金属层9，第一金属层、栅极绝缘层7、半导体层8以及第二金属层9依次设于非有效显示区上方；具体的，第一金属层包括有效显示区的金属层，该区域可用于形成有效显示区阵列基板公共电极4；第一金属层还包括非有效显示区上的另外两个金属层，其中，上述两个区域的金属层可分别用于彩膜基板公共电极10以及非有效显示区阵列基板公共电极14的制备。
上述第一金属层、栅极绝缘层、半导体层以及第二金属层形成了TFT(薄膜晶体管)，从而得到非显示区的栅极驱动电路。
优选的，栅极驱动电路还包括色阻层12、绝缘层11以及平坦层13，平坦层13、色阻层12、绝缘层11依次设于阵列基板公共电极走线5的下方。
优选的，色阻层9厚度为2.4至2.6微米。
通过在栅极驱动电路加入了色阻层，可进一步将阵列基板公共电极走线与栅极驱动电路中的金属层隔开，从而降低寄生电容对栅极驱动电路稳定造成的影响，并且，也能减小TFT(薄膜晶体管)的电性影响。
参照图2，图2为本发明阵列基板的制备方法的第一实施例，所述阵列基板的制备方法包括以下步骤：
步骤S10，在阵列基板的非有效显示区形成栅极驱动电路，在阵列基板的有效显示区形成有效显示区阵列基板公共电极，在有效显示区和非有效显示区交界处预留有过孔，过孔底部抵接有效显示区阵列基板公共电极。
步骤S20，在所述栅极驱动电路上沉积铟锡氧化物导电膜(即：阵列基板公共电极走线)，且铟锡氧化物导电膜延伸至过孔内。
在本实施例的技术方案中，由于在阵列基板的制备过程中，在形成的栅极驱动电路形成了放置用于形成阵列基板公共电极走线的铟锡氧化物导电膜，因此，本发明可以在非有效显示区域上省出用来放置非有效显示区阵列基板公共电极的区域，进而实现显示面板的窄边。
参照图3，图3为本发明阵列基板的制备方法的第二实施例，基于第一实施例，所述阵列基板的制备方法包括以下步骤：
步骤S101，在阵列基板上形成第一金属层；
具体的，第一金属层包括形成在非有效显示区的第一金属层以及形成在横跨有效显示区和非有效显示区的第一金属层，横跨有效显示区和非有效显示区的第一金属层用于形成有效显示区阵列基板公共电极。
可选的，在所述基板上形成的第一金属层还包括有效显示区上的第一金属层，也即有效显示区阵列基板公共电极。
在本实施例的技术方案中，第一金属层可同时用于阵列基板上的栅极驱动电路、有效显示区阵列基板公共电极(A-com)、彩膜基板公共电极(CF-com)以及有效显示区像素电路的制备。
在本实施例的技术方案中，在所述基板上形成的第一金属层还包括非有效显示区上的另一金属层，其中，该区域可用于彩膜基板公共电极(CF-com)的制备。
步骤S102，再在第一金属层上形成栅极绝缘层。
步骤S103，再在栅极绝缘层上形成半导体层以及第二金属层。
步骤S104，再在栅极绝缘层、半导体层以及第二金属层上形成绝缘层。
步骤S105，再在绝缘层上形成色阻层。
步骤S106，再在色阻层上形成平坦层；其中，第一金属层、栅极绝缘层、半导体层、第二金属层、绝缘层、色阻层以及平坦层在非有效显示区用于形成所述栅极驱动电路；第一金属层在有效显示区用于形成有效显示区阵列基板公共电极。
步骤S107，再在非有效显示区和有效显示区的交界处蚀刻过孔，其中，过孔底部抵接所述有效显示区阵列基板公共电极。
在本实施例的技术方案中，形成过孔，可将后续生成的阵列基板公共电极走线实现与阵列基板公共电极的桥接，鉴于过孔区域位于栅极驱动电路区，因此，无需再在非有效显示区的其他区域预留放置非有效显示区阵列基板公共电极的空间，即可实现非有效显示区空间缩小的效果。
由于阵列基板公共电极走线设计在栅极驱动电路区，考虑到寄生电容对栅极驱动电路稳定性会造成影响，因此，制备栅极驱动电路时，加入了色阻层，以防止寄生电容对栅极驱动电路的稳定性造成影响。
进一步的，完成本发明阵列基板的制备方法的步骤后，还可在非有效显示区形成彩膜基板公共电极(CF-com)，其中，彩膜基板公共电极(CF-com)可通过导电球连接彩膜基板的像素电极，从而可在彩膜基板以及阵列基板之间的液晶层形成液晶电容。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
为了实现上述目的，本申请还提供一种显示屏，包括如上所述的阵列基板以及彩膜基板，彩膜基板与阵列基板贴合，彩膜基板和阵列基板之间设有液晶层，由于本发明显示屏包括的阵列基板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
本领域内的技术人员应明白，本发明的实施例可提供为方法或系统。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。本领域的技术人员也可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，在不脱离本申请构思的前提下，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种阵列基板，所述阵列基板包括有效显示区以及非有效显示区，所述非有效显示区设置有栅极驱动电路，所述有效显示区设置有有效显示区阵列基板公共电极，其特征在于，还包括阵列基板公共电极走线，阵列基板公共电极走线设于栅极驱动电路上方，阵列基板公共电极走线和有效显示区阵列基板公共电极在有效显示区和非有效显示区交界处桥接。
2.如权利要求1所述的阵列基板，其特征在于，在有效显示区和非有效显示区交界处设有过孔，所述过孔的底部和所述有效显示区阵列基板公共电极相抵接；所述阵列基板公共电极走线延伸至过孔的底部。
3.如权利要求2所述的阵列基板，其特征在于，所述有效显示区阵列基板公共电极设于所述有效显示区内，并横跨所述非有效显示区和所述有效显示区的交界处，所述阵列基板公共电极走线在所述非有效显示区和所述有效显示区阵列基板公共电极连接；所述阵列基板公共电极走线为铟锡氧化物导电膜。
4.如权利要求3所述的阵列基板，其特征在于，所述阵列基板公共电极走线的厚度为600至700微米。
5.如权利要求1所述的阵列基板，其特征在于，所述栅极驱动电路包括由下至上依次设于基板上的第一金属层、栅极绝缘层、半导体层、第二金属层、绝缘层、色阻层、平坦层。
6.如权利要求5所述的阵列基板，其特征在于，所述色阻层厚度为2.4至2.6微米。
7.如权利要求1所述的阵列基板，其特征在于，在有效显示区阵列基板公共电极上设有栅极绝缘层、半导体层、第二金属层、绝缘层、色阻层、平坦层。
8.一种阵列基板的制备方法，用于制备如权利要求1-7任一所述的阵列基板，其特征在于，所述方法包括：
在阵列基板的非有效显示区形成栅极驱动电路，在阵列基板的有效显示区形成有效显示区阵列基板公共电极，在有效显示区和非有效显示区交界处预留有过孔，过孔底部抵接有效显示区阵列基板公共电极；
在所述栅极驱动电路上沉积铟锡氧化物导电膜，且铟锡氧化物导电膜延伸至过孔内。
9.如权利要求8所述的阵列基板的制备方法，其特征在于，所述在阵列基板的非有效显示区形成栅极驱动电路，在阵列基板的有效显示区形成有效显示区阵列基板公共电极，在有效显示区和非有效显示区交界处预留有过孔，过孔底部抵接有效显示区阵列基板公共电极的步骤包括：
在阵列基板上形成第一金属层；
再在第一金属层上形成栅极绝缘层；
再在栅极绝缘层上形成半导体层以及第二金属层；
再在栅极绝缘层、半导体层以及第二金属层上形成绝缘层；
再在绝缘层上形成色阻层；
再在色阻层上形成平坦层；
其中，第一金属层、栅极绝缘层、半导体层、第二金属层、绝缘层、色阻层以及平坦层在非有效显示区用于形成所述栅极驱动电路；第一金属层在有效显示区用于形成有效显示区阵列基板公共电极；
再在非有效显示区和有效显示区的交界处蚀刻过孔，其中，过孔底部抵接所述有效显示区阵列基板公共电极。
10.一种显示屏，包括彩膜基板、阵列基板，所述彩膜基板与所述阵列基板贴合，所述彩膜基板和阵列基板之间设有液晶层，其特征在于，所述阵列基板采用权利要求1-7任一所述阵列基板。
CN202110879278.0A 2021-07-30 2021-07-30 阵列基板、阵列基板的制备方法以及显示屏 Active CN113745244B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110879278.0A CN113745244B (zh) 2021-07-30 2021-07-30 阵列基板、阵列基板的制备方法以及显示屏

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110879278.0A CN113745244B (zh) 2021-07-30 2021-07-30 阵列基板、阵列基板的制备方法以及显示屏

Publications (2)

Publication Number Publication Date
CN113745244A true CN113745244A (zh) 2021-12-03
CN113745244B CN113745244B (zh) 2022-10-21

Family

ID=78729824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110879278.0A Active CN113745244B (zh) 2021-07-30 2021-07-30 阵列基板、阵列基板的制备方法以及显示屏

Country Status (1)

Country Link
CN (1) CN113745244B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261277A1 (en) * 2010-04-23 2011-10-27 Infovision Optoelectronics (Kunshan) Co. Ltd. Thin film transistor array substrate, method of manufacturing the same, and liquid crystal display device
CN103293727A (zh) * 2012-06-29 2013-09-11 上海中航光电子有限公司 液晶显示装置的阵列基板
CN103941497A (zh) * 2013-06-28 2014-07-23 上海中航光电子有限公司 一种薄膜晶体管阵列基板、制造方法以及液晶显示面板
CN105280648A (zh) * 2015-09-16 2016-01-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
US20170060317A1 (en) * 2015-08-31 2017-03-02 Lg Display Co., Ltd. Display panel with external signal lines under gate drive circuit
CN109991789A (zh) * 2019-04-09 2019-07-09 深圳市华星光电技术有限公司 显示面板及显示面板制备方法
CN209674135U (zh) * 2019-04-23 2019-11-22 南京奥谱依电子科技有限公司 一种具有高光能利用率的电控液晶聚光微镜

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261277A1 (en) * 2010-04-23 2011-10-27 Infovision Optoelectronics (Kunshan) Co. Ltd. Thin film transistor array substrate, method of manufacturing the same, and liquid crystal display device
CN103293727A (zh) * 2012-06-29 2013-09-11 上海中航光电子有限公司 液晶显示装置的阵列基板
CN103941497A (zh) * 2013-06-28 2014-07-23 上海中航光电子有限公司 一种薄膜晶体管阵列基板、制造方法以及液晶显示面板
US20170060317A1 (en) * 2015-08-31 2017-03-02 Lg Display Co., Ltd. Display panel with external signal lines under gate drive circuit
CN105280648A (zh) * 2015-09-16 2016-01-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示装置
CN109991789A (zh) * 2019-04-09 2019-07-09 深圳市华星光电技术有限公司 显示面板及显示面板制备方法
CN209674135U (zh) * 2019-04-23 2019-11-22 南京奥谱依电子科技有限公司 一种具有高光能利用率的电控液晶聚光微镜

Also Published As

Publication number Publication date
CN113745244B (zh) 2022-10-21

Similar Documents

Publication Publication Date Title
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
CN102096251B (zh) 有源矩阵基板及具备该有源矩阵基板的液晶显示装置
CN103946740B (zh) 液晶显示装置
US20160035747A1 (en) Array substrate and fabrication method thereof
CN107490913B (zh) 阵列基板、显示面板及显示装置
CN104900655A (zh) 阵列基板及其制备方法、显示装置
JP2009145908A (ja) 薄膜トランジスタ基板及びその製造方法と液晶表示装置
CN110442259B (zh) 触控基板及显示面板
CN109148549B (zh) 显示面板和显示装置
CN110649046A (zh) 像素结构及制作方法、阵列基板、显示面板
CN111897167B (zh) 阵列基板、显示面板及显示装置
CN112786670B (zh) 一种阵列基板、显示面板及阵列基板的制作方法
CN107134463B (zh) 阵列基板及其制备方法、显示面板
CN111900176A (zh) 一种阵列基板及其制备方法以及显示面板
WO2021248605A1 (zh) 阵列基板及显示面板
CN111665987A (zh) 显示基板及其制备方法、显示装置
CN114883344A (zh) 显示面板及显示装置
CN108535925B (zh) 显示面板和显示装置
CN100504561C (zh) 像素结构、其制作方法及多域垂直配向型液晶显示装置
CN113745244B (zh) 阵列基板、阵列基板的制备方法以及显示屏
US10175546B2 (en) Array substrate and manufacturing method thereof, and display device
CN105870136A (zh) 一种阵列基板及其制作方法、显示装置
JPH07113728B2 (ja) アクティブマトリクス基板
CN212433551U (zh) 一种显示基板及显示装置
CN109493739B (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant