CN110649046A - 像素结构及制作方法、阵列基板、显示面板 - Google Patents

像素结构及制作方法、阵列基板、显示面板 Download PDF

Info

Publication number
CN110649046A
CN110649046A CN201911061799.4A CN201911061799A CN110649046A CN 110649046 A CN110649046 A CN 110649046A CN 201911061799 A CN201911061799 A CN 201911061799A CN 110649046 A CN110649046 A CN 110649046A
Authority
CN
China
Prior art keywords
layer
substrate
gate
forming
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911061799.4A
Other languages
English (en)
Other versions
CN110649046B (zh
Inventor
王国英
宋振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911061799.4A priority Critical patent/CN110649046B/zh
Publication of CN110649046A publication Critical patent/CN110649046A/zh
Application granted granted Critical
Publication of CN110649046B publication Critical patent/CN110649046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明涉及显示技术领域，提出一种像素结构及制作方法、阵列基板、显示面板，该像素结构包括存储电容，存储电容包括第一电容结构，像素结构还包括：基板、遮光金属层、缓冲层、第一栅极绝缘层、第一栅极层。遮光金属层设置于基板上；缓冲层设置于基板上，且覆盖遮光金属层；第一栅极绝缘层设置于缓冲层背离基板的一侧；第一栅极层设置于第一栅极绝缘层背离基板的一侧，以与遮光金属层形成第一电容结构。该像素结构形成的第一电容结构电容值较大，且制作流程简单。

Description

像素结构及制作方法、阵列基板、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种像素结构及制作方法、阵列基板、显示面板。
背景技术
显示器分辨率升级一直都是显示行业发展的大趋势。随着显示屏尺寸变大，分辨率变高，相应的，显示面板中电源走线的压降也会变大，为了减小电源走线的压降，相关技术会采用较厚的金属走线作为电源走线。
相关技术中，电源走线设置于有源层和源/漏层之间的介电层内，随着电源走线的厚度增加，该介电层的厚度也需要相应增加。
然而，相关技术中，像素结构中的存储电容通常由部分有源层与部分源/漏层组成，随着有源层和源/漏层之间介电层厚度的增加，像素结构中的存储电容的电容值会相应减小，从而导致不能满足显示面板的需求。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种像素结构及制作方法、阵列基板、显示面板。该像素结构能够解决相关技术中存储电容电容值过小的技术问题。
本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明的一个方面，提供一种像素结构，该像素结构包括存储电容，所述存储电容包括第一电容结构，所述像素结构还包括：基板、遮光金属层、缓冲层、第一栅极绝缘层、第一栅极层。遮光金属层设置于所述基板上；缓冲层设置于所述基板上，且覆盖所述遮光金属层；所述第一栅极绝缘层设置于所述缓冲层背离所述基板的一侧；所述第一栅极层设置于所述第一栅极绝缘层背离所述基板的一侧，以与所述遮光金属层形成所述第一电容结构。
本发明的一种示例性实施例中，所述像素结构还包括驱动晶体管，所述像素结构还包括：半导体层、第二栅极绝缘层、第二栅极层。半导体层设置于所述缓冲层背离所述遮光金属层的一侧，用于形成所述驱动晶体管的有源层；第二栅极绝缘层与所述第一栅极绝缘层同层设置，且所述第二栅极绝缘层设置于所述半导体层背离所述基板的一侧；第二栅极层与所述第一栅极层同层设置，且所述第二栅极层设置于所述第二栅极绝缘层背离所述基板的一侧，用于形成所述驱动晶体管的栅极。
本发明的一种示例性实施例中，所述电容还包括与所述第一电容结构并联的第二电容结构，所述像素结构还包括：介电层、源/漏层、钝化层、平坦层、第一电极层。介电层设置于所述缓冲层上，且覆盖所述第一栅极层、第二栅极层，其中，所述缓冲层、介电层上设置有第一过孔，所述第一过孔的正投影覆盖至少部分所述遮光金属层，所述介电层上设置有第二过孔、第三过孔，所述第二过孔的正投影覆盖至少部分所述半导体层，所述第三过孔的正投影覆盖至少部分所述第一栅极层；源/漏层设置于所述介电层上，包括第二源/漏层以及用于形成所述驱动晶体管第一极的第一源/漏层，所述第一源/漏层覆盖所述第一过孔、第二过孔以连接所述遮光金属层和所述半导体层，所述第二源/漏层覆盖所述第三过孔以连接所述第一栅极层；钝化层设置于所述介电层上，且覆盖所述源/漏层；平坦层设置于所述钝化层背离所述基板的一侧，其中所述平坦层、钝化层上设置于第四过孔，所述第四过孔的正投影覆盖至少部分所述第一源/漏层；第一电极层设置于所述平坦层背离所述基板的一侧，所述第一电极层覆盖所述第四过孔以连接所述第一源/漏层，且部分所述第一电极层与所述第二源/漏层形成所述第二电容结构。
本发明的一种示例性实施例中，所述像素结构还包括：彩膜层、像素限定层、发光层、第二电极层。彩膜层设置于所述钝化层背离所述基板的一侧；像素限定层设置与所述第一电极层背离所述基板的一侧，包括用于形成发光层的开口，其中所述开口的正投影位于所述彩膜层上；发光层设置于所述开口内；第二电极层设置于所述像素限定层背离所述基板的一侧。
根据本发明的一个方面，提供一种像素结构制作方法，所述像素结构包括存储电容，所述存储电容包括第一电容结构，所述制作方法包括：
提供一基板；
在所述基板上形成遮光金属层；
在所述基板上形成缓冲层，且所述缓冲层覆盖所述遮光金属层；
形成第一栅极绝缘层，所述第一栅极绝缘部设置于所述缓冲层背离所述基板的一侧；
形成第一栅极层，所述第一栅极部设置于所述第一栅极绝缘部背离所述基板的一侧，以与所述遮光金属层形成所述第一电容结构。
本发明的一种示例性实施例中，所述像素结构还包括驱动晶体管，在形成第一栅极绝缘层之前还包括：
在所述缓冲层背离所述基板的一侧形成半导体层；
所述制作方法还包括：
在所述半导体层背离所述基板的一侧形成于所述第一栅极绝缘层同层设置的第二栅极绝缘层；
在所述第二栅极绝缘部背离所述基板的一侧形成于所述第一栅极层同层设置的第二栅极层，所述第二栅极层用于形成所述驱动晶体管的栅极。
本发明的一种示例性实施例中，所述存储电容还包括与所述第一电容结构并联的第二电容结构，所述制作方法还包括：
在所述缓冲层上形成介电层，以覆盖所述第一栅极层、第二栅极层；
在所述缓冲层、介电层上设置有第一过孔，所述第一过孔的正投影覆盖至少部分所述遮光金属层，同时，在所述介电层上设置有第二过孔、第三过孔，所述第二过孔的正投影覆盖至少部分所述半导体层，所述第三过孔的正投影覆盖至少部分所述第一栅极层；
在所述介电层上形成源/漏层，所述源/漏层包括第二源/漏层以及用于形成所述驱动晶体管第一极的第一源/漏层，所述第一源/漏层覆盖所述第一过孔、第二过孔以连接所述遮光金属层和所述半导体层，所述第二源/漏层覆盖所述第三过孔以连接所述第一栅极层；
在所述介电层上形成钝化层，所述钝化层覆盖所述源/漏层；
在所述钝化层背离所述基板的一侧形成平坦层，同时，在所述平坦层、钝化层上设置于第四过孔，所述第四过孔的正投影覆盖至少部分所述第一源/漏层；
在所述平坦层背离所述基板的一侧形成第一电极层，所述第一电极层覆盖所述第四过孔以连接所述第一源/漏层，且部分所述第一电极层与所述第二源/漏层形成所述第二电容结构。
本发明的一种示例性实施例中，还包括：
在所述钝化层背离所述基板的一侧形成彩膜层；
在所述第一电极层背离所述基板的一侧形成像素限定层，同时，在所述像素限定层包括用于形成发光层的开口，其中所述开口的正投影位于所述彩膜层上；
在所述开口内形成发光层；
在所述像素限定层背离所述基板的一侧形成第二电极层。
根据本发明的一个方面，提供一种阵列基板，该阵列基板包括上述的像素结构。
根据本发明的一个方面，提供一种显示面板，该显示面板包括上述的阵列基板。
本公开提出一种像素结构及制作方法、阵列基板、显示面板，该像素结构包括存储电容，存储电容包括第一电容结构，像素结构还包括：基板、遮光金属层、缓冲层、第一栅极绝缘层、第一栅极层。遮光金属层设置于基板上；缓冲层设置于基板上，且覆盖遮光金属层；第一栅极绝缘层设置于缓冲层背离基板的一侧；第一栅极层设置于第一栅极绝缘层背离基板的一侧，以与遮光金属层形成第一电容结构。一方面，该像素结构形成的第一电容结构不受有源层和源/漏层之间介电层厚度的影响，从而可以形成较大的电容值；另一方面，该像素结构中第一栅极绝缘层可以与像素结构中晶体管的栅极绝缘层同层设置，该第一栅极可以与像素结构中晶体管的栅极层同层设置，因而不需要增加多余的构图工艺；再一方面，该像素结构形成第一电容结构时，不需要对有源层进行导体化处理，简化了制作流程，提高了器件的稳定性。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术一种像素结构中像素驱动电路的结构示意图；
图2为相关技术中一种像素结构的结构示意图；
图3为本公开该像素结构一种示例性实施例的结构示意图；
图4为存储电容的等效结构示意图；
图5为本公开像素结构制作方法一种示例性实施例的流程图；
图6-11为本公开像素结构制作方法一种示例性实施例的流程结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为相关技术一种像素结构中像素驱动电路的结构示意图。所述像素驱动电路包括第一晶体管T1、第二晶体管T2以及电容C，其中，第一晶体管的第一端连接源极驱动信号端Data，控制端连接栅极驱动信号端Gate，第二端连接第二晶体管T2的控制端；第二晶体管T2的第一端连接第一电源信号端VDD，第二端连接发光二极管LED，电容连接于第一晶体管第二端与第二晶体管第二端之间。
如图2所示，为相关技术中一种像素结构的结构示意图。该像素结构包括基板01、遮光金属层02、缓冲层03、导电层04、栅极绝缘层07、栅极08、介电层05、源/漏层，其中，源/漏层包括第一源/漏层061、第二源/漏层062、第三源/漏层063；导电层04包括导体层041和半导体层042，其中导体层041通过对导电层中半导体导体化形成。第二源/漏层062、第三源/漏层063、半导体层042、栅极08、栅极绝缘层07形成第一晶体管T1。导体层041形成存储电容C的一电极，第一源/漏层061形成第二晶体管T2的源/漏极，同时形成存储电容C的另一电极。然而，相关技术中，由于设置于介电层05中电源走线厚度增加，导致介电层05的厚度也随之相应增加，从而使得源/漏极061与导体层041形成电容的电容值减小，最终该存储电容不能满足显示面板的需求。
基于此，本示例性实施例首先提供一种像素结构，如图3所示，为本公开该像素结构一种示例性实施例的结构示意图，该像素结构包括存储电容，所述存储电容包括第一电容结构，所述像素结构还包括：基板1、遮光金属层2、缓冲层3、第一栅极绝缘层41、第一栅极层51。遮光金属层2设置于所述基板1上；缓冲层3设置于所述基板1上，且覆盖所述遮光金属层2；所述第一栅极绝缘层41设置于所述缓冲层3背离所述基板1的一侧；所述第一栅极层51设置于所述第一栅极绝缘层41背离所述基板1的一侧，所述第一栅极层51在遮光金属层2上的正投影至少部分位于所述遮光金属层2上，以与所述遮光金属层2形成所述第一电容结构。其中，遮光金属层还可以位于像素结构中晶体管的正下方，用于遮挡光线以避免晶体管的有源层受光线照射。遮光金属层的材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等常用金属，也可为AlNd、MoNb等合金。缓冲层的材料可为氧化硅、氮化硅、氮氧化硅等绝缘材料。
本公开提出一种像素结构，一方面，该像素结构形成的第一电容结构不受有源层和源/漏层之间介电层厚度的影响，从而可以形成较大的电容值；另一方面，该像素结构中第一栅极绝缘层41可以与像素结构中晶体管的栅极绝缘层同层设置，该第一栅极51可以与像素结构中晶体管的栅极层同层设置，因而不需要增加多余的构图工艺；再一方面，该像素结构形成第一电容结构时，不需要对导电层进行导体化处理，简化了制作流程，提高了器件的稳定性。
本示例性实施例中，该像素结构的像素驱动电路可以为如图1所示的像素驱动电路。如图3所述，所述像素结构还包括驱动晶体管，该驱动晶体管对应图1中的第二晶体管，存储电容对应图1中的电容C。所述像素结构还可以包括：半导体层6、第二栅极绝缘层42、第二栅极层52。半导体层设置于所述缓冲层背离所述遮光金属层的一侧，用于形成所述驱动晶体管的有源层；第二栅极绝缘层42与所述第一栅极绝缘层41同层设置，且所述第二栅极绝缘层42设置于所述半导体层6背离所述基板1的一侧；第二栅极层52与所述第一栅极层51同层设置，且所述第二栅极层52设置于所述第二栅极绝缘层42背离所述基板1的一侧，用于形成所述驱动晶体管的栅极。其中，同层设置具体可以指通过一次构图工艺形成，半导体层6的材料可为金属氧化物材料，如IGZO材料。
本示例性实施例中，如图3所示，所述电容还包括与所述第一电容结构并联的第二电容结构，所述像素结构还包括：介电层7、源/漏层、钝化层9、平坦层10、第一电极层11。介电层7设置于所述缓冲层3上，且覆盖所述第一栅极层51、第二栅极层52，其中，所述缓冲层3、介电层7上设置有第一过孔，所述第一过孔的正投影覆盖至少部分所述遮光金属层2，所述介电层7上设置有第二过孔、第三过孔，所述第二过孔的正投影覆盖至少部分所述半导体层6，所述第三过孔的正投影覆盖至少部分所述第一栅极层51；源/漏层设置于所述介电层7上，包括第二源/漏层82以及用于形成所述驱动晶体管第一极的第一源/漏层81，所述第一源/漏层81覆盖所述第一过孔、第二过孔以连接所述遮光金属层2和所述半导体层6，所述第二源/漏层82覆盖所述第三过孔以连接所述第一栅极层51；钝化层9设置于所述介电层7上，且覆盖所述源/漏层；平坦层10设置于所述钝化层9背离所述基板1的一侧，其中所述平坦层10、钝化层9上设置于第四过孔，所述第四过孔的正投影覆盖至少部分所述第一源/漏层81；第一电极层11设置于所述平坦层10背离所述基板1的一侧，所述第一电极层11覆盖所述第四过孔以连接所述第一源/漏层81，第二源/漏层82在第一电极层11的正投影至少部分位于第一电极层11上，以使部分所述第一电极层11与所述第二源/漏层82形成所述第二电容结构。所示介电层7上还可以设置有第五过孔，第五过孔的正投影覆盖至少部分半导体层，且第五过孔与第二过孔分别位于第二栅极层的两侧，源/漏层还可以包括形成驱动晶体管第二级的第三源/漏层，第三源/漏层覆盖所述第五过孔以连接半导体层。
如图4所述，为存储电容的等效结构示意图。存储电容C包括并联的第一电容结构C1和第二电容结构C2，其中，第一电容结构由部分遮光金属层2和第一栅极层51组成，第二电容结构由第二源/漏层和部分第一电极层组成。即可以理解为，部分遮光金属层2和部分第一电极11形成电容C的第一电极，第二源/漏层82和第一栅极51形成该电容C的第二电极，驱动晶体管的第一极连接存储电容的第一电极。该像素结构还可以包括开关晶体管(图中未画出)，该开关晶体管可以对应图1中的第一晶体管T1，图3中第二源/漏层82可以连接该开关晶体管的第一极，从而使得该开关晶体管的第一极与存储电容的第二电极连接。该存储电容由于层叠设置的第一电容结构和第二电容结构组成，在相同占用面积的前提下可以增加存储电容的电容值，从而可以使得该像素结构在满足存储电容电容值时，可以减小存储电容的设置面板，进而增加像素单元的开口率。其中，第一栅极绝缘层、第二栅极绝缘层的材料可为氧化硅、氮化硅、氮氧化硅等绝缘材料，第一栅极层、第二栅极层的材料可以为Mo、Al、Ti、Au、Cu、Hf、Ta等常用金属，也可为Cu工艺制程，如MoNd、Cu、MoNd等。
应该理解的是，该像素结构的像素驱动电路还可以为其他的结构，例如，3T1C、7T1C等结构，相应的，该像素结构也可以为与像素驱动电路结构相对的结构。
本示例性实施例中，如图3所示，所述像素结构还可以包括：彩膜层12、像素限定层13、发光层14、第二电极层15。彩膜层12设置于所述钝化层9背离所述基板1的一侧；像素限定层13设置与所述第一电极层11背离所述基板1的一侧，包括用于形成发光层的开口，其中所述开口的正投影位于所述彩膜层12上；发光层14设置于所述开口内；第二电极层15设置于所述像素限定层背离所述基板的一侧。其中，该像素结构可以为顶发射结构也可以为底发射结构。当该像素结构为顶发射结构时，第一电极层可以为反射金属层，该反射金属层材料可为Al或其合金等金属材料，相应的，第二电极层可以为透明导电层，例如ITO等。当该像素结构为底发射结构时，第二电极层可以为反射金属层，该反射金属层材料可为Al或其合金等金属材料，相应的，第一电极层可以为透明导电层，例如ITO等。
本示例性实施例还提供一种像素结构制作方法，所述像素结构包括存储电容，所述存储电容包括第一电容结构，如图5所示，为本公开像素结构制作方法一种示例性实施例的流程图。所述制作方法包括：
步骤S1：提供一基板；
步骤S2：在所述基板上形成遮光金属层；
步骤S3：在所述基板上形成缓冲层，且所述缓冲层覆盖所述遮光金属层；
步骤S4：形成第一栅极绝缘层，所述第一栅极绝缘部设置于所述缓冲层背离所述基板的一侧；
步骤S5：形成第一栅极层，所述第一栅极部设置于所述第一栅极绝缘部背离所述基板的一侧，以与所述遮光金属层形成所述第一电容结构。
如图6-11所示，为本公开像素结构制作方法一种示例性实施例的流程结构示意图。以下对上述步骤进行详细说明：
如图6所示，提供一基板1；在所述基板1上形成遮光金属层2；在所述基板上形成缓冲层3，且所述缓冲层覆盖所述遮光金属层。
如图7所示，所述像素结构还包括驱动晶体管，在步骤S2之前还可以包括：在所述缓冲层3背离所述基板1的一侧形成半导体层6，半导体层6用于形成驱动晶体管的有源层，其中，半导体层6的正投影可以位于遮光金属层上。
如图8所示，所述制作方法还可以包括：同层形成第一栅极绝缘层41、第二栅极绝缘层42，即通过一次构图工艺形成第一栅极绝缘层41、第二栅极绝缘层42。其中，所述第一栅极绝缘部41设置于所述缓冲层背离所述基板的一侧，所述第二栅极绝缘部42设置于所述半导体层6背离所述基板1的一侧。同层形成第一栅极层51和第二栅极层52，其中，所述第一栅极部设置于所述第一栅极绝缘部背离所述基板的一侧，所述第二栅极部设置于所述第二栅极绝缘部背离所述基板的一侧。其中，第一栅极层51和部分遮光金属层形成第一电容结构。
如图9所示，所述存储电容还包括与所述第一电容结构并联的第二电容结构，所述制作方法还包括：在所述缓冲层3上形成介电层7，以覆盖所述第一栅极层51、第二栅极层52。在所述缓冲层3、介电层7上设置有第一过孔71，所述第一过孔71的正投影覆盖至少部分所述遮光金属层，同时，在所述介电层上设置有第二过孔72、第三过孔73，所述第二过孔72的正投影覆盖至少部分所述半导体层，所述第三过孔73的正投影覆盖至少部分所述第一栅极层51。其中，在所述介电层7上还可以设置有第五过孔75，第五过孔75和第二过孔72位于第二栅极层52的两侧。
如图10所示，在所述介电层7上形成源/漏层，所述源/漏层包括第二源/漏层82以及用于形成所述驱动晶体管第一极的第一源/漏层81，所述第一源/漏层81覆盖所述第一过孔71、第二过孔72以连接所述遮光金属层2和所述半导体层6，所述第二源/漏层82覆盖所述第三过孔73以连接所述第一栅极层51；源/漏层还可以包括用于形成驱动晶体管第二极的第三源/漏层83，第三源/漏层83覆盖第五过孔75以连接半导体层6。
如图11所示，该方法还可以包括：在所述介电层7上形成钝化层9，所述钝化层9覆盖所述源/漏层；在所述钝化层9背离所述基板1的一侧形成平坦层10，同时，在所述平坦层10、钝化层9上设置于第四过孔，所述第四过孔的正投影覆盖至少部分所述第一源/漏层81；在所述平坦层10背离所述基板1的一侧形成第一电极层11，所述第一电极层11覆盖所述第四过孔以连接所述第一源/漏层81，且部分所述第一电极层11与所述第二源/漏层82形成所述第二电容结构。
如图11所示，该方法还可以包括：在所述钝化层9背离所述基板1的一侧形成彩膜层12；在所述第一电极层11背离所述基板1的一侧形成像素限定层13，同时，在所述像素限定层13包括用于形成发光层的开口，其中所述开口的正投影位于所述彩膜层上；在所述开口内形成发光层14；在所述像素限定层背离所述基板的一侧形成第二电极层15。
本示例性实施例还提供一种阵列基板，该阵列基板包括上述的像素结构。该阵列基板与上述的像素结构具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。
本示例性实施例还提供一种显示面板，该显示面板包括上述的阵列基板。显示面板可以用于电视、手机、平板电脑等显示装置。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种像素结构，包括存储电容，其特征在于，所述存储电容包括第一电容结构，所述像素结构包括：
基板；
遮光金属层，设置于所述基板上；
缓冲层，设置于所述基板上，且覆盖所述遮光金属层；
第一栅极绝缘层，所述第一栅极绝缘层设置于所述缓冲层背离所述基板的一侧；
第一栅极层，所述第一栅极层设置于所述第一栅极绝缘层背离所述基板的一侧，以与所述遮光金属层形成所述第一电容结构。
2.根据权利要求1所述的像素结构，其特征在于，所述像素结构还包括驱动晶体管，所述像素结构还包括：
半导体层，设置于所述缓冲层背离所述遮光金属层的一侧，用于形成所述驱动晶体管的有源层；
第二栅极绝缘层，与所述第一栅极绝缘层同层设置，且所述第二栅极绝缘层设置于所述半导体层背离所述基板的一侧；
第二栅极层，与所述第一栅极层同层设置，且所述第二栅极层设置于所述第二栅极绝缘层背离所述基板的一侧，用于形成所述驱动晶体管的栅极。
3.根据权利要求2所述的像素结构，其特征在于，所述存储电容还包括与所述第一电容结构并联的第二电容结构，所述像素结构还包括：
介电层，设置于所述缓冲层上，且覆盖所述第一栅极层、第二栅极层，其中，所述缓冲层、介电层上设置有第一过孔，所述第一过孔的正投影覆盖至少部分所述遮光金属层，所述介电层上设置有第二过孔、第三过孔，所述第二过孔的正投影覆盖至少部分所述半导体层，所述第三过孔的正投影覆盖至少部分所述第一栅极层；
源/漏层，设置于所述介电层上，包括第二源/漏层以及用于形成所述驱动晶体管第一极的第一源/漏层，所述第一源/漏层覆盖所述第一过孔、第二过孔以连接所述遮光金属层和所述半导体层，所述第二源/漏层覆盖所述第三过孔以连接所述第一栅极层；
钝化层，设置于所述介电层上，且覆盖所述源/漏层；
平坦层，设置于所述钝化层背离所述基板的一侧，其中所述平坦层、钝化层上设置于第四过孔，所述第四过孔的正投影覆盖至少部分所述第一源/漏层；
第一电极层，设置于所述平坦层背离所述基板的一侧，所述第一电极层覆盖所述第四过孔以连接所述第一源/漏层，且部分所述第一电极层与所述第二源/漏层形成所述第二电容结构。
4.根据权利要求3所述的像素结构，其特征在于，所述像素结构还包括：
彩膜层，设置于所述钝化层背离所述基板的一侧；
像素限定层，设置与所述第一电极层背离所述基板的一侧，包括用于形成发光层的开口，其中所述开口的正投影位于所述彩膜层上；
发光层，设置于所述开口内；
第二电极层，设置于所述像素限定层背离所述基板的一侧。
5.一种像素结构制作方法，其特征在于，所述像素结构包括存储电容，所述存储电容包括第一电容结构，所述制作方法包括：
提供一基板；
在所述基板上形成遮光金属层；
在所述基板上形成缓冲层，且所述缓冲层覆盖所述遮光金属层；
形成第一栅极绝缘层，所述第一栅极绝缘部设置于所述缓冲层背离所述基板的一侧；
形成第一栅极层，所述第一栅极部设置于所述第一栅极绝缘部背离所述基板的一侧，以与所述遮光金属层形成所述第一电容结构。
6.根据权利要求5所述的像素结构制作方法，其特征在于，所述像素结构还包括驱动晶体管，在形成第一栅极绝缘层之前还包括：
在所述缓冲层背离所述基板的一侧形成半导体层；
所述制作方法还包括：
在所述半导体层背离所述基板的一侧形成于所述第一栅极绝缘层同层设置的第二栅极绝缘层；
在所述第二栅极绝缘部背离所述基板的一侧形成于所述第一栅极层同层设置的第二栅极层，所述第二栅极层用于形成所述驱动晶体管的栅极。
7.根据权利要求6所述的像素结构制作方法，其特征在于，所述存储电容还包括与所述第一电容结构并联的第二电容结构，所述制作方法还包括：
在所述缓冲层上形成介电层，以覆盖所述第一栅极层、第二栅极层；
在所述缓冲层、介电层上设置有第一过孔，所述第一过孔的正投影覆盖至少部分所述遮光金属层，同时，在所述介电层上设置有第二过孔、第三过孔，所述第二过孔的正投影覆盖至少部分所述半导体层，所述第三过孔的正投影覆盖至少部分所述第一栅极层；
在所述介电层上形成源/漏层，所述源/漏层包括第二源/漏层以及用于形成所述驱动晶体管第一极的第一源/漏层，所述第一源/漏层覆盖所述第一过孔、第二过孔以连接所述遮光金属层和所述半导体层，所述第二源/漏层覆盖所述第三过孔以连接所述第一栅极层；
在所述介电层上形成钝化层，所述钝化层覆盖所述源/漏层；
在所述钝化层背离所述基板的一侧形成平坦层，同时，在所述平坦层、钝化层上设置于第四过孔，所述第四过孔的正投影覆盖至少部分所述第一源/漏层；
在所述平坦层背离所述基板的一侧形成第一电极层，所述第一电极层覆盖所述第四过孔以连接所述第一源/漏层，且部分所述第一电极层与所述第二源/漏层形成所述第二电容结构。
8.根据权利要求7所述的像素结构制作方法，其特征在于，还包括：
在所述钝化层背离所述基板的一侧形成彩膜层；
在所述第一电极层背离所述基板的一侧形成像素限定层，同时，在所述像素限定层包括用于形成发光层的开口，其中所述开口的正投影位于所述彩膜层上；
在所述开口内形成发光层；
在所述像素限定层背离所述基板的一侧形成第二电极层。
9.一种阵列基板，其特征在于，包括权利要求1-4任一项所述的像素结构。
10.一种显示面板，其特征在于，包括权利要求9所述的阵列基板。
CN201911061799.4A 2019-11-01 2019-11-01 像素结构及制作方法、阵列基板、显示面板 Active CN110649046B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911061799.4A CN110649046B (zh) 2019-11-01 2019-11-01 像素结构及制作方法、阵列基板、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911061799.4A CN110649046B (zh) 2019-11-01 2019-11-01 像素结构及制作方法、阵列基板、显示面板

Publications (2)

Publication Number Publication Date
CN110649046A true CN110649046A (zh) 2020-01-03
CN110649046B CN110649046B (zh) 2022-11-25

Family

ID=69014212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911061799.4A Active CN110649046B (zh) 2019-11-01 2019-11-01 像素结构及制作方法、阵列基板、显示面板

Country Status (1)

Country Link
CN (1) CN110649046B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223907A (zh) * 2020-01-16 2020-06-02 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN111739896A (zh) * 2020-07-01 2020-10-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN112909055A (zh) * 2021-01-26 2021-06-04 京东方科技集团股份有限公司 显示面板、显示装置和制造方法
WO2022087852A1 (zh) * 2020-10-27 2022-05-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2023000422A1 (zh) * 2021-07-22 2023-01-26 武汉华星光电技术有限公司 阵列基板及显示面板
US11796847B2 (en) 2021-07-22 2023-10-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate comprising a first metal layer electrically connected to a first doped area through a bridge layer and display panel
WO2024086976A1 (zh) * 2022-10-24 2024-05-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388405A (zh) * 2001-05-29 2003-01-01 Lg.菲利浦Lcd株式会社 用喷墨系统形成液晶层的方法
CN102867839A (zh) * 2011-07-07 2013-01-09 乐金显示有限公司 有机电致发光显示装置的阵列基板及其制造方法
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN107785399A (zh) * 2017-10-26 2018-03-09 武汉天马微电子有限公司 一种显示面板及显示装置
KR20180120342A (ko) * 2017-04-27 2018-11-06 엘지디스플레이 주식회사 표시장치
CN108807547A (zh) * 2017-05-05 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法
JP2018200787A (ja) * 2017-05-26 2018-12-20 株式会社ジャパンディスプレイ 表示装置
WO2019184321A1 (zh) * 2018-03-28 2019-10-03 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1388405A (zh) * 2001-05-29 2003-01-01 Lg.菲利浦Lcd株式会社 用喷墨系统形成液晶层的方法
CN102867839A (zh) * 2011-07-07 2013-01-09 乐金显示有限公司 有机电致发光显示装置的阵列基板及其制造方法
KR20180120342A (ko) * 2017-04-27 2018-11-06 엘지디스플레이 주식회사 표시장치
CN108807547A (zh) * 2017-05-05 2018-11-13 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及其制备方法
JP2018200787A (ja) * 2017-05-26 2018-12-20 株式会社ジャパンディスプレイ 表示装置
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN107785399A (zh) * 2017-10-26 2018-03-09 武汉天马微电子有限公司 一种显示面板及显示装置
WO2019184321A1 (zh) * 2018-03-28 2019-10-03 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223907A (zh) * 2020-01-16 2020-06-02 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN111223907B (zh) * 2020-01-16 2022-09-23 合肥鑫晟光电科技有限公司 一种阵列基板及其制作方法、显示装置
CN111739896A (zh) * 2020-07-01 2020-10-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
CN111739896B (zh) * 2020-07-01 2023-08-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板
WO2022087852A1 (zh) * 2020-10-27 2022-05-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN112909055A (zh) * 2021-01-26 2021-06-04 京东方科技集团股份有限公司 显示面板、显示装置和制造方法
WO2022160798A1 (zh) * 2021-01-26 2022-08-04 京东方科技集团股份有限公司 显示面板、显示装置和制造方法
WO2023000422A1 (zh) * 2021-07-22 2023-01-26 武汉华星光电技术有限公司 阵列基板及显示面板
US11796847B2 (en) 2021-07-22 2023-10-24 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate comprising a first metal layer electrically connected to a first doped area through a bridge layer and display panel
WO2024086976A1 (zh) * 2022-10-24 2024-05-02 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN110649046B (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
CN110649046B (zh) 像素结构及制作方法、阵列基板、显示面板
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
CN109801949B (zh) 有机发光显示面板和显示装置
US10254876B2 (en) Array substrate, fabricating method thereof and display device
US11244969B2 (en) Array substrate and manufacturing method thereof, display substrate, and display device
US9501165B2 (en) Organic light emitting diode display device with touch screen and method of fabricating the same
US11567596B2 (en) Touch display device
CN112038358A (zh) 显示设备
CN110112205B (zh) 显示基板及其制造方法、有机发光二极管显示装置
CN105655378A (zh) 一种阵列基板和oled显示面板、制备方法及显示装置
CN112786670B (zh) 一种阵列基板、显示面板及阵列基板的制作方法
US8497948B2 (en) Pixel structure and method for fabricating the same
KR20160087196A (ko) 터치 윈도우
CN111403460A (zh) Oled显示面板及显示装置
CN113629084B (zh) 显示面板及其制备方法、显示装置
CN111312772B (zh) Oled显示基板及其制作方法、显示装置
CN113539058B (zh) 显示模组和终端
CN113851491A (zh) 一种显示面板及显示装置
KR102510942B1 (ko) 유기발광 표시장치
KR102538361B1 (ko) 유기발광 표시장치
CN110728919B (zh) 透明显示面板及其制作方法、显示装置
CN107393831B (zh) 一种薄膜晶体管及其制造方法、显示面板
CN113066796B (zh) 显示面板、显示面板的制备方法及显示装置
CN113366644B (zh) 阵列基板及其制作方法、显示面板
JP2024503760A (ja) 有機発光ダイオード表示パネル及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant