CN113366644B - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN113366644B
CN113366644B CN201980002697.7A CN201980002697A CN113366644B CN 113366644 B CN113366644 B CN 113366644B CN 201980002697 A CN201980002697 A CN 201980002697A CN 113366644 B CN113366644 B CN 113366644B
Authority
CN
China
Prior art keywords
transistor
substrate
layer
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980002697.7A
Other languages
English (en)
Other versions
CN113366644A (zh
Inventor
吴仲远
李永谦
袁粲
李蒙
袁志东
冯雪欢
刘烺
张大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113366644A publication Critical patent/CN113366644A/zh
Application granted granted Critical
Publication of CN113366644B publication Critical patent/CN113366644B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板及其制作方法、显示面板，该阵列基板中：基板(101)设置有第一晶体管(T1)和第二晶体管(T2)，第一晶体管(T1)的第一极(5)与第二晶体管(T2)的栅极(3)电连接；导电层(1)设置于基板(101)上，包括沿第一方向(X)依次连接的第一导体部(11)、第一半导体部(12)、第二导体部(13)；第一栅极绝缘层(21)设置于导电层(1)背离基板(101)的一侧，第一栅极层(3)设置于第一栅极绝缘层(21)背离基板(101)的一侧，形成第二晶体管(T2)的栅极(3)；介电层(4)设置于基板(101)上以覆盖部分第一导体部(11)、部分第二导体部(12)及部分第一栅极层(3)，且介电层(4)上设置的第一过孔(41)在基板(101)上的正投影与至少部分第一导体部(11)、至少部分第二导体部(13)以及第一栅极层(3)在基板(101)上的正投影重叠；第一源/漏层(5)设置于介电层(4)背离基板(101)的一侧，且覆盖第一过孔(41)。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
在OLED(Organic Light-Emitting Diode，有机发光二极管)显示领域，随着高分辨率产品的快速发展，对显示基板的结构设计，例如像素和信号线的排布等都提出了更高的要求。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示面板。该阵列基板能够解决相关技术中存储电容设置面积较小从而造成显示异常的技术问题。
本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的一个方面，提供一种阵列基板，所述阵列基板包括：基板、导电层、第一栅极绝缘层、第一栅极层、介电层、第一源/漏层。基板包括其上设置的包括第一极的第一晶体管和包括栅极的第二晶体管，所述第一晶体管的所述第一极与所述第二晶体管的所述栅极电连接；导电层，设置于所述基板上，包括沿第一方向依次连接的第一导体部、第一半导体部、第二导体部，其中，所述第二导体部形成所述第一晶体管的第一极接触区；第一栅极绝缘层，设置于所述导电层背离所述基板的一侧，并且，所述第一栅极绝缘层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；第一栅极层，设置于所述第一栅极绝缘层背离所述基板的一侧，形成所述第二晶体管的所述栅极，并且，所述第一栅极层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；介电层，设置于所述基板上，以覆盖部分所述第一导体部、部分第二导体部以及部分第一栅极层，且所述介电层上设置有第一过孔，所述第一过孔在所述基板上的正投影与至少部分所述第一导体部、至少部分所述第二导体部以及所述第一栅极层在所述基板上的正投影重叠；第一源/漏层设置于所述介电层背离所述基板的一侧，与所述第一导体部、所述第一栅极层、所述第二导体部电连接，且所述第一源/漏层在所述基板上的正投影与所述第一过孔在所述基板上的正投影至少部分重叠，其中，所述第一源/漏层形成所述第一晶体管的第一极；所述第一导体部、所述第二导体部、所述第一栅极层均与所述第一源/漏层在所述第一过孔内电连接。
本公开的一种示例性实施例中，所述导电层还包括沿第一方向与所述第二导体部连接的第二半导体部，第三导体部，其中，所述第二半导体部形成所述第一晶体管的沟道区，所述第一导体部、第一半导体部、第二导体部、第二半导体部、第三导体部沿所述第一方向依次连接，所述阵列基板还包括第二栅极绝缘层、第二栅极层。第二栅极绝缘层设置于所述第二半导体部背离所述基板的一侧；第二栅极层设置于所述第二栅极绝缘层背离所述基板的一侧，形成所述第一晶体管的栅极。
本公开的一种示例性实施例中，所述第二栅极绝缘层在所述基板上的正投影与所述第二栅极层在所述基板上的正投影在所述第一方向上的边沿重叠。
本公开的一种示例性实施例中，所述阵列基板还包括数据信号线，数据信号线与所述第一晶体管的第二极电连接；所述第三导体部形成所述第一晶体管的第二极。
本公开的一种示例性实施例中，所述阵列基板还包括存储电容，所述第一晶体管的第一极与所述存储电容的第一电容电极和所述第二晶体管的栅极电连接，所述第二晶体管的第一极与所述存储电容的第二电容电极电连接；其中，所述第一导体部形成所述第一电容电极。
本公开的一种示例性实施例中，所述阵列基板还包括第二源/漏层，所述第二源/漏层与所述第一源/漏层同层设置，形成所述存储电容的第二电容电极；其中，所述第二源/漏层在所述基板上的正投影与所述第一导体部在所述基板上的正投影至少部分重叠。
本公开的一种示例性实施例中，所述阵列基板还包括遮光金属层，遮光金属层设置于所述导电层面向所述基板的一侧；缓冲层形成于所述遮光金属层背离所述基板的一侧；其中，所述遮光金属层在所述基板上的正投影与所述第一导体部在所述基板上的正投影部分至少部分重叠；所述遮光金属层形成所述存储电容的第三电容电极。
本公开的一种示例性实施例中，所述第二源/漏层在所述第一导体部所在平面的正投影至少部分位于所述第一导体部以外；所述遮光金属层在所述第一导体部所在平面的正投影至少部分位于所述第一导体部以外，且所述遮光金属层在所述第二源/漏层的正投影至少部分与所述第二源/漏层重合；所述第二源/漏层和所述遮光金属层通过贯穿所述介电层和所述缓冲层的第二过孔电连接。
本公开的一种示例性实施例中，由所述第二源/漏层形成的所述存储电容的第二电容电极与由所述遮光金属层形成的所述存储电容的第三电容电极电连接。
本公开的一种示例性实施例中，所述导电层还包括第四导体部，连接于所述第一导体部与所述第二导体部之间。
本公开的一种示例性实施例中，所述阵列基板还包括存储电容，所述第一晶体管的第一极与所述存储电容的第一电容电极和所述第二晶体管的栅极电连接，所述第一晶体管的第二极配置为接收数据信号线提供的数据信号，所述第一晶体管的栅极配置为接收第一控制信号线提供的第一控制信号，所述第一晶体管配置为响应于所述第一控制信号将所述数据信号写入所述第二晶体管的栅极和所述存储电容，所述第二晶体管的第一极与所述存储电容的第二电容电极电连接，并配置为与发光元件电连接，所述第二晶体管的第二极配置为接收第一电源电压信号提供的第一电源电压，所述第二晶体管配置为在所述第二晶体管的栅极的电压的控制下控制用于驱动所述发光元件的电流。
本公开的一种示例性实施例中，所述第一半导体部包括铟镓锌氧化物，所述第一导体部、第二导体部包括氢离子化的铟镓锌氧化物。
根据本公开的一个方面，提供一种阵列基板，该阵列基板包括：基板及位于所述基板上的多个子像素，其中，所述多个子像素布置为子像素阵列，所述子像素阵列包括第一方向和第二方向，所述第一方向与所述第二方向交叉；至少一个所述子像素包括在所述基板上的第二晶体管、第一晶体管和存储电容；所述第一晶体管的第一极与所述存储电容的第一电容电极和所述第二晶体管的栅极电连接，所述第一晶体管的第二极配置为接收数据信号，所述第一晶体管的栅极配置为接收第一控制信号，所述第一晶体管配置为响应于所述第一控制信号将所述数据信号写入所述第二晶体管的栅极和所述存储电容；所述第二晶体管的第一极与所述存储电容的第二电容电极电连接，并配置为与发光元件电连接，所述第二晶体管的第二极配置为接收第一电源电压，所述第二晶体管配置为在所述第二晶体管的栅极的电压的控制下控制用于驱动所述发光元件的电流；所述第二电容电极和所述第一晶体管的第一极同层绝缘设置且材料相同；所述第二晶体管的栅极包括沿所述第二方向凸出的延伸部，所述延伸部与所述第一晶体管的第一极在垂直于所述基板的方向上至少部分重叠且电连接；所述第一晶体管的有源层包括第一极接触区、第二极接触区以及位于所述第一极接触区和所述第二极接触区之间的沟道区，所述第一晶体管的第一极通过第一过孔分别与所述第一极接触区、所述延伸部以及所述第一电容电极电连接。
本公开的一种示例性实施例中，所述第一过孔沿所述第一方向延伸并暴露出所述延伸部的表面以及所述延伸部在所述第一方向上相对的两个侧面的至少部分。
本公开的一种示例性实施例中，所述第一晶体管的第一极通过所述第一过孔包覆所述延伸部的所述两个侧面。
本公开的一种示例性实施例中，所述阵列基板还包括第三晶体管，所述第三晶体管的第一极连接所述第二晶体管的第一极，所述第三晶体管的第二极连接感测信号端，所述第三晶体管的栅极用于在第二控制信号作用下连接所述感测信号端和所述第二晶体管的第一极。
本公开的一种示例性实施例中，所述存储电容还包括与所述第二电容电极短接的第三电容电极。
根据本公开的一个方面，提供一种阵列基板制作方法，其中，所述阵列基板制作方法包括：
形成一基板，所述基板包括其上设置的包括第一极的第一晶体管和包括栅极的第二晶体管，所述第一晶体管的所述第一极与所述第二晶体管的所述栅极电连接；
在所述基板上形成导电层，所述导电层设置于所述基板上，包括沿第一方向依次连接的第一导体部、第一半导体部、第二导体部，其中，所述第二导体部形成所述第一晶体管的第一极接触区；
在所述导电层背离所述基板的一侧形成第一栅极绝缘层，所述第一栅极绝缘层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
在所述第一栅极绝缘层背离所述基板的一侧形成第一栅极层，所述第一栅极层形成所述第二晶体管的所述栅极，并且，所述第一栅极层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
在所述基板上形成介电层，以覆盖所述第一导体部、第二导体部以及第一栅极层；
在所述介电层上形成第一过孔，所述第一过孔在所述基板上的正投影与至少部分所述第一导体部、至少部分所述第二导体部以及所述第一栅极层在所述基板上的正投影重叠；
在所述介电层背离所述基板的一侧形成第一源/漏层，所述第一源/漏层与所述第一导体部、所述第一栅极层、所述第二导体部电连接，且所述第一源/漏层在所述基板上的正投影与所述第一过孔在所述基板上的正投影至少部分重叠。
根据本公开的一个方面，提供一种显示面板，该显示面板包括上述的阵列基板。
本公开提供一种阵列基板及其制作方法、显示面板。一方面，本公开提供的阵列基板通过第一过孔连接第一栅极层、第一导体部、第二导体部，减少了过孔的数量，从而增加了第一导体部的设置面积，进而增加了第一导体部所形成存储电容的电容值；另一方面，本公开提供的阵列基板，第一晶体管输出的电流可以通过第一半导体部向第一导体部充电，同时，第一晶体管输出的电流可以通过第二导体部、第一源/漏层向第一导体部充电，从而能够增加向第一导体部所形成存储电容的充电速度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开至少一种示例性实施例提供的像素驱动电路的结构示意图；
图2为本公开至少一种示例性实施例提供的阵列基板的部分剖面图；
图3为本公开阵列基板至少一种示例性实施例的结构示意图；
图3a-图3g为图3的各个分层俯视图；
图4为图3中沿虚线01的剖视图；
图5为图3中沿虚线02的剖视图；
图6为本公开阵列基板制作方法至少一种示例性实施例的流程图；
图7-12为本公开阵列基板制作方法至少一种示例性实施例的流程结构示意图；
图13为本公开阵列基板至少一种示例性实施例的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
如图1所示，为本公开至少一种示例性实施例提供的一种像素驱动电路的结构示意图。该像素驱动电路包括第一晶体管T1、第二晶体管T2、存储电容C、第三晶体管T3。其中，存储电容C包括电极SD、电极SHL、电极ACT，电极SD与电极SHL电连接以形成两个并联的电容结构。第一晶体管T1的第一端连接数据信号端Data，栅极连接所述栅极驱动信号端G1；第二晶体管T2的栅极连接所述第一晶体管第二端，第一端连接电源信号端VDD，第二端连接发光单元OLED；存储电容C连接于所述第二晶体管T2的栅极与第二端之间；第三晶体管T3的栅极连接所述感测驱动信号端G2，第一端连接所述感测信号端Sense，第二端连接所述第二晶体管T2的第二端。其中，感测信号端Sense可以用于在第二晶体管T2导通时感测第二晶体管T2的输出电流，以检测第二晶体管T2的阈值电压和迁移率。如图1所示的像素驱动电路驱动方法一般包括有数据写入阶段和发光阶段。在数据写入阶段：数据信号端Data通过第一晶体管T1向第二晶体管T2的栅极输入数据信号，并存储于存储电容C，同时，感测信号端Sense还可以通过第三晶体管T3向第二晶体管T2的源极输入初始信号。在发光阶段：第二晶体管T2在存储电容C电极ACT端作用下导通，以通过电源信号端VDD驱动发光单元OLED发光。其中，第二晶体管输出电流I＝w(Vg-Vs-Vth)2，w为第二晶体管的迁移率，Vg为第二晶体管的栅极电压，Vs为第二晶体管的源极电压。由于第二晶体管T2的源极和栅极连接于存储电容C的两端，虽然第二晶体管T2的源极电压在发光阶段有所上升，但是第二晶体管T2的栅极在存储电容C自举作用下也会上升相同的电压，即第二晶体管T2在发光阶段的栅极和源极电压差等于在数据写入阶段的栅极和源极电压差。从而可以仅仅通过控制数据信号端Data控制发光单元的亮度。其中，模数转换器ADC用于转换感测信号端Sense上的模拟信号，数模转换器DAC用于转换数字信号以向感测信号端Sense输入模拟信号。
如图1、2所示，为本公开至少一种示例性实施例提供的阵列基板的部分剖面图。该阵列基板包括基板01、遮光金属层02、缓冲层03、同层设置的第一导体层04、第二导体层05，栅极绝缘层061、071、栅极062、072、介电层08、过孔081、082、源/漏极063、064、09。其中，源/漏极063、栅极绝缘层061、栅极062、源/漏极064、部分第一导体层04形成第一晶体管T1。栅极72形成第二晶体管T2的栅极，第二导体层05形成存储电容C的一电极ACT，源/漏极09形成第二晶体管T2的源/漏极，同时，部分源/漏极09还可以形成存储电容C的另一电极SD；遮光金属层02可以通过介电层08上的过孔与源/漏极09电连接，以使部分遮光金属层02形成存储电容C的电极SHL。相关技术中，如图2所示，通常在介电层08上设置有第一过孔081和第二过孔082，源/漏极064通过第一过孔081与第二导体层05电连接，源/漏极064通过第二过孔082与栅极072电连接。
然而，由于这种示例性实施例需要设置两个过孔，因此减小了电容电极05的设置面积，造成像素驱动电路中存储电容C的电容值较小。由于第一晶体管T1栅极062与其源/漏极064形成电容结构，当G1电压降低时，在电容自举作用下第二晶体管T2的栅极电压也会下降。当存储电容值C自身的电容值较小时，上述压降会造成显示异常。
基于此，本示例性实施例提供一种阵列基板，如图3、3a-3g、4、5所示，图3为本公开阵列基板一种示例性实施例的结构示意图，图3a-图3g为图3的各个分层俯视图，图4为图3中沿虚线01的剖视图，图5为图3中沿虚线02的剖视图。所述阵列基板还包括：基板101、导电层1、第一栅极绝缘层21、第一栅极层3(其中包括延伸部31)、介电层4、第一源/漏层5。基板101包括其上设置的包括第一极和第一极接触区的的第一晶体管T1和包括栅极的第二晶体管T2，所述第一晶体管T1的所述第一极与所述第二晶体管T2的所述栅极电连接；导电层1设置于所述基板101上，包括沿第一方向X依次连接的第一导体部11、第一半导体部12、第二导体部13，其中，所述第二导体部13形成所述第一晶体管T1的第一极接触区；第一栅极绝缘层21设置于所述导电层1背离所述基板101的一侧，并且，所述第一栅极绝缘层21在所述基板101上的正投影与所述第一半导体部12在所述基板101上的正投影在所述第一方向X的边沿重叠；第一栅极层3设置于所述第一栅极绝缘层21背离所述基板101的一侧，形成所述第二晶体管T2的栅极，并且，所述第一栅极层3在所述基板101上的正投影与所述第一半导体部12在所述基板101上的正投影在所述第一方向X的边沿重叠；介电层4设置于所述基板101上，以覆盖部分所述第一导体部11、部分第二导体部13以及部分第一栅极层3，且所述介电层4上设置有第一过孔41，所述第一过孔41在所述基板101上的正投影与至少部分所述第一导体部11、至少部分所述第二导体部13以及所述第一栅极层3在所述基板101上的正投影重叠；第一源/漏层5设置于所述介电层4背离所述基板101的一侧，与所述第一导体部11、所述第一栅极层3和所述第二导体部13电连接，且所述第一源/漏层5在所述基板101上的正投影与所述第一过孔41在所述基板101上的正投影至少部分重叠，其中，所述第一源/漏层形成所述第一晶体管的第一极；所述第一导体部、所述第二导体部、所述第一栅极层均与所述第一源/漏层在所述第一过孔内电连接。其中，如图3、4所示，所述阵列基板还可以包括数据信号线Data，数据信号线Data与所述第一晶体管T1的第二极电连接。所述阵列基板还包括存储电容C。该阵列基板的像素驱动电路图可以如图1所示，图3、4中的第一晶体管T1可以形成图1中的第一晶体管T1；图3、4中的第二晶体管T2可以形成图1中的第二晶体管T2；图3、4中的存储电容C可以由第一导体部11形成一电极，且该存储电容C可以形成图1中存储电容C；图3、4中的第三晶体管T3可以形成图1中的第三晶体管T3；图3中数据信号线Data可以提供图1中的数据信号端Data。
本公开提供一种阵列基板，一方面，本公开提供的阵列基板通过第一过孔41连接第一栅极层3、第一导体部11、第二导体部13，减少了过孔的数量，从而增加了第一导体部11的设置面积，进而增加了第一导体部11所形成存储电容的电容值；另一方面，本公开提供的阵列基板，第一晶体管T1输出的电流可以通过第一半导体部12向第一导体部11充电，同时，第一晶体管T1输出的电流可以通过第二导体部13、第一源/漏层5向第一导体部11充电，从而能够增加向第一导体部所形成存储电容的充电速度。
本示例性实施例中，如图3、3a-3g、4、5所示，18为第三晶体管T3的有源层；19为第二晶体管T2的有源层，23为第三晶体管T3的栅极绝缘层；22为第一晶体管T1的栅极绝缘层；102为第三晶体管的栅极。
本示例性实施例中，如图3、3a-3g、4、5所示，所述第一晶体管T1的第一极可以与所述存储电容C的第一电容电极、所述第二晶体管T2的栅极电连接，所述第二晶体管T2的第一极可以与所述存储电容C的第二电容电极电连接；其中，所述第一导体部11可以形成所述第一电容电极。该第一电容电极可以对应图1中的电容电极ACT。
本示例性实施例中，如图3、3a-3g、4、5所示，所述阵列基板还可以包括第二源/漏层8，所述第二源/漏层8可以与所述第一源/漏层5同层设置，以形成所述第二晶体管T2的源/漏极。其中，所述第二源/漏层8可以包括第一子源/漏层81。所述第一子源/漏层81在所述基板101上的正投影与所述第一导体部11在所述基板101上的正投影部分重叠，其中，第一子源/漏层81可以形成所述存储电容C的第二电容电极，第二电容电极可以对应图1中的电容电极SD，从而以使所述第一子源/漏层81与所述第一导体部11形成一电容结构。
本示例性实施例中，如图3、3a-3g、4、5所示，所述阵列基板还可以包括遮光金属层9、缓冲层10。遮光金属层9设置于基板101上，包括第一遮光金属部91；缓冲层10形成于基板101上，且覆盖所述遮光金属层9；其中，所述导电层1形成于所述缓冲层10背离所述基板101的一侧，所述第一遮光金属部91在所述基板101上的正投影与所述第一导体部11在所述基板上的正投影部分重叠，其中，第一遮光金属部91形成所述存储电容的第三电容电极，第三电容电极可以对应图1中的电容电极SHL。从而以使所述第一遮光金属部91与所述第一导体部形成另一电容结构。其中，遮光金属层9还可以用于遮挡第二晶体管T2的沟道区，以避免光线照射沟道区从而改变沟道区的导电性。
本示例性实施例中，如图3、3a-3g、4、5所示，所述第二源/漏层8还可以包括第二子源/漏层82，所述遮光金属层9还可以包括第二遮光金属部92，所述第二子源/漏层82在所述第一导体部11所在平面的正投影位于所述第一导体部11以外，且所述第二遮光金属部92在所述第二源/漏层的正投影与所述第二子源/漏层82重合。所述第二子源/漏部82和所述第二遮光金属部92可以通过贯穿所述介电层4和所述缓冲层10的第二过孔42电连接。该设置使得上述两个电容结构形成并联电容，从而可以增加存储电容C的电容值。
本示例性实施例中，如图3、3c、5所示，所述导电层还可以包括第四导体部14，连接于所述第一导体部11与所述第二导体部13之间。该第四导体部14位于第一导体部11与所述第二导体部13之间栅极层3未覆盖区域。第一导体部11与所述第二导体部13还可以通过第四导体部14传输电流。
本示例性实施例中，如图3c、4所示，所述导电层1还可以包括第二半导体部15，第三导体部16，其中，所述第二半导体部15形成所述第一晶体管的沟道区，所述第一导体部11、第一半导体部12、第二导体部13、第二半导体部15、第三导体部16沿所述第一方向X依次连接，所述阵列基板还包括：第二栅极绝缘层22、第二栅极层6。第二栅极绝缘层22设置于所述第二半导体部15背离所述基板101的一侧；第二栅极层6设于所述第二栅极绝缘层15背离所述基板101的一侧，形成所述第一晶体管的栅极；第一晶体管的源/漏极7通过过孔43与第三导体部16连接。其中，所述第三导体部16可以形成所述第一晶体管T1的第二极。所述第二栅极绝缘层22在所述基板101上的正投影可以与所述第二栅极层6在所述基板101上的正投影在所述第一方向X的边沿重叠。所述第一半导体部可以选择铟镓锌氧化物，所述第一导体部、第二导体部可以选择氢离子化的铟镓锌氧化物；缓冲层可以选择SiOx等无机材料，介电层可以选择TiO2、Ta2O5、HfO2等材料；遮光金属层可以选择铜、铝等金属；基板可以选择玻璃基板。
本示例性实施例中，如图1、3、4所示，所述第一晶体管T1的第一极与所述存储电容C的第一电容电极ACT、所述第二晶体管T2的栅极电连接，所述第一晶体管T1的第二极配置为接收数据信号线data提供的数据信号，所述第一晶体管T1的栅极配置为接收第一控制信号线提供的第一控制信号，所述第一晶体管T1配置为响应于所述第一控制信号将所述数据信号写入所述第二晶体管T2的栅极和所述存储电容C，所述第二晶体管T2的第一极与所述存储电容C的第二电容电极SD电连接，并配置为与发光元件LED电连接，所述第二晶体管T2的第二极配置为接收第一电源电压信号提供的第一电源电压，所述第二晶体管T2配置为在所述第二晶体管的栅极的电压的控制下控制用于驱动所述发光元件OLED的电流。
本示例性实施例还提供一种阵列基板制作方法，如图6所示，为本公开阵列基板制作方法一种示例性实施例的流程图。所述方法包括：
步骤S1：形成一基板，所述基板包括其上设置的包括第一极的第一晶体管和包括栅极的第二晶体管，所述第一晶体管的所述第一极与所述第二晶体管的所述栅极电连接；
步骤S2：在所述基板上形成导电层，所述导电层设置于所述基板上，包括沿第一方向依次连接的第一导体部、第一半导体部、第二导体部，其中，所述第二导体部形成所述第一晶体管的第一极接触区；
步骤S3：在所述导电层背离所述基板的一侧形成第一栅极绝缘层，所述第一栅极绝缘层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
步骤S4：在所述第一栅极绝缘层背离所述基板的一侧形成第一栅极层，所述第一栅极层形成所述第二晶体管的所述栅极，并且，所述第一栅极层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
步骤S5：在所述基板上形成介电层，以覆盖所述第一导体部、第二导体部以及第一栅极层；
步骤S6：在所述介电层上形成第一过孔，所述第一过孔在所述基板上的正投影与至少部分所述第一导体部、至少部分所述第二导体部以及所述第一栅极层在所述基板上的正投影重叠；
步骤S7：在所述介电层背离所述基板的一侧形成第一源/漏层，所述第一源/漏层与所述第一导体部、所述第一栅极层、所述第二导体部电连接，且所述第一源/漏层在所述基板上的正投影与所述第一过孔在所述基板上的正投影至少部分重叠。
以下对上述步骤进行详细说明：
如图7-12所示，为本公开阵列基板制作方法一种示例性实施例的流程结构示意图。如图7所示，步骤S1：形成一基板101；步骤S2：形成一半导体层，所述半导体层包括沿第一方向X依次分布的第一半导体部011、第二半导体部012、第三半导体部013。
如图8所示，步骤S3：在所述第二半导体012部背离所述基板101的一侧形成第一栅极绝缘层21，以及在所述第一栅极绝缘层21背离所述基板的一侧形成第一栅极层3，其中，所述第一栅极层3形成所述第二晶体管的栅极。
如图9所示，步骤S4：对所述半导体层1进行导体化处理，以使所述第一半导体部011形成第一导体部11，所述第三半导体部013形成第二导体部13。其中，所述第二导体部13至少部分形成所述第一晶体管的第一极接触区；所述半导体层可以包括铟镓锌氧化物，对所述半导体层进行导体化处理，可以包括：在所述半导体层背离所述基板的一侧进行氢离子注入。
如图10所示，步骤S5：在所述基板上形成一介电层4，以覆盖所述第一导体部11、第二导体部13以及第一栅极层3。
如图11所示，步骤S6：在所述介电层上形成第一过孔41，所述第一过孔41在所述基板上的正投影与至少部分所述第一导体部11、至少部分所述第二导体部13以及所述第一栅极层3在所述基板上的正投影在所述第一方向X的边沿重叠。
如图12所示，步骤S7：在所述介电层4背离所述半导体层的一侧形成第一源/漏层5，所述第一源/漏层5与所述第一导体部11、所述第一栅极层3和所述第二导体部13电连接，且所述第一源/漏层5在所述基板101上的正投影与所述第一过孔41在所述基板101上的正投影至少部分重叠。
本示例性实施例中，所述阵列基板还包括存储电容，其中，所述第一导体部形成所述第一电容电极。如图12所示，在所述介电层背离所述半导体层的一侧形成第一源/漏层5以形成所述第一晶体管的源/漏极的同时还可以包括：形成第二源/漏层8，以形成所述存储电容的第二电容电极；
其中，所述第二源/漏层8可以包括第一子源/漏层81。所述第一子源/漏层81在所述基板101上的正投影与所述第一导体部11在所述基板101上的正投影部分重叠，其中，第一子源/漏层81可以形成所述存储电容C的第二电容电极，第二电容电极可以对应图1中的电容电极SD，从而以使所述第一子源/漏层81与所述第一导体部11形成一电容结构。第二源/漏层8可以与第一源/漏层通过一次构图工艺形成。
本示例性实施例中，所述阵列基板制作方法还可以包括：
在一基板101上形成遮光金属层9，所述遮光金属层9包括第一遮光金属部91；所述第一遮光金属部91在所述基板101上的正投影与所述第一导体部11在所述基板上的正投影部分重叠，其中，第一遮光金属部91形成所述存储电容的第三电容电极，第三电容电极可以对应图1中的电容电极SHL。从而以使所述第一遮光金属部91与所述第一导体部形成另一电容结构。
在所述遮光金属层9背离所述基板101的一侧形成缓冲层10；其中，所述半导体层形成于所述缓冲层背离所述第一遮光金属部的一侧。
本示例性实施例中，所述第二源/漏层8还可以包括第二子源/漏层82，所述遮光金属层9还可以包括第二遮光金属部92，所述第二子源/漏层82在所述第一导体部11所在平面的正投影位于所述第一导体部11以外，且所述第二遮光金属部92在所述第二源/漏层的正投影与所述第二子源/漏层82重叠。所述第二子源/漏部82和所述第二遮光金属部92可以通过贯穿所述介电层4和所述缓冲层10的第二过孔42电连接。该设置使得上述两个电容结构形成并联电容，从而可以增加电容C的电容值。
所述介电层4还覆盖于所述缓冲层10背离所述基板101的一侧；
形成第二源/漏层之前，还可以包括：
在所述介电层4、缓冲层10形成第二过孔42。形成第二源/漏层后，第二源/漏层覆盖该第二过孔42，以使第二源/漏层与遮光金属层9电连接。该设置可以使得第一电容结构和第二电容结构形成并联电容，从而可以增加电容的电容值。
本示例性实施例中，所述半导体层还可以包括第四半导体部，连接于所述第一半导体部与所述第二半导体部之间，对所述半导体层进行导体化处理，还包括：
对所述第四半导体部进行导体化处理。该第四半导体部可以位于图3中第三导体部14所在位置。
本示例性实施例中，如7所示，所述半导体层还包括第五半导体部015，第六半导体部016，所述第一半导体部011、第二半导体部012、第三半导体部013、第五半导体部015、第六半导体部016沿所述第一方向依次连接，所述阵列基板制作方法还包括：
如8所示，在所述第二半导体部背离所述基板的一侧形成第一栅极绝缘层的同时，在所述第五半导体部015背离所述基板的一侧形成第二栅极绝缘层22；
在所述第一栅极绝缘层上背离所述基板的一侧形成第一栅极层的同时，在所述第二栅极绝缘层背离所述基板的一侧形成第二栅极层6，其中，所述第二栅极层形成所述第一晶体管的栅极。
如图9所示，对所述半导体层进行导体化处理，还包括：对第六半导体部016进行半导体化处理，以使第六半导体部016形成第三导体部16，第五半导体部015形成第一晶体管的沟道区(第二半导体部15)。
如图13所示，为本公开阵列基板另一种示例性实施例的结构示意图。该阵列基板包括：基板及位于所述基板上的多个子像素131，其中，所述多个子像素131布置为子像素阵列，所述子像素阵列沿第一方向X和第二方向Y分布，所述第一方向X与所述第二方向Y交叉。本示例性实施例仅示例性给出部分子像素131，部分沿第一方向延伸的数据线Vdata和电源线VDD，部分沿第一方向延伸的感测线Sens。该阵列基板中，数据线Data可以和与其相邻像素单元连接。电源线VDD可以和与其相邻的像素单元连接，此外，电源线VDD还可以通过引线132和与其非相邻的像素单元连接。感测线Sense可以通过引线133和与其相邻的像素单元连接。其中，数据线Data可以通过过孔与阵列基板中第一晶体管T1的源漏极连接；电源线VDD可以通过引线132或直接与阵列基板中第二晶体管T2的源漏极连接；感测线Sense可以通过引线133与阵列基板中的第三晶体管T3的源漏极连接。本示例性实施例中，引线132、113可以与阵列基板中的遮光金属层同层设置，即通过一次构图工艺形成。
本示例性实施例中，该子像素131的具体结构可以如图3所示，该子像素131的电路图可以如图1所示，该子像素的各个分层俯视图可以为3a-3g所示，图3中虚线01的剖视图如图4所示，图3中虚线02的剖视图如图5所示。图7-12可以为制作该子像素的流程结构示意图。至少一个所述子像素包括在所述基板101上的第二晶体管T2、第一晶体管T1和存储电容C；所述第一晶体管T1的第一极5与所述存储电容C的第一电容电极11和所述第二晶体管T2的栅极3电连接，所述第一晶体管T1的第二极7配置为接收数据信号(由数据信号线Data提供)，所述第一晶体管T1的栅极22配置为接收第一控制信号(图1中的控制信号端G1提供)，所述第一晶体管T1配置为响应于所述第一控制信号将所述数据信号写入所述第二晶体管T2的栅极3和所述存储电容C；所述第二晶体管T2的第一极与所述存储电容C的第二电容电极81电连接(第二源/漏层8可以部分形成第二晶体管T2的第一极且部分形成第二电容电极81)，并配置为与发光元件电连接，发光元件可以为图1中的OLED，所述第二晶体管T2的第二极配置为接收第一电源电压(可以由图13中的电源线VDD提供)，所述第二晶体管T2配置为在所述第二晶体管T2的栅极6的电压的控制下控制用于驱动所述发光元件的电流；所述第二电容电极81和所述第一晶体管T1的第一极同层绝缘设置且材料相同；如图3e所示，所述第二晶体管T2的栅极3包括沿第二方向Y凸出的延伸部31，所述延伸部31与所述第一晶体管T1的第一极5在垂直于所述基板的方向上至少部分重叠且电连接；如图11所示，所述第一晶体管T1的有源层包括第一极接触区111(部分第二导体部13)、第二极接触区131(部分第三导体部16)以及位于所述第一极接触区和所述第二极接触区之间的沟道区(第二半导体部15)，所述第一晶体管T1的第一极5通过第一过孔41分别与所述第一极接触区、所述延伸部以及所述第一电容电极11电连接。
本示例性实施例中，如图11所示，所述第一过孔41可以沿所述第一方向X延伸并暴露出所述延伸部31的表面以及在所述第一方向X上相对的两个侧面的至少部分。
本示例性实施例中，所述第一晶体管T1的第一极5通过所述第一过孔41包覆所述延伸部31的所述两个侧面。
本示例性实施例中，所述阵列基板还包括第三晶体管T3，所述第三晶体管的第一极连接所述第二晶体管的第一极，所述第三晶体管的第二极连接感测信号端，所述第三晶体管的栅极用于在第二控制信号作用下连接所述感测信号端和所述第二晶体管的第一极。
本示例性实施例中，所述存储电容还包括与所述第二电容电极81短接的第三电容电极91。
本示例性实施例还提供一种显示面板，该显示面板包括上述的阵列基板。
该显示面板与上述的阵列基板具有相同的技术特征和工作原理，上述内容已经做出详细说明，此处不再赘述。该显示面板可用于手机、平板电脑、电子纸等电子设备。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (17)

1.一种阵列基板，其特征在于，包括：
基板，包括其上设置的包括第一极和第一极接触区的第一晶体管和包括栅极的第二晶体管，所述第一晶体管的所述第一极与所述第二晶体管的所述栅极电连接；
导电层，设置于所述基板上，包括沿第一方向依次连接的第一导体部、第一半导体部、第二导体部，其中，所述第二导体部形成所述第一晶体管的第一极接触区；
第一栅极绝缘层，设置于所述导电层背离所述基板的一侧，并且，所述第一栅极绝缘层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
第一栅极层，设置于所述第一栅极绝缘层背离所述基板的一侧，形成所述第二晶体管的所述栅极，并且，所述第一栅极层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
介电层，设置于所述基板上，以覆盖部分所述第一导体部、部分第二导体部以及部分第一栅极层，且所述介电层上设置有第一过孔，所述第一过孔在所述基板上的正投影与至少部分所述第一导体部、至少部分所述第二导体部以及所述第一栅极层在所述基板上的正投影重叠；
第一源/漏层，设置于所述介电层背离所述基板的一侧，与所述第一导体部、所述第一栅极层、所述第二导体部电连接，且所述第一源/漏层在所述基板上的正投影与所述第一过孔在所述基板上的正投影至少部分重叠，其中，所述第一源/漏层形成所述第一晶体管的第一极；
所述第一导体部、所述第二导体部、所述第一栅极层均与所述第一源/漏层在所述第一过孔内电连接；
所述阵列基板还包括存储电容，所述第一晶体管的第一极与所述存储电容的第一电容电极和所述第二晶体管的栅极电连接，所述第二晶体管的第一极与所述存储电容的第二电容电极电连接；
其中，所述第一导体部形成所述第一电容电极；
所述导电层还包括第四导体部，第四导体部连接于所述第一导体部与所述第二导体部之间，所述第四导体部位于所述第一栅极层未覆盖区域，所述第一导体部和所述第二导体部能够通过所述第四导体部传输电流。
2.根据权利要求1所述的阵列基板，其特征在于，所述导电层还包括沿第一方向与所述第二导体部连接的第二半导体部，第三导体部，其中，所述第二半导体部形成所述第一晶体管的沟道区，所述第一导体部、第一半导体部、第二导体部、第二半导体部、第三导体部沿所述第一方向依次连接，所述阵列基板还包括：
第二栅极绝缘层，设置于所述第二半导体部背离所述基板的一侧；
第二栅极层，设置于所述第二栅极绝缘层背离所述基板的一侧，形成所述第一晶体管的栅极。
3.根据权利要求2所述的阵列基板，其特征在于，所述第二栅极绝缘层在所述基板上的正投影与所述第二栅极层在所述基板上的正投影在所述第一方向上的边沿重叠。
4.根据权利要求3所述的阵列基板，其特征在于，所述阵列基板还包括：
数据信号线，与所述第一晶体管的第二极电连接；
所述第三导体部形成所述第一晶体管的第二极。
5.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：
第二源/漏层，所述第二源/漏层与所述第一源/漏层同层设置，所述第二源/漏层部分形成所述第二晶体管的第一极且部分形成所述第二电容电极；
其中，所述第二源/漏层在所述基板上的正投影与所述第一导体部在所述基板上的正投影部分至少部分重叠。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括：
遮光金属层，设置于所述导电层面向所述基板的一侧；
缓冲层，形成于所述遮光金属层背离所述基板的一侧；
其中，所述遮光金属层在所述基板上的正投影与所述第一导体部在所述基板上的正投影部分至少部分重叠；
所述遮光金属层形成所述存储电容的第三电容电极。
7.根据权利要求6所述的阵列基板，其特征在于，
所述第二源/漏层在所述第一导体部所在平面的正投影至少部分位于所述第一导体部以外；
所述遮光金属层在所述第一导体部所在平面的正投影至少部分位于所述第一导体部以外，且所述遮光金属层在所述第二源/漏层所在平面的正投影与所述第二源/漏层至少部分重叠；
所述第二源/漏层和所述遮光金属层通过贯穿所述介电层和所述缓冲层的第二过孔电连接。
8.根据权利要求7所述的阵列基板，其特征在于，由所述第二源/漏层形成的所述存储电容的第二电容电极与由所述遮光金属层形成的所述存储电容的第三电容电极电连接。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括存储电容，
所述第一晶体管的第一极与所述存储电容的第一电容电极和所述第二晶体管的栅极电连接，所述第一晶体管的第二极配置为接收数据信号线提供的数据信号，所述第一晶体管的栅极配置为接收第一控制信号线提供的第一控制信号，所述第一晶体管配置为响应于所述第一控制信号将所述数据信号写入所述第二晶体管的栅极和所述存储电容，
所述第二晶体管的第一极与所述存储电容的第二电容电极电连接，并配置为与发光元件电连接，所述第二晶体管的第二极配置为接收第一电源电压信号提供的第一电源电压，所述第二晶体管配置为在所述第二晶体管的栅极的电压的控制下控制用于驱动所述发光元件的电流。
10.根据权利要求1所述的阵列基板，其特征在于，所述第一半导体部包括铟镓锌氧化物，所述第一导体部、第二导体部包括氢离子化的铟镓锌氧化物。
11.一种阵列基板，其特征在于，包括：基板及位于所述基板上的多个子像素，
其中，所述多个子像素布置为子像素阵列，所述子像素阵列沿第一方向和第二方向分布，所述第一方向与所述第二方向交叉；
至少一个所述子像素包括在所述基板上的第二晶体管、第一晶体管和存储电容；
所述第一晶体管的第一极与所述存储电容的第一电容电极和所述第二晶体管的栅极电连接，所述第一晶体管的第二极配置为接收数据信号，所述第一晶体管的栅极配置为接收第一控制信号，所述第一晶体管配置为响应于所述第一控制信号将所述数据信号写入所述第二晶体管的栅极和所述存储电容；
所述第二晶体管的第一极与所述存储电容的第二电容电极电连接，并配置为与发光元件电连接，所述第二晶体管的第二极配置为接收第一电源电压，所述第二晶体管配置为在所述第二晶体管的栅极的电压的控制下控制用于驱动所述发光元件的电流；
所述第二电容电极和所述第一晶体管的第一极同层绝缘设置且材料相同；
所述第二晶体管的栅极包括沿所述第二方向凸出的延伸部，所述延伸部与所述第一晶体管的第一极在垂直于所述基板的方向上至少部分重叠且电连接；
所述第一晶体管的有源层包括第一极接触区、第二极接触区以及位于所述第一极接触区和所述第二极接触区之间的沟道区，所述第一晶体管的第一极通过第一过孔分别与所述第一极接触区、所述延伸部以及所述第一电容电极电连接；
所述第一极接触区和第一电容电极位于同一导电层，所述第一极接触区所在导电层还包括第四导体部，所述第四导体部连接于所述第一极接触区与所述第一电容电极之间，所述第四导体部位于所述延伸部未覆盖区域，所述第一极接触区与所述第一电容电极能够通过所述第四导体部传输电流。
12.根据权利要求11所述的阵列基板，其特征在于，所述第一过孔沿所述第一方向延伸并暴露出所述延伸部的表面以及所述延伸部在所述第一方向上相对的两个侧面的至少部分。
13.根据权利要求12所述的阵列基板，其特征在于，
所述第一晶体管的第一极通过所述第一过孔包覆所述延伸部的所述两个侧面。
14.根据权利要求11所述的阵列基板，其特征在于，所述阵列基板还包括第三晶体管，所述第三晶体管的第一极连接所述第二晶体管的第一极，所述第三晶体管的第二极连接感测信号端，所述第三晶体管的栅极用于在第二控制信号作用下连接所述感测信号端和所述第二晶体管的第一极。
15.根据权利要求11所述的阵列基板，其特征在于，所述存储电容还包括与所述第二电容电极短接的第三电容电极。
16.一种显示面板，其特征在于，包括权利要求1-15任一项所述的阵列基板。
17.一种阵列基板制作方法，其特征在于，所述阵列基板制作方法包括：
形成一基板，所述基板包括其上设置的包括第一极和第一极接触区的第一晶体管和包括栅极的第二晶体管，所述第一晶体管的所述第一极与所述第二晶体管的所述栅极电连接；
在所述基板上形成导电层，所述导电层设置于所述基板上，包括沿第一方向依次连接的第一导体部、第一半导体部、第二导体部，其中，所述第二导体部形成所述第一晶体管的第一极接触区；
在所述导电层背离所述基板的一侧形成第一栅极绝缘层，所述第一栅极绝缘层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
在所述第一栅极绝缘层背离所述基板的一侧形成第一栅极层，所述第一栅极层形成所述第二晶体管的所述栅极，并且，所述第一栅极层在所述基板上的正投影与所述第一半导体部在所述基板上的正投影在所述第一方向上的边沿重叠；
在所述基板上形成介电层，以覆盖所述第一导体部、第二导体部以及第一栅极层；
在所述介电层上形成第一过孔，所述第一过孔在所述基板上的正投影与至少部分所述第一导体部、至少部分所述第二导体部以及所述第一栅极层在所述基板上的正投影重叠；
在所述介电层背离所述基板的一侧形成第一源/漏层，所述第一源/漏层与所述第一导体部、所述第一栅极层、所述第二导体部电连接，且所述第一源/漏层在所述基板上的正投影与所述第一过孔在所述基板上的正投影至少部分重叠；
所述阵列基板还包括存储电容，所述第一晶体管的第一极与所述存储电容的第一电容电极和所述第二晶体管的栅极电连接，所述第二晶体管的第一极与所述存储电容的第二电容电极电连接；
其中，所述第一导体部形成所述第一电容电极；
所述导电层还包括第四导体部，第四导体部连接于所述第一导体部与所述第二导体部之间，所述第四导体部位于所述第一栅极层未覆盖区域，所述第一导体部和所述第二导体部能够通过所述第四导体部传输电流。
CN201980002697.7A 2019-11-29 2019-11-29 阵列基板及其制作方法、显示面板 Active CN113366644B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/122197 WO2021103007A1 (zh) 2019-11-29 2019-11-29 阵列基板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN113366644A CN113366644A (zh) 2021-09-07
CN113366644B true CN113366644B (zh) 2024-04-09

Family

ID=76091127

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980002697.7A Active CN113366644B (zh) 2019-11-29 2019-11-29 阵列基板及其制作方法、显示面板

Country Status (4)

Country Link
US (1) US11469290B2 (zh)
EP (1) EP4068379A4 (zh)
CN (1) CN113366644B (zh)
WO (1) WO2021103007A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079093A (ko) * 2012-12-18 2014-06-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
CN105629597A (zh) * 2016-01-14 2016-06-01 京东方科技集团股份有限公司 阵列基板及其显示驱动方法、制作方法、显示装置
CN105789244A (zh) * 2014-09-04 2016-07-20 乐金显示有限公司 有机发光显示面板及其制造方法
CN108206010A (zh) * 2016-12-16 2018-06-26 乐金显示有限公司 薄膜晶体管基板及包括薄膜晶体管基板的显示装置
CN108766993A (zh) * 2018-06-13 2018-11-06 京东方科技集团股份有限公司 显示基板和显示装置
WO2019041742A1 (en) * 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THE MATRIX SUBSTRATE
CN113228291A (zh) * 2019-09-27 2021-08-06 京东方科技集团股份有限公司 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100453635B1 (ko) * 2001-12-29 2004-10-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
JP4444035B2 (ja) * 2004-04-21 2010-03-31 シャープ株式会社 表示装置用アクティブマトリクス基板およびその製造方法
KR102329809B1 (ko) * 2014-10-08 2021-11-22 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102430575B1 (ko) * 2015-08-26 2022-08-08 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
TWI602306B (zh) * 2016-07-05 2017-10-11 Innolux Corp 陣列基板結構與顯示裝置
US10615244B2 (en) * 2018-04-20 2020-04-07 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel having reset signal lines to reset pixel units and display device with the same
US10826026B2 (en) * 2018-04-23 2020-11-03 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR102651596B1 (ko) * 2018-06-29 2024-03-27 삼성디스플레이 주식회사 표시장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140079093A (ko) * 2012-12-18 2014-06-26 엘지디스플레이 주식회사 유기발광다이오드 표시소자 및 그 제조방법
CN105789244A (zh) * 2014-09-04 2016-07-20 乐金显示有限公司 有机发光显示面板及其制造方法
CN105629597A (zh) * 2016-01-14 2016-06-01 京东方科技集团股份有限公司 阵列基板及其显示驱动方法、制作方法、显示装置
CN108206010A (zh) * 2016-12-16 2018-06-26 乐金显示有限公司 薄膜晶体管基板及包括薄膜晶体管基板的显示装置
WO2019041742A1 (en) * 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THE MATRIX SUBSTRATE
CN108766993A (zh) * 2018-06-13 2018-11-06 京东方科技集团股份有限公司 显示基板和显示装置
CN113228291A (zh) * 2019-09-27 2021-08-06 京东方科技集团股份有限公司 阵列基板、显示装置、阵列基板的制造方法、及像素驱动电路

Also Published As

Publication number Publication date
CN113366644A (zh) 2021-09-07
WO2021103007A1 (zh) 2021-06-03
US20210167162A1 (en) 2021-06-03
EP4068379A4 (en) 2023-05-17
EP4068379A1 (en) 2022-10-05
US11469290B2 (en) 2022-10-11

Similar Documents

Publication Publication Date Title
KR102104981B1 (ko) 표시 장치
CN108231830B (zh) 有机发光显示装置
CN109697958B (zh) 一种有机发光显示面板及有机发光显示装置
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
JP6709274B2 (ja) 表示装置
KR102126553B1 (ko) 표시 장치
CN103972260B (zh) 集成有触摸屏面板的有机发光显示器
KR20170124065A (ko) 백플레인 기판 및 이를 이용한 유기 발광 표시 장치
KR20180047536A (ko) 유기발광 표시장치
CN105789266A (zh) 一种oled阵列基板及其制备方法、显示装置
CN102569341B (zh) 有机发光二极管显示器
US9331134B2 (en) Organic electroluminescence display device
CN111477672B (zh) 一种显示基板及其制备方法、显示面板和显示装置
US9013463B2 (en) Organic light emitting display integrated with touch screen panel
US10908734B2 (en) Display device
WO2008004348A1 (en) El display device
TW201324760A (zh) 畫素結構及其製造方法
CN111834292B (zh) 一种显示基板及其制作方法、显示面板及显示装置
KR20190052327A (ko) 표시장치
KR20170080242A (ko) 유기발광소자 표시장치
TW201611259A (zh) 電激發光顯示面板之畫素結構及其製作方法
CN110547045A (zh) 有机el显示装置
CN113366644B (zh) 阵列基板及其制作方法、显示面板
US11903299B2 (en) Display device
JP2024521599A (ja) 表示装置、表示モジュール及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant