CN111739896A - 显示基板及其制备方法、显示面板 - Google Patents

显示基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN111739896A
CN111739896A CN202010621894.1A CN202010621894A CN111739896A CN 111739896 A CN111739896 A CN 111739896A CN 202010621894 A CN202010621894 A CN 202010621894A CN 111739896 A CN111739896 A CN 111739896A
Authority
CN
China
Prior art keywords
conductive pattern
layer
substrate
pixel electrode
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010621894.1A
Other languages
English (en)
Other versions
CN111739896B (zh
Inventor
王哲
邓立广
华刚
李少波
王敏
龚猛
胡锦堂
樊鹏凯
王冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010621894.1A priority Critical patent/CN111739896B/zh
Publication of CN111739896A publication Critical patent/CN111739896A/zh
Application granted granted Critical
Publication of CN111739896B publication Critical patent/CN111739896B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1676—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Molecular Biology (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种显示基板及其制备方法、显示面板，属于显示技术领域。本发明的一种显示基板，包括：基底，设置于基底上的薄膜晶体管、设置于薄膜晶体管背离基底一侧的钝化层，设置于钝化层背离基底一侧的平坦化层，以及设置于平坦化层背离基底一侧的像素电极；显示基板还包括：第一导电图案，设置于钝化层靠近基底一侧；第二导电图案，设置于平坦化层与像素电极之间；平坦化层和钝化层中设置有第一过孔，第二导电图案通过第一过孔与第一导电图案连接；层间介电层，设置于第二导电图案与像素电极之间；像素电极与层间介电层以及第二导电图案构成第一电容；其中，单位厚度的层间介电层的介电常数大于平坦化层的介电常数。

Description

显示基板及其制备方法、显示面板
技术领域
本发明属于显示技术领域，具体涉及一种显示基板及其制备方法、显示面板。
背景技术
现有的电子纸显示技术，尤其是电纸书等户外场景产品，在产品的像素分辨率较高时，受限于像素节距较小，单个像素单元的可分配面积较小，存储电容(Cst)的电容值设计上限有限，难以满足客户对存储电容的高电容值的要求。
现有技术中，常用的技术方案为采用双层Cst设计，以增加Cst的设计上限。具体的，如图1所示，现有的阵列基板中，基底上通常包括：像素电极、薄膜晶体管、以及钝化层、平坦化层等结构。其中，像素电极位于阵列基板的最顶层，其通过过孔与薄膜晶体管连接；同时，基底上还设置有与薄膜晶体管的源漏电极同层设置的第一导电图案和与薄膜晶体管的栅极同层设置的第三导电图案。其中，第一导电图案与其上方对应位置的钝化层、平坦化层以及像素电极构成上电容(第一电容)；同时，第一导电图案与其下方对应位置的、栅绝缘层、第三导电图案构成下电容(第二电容)。同时，像素电极通过过孔与第三导电图案连接，从而形成并联的两个存储电容,增大显示基板中存储电容的电容值。
但是，发明人发现，现有的显示基板中的上电容的电容值较小，并联后的双电容结构仍不能完全满足客户的需求。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种能够增大存储电容的显示基板。
解决本发明技术问题所采用的技术方案是一种显示基板，包括：基底，设置于所述基底上的薄膜晶体管、设置于所述薄膜晶体管背离基底一侧的钝化层，设置于所述钝化层背离基底一侧的平坦化层，以及设置于所述平坦化层背离基底一侧的像素电极；所述显示基板还包括：
第一导电图案，设置于所述钝化层靠近所述基底一侧；
第二导电图案，设置于所述平坦化层与所述像素电极之间；所述平坦化层和所述钝化层中设置有第一过孔，第二导电图案通过所述第一过孔与所述第一导电图案连接；
层间介电层，设置于所述第二导电图案与所述像素电极之间；
所述像素电极与所述层间介电层以及所述第二导电图案构成第一电容；
其中，单位厚度的所述第三绝缘层的介电常数大于所述平坦化层的介电常数。
可选的，所述第一导电图案与所述薄膜晶体管的源极和/或漏极同层设置。
进一步可选的，所述第二导电图案和所述像素电极在所述基底上的正投影覆盖所述第一导电图案在所述基底上的正投影。
可选的，所述第二导电图案的材料包括遮光材料。
可选的，所述显示基板还包括：
第三导电图案，其设置于所述第一导电图案靠近所述基底的一侧；
第一绝缘层，其设置于所述第一导电图案与所述第二导电图案之间；
所述第一绝缘层上具有第二过孔，所述像素电极通过所述第二过孔与所述第三导电图案连接；
所述第三导电图案与所述第一绝缘层以及所述第一导电图案构成第二电容。
进一步可选的，所述晶体管包括底栅型晶体管；
所述第三导电图案与所述薄膜晶体管的栅极同层设置；
所述第一绝缘层与所述薄膜晶体管的栅绝缘层同层设置。
可选的，所述显示基板还包括：缓冲层，其设置于所述平坦化层与所述第二导电图案所在层之间。
可选的，所述平坦化层的材料包括有机材料；所述第三绝缘层的材料包括氮化硅。
解决本发明技术问题所采用的技术方案是一种显示面板，包括上述任意一种显示基板。
解决本发明技术问题所采用的技术方案是一种显示基板的制备方法，包括：通过构图工艺在基底上依次形成薄膜晶体管、钝化层、平坦化层和像素电极；所述制备方法还包括：
在形成所述钝化层之前，通过构图工艺在基底上形成第一导电图案；
通过刻蚀工艺在所述平坦化层和所述钝化层中形成第一过孔；
在形成所述第一过孔后，形成所述像素电极之前，在基底上形成第二导电图案，所述第二导电图案通过所述第一过孔与所述第一导电图案连接；
在形成有所述第二导电图案的基底上形成层间介电层，以使所述像素电极与所述层间介电层以及所述第二导电图案能够构成第一电容；
其中，单位厚度的所述第三绝缘层的介电常数大于所述平坦化层的介电常数。
附图说明
图1为现有的显示基板的结构示意图；
图2为图1的显示基板的平面示意图；
图3为现有的另一种显示基板的结构示意图；
图4为图3的显示基板的平面示意图；
图5为本发明的显示基板的结构示意图；
图6为图5的显示基板的平面示意图；
图7为本发明的另一种显示基板的平面示意图；
其中，附图标记为：1、基底；21、第一导电图案；22、第二导电图案、23、第三导电图案；3、像素电极；41、栅极；42、源极；43、漏极；44、有源层；45、栅绝缘层；5、钝化层；6、平坦化层；7、第一绝缘层；8、层间介电层。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，在图中可能未示出某些公知的部分。
在下文中描述了本发明的许多特定的细节，例如部件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
在发明实施例中，构图工艺例如光刻构图工艺，其包括：在需要被构图的结构层上涂覆光刻胶，光刻胶膜的涂覆可以采用旋涂、刮涂或者辊涂的方式；接着使用掩膜版对光刻胶进行曝光，对曝光的光刻胶层进行显影以得到光刻胶图案；然后使用光刻胶图案对结构层进行刻蚀，可选地去除光刻胶；最后剥离剩余的光刻胶形成需要的结构。
在本发明实施例中，“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩膜版通过一次构图工艺形成的层结构。根据特定图形的不同，依次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的同层的特定图形是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
实施例1：
如图5-7所示，本实施例提供一种显示基板，具体可为液晶显示面板、电泳显示面板等显示面板的阵列基板。本实施例提供的显示基板包括：基底，设置于基底上的薄膜晶体管、设置于薄膜晶体管背离基底一侧的钝化层5，设置于钝化层5背离基底一侧的平坦化层6，以及设置于平坦化层6背离基底一侧的像素电极3。
特别的是，本实施例中，显示基板还包括：第一导电图案21、第二导电图案22以及层间介电层8。如图5所示，第一导电图案21设置于钝化层5靠近基底一侧；第二导电图案22设置于平坦化层6与像素电极3之间；平坦化层6和钝化层5中设置有第一过孔，第二导电图案22通过第一过孔与第一导电图案21连接；层间介电层8设置于第二导电图案22与像素电极3之间；像素电极3与层间介电层8以及第二导电图案22构成第一电容；其中，单位厚度的层间介电层8的介电常数大于平坦化层6的介电常数。
如图1至4所示，现有技术中，第一电容由第一导电图案21与其上方对应位置的钝化层5、平坦化层6以及像素电极3构成。其中，钝化层5(PVX层)的材料通常用以以提高平坦化层6(Resin层)与薄膜晶体管的源漏电极层(SD层)的粘附力，防止脱落。钝化层5的厚度约在
Figure BDA0002565444060000051
相对介电常数6.5，由此计算的单位厚度的电容值Ci≈1.644*10-4F/um2。坦化层6的材料通常包括有机材料，例如树脂等材料。平坦化层6材料的厚度在约
Figure BDA0002565444060000052
且相对介电常数仅为3.4，单位厚度的平坦化层6的介电能力比钝化层小1个数量级，其单位厚度的电容值Ci≈1.584*10^-5F/um^2。在现有技术中，二者都参与到第一电容的构成中，导致第一电容的电容值受平坦化层6介电常数的影响，第一电容的容值约为1.39*10^-5F/um^2，并不能明显提高显示基板中存储电容的容值。
而本实施例中，如图5所示，在平坦化层6上方设置第二导电图案22以及层间介电层8，从而令像素电极3与层间介电层8以及第二导电图案22共同构成第二电容。同时，通过在平坦化层6和钝化层5上形成第一过孔，从而能够将第二导电图案22与第一导电图案21连接。本实施例中，层间介电层8的单位厚度的介电常数要大于平坦化层6单位厚度的的介电常数，且本实施例中，平坦化层6不再参与构成存储电容，因此，相对于现有技术中的显示基板，本实施例提供的显示基板中第一电容的容值要更大，从而能够更好地满足高分辨率显示面板对于存储电容容值的需求。具体的，现有技术中，平坦化层的Ci较低，参与介电后第一电容总Ci仅为1.39*10-5F/um2，而本实施例提供的用介电能力较强的层间介电层介电后，Ci达到1.64*10-4F/um2，比现有常规工艺提升10倍左右，且与下层Ci水平相当。这样，在相同Cst面积下，总Cst会大幅提升。
可选的，本实施例中，层间介电层8的材料可与钝化层5的材料相同。具体的，层间介电层8的材料可包括氮化硅。
可选的，显示基板还可包括：第三导电图案23和第一绝缘层7。其中，第三导电图案23设置于第一导电图案21靠近基底的一侧；第一绝缘层7设置于第一导电图案21与第三导电图案23之间。第一绝缘层7上具有第二过孔，像素电极3通过第二过孔与第三导电图案23连接；第三导电图案23与第一绝缘层7以及第一导电图案21构成第二电容。
也就是说，如图5所示，本实施例中，在第一电容的下方，利用第一导电图案21、第一绝缘层7以及第三导电图案23构成第二电容，通过像素电极3与第三导电图案23的连接，第一导电图案21与第二导电图案22的连接，实现第一电容与第二电容的并联。其中，第一电容与第二电容中的介电材料优选相同，从而可以有效增大显示基板中存储电容的总容值。
可选的，如图5所示，第一导电图案21与薄膜晶体管的源极42和/或漏极43同层设置。也就是说，本实施例中，第一导电图案21可与薄膜晶体管的源漏电极采用一次构图工艺制成，从而可以简化显示基板的制备工艺，同时尽量不增加显示基板的厚度。
本实施例中，薄膜晶体管可为顶栅型薄膜晶体管或者底栅型薄膜晶体管，为了对本实施例中提供的显示基板进行更为清楚、详细的说明，以下以薄膜晶体管为底栅型薄膜晶体管例进行说明。
可选的，当晶体管包括底栅型晶体管时，第三导电图案23与薄膜晶体管的栅极41同层设置；第一绝缘层7与薄膜晶体管的栅绝缘层45同层设置。
可选的，本实施例中，第二导电图案22和像素电极3在基底上的正投影覆盖第一导电图案21在基底上的正投影。如图6和图7所示，本实施例中，第二导电图案22设置于平坦化层6的上方，其在基底上的正投影可覆盖薄膜晶体管在基底上的正投影。现有技术中，如图2和图4所示，第一导电图案21通常与薄膜晶体管的电极层同层设置，其面积要小于像素电极3的面积。而本实施例中，第二导电图案22与像素电极3图案在基底上的正投影可保持相同。也就是说，在相同面积的像素结构中，本实施例提供的第二导电图案22的面积要大于第一导电图案21的面积，由第二导电图案22构成的第一电容面积也大于现有技术中由第一导电图案21构成的第一电容的面积。因此，本实施例提供的设计方法在电容面积方面也增大了第一电容的容值设计上限。
具体的，如图5所示，以像素分辨率(PPI)为200-300规格的显示基板为例，考虑到匹配不同充电率需求，薄膜晶体管的沟道宽度w设计最小值、最大值分别为20μm(微米)、40μm。PPI越高，像素单元的面积越小，可分配给存储电容的面积越小，也即第一电容、第二电容以及总存储电容均减小。本实施例中，第二电容可与现有技术中的第二电容采用相同的设计方式，差别主要在于第一电容。根据实验数据(参见表1、现有技术常规电容设计与实施例提供的新设计电容值对比)表明，
Figure BDA0002565444060000081
PPI＝200(w＝20um)左右时，本实施例提供的显示基板能将存储电容的设计上限从1.67pF提升至3.57pF，提升达到113％；并且PPI越高，提升占比越大。当PPI到300左右时，总存储电容的设计上限可由0.34pF提升到1pF，提升达到219％。事实上，现有技术中，当PPI高到300左右时，Cst＝0.31pF的常规设计基本已经无法满足显示需求，此时只有本实施例提供过的技术方案能够满足显示需求。因此，本申请提供的技术方案一方面能够在现有技术的基础上提升存储电容的设计上限，另一方面，能够突破现有技术中的显示基板像素分辨率的上限，通过小面积，大容值的存储电容，为显示基板的像素分辨率的进一步提高创造可能。
可以理解的是，如图6和图7所示，本实施例提供的显示基板中，
可选的，本实施例中，第二导电图案22的材料包括遮光材料。本实施例中，可以用遮光的第二导电图案22实现对薄膜晶体管等结构的遮光，阻止外界环境光的射入。可以理解的是，第二导电图案22位于像素电极3靠近基底的一侧，其设计成遮光结构并不会影响所形成的显示基板的正常显示。同时，平坦化层6将第二导电图案22与薄膜晶体管隔开，形成薄膜晶体管的保护层，能够避免第二导电图案22对其造成影响。优选的，本实施例中，第二导电图案22的材料可包括遮光金属。
可选的，本实施例中，还包括：缓冲层，其可设置于平坦化层6与第二导电图案22所在层之间。显示基板中可能会存在平坦化层6与上方第二导电图案22之间的粘附力差、脱落等问题，本实施例中，可适当在二者间增加一层上缓冲层(Buffer层)。具体的，缓冲层的材料开包括SiNx，厚度可为
Figure BDA0002565444060000082
可以理解的是，Buffer层位于第二导电图案22与第一导电图案21所在层之间，可通过在Buffer层上开过孔来保证第二导电图案22与第一导电图案21的连接，同时，第二导电图案22与第一导电图案21也不会影响第一电容容值的增加。
实施例2：
本实施例提供一种显示面板，其特征在于，包括实施例1中提供的任意一种显示基板。
优选的，显示面板为液晶显示面板或者电泳显示面板。
具体的，该显示面板可为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例3：
本实施例提供一种显示基板的制备方法，可用于制备实施例1中提供的显示基板。该制备方法包括：
S11、通过构图工艺在基底上依次形成薄膜晶体管、钝化层5、平坦化层6和像素电极3。
S12、在形成钝化层5之前，通过构图工艺在基底上形成第一导电图案21。
S13、通过刻蚀工艺在平坦化层6和钝化层5中形成第一过孔。
S14在形成第一过孔后，形成像素电极3之前，在基底上形成第二导电图案22，第二导电图案22通过第一过孔与第一导电图案21连接。
S15、在形成有第二导电图案22的基底上形成层间介电层8，以使像素电极3与层间介电层8以及第二导电图案22能够构成第一电容；其中，单位厚度的第三绝缘层的介电常数大于平坦化层6的介电常数。
其中，薄膜晶体管可为底栅型薄膜晶体管。如图5所示，本实施例中，第一导电图案21可与薄膜晶体管的源漏电极同层设置。为了对本实施例提供的制备方法进行更为清楚的说明，下面以薄膜晶体管可为底栅型薄膜晶体管为例进行具体描述。本实施例提供的制备方法具体可包括：
S21、通过一次构图工艺在基底上形成薄膜晶体管的栅极41以及第三导电图案23。
S22、通过一次构图工艺在基底上形成栅绝缘层45，并在栅绝缘层45中形成第二过孔。
S23、在基底上形成有源层44。
S24、通过一次构图工艺在基底上形成薄膜晶体管的源漏电极，以及第一导电图案21，薄膜晶体管的漏极43通过第二过孔与第三导电图案23连接。
S25、通过构图工艺在基底上依次形成钝化层5和平坦化层6，并在二者上形成第一过孔和第二过孔。
其中，钝化层5和平坦化层6的第二过孔与栅绝缘层45的第二过孔对应同一位置，形成一个通孔。
S26、通过构图工艺在基底上形成第二导电图案22。
其中，第二导电图案22对应第二过孔的位置为镂空图案，以使薄膜晶体管的漏极43裸露出来，能够与后续形成的像素电极连接。
具体的，本步骤中可通过刻蚀工艺对第二导电图案22进行刻蚀，以形成镂空图案。其中，在刻蚀时，应尽量选择不会对源漏电极的材料造成刻蚀的刻蚀液，避免对漏极的过刻。同时，第二导电图案22的镂空图案应大于第二过孔，以便于后续形成的层间介电层8能够将其与像素电极3隔开，避免像素电极3在第二过孔处沉积时与第二导电图案22连接。
S27、通过构图工艺在基底上形成层间介电层8，层间介电层8具有第二过孔。
可以理解的是，层间介电层8的第二过孔与栅绝缘层45的第二过孔对应同一位置，形成一个通孔。
S28、通过构图工艺在基底上形成像素电极3，像素电极3通过第二过孔与薄膜晶体管的漏极43连接。
本实施例中，像素电极3通过第二过孔与薄膜晶体管的漏极43连接，薄膜晶体管的漏极43通过栅绝缘层45的第二过孔与第三导电图案23连接。
基于本实施例提供的制备方法所制备的显示基板中，在平坦化层6上方设置第二导电图案22以及层间介电层8，从而令像素电极3与层间介电层8以及第二导电图案22共同构成第一电容。同时，通过在平坦化层6和钝化层5上形成第一过孔，从而能够将第二导电图案22与第一导电图案21连接。本实施例中，单位厚度的层间介电层8的介电常数要大于平坦化层6的介电常数，且本实施例中，平坦化层6不再参与构成存储电容，相对于现有技术中的显示基板，本实施例提供的显示基板中第一电容的容值要更大，从而能够更好地满足高分辨率显示面板对于存储电容容值的需求。
可以理解的是，现有技术中，有时也都会设置遮光导电图案用于对薄膜晶体管的遮光，同时也会设置层间介电层8用于增强遮光导电图案与平坦化层6之间的粘接。在此基础上，本实施例提供的制备方式只需要在制备显示基板时适当调整其中层结构的位置，以及对应的图案即可实现对所需显示基板的制备，而不会增加显示基板的制备复杂程度。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种显示基板，包括：基底，设置于所述基底上的薄膜晶体管、设置于所述薄膜晶体管背离基底一侧的钝化层，设置于所述钝化层背离基底一侧的平坦化层，以及设置于所述平坦化层背离基底一侧的像素电极；其特征在于，所述显示基板还包括：
第一导电图案，设置于所述钝化层靠近所述基底一侧；
第二导电图案，设置于所述平坦化层与所述像素电极之间；所述平坦化层和所述钝化层中设置有第一过孔，第二导电图案通过所述第一过孔与所述第一导电图案连接；
层间介电层，设置于所述第二导电图案与所述像素电极之间；
所述像素电极与所述层间介电层以及所述第二导电图案构成第一电容；
其中，单位厚度的所述层间介电层的介电常数大于所述平坦化层的介电常数。
2.根据权利要求1所述的显示基板，其特征在于，所述第一导电图案与所述薄膜晶体管的源极和/或漏极同层设置。
3.根据权利要求2所述的显示基板，其特征在于，所述第二导电图案和所述像素电极在所述基底上的正投影覆盖所述第一导电图案在所述基底上的正投影。
4.根据权利要求1所述的显示基板，其特征在于，所述第二导电图案的材料包括遮光材料。
5.根据权利要求1所述的显示基板，其特征在于，还包括：
第三导电图案，其设置于所述第一导电图案靠近所述基底的一侧；
第一绝缘层，其设置于所述第一导电图案与所述第三导电图案之间；
所述第一绝缘层上具有第二过孔，所述像素电极通过所述第二过孔与所述第三导电图案连接；
所述第三导电图案与所述第一绝缘层以及所述第一导电图案构成第二电容。
6.根据权利要求5所述的显示基板，其特征在于，所述晶体管包括底栅型晶体管；
所述第三导电图案与所述薄膜晶体管的栅极同层设置；
所述第一绝缘层与所述薄膜晶体管的栅绝缘层同层设置。
7.根据权利要求1所述的显示基板，其特征在于，还包括：缓冲层，其设置于所述平坦化层与所述第二导电图案所在层之间。
8.根据权利要求1所述的显示基板，其特征在于，所述平坦化层的材料包括有机材料；所述第三绝缘层的材料包括氮化硅。
9.一种显示面板，其特征在于，包括权利要求1至8中任意一项所述的显示基板。
10.一种显示基板的制备方法，包括：通过构图工艺在基底上依次形成薄膜晶体管、钝化层、平坦化层和像素电极；其特征在于，所述制备方法还包括：
在形成所述钝化层之前，通过构图工艺在基底上形成第一导电图案；
通过刻蚀工艺在所述平坦化层和所述钝化层中形成第一过孔；
在形成所述第一过孔后，形成所述像素电极之前，在基底上形成第二导电图案，所述第二导电图案通过所述第一过孔与所述第一导电图案连接；
在形成有所述第二导电图案的基底上形成层间介电层，以使所述像素电极与所述层间介电层以及所述第二导电图案能够构成第一电容；
其中，单位厚度的所述第三绝缘层的介电常数大于所述平坦化层的介电常数。
CN202010621894.1A 2020-07-01 2020-07-01 显示基板及其制备方法、显示面板 Active CN111739896B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010621894.1A CN111739896B (zh) 2020-07-01 2020-07-01 显示基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010621894.1A CN111739896B (zh) 2020-07-01 2020-07-01 显示基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN111739896A true CN111739896A (zh) 2020-10-02
CN111739896B CN111739896B (zh) 2023-08-18

Family

ID=72652241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010621894.1A Active CN111739896B (zh) 2020-07-01 2020-07-01 显示基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN111739896B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127445A1 (zh) * 2020-12-18 2022-06-23 京东方科技集团股份有限公司 电子纸
CN115598892A (zh) * 2022-11-08 2023-01-13 北京京东方技术开发有限公司（Cn） 阵列基板和显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
CN103094295A (zh) * 2013-01-23 2013-05-08 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
CN104064688A (zh) * 2014-07-11 2014-09-24 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
CN104078486A (zh) * 2013-03-26 2014-10-01 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN104965362A (zh) * 2015-06-04 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN107810557A (zh) * 2015-04-22 2018-03-16 弗莱克英纳宝有限公司 针对电流驱动光学介质的控制组件
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN110610684A (zh) * 2019-10-29 2019-12-24 厦门天马微电子有限公司 一种有机电致发光显示面板及显示装置
CN110649046A (zh) * 2019-11-01 2020-01-03 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板、显示面板

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576924B1 (en) * 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
CN103094295A (zh) * 2013-01-23 2013-05-08 北京京东方光电科技有限公司 平板探测器及其制作方法、摄像装置
CN104078486A (zh) * 2013-03-26 2014-10-01 乐金显示有限公司 有机发光二极管显示装置及其制造方法
CN104064688A (zh) * 2014-07-11 2014-09-24 深圳市华星光电技术有限公司 具有存储电容的tft基板的制作方法及该tft基板
CN107810557A (zh) * 2015-04-22 2018-03-16 弗莱克英纳宝有限公司 针对电流驱动光学介质的控制组件
CN104965362A (zh) * 2015-06-04 2015-10-07 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US20160372497A1 (en) * 2015-06-19 2016-12-22 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN107680993A (zh) * 2017-10-23 2018-02-09 深圳市华星光电半导体显示技术有限公司 Oled面板及其制作方法
CN207909879U (zh) * 2018-03-28 2018-09-25 京东方科技集团股份有限公司 阵列基板、显示面板及显示装置
CN110610684A (zh) * 2019-10-29 2019-12-24 厦门天马微电子有限公司 一种有机电致发光显示面板及显示装置
CN110649046A (zh) * 2019-11-01 2020-01-03 京东方科技集团股份有限公司 像素结构及制作方法、阵列基板、显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127445A1 (zh) * 2020-12-18 2022-06-23 京东方科技集团股份有限公司 电子纸
CN115598892A (zh) * 2022-11-08 2023-01-13 北京京东方技术开发有限公司（Cn） 阵列基板和显示装置

Also Published As

Publication number Publication date
CN111739896B (zh) 2023-08-18

Similar Documents

Publication Publication Date Title
TW526551B (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
US7468527B2 (en) Liquid crystal display device and fabricating method thereof
US9570473B2 (en) Array substrate, manufacturing method thereof and display device
US8797472B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP4408271B2 (ja) 液晶表示装置及びその製造方法
US20060023138A1 (en) Array substrate for LCD and fabrication method thereof
TWI272419B (en) Thin film transistor array panels
JP6049111B2 (ja) 有機薄膜トランジスタアレイ基板及びその製造方法、並びに表示装置
US10504943B2 (en) Method for manufacturing an array substrate motherboard
US20090073336A1 (en) Tft lcd structure and the manufacturing method thereof
KR101127836B1 (ko) 박막트랜지스터 기판의 제조 방법
CN111739896B (zh) 显示基板及其制备方法、显示面板
KR20050097560A (ko) 액정표시소자 및 그 제조방법
KR100376348B1 (ko) 화소 에러가 적은 액정표시장치 및 그 제조방법
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
US20120241746A1 (en) Electrophoresis display and manufacturing method
JP4954868B2 (ja) 導電層を備えた基板の製造方法
KR20070076842A (ko) 액정 표시 패널 및 그 제조방법
KR20080046604A (ko) 어레이 기판, 표시장치 및 그 제조 방법
US7649203B2 (en) Pixel structure of a thin film transistor liquid crystal display
CN111383998B (zh) 阵列基板及其制作方法
CN100530551C (zh) 薄膜晶体管制造方法及其栅极制造方法
CN110707104B (zh) 阵列基板的制造方法、阵列基板及显示面板
KR20070068776A (ko) 액정표시소자와 그 제조 방법
CN108062183B (zh) 触控基板及其制备方法、触控面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant