JP6966331B2 - 画素ユニット、アレイ基板、表示装置、およびその製造方法 - Google Patents

画素ユニット、アレイ基板、表示装置、およびその製造方法 Download PDF

Info

Publication number
JP6966331B2
JP6966331B2 JP2017557433A JP2017557433A JP6966331B2 JP 6966331 B2 JP6966331 B2 JP 6966331B2 JP 2017557433 A JP2017557433 A JP 2017557433A JP 2017557433 A JP2017557433 A JP 2017557433A JP 6966331 B2 JP6966331 B2 JP 6966331B2
Authority
JP
Japan
Prior art keywords
conductive layer
lower conductive
layer
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017557433A
Other languages
English (en)
Other versions
JP2019522225A (ja
Inventor
ズチアン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2019522225A publication Critical patent/JP2019522225A/ja
Application granted granted Critical
Publication of JP6966331B2 publication Critical patent/JP6966331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Description

本願は、２０１６年５月１６日に出願された中国特許出願第２０１６１０３２３５９３．４号の優先権を主張し、上記出願の全ての内容は参照により本明細書の一部として組み込まれた。
本発明は、概して表示技術に関わる分野に関し、特に、画素ユニット、アレイ基板、表示装置、およびその製造方法に関する。
従来の表示装置に適用されるアレイ基板において、画素電極は、平坦化層にビアホールを介してトランジスタのドレイン電極に電気的に接続されている。しかしながら、このように、小さい接触面積を有することで、下部導電層とドレイン電極との間の接触抵抗が高くなる場合がある。これにより、トランジスタで生成された実効電流が小さく、表示装置全体の消費電力が大きくなる。
本発明に係る画素ユニット、アレイ基板、表示装置、およびその製造方法は、１つ以上の上述した問題または他の問題を解決するためになされるものである。
本発明に係るいくつかの実施形態によれば、画素ユニット、アレイ基板、表示装置、およびその製造方法が提供されている。
本発明の一態様は、ドレイン電極を有するトランジスタと、前記ドレイン電極の表面および金属層に接している第１下部導電層を有する画素電極と、前記トランジスタおよび前記第１下部導電層上に形成される平坦化層と、を備える画素ユニットを提供する。前記金属層は、前記平坦化層におけるビアホールを介して前記第１下部導電層に電気的に接続される。
いくつかの実施形態では、前記第１下部導電層は、前記ドレイン電極の全表面を被覆する。
いくつかの実施形態では、前記第１下部導電層は、前記ドレイン電極の１つまたは２つ以上の側壁をさらに被覆する。
いくつかの実施形態では、前記画素ユニットは、前記トランジスタのソース電極上に形成される第２下部導電層をさらに備える。前記第２下部導電層は、前記ソース電極の全表面および１つまたは２つ以上の側壁を被覆する。
いくつかの実施形態では、前記第２下部導電層は、前記ソース電極に接続されたデータ回線をさらに被覆する。
いくつかの実施形態では、前記画素ユニットは、前記トランジスタのゲート電極に接続されたゲート回線を被覆するように形成される第３下部導電層をさらに備える。
いくつかの実施形態では、前記金属層は、金属銀層である。
いくつかの実施形態では、前記画素電極は、前記金属層上に形成される上部導電層をさらに有する。前記上部導電層は、前記金属層を被覆する。
本発明の別の態様は、基板と、前記基板上にある上記した画素ユニットの少なくとも１つと、を備えるアレイ基板を提供する。
本発明の別の態様は、上気したアレイ基板を備える表示装置を提供する。
本開示の別の態様は、ドレイン電極を有するトランジスタを形成する工程と、前記ドレイン電極を被覆するように、前記ドレイン電極の表面に接している第１下部導電層を形成する工程と、前記トランジスタおよび前記第１下部導電層上に平坦化層を形成する工程と、前記第１下部導電層を露出させるように、前記平坦化層にビアホールを形成する工程と、前記平坦化層上に金属層を形成するとともに、前記ビアホールを介して前記金属層を前記第１下部導電層に電気的に接続する工程と、を含む、画素ユニットを製造する方法を提供する。
いくつかの実施形態では、前記第１下部導電層は、前記ドレイン電極の全表面および１つまたは２つ以上の側壁を被覆するように形成される。
いくつかの実施形態では、前記第１下部導電層を形成する工程は、トランジスタ上に導電フィルムを形成するステップと、前記導電フィルムをパターニングして前記ドレイン電極上に前記第１下部導電層を形成するステップと、を含む。
いくつかの実施形態では、前記方法は、前記トランジスタのソース電極を被覆するように、前記ソース電極上に第２下部導電層を形成する工程をさらに含む。
いくつかの実施形態では、前記第２下部導電層は、一段階のパターニング処理において前記第１下部導電層と同時に形成される。
いくつかの実施形態では、前記第２下部導電層は、前記ソース電極の全上面およびすべての側壁を被覆するように形成される。
いくつかの実施形態では、前記第２下部導電層は、前記ソース電極に接続されたデータ回線をさらに被覆するように形成される。
いくつかの実施形態では、前記方法は、前記トランジスタのゲート電極に接続されたゲート回線を被覆するように、前記ゲート回線上に第３下部導電層を形成する工程をさらに含む。
いくつかの実施形態では、前記第３下部導電層は、パターン形成過程において前記第１下部導電層と同時に形成される。
いくつかの実施形態では、本方法は、前記金属層を被覆するように、前記金属層上に上部導電層を形成する工程をさらに含む。
当業者にとっては、本開示における明細書、特許請求の範囲、または図面を踏まえて、本発明が他の態様として実施することができることは明らかである。
本発明の様々な目的、特徴および利点は、本発明の詳細な説明および付随する図面からより完全に理解される。付随する図面における同様の構成要素については、同様の符号を付している。なお、付随する図面は、様々な実施形態に従って図解するためだけに示されたものであり、本発明の範囲を制限するためのものではない。
図１は、アレイ基板を模式的に示す断面構造図である。 図２は、本発明の実施形態に係る例示的な画素ユニットを模式的に示す断面構造図である。 図３は、本発明の他の実施形態に係る別の例示的な画素ユニットを模式的に示す断面構造図である。 図４は、本発明の他の実施形態に係る別の例示的な画素ユニットを模式的に示す断面構造図である。 図５は、本発明の実施形態に係る例示的な画素ユニットの製造工程を示すフローチャートである。 図６は、本発明の他の実施形態に係る別の例示的な画素ユニットの製造工程を示すフローチャートである。 図７は、本発明の他の実施形態に係る別の例示的な画素ユニットの製造工程を示すフローチャートである。 図８は、本発明の他の実施形態に係る別の例示的な画素ユニットの製造工程を示すフローチャートである。
以下、本発明の実施例について、本発明を完全に理解して実施し、かつ本発明効果を実現することができるように、図面を参照しながら詳細的に説明する。なお、以下の説明は、例示の目的で提供されたものに過ぎず、本発明を制限するためのものではない。
本発明の様々な実施形態または実施形態における様々な特徴は、矛盾しない限り、組み合わせまたは並べ替えることができる。本発明の精神または範囲から逸脱しない種々なる修正、均等物、改良などは、本発明の範囲に包まれ、当業者に理解され得る。
各種の実施形態によれば、本発明は、画素ユニットおよびその製造方法、並びに関連するアレイ基板および表示装置を提供する。例としては、アレイ基板は、表示画面を駆動させて画像を表示するように、アクティブマトリックス型液晶表示装置、アクティブマトリックス型有機発光表示装置などのような表示装置に適用可能である。
図１に示すように、アレイ基板は、ベース基板１と、ベース基板１上に設けられた複数の画素ユニットと、を含む。各画素ユニットは、トランジスタ２と、画素電極３と、トランジスタ２と画素電極との間に位置する平坦化層４と、を含む。平坦化層４は、ビアホールを有する。画素電極３は、通常、下部導電層３１、金属層３２、上部導電層３３がこの順に積層された３つの層を含む。下部導電層３１は、ビアホールを介してトランジスタ２のドレイン電極２１に電気的に接続される。
しかしながら、下部導電層３１とドレイン電極２１とが唯一のビアホールを介して電気的に接続されているので、下部導電層３１とドレイン電極２１との接触面積は通常小さく、その結果、画素電極３とドレイン電極２１との間の接触抵抗は高くなる。従って、トランジスタ２による実効電流が小さく、表示装置全体の消費電力が大きくなる。
図２は、本発明の実施形態に係る例示的な画素ユニットを模式的に示す断面構造図である。
図示されるように、画素ユニットは、トランジスタ２と、画素電極３と、平坦化層４と、画素定義層５と、を含む。
トランジスタ２には、ドレイン電極２１と、活性層２２と、ゲート絶縁層２３と、ゲート電極２４と、中間絶縁層２５と、ソース電極２６とが含まれる。
画素電極３には、第１下部導電層３１１と、金属層３２と、上部導電層３３とが含まれる。
第１下部導電層３１１は、トランジスタ２のドレイン電極２１上に形成される。第１下部導電層３１１は、ドレイン電極２１を完全に被覆することができる。
平坦化層４は、トランジスタ２および第１下部導電層３１１上に形成される。平坦化層４には、ビアホールが形成される。
金属層３２および上部導電層３３は、平坦化層４上に逐次的に形成される。金属層３２は、ビアホールを介して第１下部導電層３１１に電気的に接続される。
ゲート絶縁層２３は、活性層２２上に形成される。
ゲート電極２４は、ゲート絶縁層２３上に形成される。
中間絶縁層２５あるいは中間誘電体層は、ゲート電極２４上に形成される。中間絶縁層２５には、ビアホールが２つある。２つのビアホールもゲート絶縁層２３を貫通する。ゲート絶縁層２３の下方にある活性層２２は、２つのビアホールを介して露出する。
中間絶縁層２５には、ソース電極２６とドレイン電極２１とがそれぞれ形成される。ソース電極２６は、一方のビアホールを介して活性層２２に電気的に接続される。ドレイン電極２５は、他方のビアホールを介して活性層２２に電気的に接続される。
いくつかの実施形態では、画素電極３は、第１下部導電層３１１、金属層３２、および金属層３２を被覆する上部導電層３３である３つの層を含む。設計的または機能的ニーズに応じて、他の実施形態では、画素電極３は、第１下部導電層３１１および金属層３２である２つの層だけを含んでもよい。
なお、ドレイン電極２１上に画素電極３の第１下部導電層３１１被覆させることで、第１下部導電層３１１とドレイン電極２１との接触面積は大きくなる。このように、接触抵抗は減少され、実効電流は拡大され、表示装置の消費電力は減る。
さらに、第１下部導電層３１１とドレイン電極２１との接触面積が大きくなるため、第１下部導電層３１１とドレイン電極２１との間の接着力を向上させることが可能である。従って、第１下部導電層３１１が小さ過ぎる接触面積に起因してドレイン電極２１から脱落することを防止可能になる。
また、本発明に係る画素ユニットの製造工程において、画素電極３の第１下部導電層３１１は、平坦化層４を形成する前に形成される。そして、金属層３２と画素電極３の上部導電層３３は、平坦化層４上に一段階のパターニング処理によって得られる。画素電極３の第１下部導電層３１１、金属層３２および上部導電層３３が平坦化層４の形成後で一段階のパターニング処理によって得られる、従来の製造工程に比べると、本発明に係る製造工程は、平坦化層４上にエッチングされるべき層の層数を減少させることができる。従って、エッチング処理において、金属層３２および上部導電層３３の寸法、またはエッチング速度は、より好適的に制御される。
図３に示すように、本発明の他の実施形態に係る別の例示的な画素ユニットの断面構造図は模式的に示される。
図示されるように、第１下部導電層３１１は、ドレイン電極２１の上面全体およびすべての側壁を被覆することができる。なお、図３は、画素ユニットの断面構造図であるので、ドレイン電極２１の上面および２つの側壁のみを図示する。図３には、ドレイン電極２１の他の側壁が図示されていない。
いくつかの実施形態では、第１下部導電層３１１の材料は、インジウムスズ酸化物（ＩＴＯ）などの透明導電材料となり得る。
従来の画素ユニットでは、金属層３２は通常、金属銀層である。トランジスタ２のドレイン電極２１は、金属アルミニウムを含有する。平坦化層４は、ドレイン電極２１上に形成されるが、ドレイン電極２１のすべての側壁を被覆していない。従って、ドレイン電極２１の平坦化層４によって被覆されていない側壁は、外部に露出する。金属層３２をエッチングするパターニング処理において、ドレイン電極２１の側壁における露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、ドレイン電極２１の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る画素ユニットによれば、第１下部導電層３１１は、ドレイン電極２１の上面全体およびすべての側壁を被覆するように形成される。このように、第１下部導電層３１１とドレイン電極２１との接触面積を増やすだけでなく、ドレイン電極２１の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
図４に示すように、本発明の他の実施形態に係る別の例示的な画素ユニットの断面構造図は模式的に示される。
図示されるように、トランジスタ２のソース電極２６と平坦化層４との間には、第２導電層３１２が形成される。第２導電層３１２は、トランジスタ２のソース電極２６を被覆することができる。
具体的には、第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁を被覆することができる。なお、図４は、画素ユニットの断面構造図であるので、ソース電極２６の上面および２つの側壁のみを図示する。図４には、ソース電極２６の他の側壁が図示されていない。
いくつかの実施形態では、第２下部導電層３１２の材料は、インジウムスズ酸化物（ＩＴＯ）などの透明導電材料となり得る。
従来の画素ユニットでは、ソース電極２６の材料は、ドレイン電極２１と同じく、金属アルミニウムを含有する。平坦化層４は、ソース電極２６上に形成されるが、ソース電極２６のすべての側壁を被覆していない。従って、ソース電極２６の平坦化層４によって被覆されていない側壁は、外部に露出する。金属層３２をエッチングするパターニング処理において、ソース電極２６の側壁における露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、ソース電極２６の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る画素ユニットによれば、第１下部導電層３１１の形成する際には、ソース電極２６と平坦化層４との間に、第２下部導電層３１２も同時に形成される。第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁を被覆するように形成される。このように、第２下部導電層３１２とソース電極２６との接触面積を増やすだけでなく、ソース電極２６の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
いくつかの実施形態では、第２下部導電層３１２はさらに、トランジスタ２のソース電極２６に接続されたデータ回線を被覆できる。
画素ユニットを形成するための従来の製造工程において、トランジスタ２のソース電極２６およびソース電極２６に接続されたデータ回線は、１つのパターニング処理によって同時に形成される。データ回線の材料は、ソース電極２６と同じく、金属アルミニウムを含有する。しかしながら、平坦化層４は、データ回線を被覆していない。従って、データ線は外部に露出する。金属層３２をエッチングするパターニング処理において、データ回線の露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、データ回線の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る画素ユニットによれば、第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁、並びにソース電極２６に接続されたデータ回線を被覆するように形成される。このように、データ回線の金属アルミニウムと金属層３２の金属銀との電気化学作用は防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
いくつかの実施形態では、第１下部導電層３１１と第２下部導電層３１２とは、一段階のパターニング処理によって同時に形成される。さらに、トランジスタ２のソース電極２６およびドレイン電極２１、並びにソース電極に接続されたデータ回線を形成するためのマスクは、一段階のパターニング処理において用いられる。
トランジスタ２のソース電極２６およびドレイン電極２１、並びにソース電極に接続されたデータ回線が一段階のパターニング処理において１つのマスクを用いて形成される場合は多い。本発明に係る画素ユニットによれば、第１下部導電層３１１は、ドレイン電極２１を被覆しており、第２下部導電層３１２は、ソース電極２６およびソース電極に接続されたデータ回線を被覆する。従って、トランジスタ２のソース電極２６およびドレイン電極２１に、かつソース電極に接続されたデータ回線に導電層を覆った後、トランジスタ２のソース電極２６およびドレイン電極２１、並びにソース電極に接続されたデータ回線をパターニングするための同一のマスクによって、トランジスタ２のソース電極２６およびドレイン電極２１、並びにソース電極に接続されたデータ回線の同じパターンが形成される。
パターンの線幅は、露光処理への調整によって同時に制御される。このように、第１下部導電層３１１は、ドレイン電極２１の上面全体だけでなく、ドレイン電極２１のすべての側壁を被覆することが可能である。同様に、第２下部導電層３１２は、ソース電極２６の上面全体だけでなく、ソース電極２６のすべての側壁とソース電極２６に接続されたデータ回線とも被覆することが可能である。
それで、トランジスタ２のソース電極２６およびドレイン電極２１、並びにソース電極に接続されたデータ回線をパターニングするための同一のマスクを繰り返し利用することで、マスクのコストが減少される。
いくつかの他の実施形態では、必要に応じて、第１下部導電層３１１と第２下部導電層３１２とは、２つのパターニング処理によって形成されてもよい。
いくつかの実施形態では、第３下部導電層（図示せず）は、トランジスタ２のゲート電極２４に接続されたゲート回線上に形成される。第３下部導電層は、トランジスタ２のゲート電極２４に接続されたゲート回線を被覆することができる。第３下部導電層の材料は、インジウムスズ酸化物（ＩＴＯ）などの透明導電材料となり得る。
画素ユニットを形成するための従来の製造工程において、トランジスタ２のゲート電極２４およびゲート電極２４に接続されたゲート回線は、１つのパターニング処理によって同時に形成される。ゲート回線の材料は、ゲート電極２４と同じく、金属アルミニウムを含有する。しかしながら、平坦化層４は、ゲート回線を被覆していない。従って、ゲート回線は外部に露出する。金属層３２をエッチングするパターニング処理において、ゲート回線の露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、ゲート回線の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る画素ユニットによれば、第３下部導電層は、ゲート電極２４に接続されたゲート回線を被覆するように形成される。このように、ゲート回線の金属アルミニウムと金属層３２の金属銀との電気化学作用は防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
いくつかの実施形態では、第１下部導電層３１１、第２下部導電層３１２、および第３下部導電層は、一段階のパターニング処理によって同時に形成される。いくつかの他の実施形態では、必要に応じて、第１下部導電層３１１、第２下部導電層３１２、および第３下部導電層は、異なるパターニング処理によって形成されてもよい。
なお、ドレイン電極２１上に画素電極３の第１下部導電層３１１被覆させることで、第１下部導電層３１１とドレイン電極２１との接触面積を増やすことができる。このように、接触抵抗が低減され、実効電流が拡大され、表示装置の消費電力は減る。第１下部導電層３１１とドレイン電極２１との接触面積が大きくなるため、第１下部導電層３１１とドレイン電極２１との間の接着力を向上させることが可能である。従って、第１下部導電層３１１が小さ過ぎる接触面積に起因してドレイン電極２１から脱落することを防止可能になる。
また、本発明に係る画素ユニットの製造工程において、画素電極３の第１下部導電層３１１は、平坦化層４を形成する前に形成される。そして、金属層３２と画素電極３の上部導電層３３は、平坦化層４上に一段階のパターニング処理によって得られる。画素電極３の第１下部導電層３１１、金属層３２および上部導電層３３が平坦化層４の形成後で一段階のパターニング処理によって得られる、従来の製造工程に比べると、本発明に係る製造工程は、平坦化層４上にエッチングされるべき層の層数を減少させることができる。従って、エッチング処理において、金属層３２および上部導電層３３の寸法、またはエッチング速度は、より好適的に制御される。
さらに、本発明に係る画素ユニットは、第１下部導電層３１１と、第２下部導電層３１２と、第３下部導電層と、を含む。第１下部導電層３１１は、ドレイン電極２１上面全体およびすべての側壁を被覆するように形成される。第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁、並びにソース電極に接続されたデータ回線を被覆するように形成される。第３下部導電層は、ゲート電極に接続されたゲート回線を被覆するように形成される。このように、ドレイン電極２１、ソース電極２６、データ回線、ゲート電極２４、またはゲート回線の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
本発明の別の態様はアレイ基板を提供する。アレイ基板は、ベース基板１と、ベース基板１上にある少なくとも１つの画素ユニットと、を含む。画素ユニットは、図２〜４に合わせて説明された上述の画素ユニットのいずれかとなり得る。
本発明に係るアレイ基板の画素ユニットの各々は、ドレイン電極２１上に画素電極３の第１下部導電層３１１被覆させることで、第１下部導電層３１１とドレイン電極２１との接触面積が増加する。このように、接触抵抗は減少され、実効電流が拡大され、表示装置の消費電力は減る。第１下部導電層３１１とドレイン電極２１との接触面積が大きくなるため、第１下部導電層３１１とドレイン電極２１との間の接着力を向上させることが可能である。従って、第１下部導電層３１１が小さ過ぎる接触面積に起因してドレイン電極２１から脱落することを防止可能になる。
また、本発明に係るアレイ基板の製造工程において、画素ユニットの各々は、平坦化層４の形成する前に画素電極３の第１下部導電層３１１が形成される。そして、金属層３２と画素電極３の上部導電層３３とは、平坦化層４上に一段階のパターニング処理によって得られる。画素電極３の第１下部導電層３１１、金属層３２および上部導電層３３が平坦化層４の形成後で一段階のパターニング処理によって得られる、従来の製造工程に比べると、本発明に係る製造工程は、平坦化層４上にエッチングされるべき層の層数を減少させることができる。従って、エッチング処理において、金属層３２および上部導電層３３の寸法、またはエッチング速度は、より好適的に制御される。
さらに、本発明に係るアレイ基板の画素ユニットの各々は、第１下部導電層３１１と、第２下部導電層３１２と、第３下部導電層と、を含む。第１下部導電層３１１は、ドレイン電極２１上面全体およびすべての側壁を被覆するように形成される。第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁、並びにソース電極に接続されたデータ回線を被覆するように形成される。第３下部導電層は、ゲート電極に接続されたゲート回線を被覆するように形成される。このように、ドレイン電極２１、ソース電極２６、データ回線、ゲート電極２４、またはゲート回線の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
本発明の別の態様は、表示装置を提供する。表示装置は、アクティブマトリックス型液晶表示装置、やアクティブマトリックス型有機発光表示装置であってもよい。表示装置には、上記したアレイ基板が含まれる。
具体的には、表示装置は、液晶パネル、電子ペーパー、ＯＬＥＤパネル、携帯電話、タブレットコンピュータ、テレビ、モニタ、ラップトップ、デジタルフォトフレーム、ナビゲーターなどの任意の表示機能付き製品や部品となり得る。
図４に示すように、表示装置がアクティブマトリックス型有機発光表示装置である場合、画素定義層５は、各画素ユニットの画素電極３上に形成される。そして、発光層は、画素定義層５上に形成される。このように、表示装置は、画像を表示できる。
本発明に係る表示装置の画素ユニットの各々は、ドレイン電極２１上に画素電極３の第１下部導電層３１１被覆させることで、第１下部導電層３１１とドレイン電極２１との接触面積が増加する。このように、接触抵抗は減少され、実効電流が拡大され、表示装置の消費電力は減る。第１下部導電層３１１とドレイン電極２１との接触面積が大きくなるため、第１下部導電層３１１とドレイン電極２１との間の接着力を向上させることが可能である。従って、第１下部導電層３１１が小さ過ぎる接触面積に起因してドレイン電極２１から脱落することを防止可能になる。
また、本発明に係る表示装置の製造工程において、画素ユニットの各々は、平坦化層４の形成する前に画素電極３の第１下部導電層３１１が形成される。そして、金属層３２と画素電極３の上部導電層３３とは、平坦化層４上に一段階のパターニング処理によって得られる。画素電極３の第１下部導電層３１１、金属層３２および上部導電層３３が平坦化層４の形成後で一段階のパターニング処理によって得られる、従来の製造工程に比べると、本発明に係る製造工程は、平坦化層４上にエッチングされるべき層の層数を減少させることができる。従って、エッチング処理において、金属層３２および上部導電層３３の寸法、またはエッチング速度は、より好適的に制御される。
さらに、本発明に係る画素ユニットは、第１下部導電層３１１と、第２下部導電層３１２と、第３下部導電層と、を含む。第１下部導電層３１１は、ドレイン電極２１上面全体およびすべての側壁を被覆するように形成される。第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁、並びにソース電極に接続されたデータ回線を被覆するように形成される。第３下部導電層は、ゲート電極に接続されたゲート回線を被覆するように形成される。このように、ドレイン電極２１、ソース電極２６、データ回線、ゲート電極２４、またはゲート回線の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
図５に示すように、本発明の実施形態に係る例示的な画素ユニットの製造工程のフローチャートは示される。
図示されるように、画素ユニットの製造工程は、以下のステップを含む。
ステップ１０１では、トランジスタ２は、ベース基板１上に形成される。
図２に示すように、トランジスタ２を形成するステップは、ベース基板１上に活性層２２を形成することと、活性層２２上にゲート絶縁層２３を形成することと、ゲート絶縁層２３上にゲート電極２４を形成することと、ゲート電極２４上に中間絶縁層２５を形成することと、中間絶縁層２５に、ゲート絶縁層２３を貫通するビアホールを２つ形成しており、ただし、その２つのビアホールを介して、活性層２２の下方にあるゲート絶縁層２３が露出することと、中間絶縁層２５上に、中間絶縁層２５における一方のビアホールを介して活性層２２に電気的に接続されるソース電極２６と、中間絶縁層２５における他方のビアホールを介して活性層２２に電気的に接続されるドレイン電極２１と、を形成することと、を含む。
ステップ１０２では、第１下部導電層３１１は、トランジスタ２のドレイン電極２１条に形成される。第１下部導電層３１１は、ドレイン電極２１を完全に被覆するように形成される。
図２に示すように、第１下部導電層３１１は、一段階のパターニング処理によって形成される。具体的には、導電フィルムはトランジスタ２上に形成され、フォトレジストフィルムは導電フィルムに塗布される。フォトレジストフィルムが塗布された導電フィルムは、過剰な導電フィルムを除去するように、露光、現像、エッチングされる。残りのフォトレジストフィルムは剥離可能である。このように、第１下部導電層３１１は、トランジスタ２のドレイン電極２１上に形成されて、ドレイン電極２１を被覆する。
ステップ１０３では、平坦化層４は、トランジスタ２および第１下部導電層３１１上に形成される。ビアホールは、平坦化層４に形成される。
具体的には、一段階のパターニング処理は、トランジスタ２における平坦化層４およびビアホールと、第１下部導電層３１１とを形成するように用いられる。
ステップ１０４では、金属層３２および上部導電層３３は、平坦化層４上に逐次的に形成される。金属層４は、ビアホールを介して第１下部導電層３１１に電気的に接続される。
具体的には、一段階のパターニング処理は、金属層３２と上部導電層３３を同時に形成するように用いられる。
いくつかの実施形態では、画素電極３は、第１下部導電層３１１、金属層３２、および金属層３２を被覆する上部導電層３３である３つの層を含む。設計的または機能的ニーズに応じて、他の実施形態では、画素電極３は、第１下部導電層３１１および金属層３２である２つの層だけを含んでもよい。画素電極３に２つの層が含まれると、ステップ１０４は、平坦化層４上に金属層３２を形成することになる。金属層３２は、ビアホールを介して第１下部導電層３１１に電気的に接続される。
なお、ドレイン電極２１上に画素電極３の第１下部導電層３１１被覆させることで、第１下部導電層３１１とドレイン電極２１との接触面積は大きくなる。このように、接触抵抗は減少され、実効電流は拡大され、表示装置の消費電力は減る。
さらに、第１下部導電層３１１とドレイン電極２１との接触面積が大きくなるため、第１下部導電層３１１とドレイン電極２１との間の接着力を向上させることが可能である。従って、第１下部導電層３１１が小さ過ぎる接触面積に起因してドレイン電極２１から脱落することを防止可能になる。
また、本発明に係る画素ユニットの製造工程において、画素電極３の第１下部導電層３１１は、平坦化層４を形成する前に形成される。そして、金属層３２と画素電極３の上部導電層３３は、平坦化層４上に一段階のパターニング処理によって得られる。画素電極３の第１下部導電層３１１、金属層３２および上部導電層３３が平坦化層４の形成後で一段階のパターニング処理によって得られる、従来の製造工程に比べると、本発明に係る製造工程は、平坦化層４上にエッチングされるべき層の層数を減少させることができる。従って、エッチング処理において、金属層３２および上部導電層３３の寸法、またはエッチング速度は、より好適的に制御される。
さらに、図３に示すように、第１下部導電層３１１は、ドレイン電極２１の上面全体およびすべての側面を被覆するように、ステップ１０２において形成される。そして、第１下部導電層３１１の材料は、インジウムスズ酸化物（ＩＴＯ）などの透明導電材料となり得る。
従来の画素ユニットでは、金属層３２は通常、金属銀層である。トランジスタ２のドレイン電極２１は、金属アルミニウムを含有する。平坦化層４は、ドレイン電極２１上に形成されるが、ドレイン電極２１のすべての側壁を被覆していない。従って、ドレイン電極２１の平坦化層４によって被覆されていない側壁は、外部に露出する。金属層３２をエッチングするパターニング処理において、ドレイン電極２１の側壁における露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、ドレイン電極２１の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る製造工程によれば、第１下部導電層３１１は、ドレイン電極２１の上面全体およびすべての側壁を被覆するように形成される。このように、第１下部導電層３１１とドレイン電極２１との接触面積を増やすだけでなく、ドレイン電極２１の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
図６に示すように、本発明の他の実施形態に係る別の例示的な画素ユニットの製造工程のフローチャートは示される。図示されるように、図５におけるステップ１０２は、さらに以下のサブステップを含む。
サブステップ１０２１では、導電フィルムは、トランジスタ２上に形成される。具体的には、導電フィルムは、任意の適切な堆積方法によってトランジスタ２に堆積される。
サブステップ１０２２では、第１下部導電層は、導電フィルムへの一段階のパターニング処理によって、トランジスタ２のドレイン電極２１上に形成される。
図７に示すように、本発明の他の実施形態に係る別の例示的な画素ユニットの製造工程のフローチャートは示される。
図示されるように、図６におけるステップ１０２２は、トランジスタ２のソース電極２６と平坦化層４との間に第２導電層３１２を形成することをさらに含む。第２導電層３１２および第１導電層３１１は、一段階のパターニング処理によって形成される。第２導電層３１２は、トランジスタ２のソース電極２６を被覆可能である。第２下部導電層３１２の材料は、インジウムスズ酸化物（ＩＴＯ）などの透明導電材料となり得る。
具体的には、導電フィルムはトランジスタ２上に形成され、フォトレジストフィルムは導電フィルムに塗布される。フォトレジストフィルムが塗布された導電フィルムは、過剰な導電フィルムを除去するように、露光、現像、エッチングされる。残りのフォトレジストフィルムは剥離可能である。このように、第１下部導電層３１１および第２下部導電層３１１は、形成される。第１下部導電層３１１は、ドレイン電極２１の上面全体およびすべての側壁を被覆できる。第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁を被覆できる。
いくつかの他の実施形態では、必要に応じて、第１下部導電層３１１と第２下部導電層３１２とは、２つのパターニング処理によって形成されてもよい。
従来の画素ユニットでは、ソース電極２６の材料は、ドレイン電極２１と同じく、金属アルミニウムを含有する。平坦化層４は、ソース電極２６上に形成されるが、ソース電極２６のすべての側壁を被覆していない。従って、ソース電極２６の平坦化層４によって被覆されていない側壁は、外部に露出する。金属層３２をエッチングするパターニング処理において、ソース電極２６の側壁における露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、ソース電極２６の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る製造工程によれば、第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁を被覆するように形成される。このように、第２下部導電層３１２とソース電極２６との接触面積を増やすだけでなく、ソース電極２６の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
いくつかの実施形態では、第２下部導電層３１２は、トランジスタ２のソース電極２６と接続されたデータ回線を被覆するように形成される。
具体的には、導電フィルムは、ソース電極２６、ドレイン電極２１、およびソース電極２６に接続されたデータ回線上に形成される。そして、トランジスタ２のソース電極２６およびドレイン電極２１、並びにソース電極に接続されたデータ回線を形成するためのマスクは、再び、第１下部導電層３１１と第２下部導電層３１２とを同時に形成する一段階のパターニング処理において用いられる。その時、パターンの線幅は、露光処理への調整によって制御される。このように、第１下部導電層３１１は、ドレイン電極２１の上面全体だけでなく、ドレイン電極２１のすべての側壁を被覆することが可能である。同様に、第２下部導電層３１２は、ソース電極２６の上面全体だけでなく、ソース電極２６のすべての側壁とソース電極２６に接続されたデータ回線とも被覆することが可能である。
画素ユニットを形成するための従来の製造工程において、トランジスタ２のソース電極２６およびソース電極２６に接続されたデータ回線は、１つのパターニング処理によって同時に形成される。データ回線の材料は、ソース電極２６と同じく、金属アルミニウムを含有する。しかしながら、平坦化層４は、データ回線を被覆していない。従って、データ線は外部に露出する。金属層３２をエッチングするパターニング処理において、データ回線の露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、データ回線の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る画素ユニットによれば、第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁、並びにソース電極２６に接続されたデータ回線を被覆するように形成される。このように、データ回線の金属アルミニウムと金属層３２の金属銀との電気化学作用は防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。さらに、トランジスタ２のソース電極２６およびドレイン電極２１、並びにソース電極に接続されたデータ回線をパターニングするための同一のマスクを繰り返し利用することで、マスクのコストが減少される。
図８に示すように、本発明の他の実施形態に係る別の例示的な画素ユニットの製造工程のフローチャートは示される。図示されるように、図６におけるステップ１０２２は、第３下部導電層（図示せず）を形成することをさらに含む。いくつかの実施形態では、第１下部導電層３１１、第２下部導電層３１２および第３下部導電層は、一段階のパターニング処理によって同時に形成される。第３下部導電層は、トランジスタ２のゲート電極２４に接続されたゲート回線を被覆可能である。第３下部導電層の材料は、インジウムスズ酸化物（ＩＴＯ）などの透明導電材料となり得る。
具体的には、導電フィルムはトランジスタ２上に形成され、フォトレジストフィルムは導電フィルムに塗布される。フォトレジストフィルムが塗布された導電フィルムは、過剰な導電フィルムを除去するように、露光、現像、エッチングされる。残りのフォトレジストフィルムは剥離可能である。このように、第１下部導電層３１１、第２下部導電層３１１および第３下部導電層は、形成される。いくつかの他の実施形態では、必要に応じて、第１下部導電層３１１、第２下部導電層３１２、および第３下部導電層は、異なるパターニング処理によって形成されてもよい。
画素ユニットを形成するための従来の製造工程において、トランジスタ２のゲート電極２４およびゲート電極２４に接続されたゲート回線は、１つのパターニング処理によって同時に形成される。ゲート回線の材料は、ゲート電極２４と同じく、金属アルミニウムを含有する。しかしながら、平坦化層４は、ゲート回線を被覆していない。従って、ゲート線は外部に露出する。金属層３２をエッチングするパターニング処理において、ゲート回線の露出した金属アルミニウムは、エッチング液によって金属層３２の金属銀と反応する。従って、金属層３２から一定量の金属銀が失われることで、画素電極３の欠陥を引き起こすとともに、ゲート回線の欠陥を引き起こして、トランジスタ２の欠陥をもたらす。
本発明に係る製造工程によれば、第３下部導電層は、ゲート電極２４に接続されたゲート回線を被覆するように形成される。このように、ゲート回線の金属アルミニウムと金属層３２の金属銀との電気化学作用は防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
なお、ドレイン電極２１上に画素電極３の第１下部導電層３１１被覆させることで、第１下部導電層３１１とドレイン電極２１との接触面積を増やすことができる。このように、接触抵抗が低減され、実効電流が拡大され、表示装置の消費電力は減る。第１下部導電層３１１とドレイン電極２１との接触面積が大きくなるため、第１下部導電層３１１とドレイン電極２１との間の接着力を向上させることが可能である。従って、第１下部導電層３１１が小さ過ぎる接触面積に起因してドレイン電極２１から脱落することを防止可能になる。
また、本発明に係る画素ユニットの製造工程において、画素電極３の第１下部導電層３１１は、平坦化層４を形成する前に形成される。そして、金属層３２と画素電極３の上部導電層３３は、平坦化層４上に一段階のパターニング処理によって得られる。画素電極３の第１下部導電層３１１、金属層３２および上部導電層３３が平坦化層４の形成後で一段階のパターニング処理によって得られる、従来の製造工程に比べると、本発明に係る製造工程は、平坦化層４上にエッチングされるべき層の層数を減少させることができる。従って、エッチング処理において、金属層３２および上部導電層３３の寸法、またはエッチング速度は、より好適的に制御される。
さらに、本発明に係る画素ユニットは、第１下部導電層３１１と、第２下部導電層３１２と、第３下部導電層と、を含む。第１下部導電層３１１は、ドレイン電極２１上面全体およびすべての側壁を被覆するように形成される。第２下部導電層３１２は、ソース電極２６の上面全体およびすべての側壁、並びにソース電極に接続されたデータ回線を被覆するように形成される。第３下部導電層は、ゲート電極に接続されたゲート回線を被覆するように形成される。このように、ドレイン電極２１、ソース電極２６、データ回線、ゲート電極２４、またはゲート回線の金属アルミニウムと金属層３２の金属銀との電気化学作用も防止される。そのため、トランジスタ２および画素電極３の品質を確保することができる。
なお、図５〜８のフローチャットを用いて説明したステップは、必ずしも図示された順序で実行や実施されなくてもよく、任意の順序で実現しうる。また、図５〜８のフローチャットを用いて説明した、いくつかのステップは、待ち時間または処理時間を減少するため、必要に応じて略同時にまたは並列的に実行や実施されてもよい。さらに、図５〜８は、単に例示の目的で提供されたものであることに留意すべきである。図示されたステップの少なくとも一部は、記載されたものとは異なる順序で実施されてもよく、同時に実施されてもよく、完全に省略されてもよい。
本明細書に記載の実施例（または「など」、「例えば」、「含む」などの表現）は、クレームされたものを特定の例に限定するものと見なされなく、本発明に適用可能な多数の態様の単なる一部を例示することを意図する。
それで、画素ユニット、アレイ基板、表示装置、およびその製造方法は提供される。
前述の例示的な実施形態により本発明を説明したが、それは本発明の単なる例示に過ぎない。本発明は、その精神または範囲から逸脱することなしに、前述の実施形態に様々な変更を行うことが可能であり、添付した特許請求の範囲のみに限定される。本実施形態の特徴は、いろいろな方法で組み合わせまたは並べ替えることができる。本発明の精神または範囲から逸脱しない種々なる修正、均等物、改良などは、本発明の範囲に包まれ、当業者に理解され得る。

Claims (17)

  1. ゲート電極、ゲート回線、およびドレイン電極を有するトランジスタと、
    前記ドレイン電極の表面に接している第１下部導電層と金属層とを有する画素電極と、
    前記トランジスタおよび前記第１下部導電層上に形成される平坦化層であって、前記金属層は、前記平坦化層におけるビアホールを介して前記第１下部導電層に電気的に接続される、平坦化層と、
    前記ゲート電極に接続された前記ゲート回線を被覆するように形成される第３下部導電層と、を備え、
    前記第３下部導電層および前記第１下部導電層は、同一の層に同一の材料で形成される
    画素ユニット。
  2. 前記第１下部導電層は、前記ドレイン電極の全表面を被覆する
    請求項１に記載の画素ユニット。
  3. 前記第１下部導電層は、前記ドレイン電極の１つまたは２つ以上の側壁をさらに被覆する
    請求項２に記載の画素ユニット。
  4. 前記トランジスタのソース電極上に形成される第２下部導電層をさらに備え、
    前記第２下部導電層は、前記ソース電極の全表面および１つまたは２つ以上の側壁を被覆する
    請求項１に記載の画素ユニット。
  5. 前記第２下部導電層は、前記ソース電極に接続されたデータ回線をさらに被覆する
    請求項４に記載の画素ユニット。
  6. 前記金属層は、金属銀層である
    請求項１から５のいずれか一項に記載の画素ユニット。
  7. 前記画素電極は、前記金属層上に形成される上部導電層をさらに有し、
    前記上部導電層は、前記金属層を被覆する
    請求項１から５のいずれか一項に記載の画素ユニット。
  8. 基板と、
    前記基板上にある請求項１から７のいずれか一項に記載の画素ユニットの少なくとも１つと、を備える
    アレイ基板。
  9. 請求項８に記載のアレイ基板を備える表示装置。
  10. 画素ユニットを製造する方法であって、
    ゲート電極、ゲート回線、およびドレイン電極を有するトランジスタを形成する工程と、
    前記ドレイン電極を被覆するように、前記ドレイン電極の表面に接している第１下部導電層を形成する工程と、
    前記トランジスタおよび前記第１下部導電層上に平坦化層を形成する工程と、
    前記第１下部導電層を露出させるように、前記平坦化層にビアホールを形成する工程と、
    前記平坦化層上に金属層を形成するとともに、前記ビアホールを介して前記金属層を前記第１下部導電層に電気的に接続する工程と、
    前記ゲート回線を被覆するように、前記ゲート電極に接続された前記ゲート回線上に第３下部導電層を形成する工程と、を含み、
    前記第３下部導電層は、パターン形成過程において前記第１下部導電層と同時に形成される
    方法。
  11. 前記第１下部導電層は、前記ドレイン電極の全表面および１つまたは２つ以上の側壁を被覆するように形成される
    請求項１０に記載の方法。
  12. 前記第１下部導電層を形成する工程は、
    トランジスタ上に導電フィルムを形成するステップと、
    前記導電フィルムをパターニングして前記ドレイン電極上に前記第１下部導電層を形成するステップと、を含む
    請求項１０または１１に記載の方法。
  13. 前記トランジスタのソース電極を被覆するように、前記ソース電極上に第２下部導電層を形成する工程をさらに含む
    請求項１２に記載の方法。
  14. 前記第２下部導電層は、一段階のパターニング処理において前記第１下部導電層と同時に形成される
    請求項１３に記載の方法。
  15. 前記第２下部導電層は、前記ソース電極の全上面およびすべての側壁を被覆するように形成される
    請求項１３に記載の方法。
  16. 前記第２下部導電層は、前記ソース電極に接続されたデータ回線をさらに被覆するように形成される
    請求項１５に記載の方法。
  17. 前記金属層を被覆するように、前記金属層上に上部導電層を形成する工程をさらに含む
    請求項１０から１６のいずれか一項に記載の方法。
JP2017557433A 2016-05-16 2017-04-25 画素ユニット、アレイ基板、表示装置、およびその製造方法 Active JP6966331B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610323593.4 2016-05-16
CN201610323593.4A CN105742299B (zh) 2016-05-16 2016-05-16 一种像素单元及其制作方法、阵列基板及显示装置
PCT/CN2017/081874 WO2017198048A1 (en) 2016-05-16 2017-04-25 Pixel unit, array substrate, and display device, and fabrication methods thereof

Publications (2)

Publication Number Publication Date
JP2019522225A JP2019522225A (ja) 2019-08-08
JP6966331B2 true JP6966331B2 (ja) 2021-11-17

Family

ID=56256059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017557433A Active JP6966331B2 (ja) 2016-05-16 2017-04-25 画素ユニット、アレイ基板、表示装置、およびその製造方法

Country Status (5)

Country Link
US (1) US10416515B2 (ja)
EP (1) EP3459116B1 (ja)
JP (1) JP6966331B2 (ja)
CN (1) CN105742299B (ja)
WO (1) WO2017198048A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742299B (zh) * 2016-05-16 2019-11-29 京东方科技集团股份有限公司 一种像素单元及其制作方法、阵列基板及显示装置
CN108091674B (zh) * 2017-12-12 2020-06-26 武汉华星光电半导体显示技术有限公司 Oled背板结构及oled背板制作方法
CN112863329B (zh) * 2019-11-12 2023-02-17 群创光电股份有限公司 显示装置
CN110890323A (zh) * 2019-11-27 2020-03-17 京东方科技集团股份有限公司 源漏层引线结构及其制备方法、阵列基板和显示面板
CN112908225B (zh) * 2021-01-22 2022-08-16 合肥维信诺科技有限公司 显示面板的检测方法
CN116018025A (zh) * 2021-10-20 2023-04-25 北京京东方技术开发有限公司 显示基板及显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065679B2 (ja) * 1987-07-06 1994-01-19 日本電気株式会社 Ｍｏｓ型半導体装置の製造方法
JPH01133366A (ja) * 1987-11-18 1989-05-25 Sanyo Electric Co Ltd Ｍｏｓ半導体装置の製造方法
JP4414568B2 (ja) * 2000-07-24 2010-02-10 三菱電機株式会社 液晶表示装置のｔｆｔアレイ基板製造方法
AU2003263609A1 (en) * 2002-09-20 2004-04-08 Semiconductor Energy Laboratory Co., Ltd. Fabrication system and manufacturing method of light emitting device
KR100683676B1 (ko) * 2004-06-30 2007-02-20 삼성에스디아이 주식회사 개선된 비어홀구조를 갖는 유기전계 발광표시장치
KR100712111B1 (ko) * 2004-12-14 2007-04-27 삼성에스디아이 주식회사 보조 전극 라인을 구비하는 유기전계발광소자 및 그의제조 방법
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5105811B2 (ja) * 2005-10-14 2012-12-26 株式会社半導体エネルギー研究所 表示装置
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
TWI298234B (en) 2006-02-23 2008-06-21 Ind Tech Res Inst A structure and method for improving contact resistance in an organic light emitting diode integrated with a color filter
US20080017859A1 (en) 2006-07-18 2008-01-24 Tpo Displays Corp. System for displaying images including thin film transistor device and method for fabricating the same
JP2008275940A (ja) * 2007-04-27 2008-11-13 Seiko Epson Corp 電気光学装置、及びその製造方法、電子機器
CN101640218B (zh) * 2009-06-09 2012-08-08 上海宏力半导体制造有限公司 金属氧化物半导体场效应晶体管及其制造方法
JP5292438B2 (ja) * 2011-05-23 2013-09-18 株式会社ジャパンディスプレイ 液晶表示装置
KR20130007006A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP5778654B2 (ja) 2012-12-19 2015-09-16 日本特殊陶業株式会社 セラミック基板及びその製造方法
CN105742299B (zh) * 2016-05-16 2019-11-29 京东方科技集团股份有限公司 一种像素单元及其制作方法、阵列基板及显示装置

Also Published As

Publication number Publication date
US10416515B2 (en) 2019-09-17
CN105742299A (zh) 2016-07-06
EP3459116A1 (en) 2019-03-27
US20180217464A1 (en) 2018-08-02
EP3459116A4 (en) 2020-01-08
WO2017198048A1 (en) 2017-11-23
CN105742299B (zh) 2019-11-29
EP3459116B1 (en) 2023-10-11
JP2019522225A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
JP6966331B2 (ja) 画素ユニット、アレイ基板、表示装置、およびその製造方法
US11101339B2 (en) Flexible display panel and manufacturing method thereof, and display device
CN109103231B (zh) 显示基板及其制造方法、显示装置
US10673001B2 (en) Flexible display substrate, method for fabricating the same and display device
EP3179513B1 (en) Organic electroluminescent display panel and manufacturing method therefor, and display device
US9412760B1 (en) Array substrate and manufacturing method thereof, and display device
CN104733495B (zh) 有机发光二极管显示设备及其制造方法
US9570473B2 (en) Array substrate, manufacturing method thereof and display device
WO2015186619A1 (ja) 半導体装置、表示装置及び半導体装置の製造方法
US9478565B2 (en) Array substrate and method for fabricating the same, and display panel
US9905580B2 (en) Method for manufacturing thin film transistor, thin film transistor, and array substrate and display device using the same
JP2020531882A (ja) Ｏｌｅｄ表示マザーボード及びその製造方法、ｏｌｅｄ表示パネルの製造方法及びそのｏｌｅｄ表示装置
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN110400810B (zh) 显示基板及其制作方法、和显示装置
CN108831914B (zh) 一种有机发光显示面板、其制作方法及显示装置
US10504943B2 (en) Method for manufacturing an array substrate motherboard
US9929183B2 (en) Array substrate, manufacturing method of array substrate and display device
WO2014190657A1 (zh) 像素单元及其制备方法、阵列基板、显示装置
US20170263645A1 (en) Substrate, manufacturing method thereof, and display device
WO2020199548A1 (en) Display panel, display apparatus, and method of fabricating display panel
US10026608B2 (en) Array substrate, method for manufacturing the same, and display device
JP2018031976A (ja) 表示装置
CN108493216B (zh) 一种tft阵列基板、显示装置及tft阵列基板的制备方法
US10068924B2 (en) Display panel and display apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211021

R150 Certificate of patent or registration of utility model

Ref document number: 6966331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150