CN102280452B - 薄膜晶体管基板、其制造方法及具有该基板的平板显示器 - Google Patents

薄膜晶体管基板、其制造方法及具有该基板的平板显示器 Download PDF

Info

Publication number
CN102280452B
CN102280452B CN2010105809141A CN201010580914A CN102280452B CN 102280452 B CN102280452 B CN 102280452B CN 2010105809141 A CN2010105809141 A CN 2010105809141A CN 201010580914 A CN201010580914 A CN 201010580914A CN 102280452 B CN102280452 B CN 102280452B
Authority
CN
China
Prior art keywords
horizontal plane
substrate
etching resist
resist pattern
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105809141A
Other languages
English (en)
Other versions
CN102280452A (zh
Inventor
李臣馥
南承熙
李南锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102280452A publication Critical patent/CN102280452A/zh
Application granted granted Critical
Publication of CN102280452B publication Critical patent/CN102280452B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种薄膜晶体管基板、其制造方法以及具有该薄膜晶体管基板的平板显示器。所述薄膜晶体管基板包括：基板，具有分别具有不同深度的多个沟槽，以具有多台阶结构；在沟槽中交替交叉的栅极线和数据线，以形成多个像素区域；形成在基板沟槽中的薄膜晶体管，以形成在栅极和数据线的交叉部分中，其中沿着栅极线和栅极形成薄膜晶体管的有源层，有源层与相邻像素区域的有源层分开，其间具有数据线。

Description

薄膜晶体管基板、其制造方法及具有该基板的平板显示器
本申请要求2010年6月11日提交的韩国专利申请No.10-2010-0055514的权益，在此通过参考的方式援引该专利申请，如同在此完全阐明。
技术领域
本发明涉及一种具有自对准功能因此降低制造成本的薄膜晶体管基板、该薄膜晶体管基板的制造方法，以及具有该薄膜晶体管基板的平板显示器。
背景技术
目前，显示器件市场已经快速变化，聚焦于有效采用了大尺寸和小型尺寸的平板显示器件。这种平板显示器件可分成液晶显示器(LCD)、等离子体显示面板(PDP)、有机电致发光显示器(OLED)等。平板显示器件使用玻璃基板作为构造成支撑多个薄膜的支撑体。玻璃基板在减少厚度方面具有限制。即使玻璃基板厚度被减小了，玻璃基板也因其不具有耐久性和柔性而具有易碎的缺陷。
结果，柔性显示器已经出现在市场中，其使用具有薄厚度和耐久性的材料，例如塑料代替不具有耐久性和柔性的玻璃基板。
与玻璃基板相比，由于热、张力、化学反应和湿气吸收等，容易改变这种柔性显示器中使用的塑料膜的形状。源于此，不利的是，在每条组装线中必须考虑柔性基板的外形。尤其是，塑料膜在150℃下会发生200ppm的热收缩。如果使用这种塑料膜制造柔性显示器，则将严重降低薄膜间层对准的精度。
为了解决这个问题，美国专利No.7,202,179和No.7,521,313公开了具有自对准压印光刻的薄膜器件。
尤其是，根据USP No.7,202,179，多个薄膜器件层沉积在基板上，然后，在多个薄膜器件层上提供诸如压印聚合物的压印3D模板结构。之后，蚀刻多个薄膜器件层和3D模板结构。该蚀刻形成了薄膜器件的基本(rudimentary)结构。也就是，通过多个灰化和蚀刻工艺，使用多台阶抗蚀剂作为掩模对所形成的多个薄膜器件层进行构图。这种情况下，由于在对多个薄膜器件层进行构图时使用多台阶抗蚀剂，因此可解决多层对准的问题。但是，使用底切对最下层的栅极层进行构图。此处，难以实施底切工艺且在形成图案形状上存在限制。而且，由于底切结构和产品可靠性会因此变差，所以在栅极层上提供的栅极介质层可能是浮置的。
根据USP No.7,512,313，当在具有至少一个台阶的基板暴露区域中形成图案时，处理暴露区域以提供至少一个蚀刻抗蚀剂材料区域。但是，被施加表面处理工艺的材料受限且难以保证材料类型。而且，另外提供表面处理工艺，因此使得整个组装工艺复杂化。
发明内容
因此，本发明涉及一种薄膜晶体管基板及其制造方法。
本发明的目的是提供一种能够执行自对准的薄膜晶体管基板及其制造方法。
本发明的另外优点、目的和特征将部分在随后的描述中进行阐述，而部分则将在本领域技术人员在研究下文之后变得显而易见，或者可以通过本发明的实践来了解。可以通过在书面的说明书和其权利要求以及所附附图中具体指明的结构来实现和获得本发明的目的及其他优点。
为了实现这些目的或其他优点并根据本发明的意图，如此处具体实施和广泛描述的，一种薄膜晶体管基板包括：包括分别具有不同深度的多个沟槽以具有多台阶结构的基板；栅极线和数据线，在沟槽中交替交叉以形成多个像素区域；形成在基板沟槽中以形成在栅极线和数据线交叉部分中的薄膜晶体管，其中沿着栅极线和栅极形成薄膜晶体管的有源层，有源层与相邻像素区域的有源层分开，其间具有数据线。
所述基板可包括分别具有不同高度的第一至第四沟槽，并且基板第一水平面可通过第一沟槽暴露，基板第二水平面可通过具有低于第一沟槽深度的第二沟槽暴露，基板第三水平面可通过低于第二沟槽深度的第三沟槽暴露，基板第四水平面可通过低于第三沟槽深度的第四沟槽暴露。
所述薄膜晶体管可包括：形成在第一和第二水平面以及位于第一至第三水平面中每两个之间的侧表面上的栅极；形成在基板正面上的栅绝缘层；形成在基板的第一和第四水平面上以及与第二至第四水平面中每两个之间的侧表面对应的栅绝缘层上的源极和漏极；形成在基板第二水平面上和与位于第二和第三水平面之间的侧表面对应的栅绝缘层上的有源层，该有源层与栅极重叠，其间具有栅绝缘层，以在源极和漏极之间形成沟道；以及形成在源极和漏极中每一个与有源层之间的欧姆接触层。
所述有源层可与相邻像素区域的有源层通过位于数据线两侧上的第一沟槽分开。
所述栅极线和数据线在基板的第三水平面上交叉，其间具有栅绝缘层。
在位于其上形成有源极和漏极的第四水平面和其上形成有栅极的第二水平面之间的侧表面的尖角可小于位于其上形成有栅极和栅极线的第二水平面和与第二水平面相邻的第五水平面之间的侧表面的尖角。
所述薄膜晶体管基板还可包括与栅极线结合的栅极焊盘，所述栅极焊盘形成在第二水平面上；以及与数据线结合的数据焊盘，所述数据焊盘形成在第五水平面上，其中栅绝缘层和有源层被形成为暴露栅极焊盘。
在本发明的另一方面中，一种制造薄膜晶体管基板的方法包括如下步骤：形成包括分别具有不同深度的多个沟槽以具有多台阶结构的基板；以及形成交替交叉以形成多个像素区域的栅极线和数据线，和薄膜晶体管，形成在基板的沟槽内栅极和数据线的交叉部分中；其中薄膜晶体管的有源层沿着栅极线和栅极形成，有源层与相邻像素区域的有源层分开，其间具有数据线。
形成基板的步骤可包括如下步骤：形成包括与第一至第四沟槽对应的第一至第四凸起的压印模型；使用压印模型通过按压塑料膜形成具有第一至第四沟槽的基板；以及将压印模型与基板分开。
在所述基板沟槽中形成栅极和数据线以及薄膜晶体管的步骤可包括如下步骤：在第一和第二水平面上以及位于第一至第三水平面中每两个之间的侧表面上形成薄膜晶体管的栅极线和栅极；在基板正面上形成栅绝缘层；在基板的第二水平面上和与位于第二和第三水平面之间的侧表面对应的栅绝缘层上形成有源层，该有源层与栅极重叠，其间具有栅绝缘层，以在源极和漏极之间形成沟道；以及在基板的第三和第四水平面上以及位于第二至第四水平面中每两个之间的一个侧表面上形成源极、漏极和数据线。
形成所述薄膜晶体管的栅极线和栅极的步骤可包括如下步骤：在基板正面上形成栅极金属层；在第一至第三水平面上以及在位于第一至第三水平面中每两个之间的侧表面上形成第一蚀刻抗蚀剂图案；通过使用第一蚀刻抗蚀剂图案作为掩模蚀刻栅极金属层；以及去除第一蚀刻抗蚀剂图案。
根据实施例的形成有源层的步骤可包括如下步骤：在其上形成有栅绝缘层的基板的第一水平面上形成第二蚀刻抗蚀剂图案；在其上形成有第二蚀刻抗蚀剂图案的基板上形成第一和第二硅层；在剥离工艺中去除第二蚀刻抗蚀剂图案，第二蚀刻抗蚀剂图案上的第一和第二硅层；形成第三蚀刻抗蚀剂图案以覆盖第一和第二水平面以及在第一至第三水平面中每两个之间的侧表面；和使用第三蚀刻抗蚀剂图案作为掩模，通过蚀刻第一硅层在有源层上形成有源层和欧姆接触层。
根据另一实施例的形成有源层的步骤包括如下步骤：在其上形成有栅绝缘层的基板的第一水平面上形成第二蚀刻抗蚀剂图案；在其上形成有第二蚀刻抗蚀剂图案的基板上形成第一硅层；在剥离工艺中去除第二蚀刻抗蚀剂图案和第二蚀刻抗蚀剂图案上的第一硅层；形成第三蚀刻抗蚀剂图案以覆盖第一和第二水平面和在第一至第三水平面中每两个之间的侧表面；以及通过使用第三蚀刻抗蚀剂图案作为掩模蚀刻第一硅层形成有源层。
形成所述数据线、源极和漏极的步骤可包括如下步骤：灰化第三蚀刻抗蚀剂图案以部分暴露欧姆接触层的端部；在基板上形成源/漏极金属层以覆盖被灰化的第三蚀刻抗蚀剂图案；在源/漏极金属层上的第一至第四水平面上形成第四蚀刻抗蚀剂图案；使用第四蚀刻抗蚀剂图案作为掩模蚀刻源/漏极金属层；去除第四蚀刻抗蚀剂图案；以及在剥离工艺中去除第三蚀刻抗蚀剂图案和第三蚀刻抗蚀剂图案上的源/漏极金属层。
根据另一实施例的形成数据线、源极和漏极的步骤可包括步骤：灰化第三蚀刻抗蚀剂图案以部分暴露有源层的端部；在基板上形成第二硅层和源/漏极金属层以覆盖被灰化的第三蚀刻抗蚀剂图案；在形成于源/漏极金属层上的第一至第四水平面上形成第四蚀刻抗蚀剂图案；使用第四蚀刻抗蚀剂图案作为掩模，通过顺序蚀刻源/漏极金属层和第二硅层，与数据线、源极和漏极一起形成欧姆接触层；去除第四蚀刻抗蚀剂图案；以及在剥离工艺中通过去除蚀刻抗蚀剂图案，将源极和漏极与位于源极和漏极之间的欧姆接触层分开。
在此，第二蚀刻抗蚀剂图案可与形成在第二水平面上的栅绝缘层平齐。
该方法还包括如下步骤：在第二水平面上与栅极线一起形成栅极焊盘；在第四水平面上与数据线一起形成数据焊盘；以及通过去除形成在栅极焊盘上的有源层和栅绝缘层暴露栅极焊盘；
尤其是，所述暴露栅极焊盘的步骤包括如下步骤：在其上形成有源极、漏极、数据线和数据焊盘的基板的正面上涂覆蚀刻抗蚀剂；在浸渍(dipping)其上形成有栅极焊盘的基板预定部分之后，通过对蚀刻抗蚀剂构图形成第五蚀刻抗蚀剂图案；以及使用第五蚀刻抗蚀剂图案作为掩模蚀刻有源层和栅绝缘层。
在本发明的另一方面中，一种平板显示器件包括薄膜晶体管基板；与薄膜晶体管基板相对的阵列基板，该阵列基板包括驱动电极；以及形成在薄膜晶体管基板和阵列基板之间的接触衬垫料，以结合薄膜晶体管和驱动电极，其中薄膜基板包括：基板，包括分别具有不同深度的多个沟槽以具有多台阶结构；栅极和数据线，在沟槽中交替交叉以形成多个像素区域；形成在基板的沟槽中的薄膜晶体管，以形成在栅极和数据线的交叉部分中，其中薄膜晶体管的有源层沿着栅极线和栅极形成，该有源层与相邻像素区域的有源层分开，其间具有数据线。
根据本发明，可提供包括分别具有不同深度的多个沟槽的基板且薄膜图案可形成在基板的沟槽中。源于此，可设计提供大面积的结构且有利的是将抗蚀剂印刷工艺应用于本发明。而且，根据本发明可形成薄膜而不需对准工艺。源于此，可实现自对准。在底切结构中不形成根据本发明的薄膜图案，因此可提供其组装工艺的效率和可靠性。
应当理解，本发明前面的一般描述和以下的详细描述都是示范性和说明性的且旨在提供如所要求的本发明的进一步解释。
附图说明
给本发明提供进一步理解并结合在本申请中组成本申请一部分的附图图解了本发明的实施例，并与说明书一起用于解释本发明的原理。
在附图中：
图1是示出根据本发明示范性实施例的薄膜晶体管基板的透视图；
图2是示出沿着图1的线“I-I”、“II-II”和“III-III”的薄膜晶体管基板的截面图；
图3A和3B是详细示出用于制造具有多台阶结构的薄膜晶体管基板的方法的透视图和截面图；
图4A至4C是详细示出用于制造具有多台阶结构的薄膜晶体管基板的方法的截面图；
图5A和5B是示出用于制造根据本发明上述实施例的薄膜晶体管的第一导体图案组的方法的透视图和截面图；
图6A至6C是示出用于制造根据本发明上述实施例的薄膜晶体管的第一导体图案组的方法的截面图；
图7A和7B是示出用于制造根据本发明实施例的薄膜晶体管基板的半导体层的方法的透视图和截面图；
图8A至8D是示出用于制造根据本发明实施例的薄膜晶体管基板的半导体层的方法的截面图；
图9A和9B是示出用于制造根据本发明实施例的薄膜晶体管基板的第二导体组的方法的透视图和截面图；
图10A至10E是示出用于制造根据本发明实施例的薄膜晶体管基板的第二导体组的方法的截面图；
图11A和11B是示出根据本发明上述实施例去除提供在薄膜晶体管基板的栅极焊盘上的栅绝缘层和有源层的工艺的透视图和截面图；
图12A至12D是示出根据本发明上述实施例所述去除提供在薄膜晶体管基板的栅极焊盘上的栅绝缘层和有源层的工艺的截面图；
图13是示出根据本发明另一实施例的薄膜晶体管基板的截面图；
图14A至14I是示出用于制造图13中所示薄膜晶体管基板的方法的截面图；以及
图15是示出应用了所述薄膜晶体管基板的平板显示器件的截面图。
具体实施方式
现在将详细参考本发明的特定实施例，其实例于附图中示出。可以的话，在整个附图中使用相同的附图标记表示相同或相似的部分。
图1和图2是示出根据本发明示范性实施例的薄膜晶体管基板的透视图和截面图。
图1和图2中所示的薄膜晶体管基板包括：基板101；交叉形成在基板101上的栅极线102和数据线104，其间提供有栅绝缘层112；以及与两条栅极线和数据线的交叉部分相邻的薄膜晶体管130。薄膜晶体管基板包括与栅极线102相结合的栅极焊盘150和与数据线104相结合的数据焊盘160。
基板101具有第一至第五水平面(T1，T2，T3，T4和T5)，其具有逐步增加的高度，并且该基板形成了多台阶结构。第一水平面(T1)通过具有第一深度(d1)的第一沟槽(101a)暴露。第二水平面(T2)通过具有低于第一深度(d1)的第二深度的第二沟槽(101b)暴露。第三水平面(T3)通过具有低于第二深度(d2)的第三深度(d3)的第三沟槽101c暴露。第四水平面(T4)通过具有低于第三深度(d3)的第四深度(d4)的沟槽101d暴露。
尤其是，第一水平面(T1)位于相邻像素区域之间以将像素区域的沟道相互分开。也就是，第一水平面(T1)形成在与位于栅极线之间的数据线两个相对侧中的栅极线对应的预定区域中。有源层114不形成在第一水平面(T1)的第一沟槽101a中，并且相邻像素区域的沟道分开。
第三水平面(T3)与栅极线102和数据线104的交叉区域对应。
第五水平面(T5)与除了与第一至第四水平面(T1，T2，T3和T4)对应的区域之外的具有基板101最大高度的区域对应。尤其是，可基于接近水平面调整第五水平面(T5)的尖角以防止数据线104与漏极110之间短路以及源极108与漏极110之间短路。也就是，位于其中形成了栅极106和栅极线102的第二水平面(T2)和与第二水平面(T2)相邻的第五水平面(T5)之间的侧表面的尖角(θ1)可大于其中形成了源极和漏极108和110的第四水平面(T4)和其中形成了栅极106的第二水平面(T2)之间的侧表面的尖角(θ2)。源于此，源极108和漏极110以及数据线104不延伸至第五水平面(T5)和位于与第五水平面(T5)相邻的第二水平面(T2)和相邻的第五水平面(T5)之间的侧表面，以便防止其间的短路。
这样，基板101可由塑料膜形成，其由选自聚萘二甲酸乙二醇酯(PEN)，聚对苯二甲酸乙二酯(PET)，聚乙烯乙醚邻苯二甲酸盐(Polyethylene EtherPhathlate)，聚碳酸酯，聚酰亚胺和聚丙烯酸脂中的至少一种有机材料制成。
薄膜晶体管130形成在基板的第二沟槽101b中且其包括栅极106、源极108、漏极110、有源层114和欧姆接触层116。
栅极106结合到栅极线102，并且源极108结合到数据线104。漏极110与源极108相对，并且有源层114与栅极106重叠，其间具有栅绝缘层112，以在源极108和漏极110之间形成沟道。欧姆接触层116形成在有源层114除了沟道区的预定区域上，以与源极和漏极108和110欧姆接触。
栅极106结合到栅极线102且其形成在基板101的第一至第三水平面(T1，T2和T3)上和位于其中两个之间的侧表面上。源极108形成在基板101的第四水平面(T4)上和第二至第四水平面中两个之间的侧表面上，以与数据线104结合。漏极110形成在基板101的第四水平面(T4)上和位于第二至第四水平面(T2，T3和T4)中两个之间的侧表面上，以与源极108相对。有源层114沿着栅极线102和栅极106形成在基板的第一水平面(T1)上和位于第一和第二水平面(T1和T2)之间的侧表面上。形成这种有源层114，其与栅极106重叠，其间具有栅绝缘层112，且该有源层114形成了源极108和漏极110之间的沟道区。此外，有源层114与相邻像素区域的另一有源层通过形成在数据线104两侧上的第一沟槽101a分开。
欧姆接触层116可以分别在源极108和漏极电极110之间以及在每条数据线104和有源层114之间形成。尤其是，欧姆接触层116形成在除沟道区外的有源层114上，以与源极108和漏极110欧姆接触。
栅极线102形成在基板101的第一和第二沟槽101a和101b中，且其经由栅极焊盘150与栅极驱动器(未示出)结合。数据焊盘150形成在形成于基板中具有第二深度(d2)的第二沟槽101b中，从第二水平面(T2)上的栅极线102延伸。栅绝缘层112不形成在该栅极焊盘150上，因此栅极焊盘150暴露于外部。
数据线104形成在基板的第三和第四沟槽101c和101d中，且其经由数据焊盘160与数据驱动器(未示出)结合。数据焊盘160形成在第四沟槽101d中，其从基板101的第四水平面(T4)上的数据线104延伸。
如下，将描述图1和2中示出的根据本发明用于制造薄膜晶体管基板的方法。
图3A和3B是说明具有在薄膜晶体管基板中提供的多个台阶的基板制造工艺的透视图和截面图。
如图3A和3B中所示，可提供具有分别设置成不同高度的第一至第五水平面(T1，T2，T3，T4和T5)的基板101。第一水平面(T1)经由具有第一深度(d1)的第一沟槽(101a)暴露，并且第二水平面(T2)经由具有低于第一深度(d1)的第二深度(d2)的第二沟槽101b暴露。第三水平面(T3)经由具有低于第二深度(d2)的第三深度(d3)的第三沟槽101c暴露，并且第四水平面经由具有低于第三深度(d3)的第四深度(d4)的第四沟槽101d暴露。第五水平面(T5)位于高于第四水平面(T4)的基板101的最高位置。此外，在基板101的第二水平面(T2)和第五水平面(T5)之间暴露的侧表面的尖角(θ1)大于在第二水平面(T2)和第四水平面(T4)之间暴露的侧表面的尖角(θ2)。
尤其是，如图4A中所示，具有多个凸起200a、200b、200c和200d的压印模型200可对准塑料膜100。压印模型200包括分别具有连续降低高度的第一至第四凸起200a、200b、200c和200d。第一凸起200a具有预定的第一高度，与位于相邻像素区域中的区域对应，该区域中分离了形成薄膜晶体管的沟道的有源层。第二凸起200b具有低于第一高度的第二高度，与其中将形成具有栅极和栅极焊盘的第一导体图案组的区域对应。第三凸起200c具有低于第二高度的第三高度，与数据线和栅极线之间的交叉区域对应。第四凸起200d具有低于第三高度的预定高度，与其中将形成具有数据线、源极、漏极和数据焊盘的第二导体组的区域对应。这种压印模型200可由具有高弹性的橡胶材料制成，诸如聚二甲基硅氧烷(PDMS)等。压印模型200通过其重量按压塑料膜100且压印模型200与塑料膜100分开，如图4B中所示，然后，如图4C中所示，可形成具有第一至第四凸起200a、200b、200c和200d的反转图案的第一至第四沟槽101a、101b、101c和101d以及具有第一至第五水平面T1、T2、T3、T4和T5的基板101。在此，第一沟槽101a具有与压印模型200的第一凸起图案200a的高度对应的第一深度(d1)，并且第二沟槽101b具有与第二凸起图案200b的高度对应的第二深度(d2，d2＜d1)。第三沟槽101c具有与压印模型200的第三凸起图案200c的高度对应的第三深度(d3，d3＜d2)，并且第四沟槽101d具有对应于压印模型200第四凸起图案200d高度的第四深度(d4，d4＜d3)。此外，在第二水平面(T2)和第五水平面(T5)之间暴露的侧表面的尖角(θ1)大于在第二水平面(T2)和第四水平面(T4)之间暴露的侧表面的尖角(θ2)。
图5A和5B是说明根据本发明薄膜晶体管基板的第一导体图案组的制造工艺的透视图和截面图。
如图5A和5B中所示，包括栅极线102、栅极106和栅极焊盘150的第一导体图案组形成在第一至第三水平面(T1，T2和T3)上以及位于所述水平面中每两个之间的侧表面上。
尤其是，如图6A中所示，栅极金属层172和第一蚀刻抗蚀剂顺序形成在基板101的顶表面上。栅极金属层172由铝、铜或钼形成和第一蚀刻抗蚀剂由丙烯酸树脂或酚醛清漆树脂形成，其对栅极金属层的蚀刻剂具有耐性。之后，在大气压下或者真空状态下在等离子体灰化工艺中灰化第一蚀刻抗蚀剂，并形成第一蚀刻抗蚀剂图案170。O2，NF3，SF3，N2，清洗干燥气体(CDA)的气体混合物用作灰化气体。从基板的第四和第五水平面(T4和T5)去除第一蚀刻抗蚀剂图案170，该第一蚀刻抗蚀剂图案170形成在第一至第三水平面(T1～T3)上和位于第一至第三水平面中每两个之间的侧表面上。可通过使用第一蚀刻抗蚀剂图案170作为掩模蚀刻栅极金属层172。源于此，形成包括栅极线102、栅极106和栅极焊盘150的第一导体图案组，如图6B中所示。第一导体图案组形成在第一至第三水平面(T1～T3)中的每一个上和位于第一至第三水平面中每两个之间的侧表面上。如图6C中所示，在剥离工艺中去除残留在第一导体图案组上的第一蚀刻抗蚀剂图案170。
图7A和7B是说明根据本发明用于在薄膜晶体管基板上制造栅绝缘层、有源层和欧姆接触层的方法的透视图和截面图。尽管欧姆接触层没有于图7A中示出，但是欧姆接触层可如图7B中所示形成为与有源层相同的图案。
如图7A和7B中所示，栅绝缘层112形成在其上形成有第一导体图案组的基板101的顶表面上。有源层114和欧姆接触层116形成在第二水平面T2上和位于第二与第三水平面T2和T3之间的侧表面上，他们具有相同图案。在此，形成在位于第二和第三水平面之间的侧表面上的有源层114的高度可低于形成在位于第二和第三水平面之间的侧表面之间的栅极106的高度。
尤其是，如图8A中所示，栅绝缘层112和第二蚀刻抗蚀剂顺序层叠在其上形成有第一导体图案组的基板101的表面上。之后，在大气压下或真空状态下，在等离子体灰化工艺中灰化第二蚀刻抗蚀剂，之后形成第二蚀刻抗蚀剂图案184。在此，将O2，NF3，SF3，N2和CDA的气体混合物用作灰化气体。从第二至第五水平面T2、T3、T4和T5和位于其中每两个之间的侧表面去除第二蚀刻抗蚀剂图案184，以便仅保留在第一水平面T1上。换句话说，第二蚀刻抗蚀剂图案184形成在于第一水平面T1上形成的栅绝缘层112的正面和侧表面上，其具有的预定厚度与在第二水平面T2上形成的栅绝缘层112齐平。其上掺杂有杂质(n+或p+)的非晶硅层182和本征非晶硅层192层叠在其上形成有这种第二蚀刻抗蚀剂图案184的基板101上。之后，第二蚀刻抗蚀剂图案184和形成在第二蚀刻抗蚀剂图案184上的非晶硅层182以及其上掺杂有杂质(n+或p+)的非晶硅层192可在剥离工艺中一起去除。之后，如图8B中所示，可对形成在基板101第一水平面T1上的栅绝缘层112上形成的掺杂有杂质(n+或p+)的非晶硅层192构图从而将其去除，之后形成有源层114和欧姆接触层116。结果，包括被构造成形成相邻像素沟道的有源层114的半导体层与包括用于欧姆接触的欧姆接触层116的半导体层分开，其间设置有数据线104。换句话说，形成在栅极和数据线102和104的交叉区域中的半导体层114和116可与形成在位于半导体层114和116的右侧和左侧上的栅极线102上的半导体层114和116分开，以形成为岛状。
因此，如图8C中所示，第三蚀刻抗蚀剂层叠在其上形成有半导体层114和116的基板101上。在此，第一蚀刻抗蚀剂可为对半导体层蚀刻剂具有耐性的丙烯酸树脂或酚醛清漆树脂。之后，在大气压下或者在真空状态下，在等离子体灰化工艺中灰化第三蚀刻抗蚀剂，之后形成第三蚀刻抗蚀剂图案180。将O2、NF3、N2和CDA的气体混合物用作灰化气体。第三蚀刻抗蚀剂图案180形成在第三至第五水平面T3，T4和T5上以及位于其每两个之间的侧表面上，以将其去除。第三蚀刻抗蚀剂图案180在蚀刻半导体层114和116中用作掩模，如图8C中所示。之后，半导体层114和116可形成在第二水平面T2和位于第二和第三水平面T2和T3之间的侧表面上。如图8D中所示，残留在半导体层114和116上的第三蚀刻抗蚀剂图案180可在剥离工艺中去除。
图9A和9B是说明用于制造第二导体图案组和欧姆接触层的方法的透视图和截面图。
如图9A和9B中所示，包括源极108、漏极110、数据线104和数据焊盘160的第二导体图案组形成在第三和第四水平面T3和T4上、位于两个水平面之间的侧表面上以及位于第二和第三水平面之间的侧表面上。在此，源极108和漏极110部分形成在第二和第三水平面T2和T3之间的侧表面上，以便与栅极106和有源层114重叠。
尤其是，如图10A中所示，在基板101上涂覆并灰化蚀刻抗蚀剂，之后形成部分暴露欧姆接触层116端部的蚀刻抗蚀剂图案。代替这种方法，灰化于图8C中示出的残留在有源层114上的第三蚀刻抗蚀剂图案180，而不是在剥离工艺中去除。如下，将描述通过使用图8C中示出的第三蚀刻抗蚀剂图案180的构图方法。也就是，灰化第三蚀刻抗蚀剂图案180且使其形成为暴露位于第二和第三水平面T2和T3之间的侧表面上的欧姆接触层116端部的预定部分。
因此，如图10B中所示，源/漏极金属层194和第四蚀刻抗蚀剂可顺序形成在其上形成有第三蚀刻抗蚀剂图案180的基板101正面上。在此，第四蚀刻抗蚀剂由乙烯酸树脂或酚醛清漆树脂形成，其对源/漏极金属层的蚀刻剂具有耐性。之后，在大气压下或真空状态下在等离子体灰化工艺中灰化第四蚀刻抗蚀剂，之后形成第四蚀刻抗蚀剂图案196。将O2、NF3、SF3、N2和CDA的气体混合物用作灰化气体。可从第五水平面T5和位于第四和第五水平面T4和T5之间的侧表面去除第四蚀刻抗蚀剂图案196，以留下基板101的其他区域。
因此，如图10C中所示，通过使用第四蚀刻抗蚀剂图案196作为掩模蚀刻源/漏极金属层194。源于此，形成包括源极和漏极108和110、数据线104和数据焊盘160的第二导体图案组，其每一个都相互连接。如图10D中所示，在剥离工艺中去除残留在第二导体图案组上的第四蚀刻抗蚀剂图案196。之后，在剥离工艺中一起去除第三蚀刻抗蚀剂图案180和源极和漏极，以分开源极和漏极108和110。此时，在蚀刻工艺中，使用源极和漏极108和110作为掩模去除位于源极和漏极108和110之间的欧姆接触层116，以暴露出有源层114，并去除不与栅极焊盘150和栅极线102上的有源层114重叠的欧姆接触层116。
同时，第三导体图案组不形成在位于第二和第五水平面T2和T5之间的侧表面上，以防止源极和漏极108和110之间以及在源极108和数据线104之间产生短路。尤其是，在第二水平面T2与位于第二水平面和相邻的第五水平面T5之间的侧表面之间的第一尖角(θ1)大于在其他侧表面之间的第二尖角(θ2)。当将源/漏极金属层194沉积在这种基板101上时，源/漏极金属层194不能沉积在具有相对大尖角的位于基板的第二和第五水平面T2和T5之间的侧表面上。源于此，可形成与基板其他区域相比具有相对较小厚度的源/漏极金属层194。这种情况下，位于与第一尖角(θ1)对应的第二和第五水平面T2和T5之间的侧表面上的源/漏极金属层194与位于与第二尖角对应的侧表面上的源/漏极金属层194相比具有较快的蚀刻速度。而且，蚀刻剂向与第一尖角(θ1)对应的位于第二和第五水平面T2和T5之间的侧表面的渗透速度高于蚀刻剂向其他区域的渗透速度。源于此，位于与尖角(θ1)对应的第二和第五水平面T2和T5之间的侧表面上的源/漏极金属层194的蚀刻速度较高。可完全去除位于与第一尖角(θ1)对应的第二和第五水平面T2和T5之间的侧表面中的源/漏极金属层194。之后，除了在与第一尖角(θ1)对应的第二和第五水平面T2和T5之间的侧表面外，也蚀刻在第四水平面T4上的源/漏极金属层194，并且第四水平面T4的面积相对足够大，从而不影响图案表示。
图11A和11B是说明薄膜晶体管基板栅极焊盘上的栅绝缘层和有源层的去除工艺的透视图和截面图。
如图11A和11B中所示，去除在栅极焊盘150上的栅绝缘层112和有源层114以暴露栅极焊盘150。尤其是，如图12A中所示，在其上形成有第二导体图案组的基板101正面上形成第五蚀刻抗蚀剂136。第五蚀刻抗蚀剂136由丙烯酸树脂或者酚醛清漆树脂形成，其对栅绝缘层112和有源层114的蚀刻剂具有耐性。之后，形成在基板上的与栅极焊盘150对应的预定区域被选择性浸渍在容纳了剥离液体的槽中，并且选择性去除与栅极焊盘150对应的区域的第五蚀刻抗蚀剂136。结果，如图12c中所示形成暴露与栅极焊盘150对应的区域的第五蚀刻抗蚀剂图案134。通过使用第五蚀刻抗蚀剂图案134作为掩模蚀刻所暴露的有源层和栅绝缘层112。之后，去除形成在栅极焊盘150上的有源层114和栅绝缘层112，并且如图12d中所示将栅极焊盘150暴露在外面。而且，去除位于栅极焊盘150之间的栅绝缘层112，并且暴露基板101的第五水平面T5。
图13是根据本发明另一实施例(第二实施例)的薄膜晶体管基板的截面图。
与图2中示出的薄膜晶体管基板相比，除了以相同图案形成在第二导体图案组下方的欧姆接触层之外，于图13中示出的薄膜晶体管基板包括相同元件。源于此，将省略相同元件的描述。
在除了沟道区的有源层114上形成欧姆接触层116以与源极108和漏极110欧姆接触。在源极和漏极108和110以及数据线和焊盘104和160下方形成与其具有相同图案的这种欧姆接触层116。换句话说，与同时包括源极108、漏极110、数据线104和数据焊盘160的第三导体图案组一起形成欧姆接触层116。
图14A至14I是说明用于制造图13中所示薄膜晶体管基板的方法的截面图。
首先，根据图4A至4C中所示的制造方法提供具有多台阶结构的基板。之后，根据图6A至6C中所示的制造方法形成第一导体图案组。之后，如图14A中所示，栅绝缘层112和第二蚀刻抗蚀剂顺序层叠在其上形成有第一导体图案组的基板101的正面上。灰化第二蚀刻抗蚀剂，并形成第二蚀刻抗蚀剂图案184。之后，非晶硅层182层叠在其上形成有这种第二蚀刻抗蚀剂图案184的基板101上。一起去除第二蚀刻抗蚀剂图案184和在第二蚀刻抗蚀剂图案上的非晶硅层182。结果，对形成在位于基板第一水平面T1上的栅绝缘层112上的非晶硅层182构图以将其去除，如图14B中所示，之后形成有源层114。之后，如图14C中所示，第三蚀刻抗蚀剂层叠在其上形成有有源层114的基板101上并被灰化，之后形成第三蚀刻抗蚀剂图案180。通过使用第三蚀刻抗蚀剂图案180作为掩模蚀刻有源层114。之后，在灰化了如图14D中所示的残留在有源层114上的第三蚀刻抗蚀剂图案180之后，其上掺杂有杂质(n+或p+)或者本征的非晶硅层192、源/漏极金属层194和第四蚀刻抗蚀剂顺序形成在其上形成有灰化的第三蚀刻抗蚀剂图案180的基板101的正面上，如图14E中所示。之后，灰化第四蚀刻抗蚀剂，并形成第四蚀刻抗蚀剂图案196。通过使用第四蚀刻抗蚀剂图案196作为掩模顺序蚀刻源/漏极金属层194和其上掺杂有杂质的非晶硅层192，之后形成包括源极和漏极108和110、相互连接的数据线104和数据焊盘160、和位于第二导体图案组下方的欧姆接触层116的第二导体图案组，如图14F中所示。之后，如图14G中所示，在剥离工艺中去除残留在第二导体图案组上的第四蚀刻抗蚀剂图案196。之后，在剥离工艺中一起去除第三蚀刻抗蚀剂图案180、位于第三蚀刻抗蚀剂图案180上的欧姆接触层和源极和漏极。如图14H中所示，分开源极和漏极108和110。此时，去除位于源极和漏极108和110之间的欧姆接触层116以暴露有源层114。之后，在于图12A和12D中示出的制造工艺中去除欧姆接触层116。
图15是示出采用了根据本发明的薄膜晶体管基板的有机电致发光显示器件的截面图。
图15中示出的有机电致发光显示器件包括根据本发明的薄膜晶体管基板、发光基板210和连接彼此的接触衬垫料202。
发光基板210包括第一电极204、有机电致发光层206和第二电极208，其顺序形成在第二基板111上。
在由透明塑料材料制成的第二基板111上，第一电极由透明导电材料形成。
为了形成有机电致发光层206，顺序多层叠置电子注入层(EIL)、电子传输层(ETL)、发光层、空穴传输层(HTL)和空穴注入层(HIL)。通过在第一电极204的电子重新与第二电极208的空穴键合时产生的激励器返回到底部状态，发光层206朝向第二基板111全发射具有特定波长的光。
第二电极208与第一电极204相对，有机电致发光层206位于其之间。这种第二电极由不透光的导电材料制成。
接触衬垫料202电结合发光基板210的第二电极208和薄膜晶体管基板的漏极110。也就是，驱动信号从数据线104经由接触衬垫料202提供给第二电极208。多个这种接触衬垫料202形成在漏极和第二电极208之间。
同时，漏极110用作第二电极208，而不需接触衬垫料202，并且发光层206和第一电极204顺序地层叠在漏极110上。这种情况下，漏极110用作第二电极208而不需接触衬垫料202。源于此，防止了由于接触衬垫料202的高度产生的整体厚度和重量的增加，以允许显示器件变得小巧轻薄。
而且，说明了将根据本发明的薄膜晶体管基板应用于有机电致发光显示器件。除此，根据本发明的薄膜晶体管基板也可应用于电子墨水型显示器件和反射型液晶显示器件。也就是，如果将本发明的薄膜晶体管基板应用于电子墨水型显示器件，则根据本发明的薄膜晶体管基板经由接触衬垫料202与电子墨水膜结合或者漏极110用作电子墨水型显示器件的驱动电极。
如果根据本发明的薄膜晶体管基板应用于反射型显示器件，则在提供于栅极线102和数据线的交叉部分中的像素区域中形成的漏极110用作反射电极以驱动液晶。
对于本领域技术人员来说很清楚的是，在不脱离本发明的精神或者范围内可以在本发明中作出各种修改和变动。因此，其意图是，本发明涵盖对于本发明的修改和变动，只要这些修改和变动落入所附权利要求及其等效物的范围之内。

Claims (21)

1.一种薄膜晶体管基板，包括：
基板，包括分别具有不同深度的多个沟槽以具有多台阶结构；
栅极线和数据线，在所述沟槽中交替交叉以形成多个像素区域；
薄膜晶体管，在所述基板的沟槽中形成在栅极线和数据线的交叉部分中，
其中，沿着栅极线和栅极形成薄膜晶体管的有源层，所述有源层与相邻像素区域的有源层分开，其间具有数据线，
其中所述基板包括分别具有不同高度的第一至第四沟槽，并且基板的第一水平面通过第一沟槽暴露，基板的第二水平面通过具有低于第一沟槽深度的第二沟槽暴露，基板的第三水平面通过具有低于第二沟槽深度的第三沟槽暴露，基板的第四水平面通过具有低于第三沟槽深度的第四沟槽暴露，
其中所述薄膜晶体管包括：
所述栅极，形成在第一和第二水平面上以及在第一至第三水平面中每两个之间的侧表面上，
栅绝缘层，形成在基板的正面上；
源极和漏极，形成在基板的第三和第四水平面上以及与第二至第四水平面中每两个之间的侧表面对应的栅绝缘层上；
所述有源层，形成在基板的第二水平面上以及与第二和第三水平面之间的侧表面对应的栅绝缘层上，所述有源层与栅极重叠，其间具有栅绝缘层，以在源极和漏极之间形成沟道；以及
欧姆接触层，形成在源极和漏极的每一个与有源层之间。
2.如权利要求1所述的薄膜晶体管基板，其中所述有源层通过在数据线两侧上的第一沟槽与相邻像素区域的有源层分开。
3.如权利要求1所述的薄膜晶体管基板，其中所述栅极线和数据线在基板的第三水平面上交叉，其间具有所述栅绝缘层。
4.如权利要求1所述的薄膜晶体管基板，其中位于其上形成有源极和漏极的第四水平面和其上形成有栅极的第二水平面之间的侧表面的尖角小于位于其上形成有栅极和栅极线的第二水平面和与第二水平面相邻的第五水平面之间的侧表面的尖角。
5.如权利要求1所述的薄膜晶体管基板，还包括：
与所述栅极线连接的栅极焊盘，所述栅极焊盘形成在第二水平面上；以及
与所述数据线连接的数据焊盘，所述数据焊盘形成在第四水平面上，
其中形成栅绝缘层和有源层以暴露栅极焊盘。
6.一种用于制造薄膜晶体管基板的方法，包括如下步骤：
形成包括分别具有不同深度的多个沟槽以具有多台阶结构的基板；以及
在所述基板的沟槽中，形成交替交叉以形成多个像素区域的栅极线和数据线，以及形成在栅极线和数据线的交叉部分中的薄膜晶体管；
其中所述薄膜晶体管的有源层沿着栅极线和栅极形成，所述有源层与相邻像素区域的有源层分开，其间具有数据线，
其中所述基板包括分别具有不同高度的第一至第四沟槽，并且基板的第一水平面通过第一沟槽暴露，基板的第二水平面通过具有低于第一沟槽深度的第二沟槽暴露，基板的第三水平面通过具有低于第二沟槽深度的第三沟槽暴露，基板的第四水平面通过具有低于第三沟槽深度的第四沟槽暴露，
其中在所述基板的沟槽中形成栅极线和数据线以及薄膜晶体管的步骤包括如下步骤：
在第一和第二水平面上以及在第一至第三水平面中每两个之间的侧表面上形成薄膜晶体管的栅极线和栅极；
在基板的正面上形成栅绝缘层；
在基板的第二水平面上和与第二和第三水平面之间的侧表面对应的栅绝缘层上形成有源层，所述有源层与栅极重叠，其间具有栅绝缘层，以在源极和漏极之间形成沟道；以及
在基板的第三和第四水平面上以及位于第二至第四水平面中每两个之间的一个侧表面上形成源极、漏极和数据线。
7.如权利要求6所述的方法，其中形成所述基板的步骤包括如下步骤：
形成包括与第一至第四沟槽对应的第一至第四凸起的压印模型；
通过使用所述压印模型按压塑料膜形成具有第一至第四沟槽的基板；以及
将所述压印模型与基板分开。
8.如权利要求6所述的方法，其中形成所述薄膜晶体管的栅极线和栅极的步骤包括如下步骤：
在基板的正面上形成栅极金属层；
在第一至第三水平面上以及在位于第一至第三水平面中每两个之间的侧表面上形成第一蚀刻抗蚀剂图案；
通过使用第一蚀刻抗蚀剂图案作为掩模蚀刻所述栅极金属层；以及
去除第一蚀刻抗蚀剂图案。
9.如权利要求6所述的方法，其中形成所述有源层的步骤包括如下步骤：
在其上形成有栅绝缘层的基板的第一水平面上形成第二蚀刻抗蚀剂图案；
在其上形成有第二蚀刻抗蚀剂图案的基板上形成第一和第二硅层；
在剥离工艺中去除第二蚀刻抗蚀剂图案，在第二蚀刻抗蚀剂图案上的第一和第二硅层；
形成第三蚀刻抗蚀剂图案以覆盖第一和第二水平面以及在第一至第三水平面中每两个之间的侧表面；以及
使用所述第三蚀刻抗蚀剂图案作为掩模，通过蚀刻第一硅层形成有源层和在有源层上的欧姆接触层。
10.如权利要求9所述的方法，其中形成所述数据线、源极和漏极的步骤包括如下步骤：
灰化所述第三蚀刻抗蚀剂图案以部分暴露欧姆接触层的端部；
在基板上形成源/漏极金属层以覆盖被灰化的第三蚀刻抗蚀剂图案；
在源/漏极金属层上的第一至第四水平面上形成第四蚀刻抗蚀剂图案；
使用所述第四蚀刻抗蚀剂图案作为掩模蚀刻源/漏极金属层；
去除第四蚀刻抗蚀剂图案；以及
在剥离工艺中去除第三蚀刻抗蚀剂图案和在第三蚀刻抗蚀剂图案上的源/漏极金属层。
11.如权利要求6所述的方法，其中形成所述有源层的步骤包括如下步骤：
在其上形成有栅绝缘层的基板的第一水平面上形成第二蚀刻抗蚀剂图案；
在其上形成有第二蚀刻抗蚀剂图案的基板上形成第一硅层；
在剥离工艺中去除所述第二蚀刻抗蚀剂图案和在第二蚀刻抗蚀剂图案上的第一硅层；
形成第三蚀刻抗蚀剂图案以覆盖第一和第二水平面和位于第一和第三水平面中每两个之间的侧表面；以及
使用所述第三蚀刻抗蚀剂图案作为掩模，通过蚀刻第一硅层形成有源层。
12.如权利要求11所述的方法，其中形成所述数据线、源极和漏极的步骤包括如下步骤：
灰化所述第三蚀刻抗蚀剂图案以部分暴露有源层的端部；
在基板上形成第二硅层和源/漏极金属层以覆盖被灰化的第三蚀刻抗蚀剂图案；
在形成于源/漏极金属层上的第一至第四水平面上形成第四蚀刻抗蚀剂图案；
使用所述第四蚀刻抗蚀剂图案作为掩模，通过顺序蚀刻源/漏极金属层和第二硅层，可与数据线、源极和漏极一起形成欧姆接触层；
去除第四蚀刻抗蚀剂图案；以及
通过在剥离工艺中去除第三蚀刻抗蚀剂图案分开源极和漏极与位于源极和漏极之间的欧姆接触层。
13.如权利要求9或11所述的方法，其中所述第二蚀刻抗蚀剂图案与形成在第二水平面上的栅绝缘层齐平。
14.如权利要求6所述的方法，还包括如下步骤：
与栅极线一起在第二水平面上形成栅极焊盘；
与数据线一起在第四水平面上形成数据焊盘；以及
通过去除形成在栅极焊盘上的有源层和栅绝缘层暴露栅极焊盘。
15.如权利要求14所述的方法，其中所述暴露栅极焊盘的步骤包括如下步骤：
在其上形成有源极、漏极、数据线和数据焊盘的基板正面上涂覆蚀刻抗蚀剂；
在浸渍其上形成有栅极焊盘的基板的预定部分之后，通过对蚀刻抗蚀剂构图形成第五蚀刻抗蚀剂图案；以及使用第五蚀刻抗蚀剂图案作为掩模蚀刻有源层和栅绝缘层。
16.如权利要求6所述的方法，其中所述有源层关于位于数据线两侧的第一沟槽与相邻像素区域的有源层分开。
17.如权利要求6所述的方法，其中所述栅极线和数据线相互交叉，栅绝缘层在第三水平面上。
18.如权利要求6所述的方法，其中位于其上形成有源极和漏极的第四水平面和其上形成有栅极的第二水平面之间的侧表面的尖角小于位于其上形成有栅极和栅极线的第二水平面和与第二水平面相邻的第五水平面之间的侧表面的尖角。
19.一种平板显示器件，包括：
薄膜晶体管基板；
与薄膜晶体管基板相对的发光基板，该发光基板包括驱动电极；以及
接触衬垫料，形成在薄膜晶体管基板和发光基板之间以结合薄膜晶体管和驱动电极，
其中所述薄膜晶体管基板包括：
基板，包括分别具有不同深度的多个沟槽以具有多台阶结构；
栅极和数据线，在所述沟槽中交替交叉以形成多个像素区域；
形成在基板沟槽中的薄膜晶体管，以形成在栅极和数据线的交叉区域中，其中薄膜晶体管的有源层沿着栅极线和栅极形成，有源层与相邻像素区域的有源层分开，其间具有数据线，
其中所述基板包括分别具有不同高度的第一至第四沟槽，并且基板的第二水平面通过第一沟槽暴露，基板的第二水平面通过具有低于第一沟槽深度的第二沟槽暴露，基板的第三水平面通过具有低于第二沟槽深度的第三沟槽暴露，基板的第四水平面通过具有低于第三沟槽深度的第四沟槽暴露，
其中所述薄膜晶体管包括：
所述栅极，形成在第一和第二水平面上以及位于第一至第三水平面中每两个之间的侧表面上；
栅绝缘层，形成在基板的正面上；
源极和漏极，形成在基板的第一和第四水平面上以及与位于第二至第四水平面中每两个之间的侧表面对应的栅绝缘层上；
所述有源层，形成在基板的第二水平面上以及与位于第二和第四水平面之间的侧表面对应的栅绝缘层上，所述有源层与栅极重叠，其间具有栅绝缘层，以在源极和漏极之间形成沟道；以及
欧姆接触层，形成在源极和漏极中每一个与有源层之间。
20.如权利要求19所述的平板显示器件，其中所述有源层通过位于数据线两侧上的第一沟槽与相邻像素区域的有源层分开。
21.如权利要求19所述的平板显示器件，其中所述栅极线和数据线在基板的第三水平面上交叉，其间具有所述栅绝缘层。
CN2010105809141A 2010-06-11 2010-12-06 薄膜晶体管基板、其制造方法及具有该基板的平板显示器 Active CN102280452B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100055514A KR101274719B1 (ko) 2010-06-11 2010-06-11 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
KR10-2010-0055514 2010-06-11

Publications (2)

Publication Number Publication Date
CN102280452A CN102280452A (zh) 2011-12-14
CN102280452B true CN102280452B (zh) 2013-12-11

Family

ID=43480792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105809141A Active CN102280452B (zh) 2010-06-11 2010-12-06 薄膜晶体管基板、其制造方法及具有该基板的平板显示器

Country Status (5)

Country Link
US (2) US8436356B2 (zh)
EP (1) EP2395551B1 (zh)
JP (1) JP5265652B2 (zh)
KR (1) KR101274719B1 (zh)
CN (1) CN102280452B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101079519B1 (ko) * 2009-12-21 2011-11-03 성균관대학교산학협력단 유기 박막 트랜지스터 및 그 제조방법
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
KR101987094B1 (ko) * 2012-06-15 2019-10-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2014120118A1 (en) 2013-01-29 2014-08-07 Hewlett-Packard Development Company, L.P. Interconnects through dielectric vias
US10170504B2 (en) 2013-02-22 2019-01-01 Boe Technology Group Co., Ltd. Manufacturing method of TFT array substrate, TFT array substrate and display device
CN103165530B (zh) * 2013-02-22 2015-01-28 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
US9190427B2 (en) * 2013-05-30 2015-11-17 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and display device
CN103489922B (zh) * 2013-09-30 2017-01-18 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
GB2526316B (en) * 2014-05-20 2018-10-31 Flexenable Ltd Production of transistor arrays
CN104393002A (zh) * 2014-10-29 2015-03-04 合肥京东方光电科技有限公司 一种显示基板及其制作方法、显示装置
KR102370035B1 (ko) * 2015-02-05 2022-03-07 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
CN105304644A (zh) * 2015-10-15 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
FR3053834B1 (fr) 2016-07-05 2020-06-12 Stmicroelectronics Sa Structure de transistor
US10991582B2 (en) 2016-12-21 2021-04-27 Canon Kabushiki Kaisha Template for imprint lithography including a recession, an apparatus of using the template, and a method of fabricating an article
US10333086B2 (en) 2017-08-21 2019-06-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel fabrication method and flexible display panel
CN107342375B (zh) * 2017-08-21 2019-05-31 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097836A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 粘接装置和用该粘接装置制造有机发光器件的方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170519A (ja) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd 平面ディスプレー用配線およびその形成方法と液晶ディスプレー用非線形抵抗素子
JP3230294B2 (ja) * 1992-08-31 2001-11-19 ソニー株式会社 表示装置
JPH1031228A (ja) * 1996-07-15 1998-02-03 Fujitsu Ltd 液晶表示装置及びその製造方法
KR100257072B1 (ko) * 1997-07-25 2000-05-15 김영환 박막트랜지스터 및 그의 제조방법
JP2003264283A (ja) * 2002-03-12 2003-09-19 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6933568B2 (en) * 2002-05-17 2005-08-23 Samsung Electronics Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same
KR100560403B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7056834B2 (en) * 2004-02-10 2006-06-06 Hewlett-Packard Development Company, L.P. Forming a plurality of thin-film devices using imprint lithography
US7512313B2 (en) 2004-02-11 2009-03-31 Intel Corporation System and method for automatically capturing user edits in a digital recording
KR100544144B1 (ko) * 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP4096933B2 (ja) * 2004-09-30 2008-06-04 セイコーエプソン株式会社 パターンの形成方法
US7202179B2 (en) 2004-12-22 2007-04-10 Hewlett-Packard Development Company, L.P. Method of forming at least one thin film device
US7521313B2 (en) 2005-01-18 2009-04-21 Hewlett-Packard Development Company, L.P. Thin film device active matrix by pattern reversal process
JP4939809B2 (ja) * 2005-01-21 2012-05-30 株式会社半導体エネルギー研究所 発光装置
US7341893B2 (en) * 2005-06-02 2008-03-11 Hewlett-Packard Development Company, L.P. Structure and method for thin film device
KR101294844B1 (ko) * 2005-12-29 2013-08-08 엘지디스플레이 주식회사 유기 전계 발광 표시소자의 제조방법 및 이를 이용한 유기전계 발광 표시소자
KR100685854B1 (ko) * 2006-01-25 2007-02-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR20070082644A (ko) * 2006-02-17 2007-08-22 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
JP2007281416A (ja) * 2006-03-17 2007-10-25 Seiko Epson Corp 金属配線形成方法及びアクティブマトリクス基板の製造方法
JP4524680B2 (ja) * 2006-05-11 2010-08-18 セイコーエプソン株式会社 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
TWI352430B (en) * 2006-10-14 2011-11-11 Au Optronics Corp Lcd tft array substrate and fabricating method the
JP5038047B2 (ja) * 2006-10-14 2012-10-03 友達光電股▲ふん▼有限公司 液晶表示装置の薄膜トランジスタアレイ基板及びその製造方法
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
US7795062B2 (en) * 2007-04-03 2010-09-14 Hewlett-Packard Development Company, L.P. Method of forming a pressure switch thin film device
JP2009021477A (ja) * 2007-07-13 2009-01-29 Sony Corp 半導体装置およびその製造方法、ならびに表示装置およびその製造方法
KR101501699B1 (ko) * 2007-09-19 2015-03-16 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 이의 제조 방법
CN100530606C (zh) * 2007-12-05 2009-08-19 上海广电光电子有限公司 薄膜晶体管阵列基板的制造方法
US8021935B2 (en) * 2008-10-01 2011-09-20 Hewlett-Packard Development Company, L.P. Thin film device fabrication process using 3D template
KR101532058B1 (ko) * 2008-09-26 2015-06-29 삼성디스플레이 주식회사 박막 트랜지스터 제조용 절연막 패턴, 이의 제조 방법 및 이를 이용한 박막 트랜지스터 기판 제조 방법
WO2010084725A1 (ja) * 2009-01-23 2010-07-29 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
US8415678B2 (en) * 2009-05-21 2013-04-09 Sharp Kabushiki Kaisha Semiconductor device and display device
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097836A (zh) * 2006-06-30 2008-01-02 Lg.菲利浦Lcd株式会社 粘接装置和用该粘接装置制造有机发光器件的方法

Also Published As

Publication number Publication date
US8796690B2 (en) 2014-08-05
KR20110135660A (ko) 2011-12-19
EP2395551A1 (en) 2011-12-14
US20110303917A1 (en) 2011-12-15
JP2011257728A (ja) 2011-12-22
EP2395551B1 (en) 2012-09-26
JP5265652B2 (ja) 2013-08-14
CN102280452A (zh) 2011-12-14
US20130292678A1 (en) 2013-11-07
KR101274719B1 (ko) 2013-06-25
US8436356B2 (en) 2013-05-07

Similar Documents

Publication Publication Date Title
CN102280452B (zh) 薄膜晶体管基板、其制造方法及具有该基板的平板显示器
WO2020233576A1 (zh) 显示面板、其制作方法及显示装置
US9356256B2 (en) Flexible display device and manufacturing method thereof
US7279401B2 (en) Fabricating method for flexible thin film transistor array substrate
JP2006146205A (ja) 平板表示装置及びその製造方法
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
CN101587939A (zh) 有机薄膜晶体管与像素结构及其制作方法以及显示面板
TWI559511B (zh) 導電元件基板、導電元件基板的製造方法以及顯示面板
JP2009188317A (ja) 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法
JP2007036196A (ja) 薄膜トランジスター基板及びその製造方法
CN109558025B (zh) 一种触控面板、其制作方法及显示装置
JP2005123438A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法、および薄膜トランジスタアレイ、および表示装置、およびセンサー装置
CN107275372A (zh) 显示面板及应用该显示面板的图像显示系统
CN1870234B (zh) 薄膜晶体管的制作方法
US7745735B2 (en) Cross-over of conductive interconnects and a method of crossing conductive interconnects
KR20110065741A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN103606549B (zh) 显示面板及应用该显示面板的图像显示系统
CN113056822A (zh) 显示基板母板的制作方法和显示装置
CN1536419A (zh) 转印薄膜元件于塑料基板上及制造柔性显示器装置的方法
CN110600493A (zh) 显示面板及其制作方法
JP2006140506A5 (zh)
TW201106324A (en) Current-driven-pixel circuits and related methods
WO2024000880A1 (zh) 柔性显示面板及其制作方法、可拉伸显示装置
KR101671896B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
WO2010125623A1 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant