CN105304644A - 阵列基板及其制备方法、显示装置 - Google Patents

阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN105304644A
CN105304644A CN201510671824.6A CN201510671824A CN105304644A CN 105304644 A CN105304644 A CN 105304644A CN 201510671824 A CN201510671824 A CN 201510671824A CN 105304644 A CN105304644 A CN 105304644A
Authority
CN
China
Prior art keywords
bearing diagonal
wire
diagonal face
lead
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510671824.6A
Other languages
English (en)
Inventor
张鹏举
李鑫
朱红
赵德涛
袁旭晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510671824.6A priority Critical patent/CN105304644A/zh
Publication of CN105304644A publication Critical patent/CN105304644A/zh
Priority to US15/274,327 priority patent/US9947693B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、显示装置，属于阵列基板技术领域，其可解决现有阵列基板中的引线电阻高、容易断线的问题。本发明的阵列基板包括基底、多条引线、多个斜支撑面，其中：所述斜支撑面为相对于基底倾斜设置的条形，且其长度方向平行于所述基底；至少部分所述引线为斜设引线，每条所述斜设引线有至少部分长度沿斜支撑面的长度方向设在斜支撑面上。

Description

阵列基板及其制备方法、显示装置
技术领域
本发明属于阵列基板技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着显示装置(如液晶显示装置、有机发光二极管显示装置等)的分辨率、开口率的提高，其阵列基板中的结构密度越来越大，相应每个结构所能占据的面积就越来越小。
对于阵列基板中的引线(如栅线)，其面积减小主要表现为宽度降低；但宽度的降低会导致引线电阻升高、容易断裂等问题，从而降低了阵列基板的性能。
发明内容
本发明针对现有阵列基板中的引线电阻高、容易断线的问题，提供一种引线电阻低且不易断线的阵列基板及其制备方法、显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板，其包括基底、多条引线、多个斜支撑面，其中：
所述斜支撑面为相对于基底倾斜设置的条形，且其长度方向平行于所述基底；
至少部分所述引线为斜设引线，每条所述斜设引线有至少部分长度沿斜支撑面的长度方向设在斜支撑面上。
优选的是，所述斜支撑面与基底间的夹角在45度至70度。
优选的是，所述斜设引线包括栅线、数据线、公共电极线中的至少一种。
进一步优选的是，所述斜设引线包括栅线，至少部分薄膜晶体管的有源区设在位于所述斜支撑面上的栅线上方，且所述有源区与栅线间设有栅绝缘层。
优选的是，所述阵列基板还包括：多个设于所述基底上方的、条状的、由绝缘材料构成的辅助凸起，每个辅助凸起具有至少一个相对于所述基底倾斜设置的侧面，所述侧面为所述斜支撑面。
进一步优选的是，每个所述辅助凸起具有两个相对于所述基底倾斜设置的侧面，两个所述侧面均为斜支撑面。
优选的是，所述阵列基板还包括：辅助绝缘层，所述辅助绝缘层中开有多个槽，所述槽的至少一个侧面相对于所述基底倾斜设置，所述侧面为所述斜支撑面。
进一步优选的是，所述辅助绝缘层为栅绝缘层；设于所述栅绝缘层的槽的侧面上的斜设引线为数据线。
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，其包括：
在基底上方形成斜支撑面，所述斜支撑面为相对于基底倾斜设置的条形，且其长度方向平行于基底；
形成斜设引线，每条所述斜设引线有至少一部分长度沿斜支撑面的长度方向设在斜支撑面上。
优选的是，所述斜设引线包括栅线，所述形成斜设引线包括：通过构图工艺形成栅线，每条所述栅线有至少一部分长度沿斜支撑面的长度方向设在斜支撑面上；在所述形成斜设引线之后，还包括：形成覆盖所述栅线的栅绝缘层；通过构图工艺形成有源区，所述有源区设在位于所述斜支撑面上的栅线上方。
进一步优选的是，所述形成覆盖所述栅线的栅绝缘层包括：通过构图工艺形成覆盖所述栅线的栅绝缘层，所述栅绝缘层中开有多个槽，所述槽的至少一个侧面为所述斜支撑面；在通过构图工艺形成有源区后，还包括：通过构图工艺形成源极、漏极、数据线；其中所述源极、漏极与有源区接触，所述数据线与源极相连；且所述数据线有至少部分长度沿栅绝缘层的槽的侧面的长度方向设所述槽的侧面上。
解决本发明技术问题所采用的技术方案是一种显示装置，其包括上述的阵列基板。
本发明的阵列基板包括斜支撑面和斜设引线，即其中有至少部分引线设于斜面上，故这些引线的实际宽度大于其在基底上的正投影的宽度，由此可在不增加引线在基板中所占据面积的情况下增大引线的实际宽度，从而降低引线的电阻和断线率。
附图说明
图1为本发明的实施例的一种阵列基板的斜支撑面的结构示意图；
图2为本发明的实施例的一种设有栅线的斜支撑面的结构示意图；
图3为图2的横截面的结构示意图；
图4为本发明的实施例的一种设有栅线和有源区的斜支撑面的结构示意图；
图5为本发明的实施例的另一种设有数据线的斜支撑面的横截面的结构示意图；
其中，附图标记为：1、斜支撑面；11、辅助凸起；12、辅助绝缘层；2、栅线；3、栅绝缘层；4、有源区；5、数据线；9、基底。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
实施例1：
如图1至图5所示，本实施例提供一种阵列基板，其包括基底9、多条引线、多个斜支撑面1；其中，
斜支撑面1为相对于基底9倾斜设置的条形，且其长度方向平行于基底9；
至少部分引线为斜设引线，每条斜设引线有至少部分长度沿斜支撑面1的长度方向设在斜支撑面1上。
也就是说，与常规的阵列基板类似，本实施例的阵列基板也包括用于承载其他结构的基底9，以及设在基底9的薄膜晶体管、引线(栅线2、数据线5、公共电极线等)、电极、有机发光二极管(OLED)等常规结构。
而与常规阵列基板不同的是，本实施例的阵列基板中还包括斜支撑面1，且有至少部分引线为斜设引线。如图1、图2所示，斜支撑面1为长度方向平行于基底9的长条形，且相对于基底9倾斜，或者说，在垂直于斜支撑面1的长度方向的截面中，斜支撑面1边缘所截得的线与基底9边缘所截得的线间的夹角大于0度而小于90度；而每条斜设引线均有至少部分长度设于斜支撑面1上，即斜设引线沿斜支撑面1的长度延伸并位于斜支撑面1的上。简单的说，本实施例的阵列基板中有至少部分引线是设在“斜面”上的。
显然，如图2、图3所示，当在基底9上的正投影宽度相等时，斜面的实际宽度必然比平行于基底9的面的实际宽度更大，因此，设在斜支撑面1上的斜设引线的实际宽度也就必然比其在基底9上的正投影的宽度更大；这样，即可在不增加引线在阵列基板中所占的面积(即其在基底9上的正投影的宽度)的情况下，即增大引线的实际宽度，从而降低其电阻和断线率。
优选的，以上斜支撑面1与基底9间的夹角在45度至70度。
显然，如果斜支撑面1与基底9间的夹角过小，则增大引线宽度的效果不明显，而若夹角过大，又会给引线的制备等造成困难。经研究发现，以上的角度范围是比较合适的。
优选的，斜设引线包括栅线2、数据线5、公共电极线中的至少一种。
也就是说，栅线2、数据线5、公共电极线等均可设在斜支撑面1上，从而作为斜设引线。当然，如果阵列基板中还包括其他的引线(如用于进行触控的引线)，其也可为斜设引线。
优选的，斜设引线包括栅线2，且至少部分薄膜晶体管的有源区4设在位于斜支撑面1上的栅线2上方，且有源区4与栅线2间设有栅绝缘层3。
也就是说，如图4所示，当栅线2设在斜支撑面1上时，优选可将薄膜晶体管的有源区4也直接设在位于斜支撑面1上的栅线2上方(当然二者间有栅绝缘层3)，或者说，并没有从栅线2上伸出的“栅极”，而是栅线2与有源区4重叠的部分同时也作为栅极。
以上方式可在不增加有源区4正投影面积的情况下增加有源区4的面积，从而增强薄膜晶体管的导通能力；同时，该有源区4设于本就不透光的栅线2上方，故其不会增大不透光结构的面积，可使阵列基板的开口率增大。
当然，在以上情况下，源极、漏极(图中未示出)必然也有至少一部分位于斜支撑面1上方，以便与有源区4连接；由于本方案实际只是将用于薄膜晶体管的有源区4由设在平面变成了设在斜面，而未改变其实质结构，故在此不再详细描述，且图中也未画出其他结构。
另外，为了不影响显示效果，故其他用于进行显示的结构(如像素电极、有机发光二极管等)优选不应设于以上斜支撑面1上。
优选的，作为本实施例的一种方式，阵列基板还包括多个设于基底9上方的、条状的、由绝缘材料(如氮化硅、氧化硅等)构成的辅助凸起11，每个辅助凸起11具有至少一个相对于基底9倾斜设置的侧面，该侧面为斜支撑面1。
如前所述，引线优选设于斜支撑面1上，但阵列基板中原本不包括斜支撑面1。因此，如图1至图4所示，可在阵列基板中专门设置多个条状凸起(辅助凸起11)，并以该辅助凸起11的侧面作为斜支撑面1。
更优选的，每个辅助凸起11具有两个相对于基底9倾斜设置的侧面，两侧面均为斜支撑面1。
显然，为提高对辅助凸起11的利用率，故其可为如图2所示的“脊”状结构，从而其两侧面均为以上斜支撑面1，在每个侧面上可各设置一条引线。
优选的，作为本实施例的另一种方式，阵列基板还包括辅助绝缘层12，辅助绝缘层12中开有多个槽，槽的至少一个侧面相对于基底9倾斜设置，该侧面为斜支撑面1。
显然，以上辅助凸起11要单独制造，故工艺比较麻烦。而如图5所示，阵列基板中原本包括许多绝缘层(如栅绝缘层)，而有部分引线(如数据线)原本就是设于这些绝缘层上的，故若在这些绝缘层中开槽，则该槽的侧面也可作为斜支撑面1。
当然，以上开槽必须保证不造成引线与其他结构的意外导通；其具体方法是多样的，如槽可在与其他导电下层结构交叠处中断，或者槽也可只深入辅助绝缘层12厚度的一部分，而不将辅助绝缘层12贯通。
更优选的，以上辅助绝缘层12为栅绝缘层3；以上设于栅绝缘层3的槽的侧面上的斜设引线为数据线5。
在常规阵列基板中，通常数据线5是设在栅绝缘层3上的，因此正好可在栅绝缘层3中开槽以形成斜支撑面1，用于承载数据线5。
实施例2：
如图1至图5所示，本实施例提供一种阵列基板的制备方法，其包括：
在基底9上方形成斜支撑面1，斜支撑面1为相对于基底9倾斜设置的条形，且其长度方向平行于基底9；
形成斜设引线，每条斜设引线有至少一部分长度沿斜支撑面1的长度方向设在斜支撑面1上。
也就是说，要制备以上的阵列基板时，先要形成斜支撑面1，之后再于斜支撑面1上形成以上的斜设引线。当然，若斜设引线包括设于不同层的多种引线，则以上的斜支撑面1也可有多种。
例如，一种具体的阵列基板的制备方法可包括以下步骤：
S201、通过构图工艺在基底9上形成多个辅助凸起11。
其中，构图工艺包括形成膜层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步。
由于刻蚀一般都是从上向下开始，故一般刻蚀后剩下的结构的侧面自然是相对于基底9倾斜的，可作为以上的斜支撑面1。
S202、通过构图工艺形成栅线2。
其中，栅线2的至少一部分设于以上的辅助凸起11的侧面(斜支撑面1)上，从而栅线2是斜设引线。
本步骤中，在形成栅金属层时，位于辅助凸起11的侧面上的栅金属层自然也倾斜，故在之后的刻蚀步骤中，只要将其他位置的栅金属层除去，剩余的栅金属层自然成为位于斜支撑面1上的栅线2。因此，本步骤只要采取常规的工艺即可。
S203、通过构图工艺形成覆盖栅线2的栅绝缘层3，并在栅绝缘层3中形成槽。
也就是说，形成栅绝缘层3并在其中开槽，该槽的侧面也为斜支撑面1，当然，如前所述，该槽不能与栅线2连通(即要保证栅绝缘层3完全覆盖栅线2)。
S204、通过构图工艺形成有源区4。
其中，有源区4优选也设在位于斜支撑面1上的栅线2上方。
S205、通过构图工艺形成数据线5、源极、漏极。
其中，源极、漏极与有源区4接触(即位于有源区4上方)，数据线5与源极连接，且数据线5的至少一部分长度沿以上的栅绝缘层3的槽的侧面(斜支撑面1)的长度方向设在该槽的侧面上，从而数据线5是斜设引线。
S206、继续形成钝化层、像素电极、有机发光二极管等其他结构，完成阵列基板的制备。
当然，以上阵列基板的制备方法并非对本发明的限定，其还可进行许多变化；例如，以上源极、漏极、数据线等也可先于有源区制造(即源极、漏极位于有源区下方)；再如，源极、漏极与有源区之间也可形成有钝化层，并通过钝化层中的过孔与有源区连接；再如，也可先形成有源区再形成栅绝缘层、栅线(栅极)，即薄膜晶体管也可为顶栅结构等。
实施例3：
本实施例提供一种显示装置，其包括上述任意一种阵列基板。
具体的，该显示装置可为液晶显示面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种阵列基板，其特征在于，包括基底、多条引线、多个斜支撑面，其中：
所述斜支撑面为相对于基底倾斜设置的条形，且其长度方向平行于所述基底；
至少部分所述引线为斜设引线，每条所述斜设引线有至少部分长度沿斜支撑面的长度方向设在斜支撑面上。
2.根据权利要求1所述的阵列基板，其特征在于，
所述斜支撑面与基底间的夹角在45度至70度。
3.根据权利要求1所述的阵列基板，其特征在于，
所述斜设引线包括栅线、数据线、公共电极线中的至少一种。
4.根据权利要求3所述的阵列基板，其特征在于，
所述斜设引线包括栅线，至少部分薄膜晶体管的有源区设在位于所述斜支撑面上的栅线上方，且所述有源区与栅线间设有栅绝缘层。
5.根据权利要求1所述的阵列基板，其特征在于，还包括：
多个设于所述基底上方的、条状的、由绝缘材料构成的辅助凸起，每个辅助凸起具有至少一个相对于所述基底倾斜设置的侧面，所述侧面为所述斜支撑面。
6.根据权利要求5所述的阵列基板，其特征在于，
每个所述辅助凸起具有两个相对于所述基底倾斜设置的侧面，两个所述侧面均为斜支撑面。
7.根据权利要求1所述的阵列基板，其特征在于，还包括：
辅助绝缘层，所述辅助绝缘层中开有多个槽，所述槽的至少一个侧面相对于所述基底倾斜设置，所述侧面为所述斜支撑面。
8.根据权利要求7所述的阵列基板，其特征在于，
所述辅助绝缘层为栅绝缘层；
设于所述栅绝缘层的槽的侧面上的斜设引线为数据线。
9.一种阵列基板的制备方法，其特征在于，包括：
在基底上方形成斜支撑面，所述斜支撑面为相对于基底倾斜设置的条形，且其长度方向平行于基底；
形成斜设引线，每条所述斜设引线有至少一部分长度沿斜支撑面的长度方向设在斜支撑面上。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述斜设引线包括栅线，
所述形成斜设引线包括：
通过构图工艺形成栅线，每条所述栅线有至少一部分长度沿斜支撑面的长度方向设在斜支撑面上；
在所述形成斜设引线之后，还包括：
形成覆盖所述栅线的栅绝缘层；
通过构图工艺形成有源区，所述有源区设在位于所述斜支撑面上的栅线上方。
11.根据权利要求10所述的阵列基板的制备方法，其特征在于，
所述形成覆盖所述栅线的栅绝缘层包括：
通过构图工艺形成覆盖所述栅线的栅绝缘层，所述栅绝缘层中开有多个槽，所述槽的至少一个侧面为所述斜支撑面；
在通过构图工艺形成有源区后，还包括：
通过构图工艺形成源极、漏极、数据线；其中所述源极、漏极与有源区接触，所述数据线与源极相连；且所述数据线有至少部分长度沿栅绝缘层的槽的侧面的长度方向设所述槽的侧面上。
12.一种显示装置，其特征在于，包括：
权利要求1至8中任意一项所述的阵列基板。
CN201510671824.6A 2015-10-15 2015-10-15 阵列基板及其制备方法、显示装置 Pending CN105304644A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510671824.6A CN105304644A (zh) 2015-10-15 2015-10-15 阵列基板及其制备方法、显示装置
US15/274,327 US9947693B2 (en) 2015-10-15 2016-09-23 Array substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510671824.6A CN105304644A (zh) 2015-10-15 2015-10-15 阵列基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN105304644A true CN105304644A (zh) 2016-02-03

Family

ID=55201682

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510671824.6A Pending CN105304644A (zh) 2015-10-15 2015-10-15 阵列基板及其制备方法、显示装置

Country Status (2)

Country Link
US (1) US9947693B2 (zh)
CN (1) CN105304644A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978520B2 (en) 2019-06-27 2021-04-13 Wuhan Tianma Micro-Electronics Co., Ltd. Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009310A (zh) * 2006-01-25 2007-08-01 三星Sdi株式会社 有机发光显示器及其制造方法
CN101060127A (zh) * 2007-05-31 2007-10-24 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
CN102280452A (zh) * 2010-06-11 2011-12-14 乐金显示有限公司 薄膜晶体管基板、其制造方法及具有该基板的平板显示器
CN102929061A (zh) * 2012-11-19 2013-02-13 深圳市华星光电技术有限公司 一种液晶显示装置及其制造方法
CN104617107A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 基板、基板制作方法和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070052067A (ko) * 2005-11-16 2007-05-21 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
US9343579B2 (en) * 2013-05-20 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104022156B (zh) * 2014-05-20 2017-02-15 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及相应的制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009310A (zh) * 2006-01-25 2007-08-01 三星Sdi株式会社 有机发光显示器及其制造方法
CN101060127A (zh) * 2007-05-31 2007-10-24 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
CN102280452A (zh) * 2010-06-11 2011-12-14 乐金显示有限公司 薄膜晶体管基板、其制造方法及具有该基板的平板显示器
CN102929061A (zh) * 2012-11-19 2013-02-13 深圳市华星光电技术有限公司 一种液晶显示装置及其制造方法
CN104617107A (zh) * 2015-01-26 2015-05-13 京东方科技集团股份有限公司 基板、基板制作方法和显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978520B2 (en) 2019-06-27 2021-04-13 Wuhan Tianma Micro-Electronics Co., Ltd. Display device

Also Published As

Publication number Publication date
US9947693B2 (en) 2018-04-17
US20170110480A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US10665644B2 (en) Organic light emitting display panel and fabricating method thereof, display device
CN103456740B (zh) 像素单元及其制造方法、阵列基板和显示装置
EP4050662B1 (en) Display substrate and display device
CN102593126B (zh) 面板及其制法
CN107579003B (zh) 薄膜晶体管及制作方法、显示基板及制作方法、显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
US9960217B2 (en) Display panel and system for displaying images utilizing the same
CN109326614A (zh) 显示基板及其制造方法、显示装置
KR101668166B1 (ko) 어레이 기판, 디스플레이 장치, 및 어레이 기판의 제조 방법
CN105116642A (zh) 阵列基板及其制作方法、显示装置
CN110071153B (zh) 显示基板及其制作方法、显示面板、显示装置
US20230098341A1 (en) Array substrate and display panel
CN103515375B (zh) 阵列基板及其制造方法、以及显示装置
CN109309122A (zh) 阵列基板及其制造方法、显示装置
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN1195321C (zh) 薄膜晶体管平面显示器
CN110828476B (zh) 阵列基板及其制备方法、显示装置
CN104952934A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
WO2022047763A1 (zh) 触控显示面板、触控显示装置和制造方法
KR20140108791A (ko) 유기전계발광표시장치 및 그 제조방법
CN109728002B (zh) 显示基板、显示装置和显示基板的制造方法
CN105304644A (zh) 阵列基板及其制备方法、显示装置
CN106129071A (zh) 一种阵列基板的制作方法及相应装置
CN108039352B (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203