JP5602417B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5602417B2
JP5602417B2 JP2009263800A JP2009263800A JP5602417B2 JP 5602417 B2 JP5602417 B2 JP 5602417B2 JP 2009263800 A JP2009263800 A JP 2009263800A JP 2009263800 A JP2009263800 A JP 2009263800A JP 5602417 B2 JP5602417 B2 JP 5602417B2
Authority
JP
Japan
Prior art keywords
layer
electrode
gate
thin film
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009263800A
Other languages
English (en)
Other versions
JP2010153828A5 (ja
JP2010153828A (ja
Inventor
秀和 宮入
剛 長多
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009263800A priority Critical patent/JP5602417B2/ja
Publication of JP2010153828A publication Critical patent/JP2010153828A/ja
Publication of JP2010153828A5 publication Critical patent/JP2010153828A5/ja
Application granted granted Critical
Publication of JP5602417B2 publication Critical patent/JP5602417B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Description

酸化物半導体を用いる半導体装置及びその製造方法に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、多結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はスパッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコンを用いた薄膜トランジスタよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパ等の表示装置への応用が期待されている。
また、表示装置の表示領域を大型化すると、画素数が増加し、ゲート線数、及び信号線数が増加する。加えて、表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大する。
そこで、画素部を駆動する駆動回路の少なくとも一部の回路に酸化物半導体を用いる薄膜トランジスタを用い、製造コストを低減することを課題の一とする。
画素部を駆動する駆動回路の少なくとも一部の回路に酸化物半導体を用いる薄膜トランジスタを用いる場合、その薄膜トランジスタには、高い動特性（オン特性や周波数特性（ｆ特性と呼ばれる））が要求される。高い動特性（オン特性）を有する薄膜トランジスタを提供し、高速駆動することができる駆動回路を提供することを課題の一とする。
また、本発明の一態様は、チャネルに酸化物半導体層を用い、信頼性の高い薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
酸化物半導体層の上下にゲート電極を設け、薄膜トランジスタのオン特性及び信頼性の向上を実現する。
また、上下のゲート電極に加えるゲート電圧を制御することによって、しきい値電圧を制御することができる。上下のゲート電極を導通させて同電位としてもよいし、上下のゲート電極を別々の配線に接続させて異なる電位としてもよい。例えば、上下のゲート電極の一方にしきい値を制御するように電圧を印加することでしきい値電圧をゼロまたはゼロに近づけ、駆動電圧を低減することで消費電力の低下を図ることができる。また、しきい値電圧を正としてエンハンスメント型トランジスタとして機能させることができる。また、しきい値電圧を負としてデプレッション型トランジスタとして機能させることもできる。
例えば、エンハンスメント型トランジスタとデプレッション型トランジスタを組み合わせてインバータ回路（以下、ＥＤＭＯＳ回路という）を構成し、駆動回路に用いることができる。駆動回路は、論理回路部と、スイッチ部またはバッファ部を少なくとも有する。論理回路部は上記ＥＤＭＯＳ回路を含む回路構成とする。また、スイッチ部またはバッファ部は、オン電流を多く流すことができる薄膜トランジスタを用いることが好ましく、デプレッション型トランジスタ、または酸化物半導体層の上下にゲート電極を有する薄膜トランジスタを用いる。
大幅に工程数を増やすことなく、同一基板上に異なる構造の薄膜トランジスタを作製することもできる。例えば、高速駆動させる駆動回路には、酸化物半導体層の上下にゲート電極を有する薄膜トランジスタを用いてＥＤＭＯＳ回路を構成し、画素部には、酸化物半導体層の下にのみゲート電極を有する薄膜トランジスタを用いてもよい。
なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
また、酸化物半導体層の上方に設けるゲート電極の材料としては、特に導電膜であれば限定されず、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金を用いる。また、ゲート電極は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。
また、酸化物半導体層の上方に設けるゲート電極の材料として、画素電極と同じ材料（透過型表示装置であれば、透明導電膜など）を用いることができる。例えば、画素部において、薄膜トランジスタと電気的に接続する画素電極を形成する工程と同じ工程で、酸化物半導体層の上方に設けるゲート電極を形成することができる。こうすることで大幅に工程数を増やすことなく、酸化物半導体層の上下にゲート電極を設けた薄膜トランジスタを形成することができる。また、酸化物半導体層の上方にゲート電極を設けることによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴストレス前後における薄膜トランジスタのしきい値電圧の変化量を低減することができる。即ち、酸化物半導体層の上方にゲート電極を設けることによって、信頼性を向上することができる。
本明細書で開示する発明の構成の一つは、絶縁表面上に第１のゲート電極と、第１のゲート電極上方に第１の絶縁層と、第１の絶縁層上方に酸化物半導体層と、酸化物半導体層上に接するチャネル保護層と、酸化物半導体層上方にソース電極またはドレイン電極と、ソース電極またはドレイン電極を覆う第２の絶縁層と、第２の絶縁層上方に第２のゲート電極とを有し、第２の絶縁層は、チャネル保護層と接することを特徴とする半導体装置である。
上記構成は、上記課題の少なくとも一つを解決する。
上記構成において、第２のゲート電極の幅は、酸化物半導体層の幅よりも広くすることで酸化物半導体層全体に第２のゲート電極からゲート電圧を印加することができる。
或いは、上記構成において、第１のゲート電極の幅は、第２のゲート電極の幅よりも狭くすることで、ソース電極またはドレイン電極と重なる面積を縮小して寄生容量を小さくすることができる。さらに、第１のゲート電極の幅は、チャネル保護層の幅よりも広く、第２のゲート電極の幅は、チャネル保護層の幅よりも狭くすることで、ソース電極またはドレイン電極と重ならないようにして寄生容量を更に低減する構成としてもよい。
また、上記構成において、ソース電極またはドレイン電極と、酸化物半導体層との間にバッファ層を有する。バッファ層を設けることにより、ソース電極（またはドレイン電極）と酸化物半導体層との間に形成されるコンタクト抵抗を低減することができる。
また、他の発明の構成は、画素部と駆動回路とを有し、画素部は、少なくとも第１の酸化物半導体層を有する第１の薄膜トランジスタを有し、駆動回路は、少なくとも第２の酸化物半導体層を有する第２の薄膜トランジスタと、第３の酸化物半導体層を有する第３の薄膜トランジスタとを有するＥＤＭＯＳ回路を有し、第３の薄膜トランジスタは、第３の酸化物半導体層の下方に第１のゲート電極と、第３の酸化物半導体層上方にソース電極またはドレイン電極と、第３の酸化物半導体層の上方に第２のゲート電極とを有し、第３の酸化物半導体層は、第２のゲート電極との間にチャネル保護層を有し、該チャネル保護層と接する半導体装置である。
上記構成において、画素部の第１の薄膜トランジスタは画素電極と電気的に接続し、画素電極は、駆動回路の第２のゲート電極と同じ材料とすることで、工程数を増やすことなく作製することができる。
上記構成において、画素部の第１の薄膜トランジスタは画素電極と電気的に接続し、画素電極は、駆動回路の第２のゲート電極と異なる材料とし、例えば、画素電極を透明導電膜とし、第２のゲート電極をアルミニウム膜とすることで、駆動回路の第２のゲート電極の低抵抗化を図ることができる。
また、上記構成において、ソース電極またはドレイン電極と、第３の酸化物半導体層との間にバッファ層を有する。バッファ層を設けることにより、ソース電極（またはドレイン電極）と酸化物半導体層との間に形成されるコンタクト抵抗を低減することができる。
また、駆動回路の第３の薄膜トランジスタは、第３の酸化物半導体層が第１の絶縁層を介して第１のゲート電極と重なり、且つ、第２の絶縁層を介して第２のゲート電極と重なる、所謂、デュアルゲート構造である。
また、第１のゲート電極と第２のゲート電極を電気的に接続し、同電位とすることで、第１のゲート電極と第２のゲート電極の間に配置された酸化物半導体層に上下からゲート電圧を印加することができる。
また、第１のゲート電極と第２のゲート電極を異なる電位とする場合には、ＴＦＴの電気特性、例えばしきい値電圧などを制御することができる。
また、駆動回路を有する半導体装置としては、液晶表示装置の他に、発光素子を用いた発光表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる。
なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或いはドレイン配線を電気的に接続させる箇所を有している。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａ（ガリウム）の場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、この薄膜のうちＭとしてＧａを含む物をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、スパッタ法で成膜した後、２００℃〜５００℃、代表的には３００〜４００℃で１０分〜１００分行っても、アモルファス構造がＸＲＤの分析では観察される。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で代表される酸化物半導体は、エネルギーギャップ（Ｅｇ）が広い材料であるため、酸化物半導体層の上下に２つのゲート電極を設けてもオフ電流の増大を抑えることができる。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
また、本明細書において使用した程度を表す用語、例えば「概略」、「ほぼ」、「程度」などは、最終結果が顕著には変化しないように幾分変更された用語の合理的な逸脱の程度を意味する。これらの用語は、幾分変更された用語の少なくとも±５％の逸脱を含むものとして解釈されるべきであるが、この逸脱が幾分変更される用語の意味を否定しないことを条件とする。
ゲート線駆動回路またはソース線駆動回路などの周辺回路、または画素部に、上下を２つのゲート電極に挟まれた酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減する。
また、上下を２つのゲート電極に挟まれた酸化物半導体を用いた薄膜トランジスタによって、ＢＴ試験において、ＢＴストレス前後における薄膜トランジスタのしきい値電圧の変化量を低減することができる。即ち、上下を２つのゲート電極に挟まれた酸化物半導体を用いた薄膜トランジスタによって、信頼性を向上することができる。
（Ａ）実施の形態１の表示装置の一例を示す断面図、（Ｂ）実施の形態１の表示装置の他の一例を示す断面図、（Ｃ）実施の形態１の表示装置の他の一例を示す断面図。 （Ａ）実施の形態２の半導体装置の断面図、（Ｂ）等価回路図、（Ｃ）上面図。 実施の形態３の表示装置を説明するブロック図。 実施の形態３の表示装置における配線、入力端子等の配置を説明する図。 シフトレジスタ回路の構成を説明するブロック図。 フリップフロップ回路の一例を示す図。 フリップフロップ回路のレイアウト図（上面図）を示す図。 シフトレジスタ回路の動作を説明するためのタイミングチャートを示す図。 実施の形態４の半導体装置の作製方法を説明する図。 実施の形態４の半導体装置の作製方法を説明する図。 実施の形態４の半導体装置の作製方法を説明する図。 実施の形態４の半導体装置の作製方法を説明する図。 実施の形態４の半導体装置の作製方法を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態４の半導体装置を説明する図。 実施の形態５の半導体装置を説明する断面図。 実施の形態６の半導体装置の画素等価回路を説明する図。 実施の形態６の半導体装置を説明する断面図。 実施の形態７の半導体装置を説明する上面図及び断面図。 実施の形態６の半導体装置を説明する上面図及び断面図。 実施の形態７の半導体装置を説明する断面図。 電子機器の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 携帯電話機の一例を示す外観図。 実施の形態９の半導体装置を説明する断面図。
実施形態について、以下に説明する。
（実施の形態１）
図１（Ａ）に駆動回路に用いる薄膜トランジスタ４３０と、画素部に用いる第２の薄膜トランジスタ１７０とを同一基板上に設ける例を示す。なお、図１（Ａ）は表示装置の断面図の一例である。
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタである第２の薄膜トランジスタ１７０を用いて画素電極１１０への電圧印加のオンオフを切り替える。この画素部に配置する第２の薄膜トランジスタ１７０は、酸化物半導体層１０３を用いており、オンオフ比が１０９以上であるため表示のコントラストを向上させることができ、さらにリーク電流が少ないため低消費電力駆動を実現することができる。オンオフ比とは、オフ電流とオン電流の比率（ＩＯＮ／ＩＯＦＦ）であり、大きいほどスイッチング特性に優れていると言え、表示のコントラスト向上に寄与する。なお、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。このように、高コントラスト、及び低消費電力駆動を実現するためには、画素部にエンハンスメント型トランジスタを用いることが好ましい。なお、１０１はゲート電極、１０４ａと１０４ｂはソース領域及びドレイン領域、１０５ａは第１の電極、１０５ｂは第２の電極層、１０７は保護絶縁層を示す。
駆動回路においては、酸化物半導体層４０５の下方に第１のゲート電極４０１と、酸化物半導体層４０５の上方に第２のゲート電極として機能する電極４７０とを有する薄膜トランジスタ４３０を少なくとも一つ用いる。この第２のゲート電極として機能する電極４７０はバックゲート電極とも呼べる。バックゲート電極を形成することによって、薄膜トランジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）において、ＢＴストレス前後における薄膜トランジスタのしきい値電圧の変化量を低減することができる。
この薄膜トランジスタ４３０の構造を図１（Ａ）を用いて説明する。絶縁表面を有する基板４００上に設けられた第１のゲート電極４０１は、第１のゲート絶縁層４０３に覆われ、第１のゲート電極４０１と重なる第１のゲート絶縁層４０３上には酸化物半導体層４０５を有する。酸化物半導体層４０５上には、チャネル保護層４１８が設けられ、その上に第１配線４０９または第２配線４１０が設けられる。そして、第１配線４０９または第２配線４１０上に接して絶縁層４１２を有する。また、絶縁層４１２上に第２のゲート電極として機能する電極４７０を有する。
第１のゲート絶縁層４０３の材料としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができ、これらの材料から成る単層または積層構造とする。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。本実施の形態において、第１のゲート絶縁層は、一層目をプラズマＣＶＤ法による窒化珪素膜、二層目をプラズマＣＶＤ法による酸化シリコン膜の積層構造とする。一層目の窒化珪素膜は、第１のゲート電極４０１の材料にヒロックが発生する可能性のある材料を用いた場合、ヒロック発生を防止する効果を有する。また、プラズマＣＶＤ法で成膜された窒化珪素膜は緻密であり、１層目のゲート絶縁膜とすることでピンホールなどの発生を抑えることができる。さらに、第１のゲート絶縁層として窒化珪素膜を用いる場合、ガラス基板からの不純物、例えばナトリウムなどの可動イオンが拡散し、後に形成する酸化物半導体に侵入することをブロックすることができる。また、積層構造とした場合においても単層構造とした場合においても、第１のゲート絶縁層４０３の膜厚は５０ｎｍ以上５００ｎｍの膜厚とする。
酸化物半導体層４０５は、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用い、スパッタ法でのアルゴンガス流量を１０ｓｃｃｍ、酸素を５ｓｃｃｍとする条件で成膜する。清浄な界面を実現するため、第１のゲート絶縁層４０３の成膜と酸化物半導体層４０５の成膜は、大気に触れることなく積層することが好ましい。なお、大気に触れる場合には、酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、第１のゲート絶縁層４０３の表面に付着しているゴミを除去してもよい。
また、酸化物半導体層４０５と第１配線４０９との間にはソース領域又はドレイン領域４０６ａを設け、酸化物半導体層４０５と第２配線４１０との間にはソース領域又はドレイン領域４０６ｂを設ける。ソース領域又はドレイン領域４０６ａ、４０６ｂは、チャネル保護層４１８上にも形成され、例えばチャネル保護層４１８と第１配線４０９との間にはソース領域又はドレイン領域４０６ａが設けられる。このソース領域又はドレイン領域は、配線と酸化物半導体層の間に設けるバッファ層とも言える。
本実施の形態では、ソース領域又はドレイン領域４０６ａ、４０６ｂは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成された層あり、酸化物半導体層４０５の成膜条件とは異なる成膜条件で形成され、より低抵抗な酸化物半導体層である。例えば、スパッタ法でのアルゴンガス流量を４０ｓｃｃｍとした条件で得られる酸化物半導体膜で形成したソース領域又はドレイン領域４０６ａ、４０６ｂは、ｎ型の導電型を有し、活性化エネルギー（ΔＥ）が０．０１ｅＶ以上０．１ｅＶ以下である。なお、本実施の形態では、ソース領域又はドレイン領域４０６ａ、４０６ｂは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成された層あり、少なくともアモルファス成分を含んでいるものとする。ソース領域又はドレイン領域４０６ａ、４０６ｂは非晶質構造の中に結晶粒（ナノクリスタル）を含む場合がある。このソース領域又はドレイン領域４０６ａ、４０６ｂ中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
薄膜トランジスタ４３０は、チャネル保護層４１８と絶縁層４１２の積層が第２のゲート絶縁層として機能する。チャネル保護層４１８の材料としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。本実施の形態では、チャネル保護層４１８としてスパッタ法で得られる酸化珪素膜を用いる。
また、絶縁層４１２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム、窒化アルミニウム、酸化タンタル膜、酸化ハフニウム膜、酸化窒化ハフニウム膜などの絶縁膜を用い、これらの材料から成る単層または積層構造を用いることができる。本実施の形態では、絶縁層４１２としてプラズマＣＶＤ法で得られる窒化シリコン膜を用いる。チャネル保護層４１８と絶縁層４１２の積層が第２のゲート絶縁層として機能するため、それぞれの材料や膜厚は薄膜トランジスタ４３０の電気特性にとって重要である。例えば、酸化物半導体層４０５の上下からゲート電圧を印加してほぼ同じ電界を酸化物半導体層４０５に与えたい場合には、窒化シリコン膜と酸化シリコン膜の積層である第１のゲート絶縁層と、酸化シリコン膜（チャネル保護層４１８）と窒化シリコン膜（絶縁層４１２）の第２のゲート絶縁層の膜厚をそれぞれほぼ同じとすることが好ましい。また、所望のしきい値などの電気特性を得るため、酸化物半導体層４０５の上下から異なるゲート電圧を印加して異なる電界を酸化物半導体層４０５に与えたい場合には、第１のゲート絶縁層と第２のゲート絶縁層の材料や膜厚をそれぞれ適宜調節することによって、所望の薄膜トランジスタ４３０の電気特性を得ることができる。
また、第１のゲート電極４０１と第２のゲート電極として機能する電極４７０とを電気的に接続して同電位としてもよい。同電位とすると、酸化物半導体層の上下からゲート電圧を印加することができるため、オン状態において流れる電流を大きくすることができる。
また、しきい値電圧をマイナスにシフトするための制御信号線を第１のゲート電極４０１、或いは第２のゲート電極として機能する電極４７０のいずれか一方と電気的に接続することによってデプレッション型のＴＦＴとすることができる。
また、しきい値電圧をプラスにシフトするための制御信号線を第１のゲート電極４０１、或いは第２のゲート電極として機能する電極４７０のいずれか一方と電気的に接続することによってエンハンスメント型のＴＦＴとすることができる。
また、駆動回路に用いる２つの薄膜トランジスタの組み合わせは特に限定されず、１つのゲート電極を有する薄膜トランジスタをデプレッション型ＴＦＴとして用い、２つのゲート電極を有する薄膜トランジスタをエンハンスメント型ＴＦＴとして用いてもよい。その場合には、画素部の薄膜トランジスタとして、ゲート電極を酸化物半導体層の上下にそれぞれ有する構造とする。
また、画素部の薄膜トランジスタとして、ゲート電極を酸化物半導体層の上下にそれぞれ有する構造とし、駆動回路のエンハンスメント型ＴＦＴとして、ゲート電極を酸化物半導体層の上下にそれぞれ有する構造とし、駆動回路のデプレッション型ＴＦＴとしてゲート電極を酸化物半導体層の上下にそれぞれ有する構造としてもよい。その場合には、しきい値電圧を制御するための制御信号線を上下どちらか一方のゲート電極に電気的に接続させ、その接続したゲート電極がしきい値電圧を制御する構成とする。
なお、図１（Ａ）においては、第２のゲート電極として機能する電極４７０は、画素部の画素電極１１０と同じ材料、例えば透過型の液晶表示装置であれば、透明導電膜を用いて工程数を低減しているが、特に限定されない。また、第２のゲート電極として機能する電極４７０の幅は、第１のゲート電極４０１の幅よりも広く、さらに酸化物半導体層４０５の幅よりも広い例を示しているが特に限定されない。なお、第１のゲート電極４０１は、チャネル保護層４１８の幅（チャネル方向における幅）よりも広い。
第２のゲート電極の材料及び幅が図１（Ａ）と異なる例を図１（Ｂ）に示す。また、図１（Ｂ）は有機発光素子或いは無機発光素子と接続する薄膜トランジスタ１７０を画素部に有する表示装置の例である。
図１（Ｂ）においては、薄膜トランジスタ４３２の第２のゲート電極として機能する電極４７１の材料は金属材料（アルミニウム（Ａｌ）や銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金）を用い、断面における電極４７１の幅は図１（Ａ）の第２のゲート電極として機能する電極４７０よりも狭い。また、電極４７１の幅は酸化物半導体層４０５の幅よりも狭い。幅を狭くすることによって第１配線４０９、及び第２配線４１０と絶縁層４１２を介して重なる面積を低減することができ、寄生容量を小さくすることができる。ただし、図１（Ｂ）においては、電極４７１の幅は、チャネル保護層４１８の幅よりも広い。
発光素子は、少なくとも第１の電極４７２と発光層４７５と第２の電極４７４とを有する。図１（Ｂ）においては、電極４７１は、画素部の第１の電極４７２と同じ材料、例えば、アルミニウムなどを用いて工程数を低減しているが、特に限定されない。また、図１（Ｂ）において絶縁層４７３は、隣り合う画素の第１の電極との絶縁を図るための隔壁として機能する。
また、第２のゲート電極の材料及び幅が図１（Ａ）と異なる例を図１（Ｃ）に示す。図１（Ｃ）においては、薄膜トランジスタ４３３の第２のゲート電極として機能する電極４７６の材料は金属材料（アルミニウム（Ａｌ）や銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金）を用い、断面における第２のゲート電極の幅は図１（Ｂ）よりも狭い。図１（Ｂ）よりもさらに幅を狭くすることによって第１配線４０９、及び第２配線４１０と絶縁層４１２を介して重ならないようにすることができ、さらに寄生容量を小さくすることができる。図１（Ｃ）に示す電極４７６の幅は、チャネル保護層４１８の幅よりも狭い。このように狭い幅の電極４７６を形成する場合には、ウェットエッチングなどを用いてレジストマスク端部よりも内側に電極４７６の両端が位置する工程とすることが好ましい。ただし、図１（Ｃ）においては画素電極１１０と異なる金属材料を用いるため、電極４７６の形成のためのフォトリソグラフィー工程が１回増加し、マスク数も１枚追加することとなる。
液晶表示装置や発光表示装置や電子ペーパーに用いるゲート線駆動回路またはソース線駆動回路などの周辺回路、または画素部に対して、上下を２つのゲート電極に挟まれた酸化物半導体を用いた薄膜トランジスタを用い、高速駆動や、低消費電力化を図ることができる。また、工程数を大幅に増加させることなく、同一基板上に画素部と駆動回路との両方を設けることができる。同一基板上に、画素部以外の様々な回路を設けることにより、表示装置の製造コストを低減することができる。
（実施の形態２）
実施の形態１では駆動回路の薄膜トランジスタとして一つの薄膜トランジスタを説明したが、ここでは、２つのｎチャネル型の薄膜トランジスタを用いて駆動回路のインバータ回路を構成する例を基に以下に説明する。図２（Ａ）に示す薄膜トランジスタは、実施の形態１の図１（Ａ）に示した薄膜トランジスタ４３０と同一であるため、同じ部分には同じ符号を用いて説明する。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型トランジスタ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。
駆動回路のインバータ回路の断面構造を図２（Ａ）に示す。なお、図２に示す薄膜トランジスタ４３０はデュアルゲート型、第２の薄膜トランジスタ４３１は、ボトムゲート型薄膜トランジスタであり、半導体層上にソース領域又はドレイン領域を介して配線が設けられている薄膜トランジスタの例である。
図２（Ａ）において、基板４００上に第１のゲート電極４０１及びゲート電極４０２を設ける。第１のゲート電極４０１及びゲート電極４０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、第１のゲート電極４０１及びゲート電極４０２の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、Ｃａを含む銅層上にバリア層となるＣａを含む酸化銅層の積層や、Ｍｇを含む銅層上にバリア層となるＭｇを含む酸化銅層の積層もある。また、３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
また、第１のゲート電極４０１及びゲート電極４０２を覆う第１のゲート絶縁層４０３上には、酸化物半導体層４０５と、第２の酸化物半導体層４０７とを設ける。
酸化物半導体層４０５上にはチャネル保護層４１８を設け、さらに第１配線４０９、及び第２配線４１０を設け、第２の配線４１０は、第１のゲート絶縁層４０３に形成されたコンタクトホール４０４を介してゲート電極４０２と直接接続する。本実施の形態においては、第１のゲート絶縁層４０３を形成した後、コンタクトホール４０４の形成を行ってもよいし、チャネル保護層４１８、第２のチャネル保護層４１９を形成した後にコンタクトホール４０４の形成を行ってもよい。また、第２の酸化物半導体層４０７上には第３配線４１１を設ける。
薄膜トランジスタ４３０は、第１のゲート電極４０１と、第１のゲート絶縁層４０３を介して第１のゲート電極４０１と重なる酸化物半導体層４０５とを有し、第１配線４０９は、負の電圧ＶＤＬが印加される電源線（負電源線）である。この電源線は、接地電位の電源線（接地電源線）としてもよい。
また、第２の薄膜トランジスタ４３１は、ゲート電極４０２と、第１のゲート絶縁層４０３を介してゲート電極４０２と重なる第２の酸化物半導体層４０７とを有し、第３配線４１１は、正の電圧ＶＤＨが印加される電源線（正電源線）である。
また、第２の酸化物半導体層４０７と第２配線４１０との間にはｎ＋層４０８ａを設け、第２の酸化物半導体層４０７と第３配線４１１との間にはｎ＋層４０８ｂを設ける。また、チャネル保護層４１８と第２配線４１０との間にはソース領域又はドレイン領域４０６ｂが設けられる。また、チャネル保護層４１８と第１配線４０９との間にはソース領域又はドレイン領域４０６ａが設けられる。
また、駆動回路のインバータ回路の上面図を図２（Ｃ）に示す。図２（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面が図２（Ａ）に相当する。
また、ＥＤＭＯＳ回路の等価回路を図２（Ｂ）に示す。図２（Ａ）に示す接続構造は、図２（Ｂ）に相当し、薄膜トランジスタ４３０をエンハンスメント型のｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３１をデプレッション型のｎチャネル型トランジスタとする例である。
薄膜トランジスタ４３０をエンハンスメント型のｎチャネル型トランジスタとするため、本実施の形態では、酸化物半導体層４０５上にチャネル保護層４１８及び絶縁層４１２と、該絶縁層４１２上に第２のゲート電極として機能する電極４７０を設け、第２のゲート電極として機能する電極４７０に印加する電圧によって薄膜トランジスタ４３０のしきい値制御を行う。
なお、図２（Ａ）及び図２（Ｃ）では、第２の配線４１０は、第１のゲート絶縁層４０３に形成されたコンタクトホール４０４を介してゲート電極４０２と直接接続する例を示したが、特に限定されず、接続電極を別途設けて第２の配線４１０とゲート電極４０２とを電気的に接続させてもよい。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本実施の形態では、表示装置について、ブロック図等を参照して説明する。
図３（Ａ）は、アクティブマトリクス型液晶表示装置のブロック図の一例を示す。図３（Ａ）に示す液晶表示装置は、基板３００上に表示素子を備えた画素を複数有する画素部３０１と、各画素のゲート電極に接続された走査線を制御する走査線駆動回路３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路３０３と、を有する。
図３（Ｂ）は、アクティブマトリクス型発光表示装置のブロック図の一例を示す。図３（Ｂ）に示す発光表示装置は、基板３１０上に表示素子を備えた画素を複数有する画素部３１１と、各画素のゲート電極に接続された走査線を制御する第１の走査線駆動回路３１２及び第２の走査線駆動回路３１３と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路３１４と、を有する。一つの画素にスイッチング用ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）と電流制御用ＴＦＴの２つを配置する場合、図３（Ｂ）に示す発光表示装置では、スイッチング用ＴＦＴのゲート電極に接続された第１の走査線に入力される信号を第１の走査線駆動回路３１２で生成し、電流制御用ＴＦＴのゲート電極に接続された第２の走査線に入力される信号を第２の走査線駆動回路３１３で生成する。ただし、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、一の走査線駆動回路で生成する構成としても良い。また、例えば、スイッチング素子が有するＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる第１の走査線が、各画素に複数設けられていてもよい。この場合、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の走査線駆動回路を設けてこれらの各々で生成しても良い。
なお、ここでは、走査線駆動回路３０２、第１の走査線駆動回路３１２、第２の走査線駆動回路３１３、及び信号線駆動回路３０３、３１４を表示装置に作製する形態を示したが、走査線駆動回路３０２、第１の走査線駆動回路３１２、または第２の走査線駆動回路３１３の一部をＩＣ等の半導体装置で実装してもよい。また、信号線駆動回路３０３、３１４の一部をＩＣ等の半導体装置で実装してもよい。
図４は、表示装置を構成する、信号入力端子３２１、走査線３２３、信号線３２４、非線形素子を含む保護回路３３４、３３５、３３６及び画素部３２７の位置関係を説明する図である。絶縁表面を有する基板３２０上には走査線３２３と信号線３２４が交差して配置され、画素部３２７が構成されている。なお、画素部３２７は、図３に示す画素部３０１と画素部３１１に相当する。
画素部３０１は、信号線駆動回路３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路３０３と接続され、走査線駆動回路３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
画素部３２７は複数の画素３２８がマトリクス状に配列して構成されている。画素３２８は、走査線３２３と信号線３２４に接続する画素ＴＦＴ３２９、保持容量部３３０、画素電極３３１を含んで構成されている。
ここで示す画素構成において、保持容量部３３０では、一方の電極と画素ＴＦＴ３２９が接続され、他方の電極と容量線３３２が接続される場合を示している。また、画素電極３３１は表示素子（液晶素子、発光素子、コントラスト媒体（電子インク）等）を駆動する一方の電極を構成する。これらの表示素子の他方の電極はコモン端子３３３に接続されている。
保護回路３３５は、画素部３２７と、信号線入力端子３２２との間に配設されている。また、保護回路３３４は、走査線駆動回路と、画素部３２７の間に配設されている。本実施の形態では、複数の保護回路を配設して、走査線３２３、信号線３２４及び容量バス線３３７に静電気等によりサージ電圧が印加され、画素ＴＦＴ３２９等が破壊されないように構成されている。そのため、保護回路にはサージ電圧が印加されたときに、コモン配線に電荷を逃がすように構成されている。
本実施の形態では、走査線３２３側に保護回路３３４、信号線３２４側に保護回路３３５、容量バス線３３７に保護回路３３６を配設する例を示している。ただし、保護回路の配設位置はこれに限定されない。また、走査線駆動回路をＩＣ等の半導体装置で実装しない場合は、走査線３２３側に保護回路３３４を設けなくとも良い。
これらの回路の各々に実施の形態１または実施の形態２に示したＴＦＴを用いることで、以下の利点がある。
駆動回路は、論理回路部と、スイッチ部またはバッファ部とに大別される。論理回路部に設けるＴＦＴは閾値電圧を制御することが可能な構成であるとよい。一方で、スイッチ部またはバッファ部に設けるＴＦＴはオン電流が大きいことが好ましい。実施の形態１または実施の形態２に示したＴＦＴを有する駆動回路を設けることで、論理回路部に設けるＴＦＴの閾値電圧の制御が可能となり、スイッチ部またはバッファ部に設けるＴＦＴのオン電流を大きくすることが可能となる。更には、駆動回路が占有する面積を小さくし、狭額縁化にも寄与する。
また、走査線駆動回路を構成するシフトレジスタ回路について以下に説明する。
図５に示すシフトレジスタ回路は、フリップフロップ回路３５１を複数有し、制御信号線３５２、制御信号線３５３、制御信号線３５４、制御信号線３５５、制御信号線３５６、及びリセット線３５７を有する。
図５のシフトレジスタ回路に示すように、フリップフロップ回路３５１では、初段の入力端子ＩＮに、制御信号線３５２を介して、スタートパルスＳＳＰが入力され、次段以降の入力端子ＩＮに前段のフリップフロップ回路３５１の出力信号端子ＳＯＵＴが接続されている。また、Ｎ段目（Ｎは自然数である。）のリセット端子ＲＥＳは、（Ｎ＋３）段目のフリップフロップ回路の出力信号端子Ｓｏｕｔとリセット線３５７を介して接続されている。Ｎ段目のフリップフロップ回路３５１のクロック端子ＣＬＫには、制御信号線３５３を介して、第１のクロック信号ＣＬＫ１が入力されると仮定すると、（Ｎ＋１）段目のフリップフロップ回路３５１のクロック端子ＣＬＫには、制御信号線３５４を介して、第２のクロック信号ＣＬＫ２が入力される。また、（Ｎ＋２）段目のフリップフロップ回路３５１のクロック端子ＣＬＫには、制御信号線３５５を介して、第３のクロック信号ＣＬＫ３が入力される。また、（Ｎ＋３）段目のフリップフロップ回路３５１のクロック端子ＣＬＫには、制御信号線３５６を介して、第４のクロック信号ＣＬＫ４が入力される。そして、（Ｎ＋４）段目のフリップフロップ回路３５１のクロック端子ＣＬＫには、制御信号線３５３を介して、第１のクロック信号ＣＬＫ１が入力される。また、Ｎ段目のフリップフロップ回路３５１は、ゲート出力端子Ｇｏｕｔより、Ｎ段目のフリップフロップ回路の出力ＳＲｏｕｔＮを出力する。
なお、フリップフロップ回路３５１と、電源及び電源線との接続を図示していないが、各フリップフロップ回路３５１には電源線を介して電源電位Ｖｄｄ及び電源電位ＧＮＤが供給されている。
なお、本明細書で説明する電源電位は、基準電位を０Ｖとした場合の、電位差に相当する。そのため、電源電位のことを電源電圧、または電源電圧のことを電源電位と呼ぶこともある。
なお、本明細書において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何らかの電気的作用を有する対象物が存在するとき、対象物を介してＡとＢとが概略同一ノードとなる場合を表すものとする。具体的には、ＴＦＴのようなスイッチング素子を介してＡとＢとが接続され、該スイッチング素子の導通によって、ＡとＢとが概略同電位となる場合や、抵抗素子を介してＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動作に影響しない程度となっている場合等、回路動作を考えた場合にＡとＢとを同一ノードとして捉えて差し支えない状態である場合を表す。
次に、図６に、図５で示したシフトレジスタ回路が有するフリップフロップ回路３５１の一形態を示す。図６に示すフリップフロップ回路３５１は、論理回路部３６１と、スイッチ部３６２と、を有する。論理回路部３６１は、ＴＦＴ３６３乃至ＴＦＴ３６８を有する。また、スイッチ部３６２は、ＴＦＴ３６９乃至ＴＦＴ３７２を有している。なお論理回路部とは、外部より入力される信号に応じて後段の回路であるスイッチ部に出力する信号を切り替えるための回路である。また、スイッチ部とは、外部及び制御回路部から入力される信号に応じてスイッチとなるＴＦＴのオンまたはオフの切り替え、当該ＴＦＴのサイズ及び構造に応じた電流を出力するための回路である。
フリップフロップ回路３５１において、入力端子ｉｎはＴＦＴ３６４のゲート端子、及びＴＦＴ３６７のゲート端子に接続されている。リセット端子ＲＥＳは、ＴＦＴ３６３のゲート端子に接続されている。クロック端子ＣＬＫは、ＴＦＴ３６９の第１端子、及びＴＦＴ３７１の第１端子に接続されている。電源電位Ｖｄｄが供給される電源線は、ＴＦＴ３６４の第１端子、並びにＴＦＴ３６６のゲート端子及び第２端子に接続されている。電源電位ＧＮＤが供給される電源線は、ＴＦＴ３６３の第２端子、ＴＦＴ３６５の第２端子、ＴＦＴ３６７の第２端子、ＴＦＴ３６８の第２端子、ＴＦＴ３７０の第２端子、及びＴＦＴ３７２の第２端子に接続されている。また、ＴＦＴ３６３の第１端子、ＴＦＴ３６４の第２端子、ＴＦＴ３６５の第１端子、ＴＦＴ３６８のゲート端子、ＴＦＴ３６９のゲート端子、及びＴＦＴ３７１のゲート端子は互いに接続されている。また、ＴＦＴ３６６の第１端子は、ＴＦＴ３６５のゲート端子、ＴＦＴ３６７の第１端子、ＴＦＴ３６８の第１端子、ＴＦＴ３７０のゲート端子、及びＴＦＴ３７２のゲート端子に接続されている。また、ゲート出力端子Ｇｏｕｔは、ＴＦＴ３６９の第２端子、及びＴＦＴ３７０の第１端子に接続されている。出力信号端子Ｓｏｕｔは、ＴＦＴ３７１の第２端子、及びＴＦＴ３７２の第１端子に接続されている。
なお、ここでは、ＴＦＴ３６３乃至ＴＦＴ３７２が、すべてＮ型ＴＦＴである場合についての説明を行う。
なお、ＴＦＴは、ゲートと、ドレインと、ソースと、を含む少なくとも三つの端子を有する素子であり、ドレイン領域とソース領域の間にチャネル形成領域を有し、ドレイン領域とチャネル形成領域とソース領域とを介して電流を流すことができる。ここで、ソースとドレインは、ＴＦＴの構造や動作条件等によって入れ替わることがあるため、いずれがソースであり、いずれがドレインであるかを特定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソースもしくはドレインと呼ばず、例えば、それぞれを第１端子、第２端子と表記する。また、この場合に、ゲートとして機能する端子については、ゲート端子と表記する。
次に、図６に示したフリップフロップ回路３５１のレイアウト図の一例を図７に示す。
図７のフリップフロップ回路は、電源電位Ｖｄｄが供給される電源線３８１、リセット線３８２、制御信号線３５３、制御信号線３５４、制御信号線３５５、制御信号線３５６、制御信号線３８３、電源電位ＧＮＤが供給される電源線３８４、論理回路部３６１、及びスイッチ部３６２を有する。論理回路部３６１は、ＴＦＴ３６３乃至ＴＦＴ３６８を有する。また、スイッチ部３６２は、ＴＦＴ３６９乃至ＴＦＴ３７２を有している。また、図７では、ゲート出力端子Ｇｏｕｔに接続される配線、出力信号端子Ｓｏｕｔに接続される配線についても示している。
図７中では、半導体層３８５、第１の配線層３８６、第２の配線層３８７、第３の配線層３８８、コンタクトホール３８９について示している。なお、第１の配線層３８６は、ゲート電極を形成する層により形成し、第２の配線層３８７は、ＴＦＴのソース電極又はドレイン電極を形成する層により形成し、第３の配線層３８８は、画素部における画素電極を形成する層により形成すればよい。ただし、これに限定されず、例えば第３の配線層３８８を、画素電極を形成する層とは別の配線層として形成しても良い。
なお、図７中の各回路素子間の接続関係は、図６で説明した通りである。なお、図７では、第１のクロック信号が入力されるフリップフロップ回路について示しているため、制御信号線３５４乃至制御信号線３５６との接続については図示されていない。
図７のフリップフロップ回路のレイアウト図において、論理回路部３６１が有するＴＦＴ３６６またはＴＦＴ３６７のしきい値電圧を制御することで、ＥＤＭＯＳ回路３７３を構成することができる。代表的には、ＴＦＴ３６６をデプレッション型とし、ＴＦＴ３６７をエンハンスメント型としたＥＤＭＯＳ回路３７３で構成し、スイッチ部３６２が有するＴＦＴ３６９乃至ＴＦＴ３７２をデュアルゲート型のＴＦＴ、またはデプレッション型のＴＦＴとする。なお、図６において、ＥＤＭＯＳ回路３７３におけるＴＦＴ３６６とＴＦＴ３６７は図２に示したＥＤＭＯＳ回路とは、デプレッション型のＴＦＴのゲート電極の接続位置が異なっている。
ＴＦＴ３６６またはＴＦＴ３６７をデュアルゲート型のＴＦＴで形成し、バックゲート電極の電位を制御することで、デプレッション型のＴＦＴ、或いはエンハンスメント型のＴＦＴとすることができる。
図７では、ＴＦＴ３６６のしきい値電圧を制御するためのバックゲート電極と同電位の制御信号線３９０を別途設けて、デプレッション型としている。ＴＦＴ３６６はデュアルゲート型のＴＦＴであり、バックゲート電極の電位は、ゲート電極に印加される電源電位Ｖｄｄが供給される電源線３８１とは異なる電位である。
図７においては、ＴＦＴ３６９〜３７２は、デュアルゲート型のＴＦＴであり、バックゲート電極とゲート電極が同電位である例であり、バックゲート電極の電位は、ゲート電極に印加される電源電位Ｖｄｄが供給される電源線と同じ電位である。
このようにして、表示装置の画素部および駆動回路に配置するＴＦＴを酸化物半導体層を用いたｎチャネル型ＴＦＴのみで形成することができる。
また、論理回路部３６１におけるＴＦＴ３６６は電源電位Ｖｄｄに応じて電流を流すためのＴＦＴであり、ＴＦＴ３６６をデュアルゲート型ＴＦＴまたはデプレッション型のＴＦＴとして、流れる電流を大きくすることにより、性能を低下させることなく、ＴＦＴの小型化を図ることができる。
また、スイッチ部３６２を構成するＴＦＴにおいて、ＴＦＴを流れる電流量を大きくし、且つオンとオフの切り替えを高速に行うことができるため、性能を低下させることなくＴＦＴが占める面積を縮小することができる。従って、該ＴＦＴにより構成される回路が占める面積を縮小することもできる。なお、スイッチ部３６２におけるＴＦＴ３６９乃至ＴＦＴ３７２は、図示するように半導体層３８５を第１の配線層３８６及び第３の配線層３８８で挟むようにレイアウトして、デュアルゲート型ＴＦＴを形成すればよい。
また、図７では、デュアルゲート型ＴＦＴが、半導体層３８５を第１の配線層３８６と、コンタクトホール３８９により第１の配線層３８６に接続されて同電位となった第３の配線層３８８と、により挟まれて構成される例を示したが、この構成に限定されない。例えば、第３の配線層３８８に対して、別途制御信号線を設け、第３の配線層３８８の電位を第１の配線層３８６から独立して制御する構成としてもよい。
なお、図７に示すフリップフロップ回路のレイアウト図において、ＴＦＴ３６３乃至ＴＦＴ３７２のチャネル形成領域の形状をＵ字型（コの字型又は馬蹄型）にしてもよい。また、図７中では、各ＴＦＴのサイズを等しくしているが、後段の負荷の大きさに応じて出力信号端子Ｓｏｕｔまたはゲート出力端子Ｇｏｕｔに接続される各ＴＦＴの大きさを適宜変更しても良い。
次に、図８に示すタイミングチャートを用いて、図５に示すシフトレジスタ回路の動作について説明する。図８は、図５に示した制御信号線３５２乃至制御信号線３５６にそれぞれ供給されるスタートパルスＳＳＰ、第１のクロック信号ＣＬＫ１乃至第４のクロック信号ＣＬＫ４、及び１段目乃至５段目のフリップフロップ回路の出力信号端子Ｓｏｕｔから出力されるＳｏｕｔ１乃至Ｓｏｕｔ５について示している。なお、図８の説明では、図６及び図７において各素子に付した符号を用いる。
なお、図８は、フリップフロップ回路が有するＴＦＴのそれぞれが、Ｎ型ＴＦＴの場合のタイミングチャートである。また第１のクロック信号ＣＬＫ１及至第４のクロック信号ＣＬＫ４は図示するように１／４波長（点線にて区分けした一区間）ずつシフトした構成となっている。
まず、期間Ｔ１において、１段目のフリップフロップ回路には、スタートパルスＳＳＰがＨレベルで入力され、論理回路部３６１はスイッチ部のＴＦＴ３６９及びＴＦＴ３７１をオンし、ＴＦＴ３７０及びＴＦＴ３７２をオフにする。このとき、第１のクロック信号ＣＬＫ１はＬレベルであるため、Ｓｏｕｔ１はＬレベルである。
なお、期間Ｔ１において、２段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。なお、初期状態では、シフトレジスタ回路の各フリップフロップ回路は、Ｌレベルを出力するものとして説明を行う。
次に、期間Ｔ２において、１段目のフリップフロップ回路では、期間Ｔ１と同様に、論理回路部３６１がスイッチ部３６２の制御を行う。期間Ｔ２では、第１のクロック信号ＣＬＫ１はＨレベルとなるため、Ｓｏｕｔ１はＨレベルとなる。また、期間Ｔ２では、２段目のフリップフロップ回路には、Ｓｏｕｔ１がＨレベルでＩＮ端子に入力され、論理回路部３６１がスイッチ部のＴＦＴ３６９及びＴＦＴ３７１をオンし、ＴＦＴ３７０及びＴＦＴ３７２をオフする。このとき、第２のクロック信号ＣＬＫ２はＬレベルであるため、Ｓｏｕｔ２はＬレベルである。
なお、期間Ｔ２において、３段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。
次に、期間Ｔ３において、１段目のフリップフロップ回路では、期間Ｔ２の状態を保持するように論理回路部３６１がスイッチ部３６２の制御を行う。そのため、期間Ｔ３では、第１のクロック信号ＣＬＫ１はＨレベルであり、Ｓｏｕｔ１はＨレベルとなる。また、期間Ｔ３において、２段目のフリップフロップ回路では、期間Ｔ２と同様に、論理回路部３６１がスイッチ部３６２の制御を行う。期間Ｔ３では、第２のクロック信号ＣＬＫ２はＨレベルであるため、Ｓｏｕｔ２はＨレベルである。また、期間Ｔ３の３段目のフリップフロップ回路には、Ｓｏｕｔ２がＨレベルでＩＮ端子に入力され、論理回路部３６１がスイッチ部のＴＦＴ３６９及び３７１をオンし、ＴＦＴ３７０及び３７２をオフにする。このとき、第３のクロック信号ＣＬＫ３はＬレベルであるため、Ｓｏｕｔ３はＬレベルである。
なお、期間Ｔ３において、４段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。
次に、期間Ｔ４において、１段目のフリップフロップ回路では、期間Ｔ３の状態を保持するように論理回路部３６１がスイッチ部３６２の制御を行う。そのため、期間Ｔ４において、第１のクロック信号ＣＬＫ１はＬレベルであり、Ｓｏｕｔ１はＬレベルとなる。また、期間Ｔ４において、２段目のフリップフロップ回路では、期間Ｔ３の状態を保持するように論理回路部３６１がスイッチ部３６２の制御を行う。そのため、期間Ｔ４において、第２のクロック信号ＣＬＫ２はＨレベルであり、Ｓｏｕｔ２はＨレベルとなる。また、期間Ｔ４において、３段目のフリップフロップ回路では、期間Ｔ３と同様に、論理回路部３６１がスイッチ部３６２の制御を行う。期間Ｔ４では、第３のクロック信号ＣＬＫ３はＨレベルであるため、Ｓｏｕｔ３はＨレベルである。また、期間Ｔ４の４段目のフリップフロップ回路には、Ｓｏｕｔ３がＨレベルでＩＮ端子に入力され、論理回路部３６１がスイッチ部３６２のＴＦＴ３６９及びＴＦＴ３７１をオンし、ＴＦＴ３７０及びＴＦＴ３７２をオフにする。このとき、第４のクロック信号ＣＬＫ４はＬレベルであるため、Ｓｏｕｔ４はＬレベルである。
なお、期間Ｔ４において、５段目以降のフリップフロップ回路には、ＩＮ端子に信号が入力されないため、動作することなくＬレベルを出力している。
次に、期間Ｔ５において、２段目のフリップフロップ回路では、期間Ｔ３の状態を保持するように論理回路部３６１がスイッチ部３６２の制御を行う。そのため、期間Ｔ５において、第２のクロック信号ＣＬＫ２はＬレベルであり、Ｓｏｕｔ２はＬレベルとなる。また、期間Ｔ５において、３段目のフリップフロップ回路では、期間Ｔ４の状態を保持するように論理回路部３６１がスイッチ部３６２の制御を行う。そのため、期間Ｔ５において、第３のクロック信号ＣＬＫ３はＨレベルであり、Ｓｏｕｔ３はＨレベルとなる。また、期間Ｔ５において４段目のフリップフロップ回路には、期間Ｔ４と同様に、論理回路部３６１がスイッチ部３６２の制御を行う。期間Ｔ５では、第４のクロック信号ＣＬＫ４はＨレベルであるため、Ｓｏｕｔ４はＨレベルである。また、５段目以降のフリップフロップ回路は、１段目乃至４段目のフリップフロップ回路と同様の配線関係であり、入力される信号のタイミングも同様であるため、説明は省略する。
図５のシフトレジスタ回路で示したように、Ｓｏｕｔ４は１段目のフリップフロップ回路のリセット信号を兼ねる。期間Ｔ５では、Ｓｏｕｔ４がＨレベルとなり、この信号が１段目のフリップフロップ回路のリセット端子ＲＥＳに入力される。リセット信号が入力されることにより、スイッチ部３６２のＴＦＴ３６９及びＴＦＴ３７１をオフし、ＴＦＴ３７０及びＴＦＴ３７２をオンする。そして、１段目のフリップフロップ回路のＳｏｕｔ１は、次のスタートパルスＳＳＰが入力されるまで、Ｌレベルを出力することになる。
以上説明した動作により、２段目以降のフリップフロップ回路でも、後段のフリップフロップ回路から出力されるリセット信号に基づいて論理回路部のリセットが行われ、Ｓｏｕｔ１乃至Ｓｏｕｔ５に示すように、クロック信号の１／４波長分シフトした波形の信号を出力するシフトレジスタ回路とすることができる。
また、フリップフロップ回路として、論理回路部にエンハンスメント型とデプレッション型を組み合わせたＥＤＭＯＳのＴＦＴ、スイッチ部にデュアルゲート型のＴＦＴを具備する構成とすることにより、論理回路部３６１を構成するＴＦＴを流れる電流量を大きくすることができ、性能を低下させることなく、ＴＦＴが占める面積、更には該ＴＦＴにより構成される回路が占める面積を縮小することができる。また、スイッチ部３６２を構成するＴＦＴにおいては、ＴＦＴを流れる電流量を大きくし、オンとオフの切り替えを高速に行うことができるため、性能を低下させることなくＴＦＴが占める面積、更には該ＴＦＴにより構成される回路が占める面積を縮小することができる。従って、表示装置の狭額縁化、小型化、高性能化を図ることができる。
また、図３に示す信号線駆動回路に、ラッチ回路、レベルシフタ回路等を設けることができる。信号線駆動回路から画素部に信号を送る最終段にバッファ部を設け、増幅した信号を信号線駆動回路から画素部に送る。このため、バッファ部に、オン電流が大きいＴＦＴ、代表的にはデュアルゲート型のＴＦＴまたはデプレッション型のＴＦＴを設けることで、ＴＦＴの面積を縮小することが可能であり、信号線駆動回路が占める面積を縮小することができる。従って、表示装置の狭額縁化、小型化、高性能化を図ることができる。なお、信号線駆動回路の一部であるシフトレジスタは、高速な動作を必要とされるため、ＩＣ等を用いて表示装置に実装することが好ましい。
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１に示す薄膜トランジスタを含む表示装置の作製工程について、図９乃至図１６を用いて説明する。
図９（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチングする。この段階での断面図を図９（Ａ）に示した。なお、この段階での上面図が図１１に相当する。図１１において、後に形成される酸化膜半導体膜、チャネル保護層、ソース電極及びドレイン電極、コンタクトホール、画素電極は破線で示されている。なお、レジストマスクの形成にスピンコート法を用いる場合、レジスト膜の均一性の向上のため、大量のレジスト材料や、大量の現像液が使用され、余分な材料の消費量が多い。特に基板が大型化すると、スピンコート法を用いる成膜方法では、大型の基板を回転させる機構が大規模となる点、材料液のロスおよび廃液量が多い点で大量生産上、不利である。また、矩形の基板をスピンコートさせると回転軸を中心とする円形のムラが塗布膜に生じやすい。そこで、インクジェット法などの液滴吐出法やスクリーン印刷法などを用いて選択的にレジスト材料膜を形成し、露光を行ってレジストマスクを形成することが好ましい。選択的にレジスト材料膜を形成することによって、レジスト材料の使用量の削減が図れるため大幅なコストダウンが実現でき、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板にも対応できる。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。中でもアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を用いる。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
なお、酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層の表面に付着しているゴミを除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
次に、ゲート絶縁層１０２上に、第１の酸化物半導体膜（本実施の形態では第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、１００ｎｍとする。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
次に第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜のチャネル形成領域と重畳する領域にチャネル保護層１３３を形成する。チャネル保護層１３３も第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と大気に触れさせずに連続成膜することによって形成してもよい。積層する薄膜を大気に曝さずに連続的に成膜すると生産性が向上する。
チャネル保護層１３３としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１３３は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィーによるマスクを用いてエッチング加工することでチャネル保護層１３３を形成する。チャネル保護層１３３をエッチング加工する際、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜がエッチングストッパーとして機能するため、ゲート絶縁膜の膜減りを防止することができる。
次いで、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及びチャネル保護層１３３上に、第２の酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。
第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件と異ならせる。例えば、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量をアルゴンガス流量よりも大きくする）とする。
第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いてもよいし、先に逆スパッタを行ったチャンバーと異なるチャンバーで成膜してもよい。
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜１０９、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜１１１を形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。この段階での上面図を図９（Ｂ）に示した。なお、この段階での上面図が図１２に相当する。図１２において、後に形成されるソース電極及びドレイン電極、コンタクトホール、画素電極は破線で示されている。
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングによりゲート絶縁層１０２の不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。
次に、酸化物半導体膜１０９及び酸化物半導体膜１１１上に金属材料からなる導電膜１３２をスパッタ法や真空蒸着法で形成する。この段階での上面図を図９（Ｃ）に示した。
導電膜１３２の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
ここでは、導電膜１３２としてチタン膜の単層構造とする。また、導電膜１３２は、２層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜１３２としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造としてもよい。導電膜１３２は、シリコンを含むアルミニウム膜の単層構造としてもよい。
次に、第５のフォトリソグラフィー工程を行い、レジストマスク１３１を形成し、エッチングにより不要な部分を除去して第１の電極１０５ａ、第２の電極１０５ｂ、及びソース領域又はドレイン領域１０４ａ、１０４ｂを形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜１３２としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、Ｔｉ膜の導電膜１３２をエッチングして第１の電極１０５ａ、第２の電極１０５ｂを、酸化物半導体膜１１１をエッチングしてソース領域又はドレイン領域１０４ａ、１０４ｂを形成する。このエッチング工程において、チャネル保護層１３３は酸化物半導体層１０３のエッチングを防止する膜として機能するため、酸化物半導体層１０３はエッチングされない。図１０（Ａ）においては、第１の電極１０５ａ、第２の電極１０５ｂ、ソース領域又はドレイン領域１０４ａ、１０４ｂのエッチングをアンモニア過水のエッチング材によって一度に行うため、第１の電極１０５ａ、第２の電極１０５ｂ及びソース領域又はドレイン領域１０４ａ、１０４ｂの端部は一致し、連続的な構造となっている。またウェットエッチングを用いるために、エッチングが等方的に行われ、第１の電極１０５ａ、第２の電極１０５ｂの端部はレジストマスク１３１より後退している。以上の工程で酸化物半導体層１０３をチャネル形成領域とし、かつ該チャネル形成領域上にチャネル保護層１３３を有する薄膜トランジスタ１７０が作製できる。この段階での断面図を図１０（Ａ）に示した。なお、この段階でのレジストマスク１３１のない上面図が図１３に相当する。図１３において、後に形成される画素電極は破線で示されている。
酸化物半導体層１０３のチャネル形成領域上にチャネル保護層１３３を設ける構造であるため、酸化物半導体層１０３のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング材による膜減りや、酸化など）を防ぐことができる。従って薄膜トランジスタ１７０の信頼性を向上させることができる。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
また、この第５のフォトリソグラフィー工程において、第１の電極１０５ａ、第２の電極１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（第１の電極１０５ａ、第２の電極１０５ｂを含むソース配線）と電気的に接続されている。
また、端子部において、接続電極１２０は、ゲート絶縁膜に形成されたコンタクトホールを介して端子部の第１の端子１２１と直接接続される。なお、ここでは図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、フォトマスクの数を減らすことができるため、工程簡略化、低コスト化が図れる。
次いで、レジストマスク１３１を除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０７を形成する。保護絶縁層１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または酸化タンタル膜などの単層またはこれらの積層を用いることができる。駆動回路の一部の薄膜トランジスタにおいては、この保護絶縁層１０７を第２のゲート絶縁層の一層として機能させ、その上に第２のゲート電極を形成する。保護絶縁層１０７は、膜厚を５０〜４００ｎｍとする。第２のゲート絶縁層である保護絶縁層１０７とチャネル保護層の合計膜厚が、第１のゲート絶縁膜の膜厚と概略同一となるようにすると上下のゲート電極から概略同一のゲート電圧を印加することができる。また、保護絶縁層１０７として酸化窒化シリコン膜、または窒化シリコン膜などを用いる場合、保護絶縁層１０７形成後に何らかの原因で付着する不純物、例えばナトリウムなどの可動イオンが拡散し、酸化物半導体に侵入することをブロックすることができる。
次に、第６のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層１０７のエッチングにより第２の電極１０５ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２７、接続電極１２０に達するコンタクトホール１２６も同じレジストマスクで形成することが好ましい。この段階での断面図を図１０（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第７のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極１１０を形成する。この第７のフォトリソグラフィー工程において、駆動回路においては、回路の一部に画素電極１１０と同じ材料を用いて、酸化物半導体層上にしきい値を制御する電極層（バックゲート電極）を形成する。なお、バックゲート電極を有する薄膜トランジスタは、図１（Ａ）及び実施の形態１に図示しているため、ここでは詳細な説明は省略する。
また、この第７のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容量が形成される。なお、ここでは、ゲート絶縁層１０２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容量を形成する例を示したが、特に限定されず、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、その電極と、容量配線と、それらの間にゲート絶縁層１０２を誘電体として構成する保持容量を形成し、その電極と画素電極とを電気的に接続する構成としてもよい。
また、この第７のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１と直接接続された接続電極１２０上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図１０（Ｃ）に示す。なお、この段階での上面図が図１４に相当する。
また、図１５（Ａ１）、図１５（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図１５（Ａ１）は図１５（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図１５（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１５（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり直接接して導通させている。また、接続電極１５３と透明導電膜１５５が保護絶縁膜１５４に設けられたコンタクトホールを介して直接接して導通させている。
また、図１５（Ｂ１）、及び図１５（Ｂ２）は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図１５（Ｂ１）は図１５（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図１５（Ｂ１）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１５（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして７回のフォトリソグラフィー工程により、７枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
また、画素電極と同じ材料を用いて接続電極を形成し、ゲート配線とソース配線またはドレイン配線と電気的に接続する構成とする場合には、第３のフォトリソグラフィー工程を省略できるため、６回のフォトリソグラフィー工程により、６枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタである第２の薄膜トランジスタ、保持容量を完成させることができる。
また、図１（Ｂ）に示すように第２のゲート電極の材料を画素電極の材料と異ならせる場合には１回のフォトリソグラフィー工程が増え、１枚のフォトマスクが増加する。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
また、本実施の形態は、図１４の画素構成に限定されず、図１４とは異なる上面図の例を図１６に示す。図１６では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図１６において、図１４と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を１．５倍以上、好ましくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術を用いても良い。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
ゲート線駆動回路またはソース線駆動回路で酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減する。そして駆動回路に用いる薄膜トランジスタのゲート電極とソース配線、或いはドレイン配線を直接接続させることでコンタクトホールの数を少なくし、駆動回路の占有面積を縮小化できる表示装置を提供することができる。
従って、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供することができる。
また、本実施の形態は、実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、半導体装置として電子ペーパーの例を示す。
図１７は、液晶表示装置とは異なる半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置の画素部に用いられる薄膜トランジスタ５８１としては、実施の形態４で示す画素部の薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む薄膜トランジスタである。また、実施の形態１に示したように、同一基板上に画素部と駆動回路を作製することができ、製造コストを低減した電子ペーパを実現することができる。
図１７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層は第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が一対の基板５８０、５９６の間に設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１７参照。）。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
実施の形態１等に示したＴＦＴを用いることにより、半導体装置として製造コストが低減された電子ペーパーを作製することができる。
本実施の形態は、実施の形態１、または実施の形態２に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図１８は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２はオン状態では線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、オン状態の時には電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、駆動用トランジスタ６４０２がオン状態の時には（電源線電圧＋スイッチング用トランジスタ６４０１のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１８と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）を用いて説明する。ここでは、駆動用ＴＦＴが図１（Ｂ）に示す薄膜トランジスタ１７０の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタ１７０と同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む高い電気特性を有する薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、図１８に示す画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１９（Ａ）を用いて説明する。
図１９（Ａ）に、駆動用ＴＦＴ７００１が図１（Ｂ）に示す薄膜トランジスタ１７０であり、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１９（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１９（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
なお、駆動回路において酸化物半導体層上に設ける第２のゲート電極は、陰極７００３と同じ材料で形成すると工程を簡略化できるため好ましい。
次に、下面射出構造の発光素子について図１９（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１が図１（Ａ）に示す薄膜トランジスタ１７０であり、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図１９（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１９（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
なお、駆動回路において酸化物半導体層上に設ける第２のゲート電極は、陰極７０１３と同じ材料で形成すると工程を簡略化できるため好ましい。
次に、両面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。図１９（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図１９（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１９（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１９（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、駆動回路において酸化物半導体層上に設ける第２のゲート電極は、導電膜７０２７と同じ材料で形成すると工程を簡略化できるため好ましい。また、駆動回路において酸化物半導体層上に設ける第２のゲート電極は、導電膜７０２７及び陰極７０２３と同じ材料を用いて積層させると、工程を簡略化できることに加え、積層することにより配線抵抗を低下させることができ、好ましい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）に示した構成に限定されるものではなく、開示した技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の上面及び断面について、図２１（Ａ）、図２１（Ｂ）を用いて説明する。図２１（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２１（Ｂ）は、図２１（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる。また、薄膜トランジスタ４５０９は、実施の形態１及び図１（Ｂ）に示すように半導体層の上下にゲート電極を有している。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された単結晶半導体基板、或いは絶縁基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２１（Ａ）及び図２１（Ｂ）の構成に限定されない。
実施の形態１等に示したＴＦＴを用いることにより、製造コストを低減した発光表示装置（表示パネル）を作製することができる。
本実施の形態は、実施の形態１、または実施の形態２に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの上面及び断面について、図２０（Ａ１）、図２０（Ｂ）を用いて説明する。図２０（Ａ１）は、第１の基板４００１上に形成された実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２０（Ｂ）は、図２０（Ａ１）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む実施の形態１に示す薄膜トランジスタを適用することができる。薄膜トランジスタ４０１１は、実施の形態２の図２（Ａ）に示したバックゲート電極を有する薄膜トランジスタに相当する。
また、液晶素子４０１３が有する画素電極４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設けるが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態１で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されずプラズマＣＶＤ法などの種々の方法で形成すればよい。駆動回路の一部においては、この保護膜が第２のゲート絶縁層として機能し、第２のゲート絶縁層上にバックゲートを有する薄膜トランジスタを含む。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。この２層目の絶縁層も駆動回路の一部において第２のゲート絶縁層として機能する。
従って、酸化半導体層に上下から概略同一のゲート電圧を印加する場合には、第２のゲート絶縁層が異なる材料層の積層であれば、第１のゲート絶縁層も異なる材料層の積層とし、膜厚も概略同一とすることが好ましい。本実施の形態においては、駆動回路において、バックゲートを有する薄膜トランジスタの第１のゲート電極上に設ける第１のゲート絶縁層は、窒化珪素膜と酸化珪素膜の積層とし、合計膜厚が絶縁層４０２０と概略同一となるようにする。
また、保護膜を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。また、保護膜を形成した後にバックゲートを形成する。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図２１（Ａ１）、図２１（Ａ２）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図２２は、ＴＦＴ基板２６００を用いて半導体装置として液晶表示モジュールを構成する一例を示している。
図２２は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５、偏光板２６０６が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などの液晶を用いることができる。
実施の形態１等に示したＴＦＴを用いることにより、半導体装置として製造コストを低減した液晶表示パネルを作製することができる。
本実施の形態は、実施の形態１、実施の形態２、または実施の形態３に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
開示した発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２３（Ａ）は、携帯情報端末機器９２００の一例を示している。携帯情報端末機器９２００は、コンピュータを内蔵しており、様々なデータ処理を行うことが可能である。このような携帯情報端末機器９２００としては、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）が挙げられる。
携帯情報端末機器９２００は、筐体９２０１および筐体９２０３の２つの筐体で構成されている。筐体９２０１と筐体９２０３は、連結部９２０７で折りたたみ可能に連結されている。筐体９２０１には表示部９２０２が組み込まれており、筐体９２０３はキーボード９２０５を備えている。もちろん、携帯情報端末機器９２００の構成は上述のものに限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有する携帯情報端末機器を実現できる。
図２３（Ｂ）は、デジタルビデオカメラ９５００の一例を示している。デジタルビデオカメラ９５００は、筐体９５０１に表示部９５０３が組み込まれ、その他に各種操作部が設けられている。なお、デジタルビデオカメラ９５００の構成は特に限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有するデジタルビデオカメラを実現できる。
図２３（Ｃ）は、携帯電話機９１００の一例を示している。携帯電話機９１００は、筐体９１０２および筐体９１０１の２つの筐体で構成されており、連結部９１０３により折りたたみ可能に連結されている。筐体９１０２には表示部９１０４が組み込まれており、筐体９１０１には操作キー９１０６が設けられている。なお、携帯電話機９１００の構成は特に限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有する携帯電話機を実現できる。
図２３（Ｄ）は、携帯可能なコンピュータ９４００の一例を示している。コンピュータ９４００は、開閉可能に連結された筐体９４０１と筐体９４０４を備えている。筐体９４０１には表示部９４０２が組み込まれ、筐体９４０４はキーボード９４０３などを備えている。なお、コンピュータ９４００の構成は特に限定されず、少なくともバックゲート電極を有する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。同一基板上に駆動回路と画素部を形成することにより製造コストが低減され、電気特性の高い薄膜トランジスタを有するコンピュータを実現できる。
図２４（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２４（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２５（Ａ）は、図２３（Ｃ）の携帯電話とは異なる他の携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
図２５（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つ操作は、表示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２５（Ｂ）も携帯電話機の一例である。図２５（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４２１に操作ボタン９４２２、外部入力端子９４２３、マイク９４２４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４２０とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４２０と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４２０の短軸同士を取り付けることも、表示装置９４１０と通信装置９４２０の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４２０より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４２０と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
（実施の形態９）
ここでは、配線と酸化物半導体層とが接する構成の薄膜トランジスタを有する表示装置の例を図２６に示す。なお、図２６において、図２（Ａ）と同一の箇所には同じ符号を用いて説明する。
図２６に示す第１の薄膜トランジスタ４８０は、駆動回路に用いられる薄膜トランジスタであり、第１の酸化物半導体層４０５に接して第１配線４０９、第２配線４１０が設けられている例である。第１の薄膜トランジスタ４８０は、酸化物半導体層４０５の下方に第１のゲート電極４０１と、第１の酸化物半導体層４０５上に接するチャネル保護層４１８と、第１の酸化物半導体層４０５の上方に第２のゲート電極として機能する電極４７０とを有する。
第２の薄膜トランジスタ４８１は、チャネル保護層を有するボトムゲート型薄膜トランジスタであり、第２の酸化物半導体層４０７に接して第２のチャネル保護層４１９、第２配線４１０、第３配線４１１が設けられている例である。
第１の薄膜トランジスタ４８０、第２の薄膜トランジスタ４８１において、第１の酸化物半導体層４０５と、第１配線４０９、第２配線４１０との接触領域、及び第２の酸化物半導体層４０７と、第２配線４１０、第３配線４１１との接触領域はプラズマ処理によって改質されていることが好ましい。本実施の形態では、配線となる導電膜を形成する前に、酸化物半導体層（本実施の形態ではＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）にアルゴン雰囲気下でプラズマ処理を行う。
プラズマ処理は、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
プラズマ処理により改質された第１の酸化物半導体層４０５、第２の酸化物半導体層４０７に接して導電膜を形成し、第１配線４０９、第２配線４１０、第３配線４１１を形成することによって、第１の酸化物半導体層４０５、第２の酸化物半導体層４０７と第１配線４０９、第２配線４１０、第３配線４１１とのコンタクト抵抗を低減することができる。
本実施の形態の半導体装置は、配線と酸化物半導体層とが接する構成であるため、実施の形態１と比べて工程数を低減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０７ 保護絶縁層
１０８ 容量配線
１０９ 酸化物半導体膜
１１０ 画素電極
１１１ 第２の酸化物半導体膜
１２０ 接続電極
１２１ 第１の端子
１２２ 第２の端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透明導電膜
１２９ 透明導電膜
１３１ レジストマスク
１３２ 導電膜
１３３ チャネル保護層
１５０ 第２の端子
１５１ 第１の端子
１５２ ゲート絶縁層
１５３ 接続電極
１５４ 保護絶縁膜
１５５ 透明導電膜
１５６ 電極
１７０ 薄膜トランジスタ
４００ 基板
４０１ ゲート電極
４０２ ゲート電極
４０３ 第１のゲート絶縁層
４０４ コンタクトホール
４０５ 酸化物半導体層
４０６ａ、４０６ｂ ソース領域又はドレイン領域
４０７ 酸化物半導体層
４０８ａ、４０８ｂ ｎ＋層
４０９ 配線
４１０ 配線
４１１ 配線
４１２ 絶縁層
４１８ チャネル保護層
４１９ 第２のチャネル保護層
４３０ 薄膜トランジスタ
４３１ 薄膜トランジスタ
４４０ 基板
４４１ ゲート電極
４４２ ゲート電極
４４３ ゲート絶縁層
４４４ コンタクトホール
４４５ 酸化物半導体層
４４７ 酸化物半導体層
４４９ 配線
４５０ 配線
４５１ 配線
４５２ 保護層
４５３ 接続配線
４５５ ｎ＋層
４５７ ｎ＋層
４５８ チャネル保護層
４５９ チャネル保護層
４６０ 薄膜トランジスタ
４６１ 薄膜トランジスタ
４８０ 薄膜トランジスタ
４８１ 薄膜トランジスタ

Claims (4)

  1. 基板上の第１のゲート電極と、
    前記第１のゲート電極上の第１の絶縁層と、
    前記第１の絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上に接する第２の絶縁層と、
    前記第１の絶縁層上に接する第３の絶縁層と、
    前記第３の絶縁層上の第２のゲート電極と、を有し、
    前記第１のゲート電極は、前記第１の絶縁層、前記酸化物半導体層、前記第２の絶縁層、及び前記第３の絶縁層を介して前記第２のゲート電極と重なり、
    前記第１のゲート電極は、前記第２のゲート電極と電気的に接続され、
    前記第３の絶縁層の膜厚は、５０〜４００ｎｍであり、
    前記第１のゲート電極からのゲート電圧と前記第２のゲート電極からのゲート電圧とが概略同一になる程度に、前記第２の絶縁層及び第３の絶縁層の合計膜厚と前記第１の絶縁層の膜厚とが概略同一であることを特徴とする半導体装置。
  2. 請求項１において、
    前記酸化物半導体層のチャネル方向において、第２のゲート電極の幅は前記酸化物半導体層の幅よりも小さいことを特徴とする半導体装置。
  3. 請求項１において、
    前記酸化物半導体層のチャネル方向において、前記第２のゲート電極の幅は前記第１の絶縁層の幅よりも小さいことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を含むことを特徴とする半導体装置。
JP2009263800A 2008-11-21 2009-11-19 半導体装置 Active JP5602417B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009263800A JP5602417B2 (ja) 2008-11-21 2009-11-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008298000 2008-11-21
JP2008298000 2008-11-21
JP2009263800A JP5602417B2 (ja) 2008-11-21 2009-11-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014167279A Division JP5796117B2 (ja) 2008-11-21 2014-08-20 表示装置

Publications (3)

Publication Number Publication Date
JP2010153828A JP2010153828A (ja) 2010-07-08
JP2010153828A5 JP2010153828A5 (ja) 2012-12-27
JP5602417B2 true JP5602417B2 (ja) 2014-10-08

Family

ID=42198186

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2009263800A Active JP5602417B2 (ja) 2008-11-21 2009-11-19 半導体装置
JP2014167279A Active JP5796117B2 (ja) 2008-11-21 2014-08-20 表示装置
JP2015160483A Active JP6122917B2 (ja) 2008-11-21 2015-08-17 半導体装置
JP2017073466A Withdrawn JP2017135402A (ja) 2008-11-21 2017-04-03 半導体装置
JP2019042754A Active JP6776388B2 (ja) 2008-11-21 2019-03-08 表示装置
JP2020170063A Active JP7159255B2 (ja) 2008-11-21 2020-10-07 半導体装置
JP2021199349A Active JP7224427B2 (ja) 2008-11-21 2021-12-08 表示装置
JP2022163649A Pending JP2022183229A (ja) 2008-11-21 2022-10-12 半導体装置

Family Applications After (7)

Application Number Title Priority Date Filing Date
JP2014167279A Active JP5796117B2 (ja) 2008-11-21 2014-08-20 表示装置
JP2015160483A Active JP6122917B2 (ja) 2008-11-21 2015-08-17 半導体装置
JP2017073466A Withdrawn JP2017135402A (ja) 2008-11-21 2017-04-03 半導体装置
JP2019042754A Active JP6776388B2 (ja) 2008-11-21 2019-03-08 表示装置
JP2020170063A Active JP7159255B2 (ja) 2008-11-21 2020-10-07 半導体装置
JP2021199349A Active JP7224427B2 (ja) 2008-11-21 2021-12-08 表示装置
JP2022163649A Pending JP2022183229A (ja) 2008-11-21 2022-10-12 半導体装置

Country Status (5)

Country Link
US (9) US8188477B2 (ja)
JP (8) JP5602417B2 (ja)
KR (10) KR102359831B1 (ja)
TW (10) TWI730899B (ja)
WO (1) WO2010058746A1 (ja)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
WO2010038820A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102378956B1 (ko) 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102359831B1 (ko) * 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011004723A1 (en) 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR101851926B1 (ko) 2009-09-04 2018-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043216A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and electronic device including the same
EP2491594A4 (en) 2009-10-21 2015-09-16 Semiconductor Energy Lab DISPLAY DEVICE AND ELECTRONIC DEVICE WITH THE DISPLAY DEVICE
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102009305B1 (ko) 2009-11-06 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101681234B1 (ko) * 2009-11-09 2016-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN102640041A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 液晶显示装置
WO2011068032A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device
EP2511896B1 (en) * 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5744366B2 (ja) 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101928897B1 (ko) 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
WO2012035984A1 (en) 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
WO2012046658A1 (ja) * 2010-10-07 2012-04-12 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
JP5666616B2 (ja) * 2010-10-25 2015-02-12 株式会社日立製作所 酸化物半導体装置の製造方法
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
JP2012146805A (ja) * 2011-01-12 2012-08-02 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
KR102050505B1 (ko) 2011-02-10 2019-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 조명 장치 및 표시 장치
KR102004305B1 (ko) * 2011-02-11 2019-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI562423B (en) 2011-03-02 2016-12-11 Semiconductor Energy Lab Co Ltd Light-emitting device and lighting device
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN103474467B (zh) 2012-06-05 2016-04-13 元太科技工业股份有限公司 薄膜晶体管结构及其阵列基板
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9083327B2 (en) * 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101483026B1 (ko) * 2012-08-31 2015-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 기판 및 이의 제조방법, 이를 이용한 액정표시장치용 구동회로
KR101896377B1 (ko) * 2012-10-12 2018-09-07 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자
KR101965256B1 (ko) 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102196949B1 (ko) 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102053410B1 (ko) * 2013-04-24 2019-12-09 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
WO2014200190A1 (ko) 2013-06-11 2014-12-18 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
KR101506098B1 (ko) * 2013-12-10 2015-03-26 경희대학교 산학협력단 Ｎｂｉｓ에서 문턱전압의 변화가 없는 산화물 반도체 트랜지스터 및 이의 제조 방법
KR102522133B1 (ko) 2013-06-27 2023-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6357663B2 (ja) * 2013-09-06 2018-07-18 株式会社Ｊｏｌｅｄ 表示装置
US20150069510A1 (en) * 2013-09-10 2015-03-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor, array substrate, and display panel
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
JP6467171B2 (ja) * 2013-09-17 2019-02-06 株式会社半導体エネルギー研究所 半導体装置
US10269831B2 (en) * 2013-11-26 2019-04-23 Sharp Kabushiki Kaisha Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes
CN110265482B (zh) * 2013-12-02 2023-08-08 株式会社半导体能源研究所 显示装置
US9431725B2 (en) * 2013-12-13 2016-08-30 Asia Connection LLC Water bonding fixture
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR102344782B1 (ko) 2014-06-13 2021-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치 및 입출력 장치
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWI691088B (zh) 2014-11-21 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置
US20170329185A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Liquid crystal display device
CN104393053B (zh) * 2014-12-19 2018-10-23 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法，薄膜晶体管组件、阵列基板及显示装置
JP2016134293A (ja) * 2015-01-20 2016-07-25 株式会社ジャパンディスプレイ 表示装置
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US10032921B2 (en) 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9666606B2 (en) * 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10297331B2 (en) 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102583770B1 (ko) 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
WO2019048966A1 (ja) 2017-09-05 2019-03-14 株式会社半導体エネルギー研究所 表示システム
KR102614815B1 (ko) 2017-09-15 2023-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
WO2019171198A1 (ja) * 2018-03-06 2019-09-12 株式会社半導体エネルギー研究所 半導体装置
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102599124B1 (ko) * 2019-09-03 2023-11-07 한국전자통신연구원 메모리 소자
US11462608B2 (en) 2020-03-25 2022-10-04 Apple Inc. Large panel displays with reduced routing line resistance
TWI798987B (zh) * 2021-12-09 2023-04-11 虹彩光電股份有限公司 膽固醇液晶顯示器裝置及清除畫面時降低湧浪電流的控制方法
TWI819717B (zh) * 2022-07-25 2023-10-21 國立陽明交通大學 半導體裝置及其製造方法

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPH02156676A (ja) * 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH02297971A (ja) 1989-05-12 1990-12-10 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR0133536B1 (en) 1989-03-24 1998-04-22 Lg Electronics Inc Amorphous silicon thin film transistor with dual gates and
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH06342929A (ja) * 1991-05-31 1994-12-13 Ind Technol Res Inst 薄膜トランジスタ光電検出器アレイ及びその製造方法
JP3566616B2 (ja) * 1991-06-07 2004-09-15 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH06202156A (ja) * 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
KR950001433A (ko) * 1993-06-30 1995-01-03 김주용 전자사진 현상기기의 정착장치
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1065177A (ja) 1996-08-23 1998-03-06 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP3145931B2 (ja) 1996-08-26 2001-03-12 日本電気株式会社 薄膜トランジスタ
JPH10229195A (ja) 1997-02-12 1998-08-25 Internatl Business Mach Corp <Ibm> 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH10293321A (ja) 1997-04-17 1998-11-04 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JPH11203871A (ja) 1998-01-09 1999-07-30 Nec Corp 半導体記憶回路
JPH11261101A (ja) * 1998-03-12 1999-09-24 Casio Comput Co Ltd フォトセンサ素子の製造方法
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4070896B2 (ja) 1998-10-07 2008-04-02 三菱電機株式会社 電気光学素子および該電気光学素子の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP3587131B2 (ja) 2000-05-24 2004-11-10 カシオ計算機株式会社 フォトセンサアレイおよびその製造方法
US6566685B2 (en) 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP5183838B2 (ja) 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3765466B2 (ja) 2000-08-22 2006-04-12 カシオ計算機株式会社 光電変換素子及びフォトセンサアレイ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002162644A (ja) 2000-11-27 2002-06-07 Hitachi Ltd 液晶表示装置
US7061451B2 (en) * 2001-02-21 2006-06-13 Semiconductor Energy Laboratory Co., Ltd, Light emitting device and electronic device
US6650158B2 (en) * 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
JP2002269859A (ja) 2001-03-13 2002-09-20 Ricoh Co Ltd 相変化型光情報記録媒体および該相変化型光情報記録媒体の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3638926B2 (ja) * 2001-09-10 2005-04-13 株式会社半導体エネルギー研究所 発光装置及び半導体装置の作製方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003309268A (ja) 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
JP2003280034A (ja) * 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309266A (ja) 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP4310969B2 (ja) 2002-06-13 2009-08-12 カシオ計算機株式会社 アクティブ基板の配線構造及び指紋読取装置
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6977483B2 (en) 2002-08-23 2005-12-20 Nissan Motor Co., Ltd. Battery pack malfunction detection apparatus and method for detecting a disconnection at a connecting line between a given cell and a corresponding detection terminal
JP2004103857A (ja) 2002-09-10 2004-04-02 Tokyo Electron Ltd ダイシング装置およびダイシング方法
KR100870522B1 (ko) 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4266656B2 (ja) * 2003-02-14 2009-05-20 キヤノン株式会社 固体撮像装置及び放射線撮像装置
JP4314843B2 (ja) 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
DE10319089B4 (de) * 2003-04-28 2008-05-29 Austriamicrosystems Ag Flip-Flop-Schaltungsanordnung
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101061888B1 (ko) * 2003-11-14 2011-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제조방법
KR101019045B1 (ko) 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4628004B2 (ja) 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US20060166415A1 (en) 2004-06-07 2006-07-27 Sharp Laboratories Of America, Inc. Two-transistor tri-state inverter
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP4854994B2 (ja) 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073614A (ja) 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
DE102005046624B3 (de) 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI286899B (en) 2005-12-07 2007-09-11 Transystem Inc GPS receiving apparatus and signal transmitting method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US20070170846A1 (en) * 2006-01-23 2007-07-26 Choi Dong-Soo Organic light emitting display and method of fabricating the same
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007227595A (ja) * 2006-02-23 2007-09-06 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5146312B2 (ja) 2006-03-17 2013-02-20 不二製油株式会社 ペクチンの製造法並びにそれを用いたゲル化剤及びゲル状食品
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI316760B (en) * 2006-05-03 2009-11-01 Ind Tech Res Inst Circuit structure with doubl-gate organic thin film transistors and application thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5210546B2 (ja) * 2006-06-02 2013-06-12 株式会社半導体エネルギー研究所 液晶表示装置
US8154493B2 (en) 2006-06-02 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device using the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP5028900B2 (ja) 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5227502B2 (ja) * 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4748456B2 (ja) 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI651701B (zh) 2006-09-29 2019-02-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008117863A (ja) 2006-11-01 2008-05-22 Sharp Corp 半導体素子及び表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8138583B2 (en) 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
US7994000B2 (en) 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126492A1 (ja) 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI597850B (zh) 2008-07-31 2017-09-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
TW201009954A (en) * 2008-08-19 2010-03-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabrication methods thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
WO2010038820A1 (en) 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102378956B1 (ko) 2008-10-24 2022-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR102359831B1 (ko) * 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101544051B1 (ko) * 2009-02-17 2015-08-13 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하는 게이트 라인 구동회로 및 이를 포함하는 표시장치
US8193974B2 (en) 2009-03-04 2012-06-05 Honeywell International Inc. Systems and methods for suppressing ambiguous peaks from stepped frequency techniques

Also Published As

Publication number Publication date
KR20220025086A (ko) 2022-03-03
US11374028B2 (en) 2022-06-28
US10243006B2 (en) 2019-03-26
KR102359831B1 (ko) 2022-02-09
TW202144886A (zh) 2021-12-01
JP2019110332A (ja) 2019-07-04
JP7224427B2 (ja) 2023-02-17
KR102163686B1 (ko) 2020-10-08
JP2015228514A (ja) 2015-12-17
KR20190109584A (ko) 2019-09-25
TWI730899B (zh) 2021-06-11
TWI760243B (zh) 2022-04-01
TWI799194B (zh) 2023-04-11
TW201512751A (zh) 2015-04-01
KR20180120785A (ko) 2018-11-06
US20120228607A1 (en) 2012-09-13
KR20120059643A (ko) 2012-06-08
US10622381B2 (en) 2020-04-14
TW201730650A (zh) 2017-09-01
JP2022183229A (ja) 2022-12-08
KR101785887B1 (ko) 2017-10-16
KR20220123328A (ko) 2022-09-06
KR20200117063A (ko) 2020-10-13
JP2021005733A (ja) 2021-01-14
TWI679482B (zh) 2019-12-11
TW202102916A (zh) 2021-01-16
US20200203386A1 (en) 2020-06-25
TWI662346B (zh) 2019-06-11
KR20160127166A (ko) 2016-11-02
KR101671660B1 (ko) 2016-11-01
US8907348B2 (en) 2014-12-09
US9893089B2 (en) 2018-02-13
KR102556313B1 (ko) 2023-07-18
KR101291384B1 (ko) 2013-07-30
KR20170116244A (ko) 2017-10-18
JP7159255B2 (ja) 2022-10-24
TWI591410B (zh) 2017-07-11
US20100301326A1 (en) 2010-12-02
US20140246669A1 (en) 2014-09-04
TW201907211A (zh) 2019-02-16
JP6122917B2 (ja) 2017-04-26
JP2015035604A (ja) 2015-02-19
US20170133409A1 (en) 2017-05-11
US20220328533A1 (en) 2022-10-13
TW201631372A (zh) 2016-09-01
KR101914404B1 (ko) 2018-11-01
US20190131323A1 (en) 2019-05-02
KR20110086756A (ko) 2011-07-29
JP6776388B2 (ja) 2020-10-28
JP2010153828A (ja) 2010-07-08
TW202013034A (zh) 2020-04-01
TW202225804A (zh) 2022-07-01
TWI544264B (zh) 2016-08-01
US20230378189A1 (en) 2023-11-23
US8188477B2 (en) 2012-05-29
TW202329472A (zh) 2023-07-16
WO2010058746A1 (en) 2010-05-27
JP2022031884A (ja) 2022-02-22
KR101671544B1 (ko) 2016-11-01
JP5796117B2 (ja) 2015-10-21
TWI707186B (zh) 2020-10-11
JP2017135402A (ja) 2017-08-03
US11776967B2 (en) 2023-10-03
KR102437444B1 (ko) 2022-08-30
KR102025505B1 (ko) 2019-09-25
TWI646380B (zh) 2019-01-01
TWI475535B (zh) 2015-03-01
US9570619B2 (en) 2017-02-14
US20180122834A1 (en) 2018-05-03
TW201925889A (zh) 2019-07-01
KR20150140409A (ko) 2015-12-15
TW201035946A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
JP6577107B2 (ja) 半導体装置
JP7224427B2 (ja) 表示装置
JP6694015B2 (ja) 半導体装置
JP6444449B2 (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140820

R150 Certificate of patent or registration of utility model

Ref document number: 5602417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250