JPH11163362A

JPH11163362A - 薄膜トランジスタの製造方法

Info

Publication number: JPH11163362A
Application number: JP33175697A
Authority: JP
Inventors: Kayoko Oomiya; 可容子大宮; Hideo Eto; 英雄江藤; Nobuaki Makino; 伸顕牧野; Hidehiko Yabuhara; 秀彦藪原; Toshiro Hiraoka; 俊郎平岡; Shuji Hayase; 修二早瀬
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-12-02
Filing date: 1997-12-02
Publication date: 1999-06-18

Abstract

(57)【要約】【課題】塗布技術により膜質等の物性の優れたゲート
絶縁膜を形成することが可能な低コストの薄膜トランジ
スタの製造方法を提供する。【解決手段】透明基板上にゲート電極を形成する工程
と、少なくとも前記ゲート電極上に塗布法によりゲート
絶縁膜を形成する工程と、半導体薄膜を成膜し、パター
ニングすることにより前記ゲート絶縁膜上に半導体領域
を形成する工程とを具備したことを特徴とする

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）の製造方法に関し、特に液晶表示装置のアク
ティブマトリックス基板に配置される薄膜トランジスタ
の製造方法に係わる。

【０００２】

【従来の技術】液晶表示装置においては、ガラス基板の
ような透明基板上にマトリックス状に配列されたスイッ
チング素子としてのＴＦＴおよび画素電極を選択駆動す
ることにより、画面上に表示パターンが形成される。例
えば、アクティブマトリックス型の液晶表示装置ではＴ
ＦＴ、画素電極およびこれらに信号を与える配線が形成
されたアレイ基板と対向電極を有する対向基板とを対向
して配置し、これらの間に液晶を封入した構造を有す
る。

【０００３】ところで、ＴＦＴ（例えば逆スタガー型の
ＴＦＴ）は従来より次のような方法により製造されてい
る。まず、ガラス基板上にＭｏ，Ｔａ，Ｃｒ，Ａｌ，Ｃ
ｕ，ＭｏＷのような金属をスパッタ法や真空蒸着法によ
り成膜した後、パターニングしてゲート電極を形成す
る。つづいて、このゲート電極を含む前記ガラス基板上
にＣＶＤによりゲート絶縁膜を形成する。ひきつづき、
ＣＶＤ法により半導体薄膜を成膜し、パターニングする
ことにより前記ゲート絶縁膜上に半導体領域を形成す
る。この後、Ｍｏ，Ｔａ，Ｃｒ，Ａｌ，ＭｏＷのよう
な金属をスパッタ法や真空蒸着法により成膜し、パター
ニングしてソース、ドレイン電極を形成し、さらにＣＶ
Ｄ法によりパッシベーション膜を形成することによりＴ
ＦＴを製造する。

【０００４】しかしながら、ＣＶＤ工程は真空中で高温
の処理を必要とするため、ガラス基板上にＴＦＴを製造
する場合には真空排気、昇温に時間を要し、他の工程に
比べて生産性が低下する。また、真空設備のために装置
コストが高騰し、結果として高価な装置を何台も必要と
し、ＴＦＴの製造コストの増加の一因になる。

【０００５】

【発明が解決しょうとする課題】本発明は、塗布技術に
より膜質等の物性の優れたゲート絶縁膜を形成すること
が可能な低コストの薄膜トランジスタの製造方法を提供
しようとするものである。

【０００６】本発明は、塗布技術により膜質等の物性の
優れた半導体領域を形成することが可能な低コストの薄
膜トランジスタの製造方法を提供しようとするものであ
る。本発明は、湿式法によりゲート電極、ゲート絶縁膜
および半導体領域を形成することが可能な低コストの薄
膜トランジスタの製造方法を提供しようとするものであ
る。

【０００７】

【課題を解決するための手段】本発明に係わる薄膜トラ
ンジスタの製造方法は、透明基板上にゲート電極を形成
する工程と、少なくとも前記ゲート電極上に塗布法によ
りゲート絶縁膜を形成する工程と、半導体薄膜を成膜
し、パターニングすることにより前記ゲート絶縁膜上に
半導体領域を形成する工程とを具備したことを特徴とす
るものである。

【０００８】本発明に係わる薄膜トランジスタの製造方
法において、前記ゲート絶縁膜は前記ゲート電極上に塗
布法により酸化ケイ素膜を形成した後、この酸化ケイ素
膜を窒素を含むガスのプラズマ中で処理するか、もしく
は前記ゲート電極上に塗布法により絶縁膜を形成した
後、この絶縁膜を酸素プラズマ処理、酸素を含むガス中
でのＵＶ照射またはオゾンガス処理を施すか、いずれか
により形成されることが好ましい。

【０００９】本発明に係わる別の薄膜トランジスタの製
造方法は、透明基板上にゲート電極を形成する工程と、
少なくとも前記ゲート電極上に塗布法により絶縁膜を形
成した後、この絶縁膜を酸素プラズマ処理、酸素を含む
ガス中でのＵＶ照射またはオゾンガス処理を施すことに
よりゲート絶縁膜を形成する工程と、半導体薄膜を成膜
し、パターニングすることにより前記ゲート絶縁膜上に
半導体領域を形成する工程とを具備したことを特徴とす
るものである。

【００１０】本発明に係わるさらに別の薄膜トランジス
タの製造方法は、透明基板上にゲート電極を形成する工
程と、少なくとも前記ゲート電極上に塗布法によりゲー
ト絶縁膜を形成する工程と、全面にシリコン化合物が溶
解された溶液を塗布し、乾燥、真空アニールを行ない、
レーザアニールもしくはラピッドアニールを行なってポ
リシリコン膜を形成し、さらに水素プラズマ処理を施し
た後、パターニングすることにより半導体領域を前記ゲ
ート絶縁膜上に形成する工程とを具備したことを特徴と
するものである。

【００１１】本発明に係わるさらに別の薄膜トランジス
タの製造方法は、透明基板上に無無電解めっき法を用い
てゲート電極を形成する工程と、少なくとも前記ゲート
電極上に塗布法によりゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にシリコン化合物が溶解された溶液
を塗布し、乾燥した後、パターニングすることにより前
記ゲート絶縁膜上に半導体領域を形成する工程とを具備
したことを特徴とするものである。

【００１２】

【発明の実施の形態】以下、本発明に係わる薄膜トラン
ジスタの製造方法を詳細に説明する。（第１工程）まず、ガラス基板のような透明基板上にゲ
ート電極を形成する。

【００１３】前記透明基板上には、ナトリウム拡散防止
用アンダーコート層を被覆することを許容する。前記ゲ
ート電極材料としては、例えばＭｏ，Ｔａ，ＭｏＴｉ，
Ｃｒ，Ａｌ，Ｎｉ，Ｃｕ，ＭｏＷのような金属を挙げる
ことができる。これらの電極材料は、スパッタ法や真空
蒸着法により成膜され、この金属膜を写真蝕刻法により
形成したレジストパターンをマスクとして選択的にエッ
チングすることによりゲート電極が形成される。

【００１４】（第２工程）次いで、少なくとも前記ゲー
ト電極上に塗布法により酸化ケイ素膜を形成した後、こ
の酸化ケイ素膜を窒素を含むガスのプラズマ中で処理す
ることによりゲート絶縁膜を形成する。この時、前記酸
化ケイ素膜の表面にＳｉＮ膜またはＳｉＯＮ膜が形成さ
れる。

【００１５】前記酸化ケイ素膜の形成は、有機系または
無機系のシリコン化合物の溶液をスピンコータ、ロール
コータまたは印刷により塗布した後、２５０−４００℃
で加熱する方法が採用される。前記有機系シリコン化合
物としては、例えばテトラメトキシシランの加水分解縮
合物等を挙げることができ、無機系シリコン化合物とし
ては例えばてテトラヒドロキシシランまたはパーヒドロ
キシシラザンの加水分解縮合物等を挙げることができ
る。

【００１６】前記窒素を含むガスとしては、例えばＮ
₂ ，ＮＨ₃ ，ＮＯ_x 等を挙げることができる。前記プラ
ズマ処理は、例えば前記透明基板が配置されるチャンバ
内に真空中、窒素を含むガスを流しながらマイクロ波を
前記チャンバの石英またはアルミナのような誘電体から
なる壁部を通して前記チャンバ内に入射させる方法、ま
たはチャンバ内の電極上に前記透明基板を設置し、この
チャンバ内に窒素を含むガスを例えば５００〜３０００
ｓｃｃｍの流量で流しながら例えば５０ｍＴｏｒｒ〜２
Ｔｏｒｒの真空中、前記電極に例えば０．５〜３ｋＷの
高周波電力を印加する方法等を採用することができる。

【００１７】（第３工程）次いで、前記ゲート絶縁膜を
含む全面にアモルファスシリコンのような半導体薄膜を
ＣＶＤまたは塗布法により成膜し、パターニングするこ
とにより前記ゲート絶縁膜上に半導体領域を形成する。
その後、全面に金属膜を形成し、パターニングすること
によりソース、ドレイン電極を形成し、さらにＳｉＮ、
有機樹脂からなる保護膜を形成して薄膜トランジスタを
製造する。

【００１８】なお、前記ソース、ドレイン電極の形成に
先立って、前記半導体領域にｎ型またはｐ型の不純物を
含むソース、ドレインの半導体層を形成してもよい。以
上説明した本発明によれば、少なくとも前記ゲート電極
上に塗布法により酸化ケイ素膜を形成することによっ
て、ＣＶＤ法による方法に比べて簡単な設備でゲート絶
縁膜を短時間で形成することが可能になる。

【００１９】また、前記酸化ケイ素膜を窒素を含むガス
のプラズマ中で処理することにより表面にＳｉＮ膜また
はＳｉＯＮ膜を有するゲート絶縁膜を形成することがで
きる。このようなゲート絶縁膜は、表層に不純物準位を
生成し難いＳｉＮ膜またはＳｉＯＮ膜を有するため、誘
電率が高められてしきい値を下げることができると共に
高電圧をゲート電極に印加した際のしきい値の変動を抑
制できる。

【００２０】したがって、安定したスイッチング特性を
有する薄膜トランジスタを簡単な工程により製造するこ
とができる。次に、本発明に係わる別の薄膜トランジス
タの製造方法を詳細に説明する。

【００２１】（第１工程）まず、ガラス基板のような透
明基板上にゲート電極を形成する。前記透明基板上に
は、ナトリウム拡散防止用アンダーコート層を被覆する
ことを許容する。

【００２２】前記ゲート電極は、前述したのと同様な金
属を電極材料として用い、これをパターニングすること
により形成される。（第２工程）次いで、少なくとも前
記ゲート電極上に塗布法により絶縁膜を形成した後、こ
の絶縁膜を酸素プラズマ処理、酸素を含むガス中でのＵ
Ｖ照射またはオゾンガス処理を施すことによりゲート絶
縁膜を形成する。

【００２３】前記絶縁膜は、例えば有機系または無機系
のシリコン化合物の溶液をスピンコータ、ロールコータ
または印刷により塗布した後、２５０〜４００℃で加熱
する方法により形成される。前記有機系シリコン化合物
としては、例えばテトラメトキシシランの加水分解縮合
物等を挙げることができ、無機系シリコン化合物として
は例えばてテトラヒドロキシシランまたはパーヒドロキ
シシラザンの加水分解縮合物等を挙げることができる。

【００２４】前記酸素プラズマ処理は、例えば前記透明
基板が配置されるチャンバ内に真空中、酸素を含むガス
を流しながらマイクロ波を前記チャンバの石英またはア
ルミナのような誘電体からなる壁部を通して前記チャン
バ内に入射させる方法、またはチャンバ内の電極上に前
記透明基板を設置し、このチャンバ内に酸素を含むガス
を流しながら例えば０．１５〜２Ｔｏｒｒの真空中で前
記電極に例えば５００Ｗ〜３ｋＷの高周波電力を印加す
る方法等を採用することができる。

【００２５】前記酸素を含むガス中でのＵＶ照射は、例
えば酸素または空気のような酸素を含むガス中に置かれ
た前記透明基板の絶縁膜に低圧水銀ランプのような光源
から波長３００ｎｍ以下の遠紫外線を例えば２０〜５０
ｍＷ／ｃｍ² の照度で照射する方法を採用することがで
きる。なお、このＵＶ照射は低圧水銀ランプの代りにエ
キシマＵＶランプを用いてもよい。

【００２６】前記オゾンガス処理は、例えば酸素雰囲気
中、大気圧下でＵＶ照射、オゾナイザまたは沿面放電に
より生成したオゾンガスを前記基板表面に絶縁膜に導入
する方法等を採用することができる。

【００２７】前記絶縁膜の各処理において、透明基板を
例えば１５０〜３００℃で加熱することを許容する。
（第３工程）次いで、前記ゲート絶縁膜を含む全面にア
モルファスシリコンのような半導体薄膜をＣＶＤまたは
塗布法により成膜し、パターニングすることにより前記
ゲート絶縁膜上に半導体領域を形成する。その後、全面
に金属膜を形成し、パターニングすることによりソー
ス、ドレイン電極を形成し、さらにＳｉＮ、有機樹脂か
らなる保護膜を形成して薄膜トランジスタを製造する。

【００２８】なお、前記ソース、ドレイン電極の形成に
先立って、前記半導体領域にｎ型またはｐ型の不純物を
含むソース、ドレインの半導体層を形成してもよい。以
上説明した本発明によれば、少なくとも前記ゲート電極
上に塗布法により絶縁膜を形成することによって、ＣＶ
Ｄ法による方法に比べて簡単な設備でゲート絶縁膜を短
時間で形成することが可能になる。

【００２９】また、前記塗布法により形成された絶縁膜
を酸素プラズマ処理、ＵＶ照射またはオゾンガス処理を
施すことによって、前記絶縁膜表面に付着した大気中の
汚染物や残留溶媒に起因するハイドロカーボン汚染物を
酸化分解除去できるため、清浄な表面を有するゲート絶
縁膜を形成することができる。その結果、この後の半導
体薄膜の成膜、パターニングにより前記ゲート絶縁膜に
対して密着性の良好な半導体領域を形成することができ
る。

【００３０】したがって、安定したスイッチング特性を
有する信頼性の高い薄膜トランジスタを簡単な工程によ
り製造することができる。次に、本発明に係わるさらに
別の薄膜トランジスタの製造方法を詳細に説明する。

【００３１】（第１工程）まず、ガラス基板のような透
明基板上にゲート電極を形成した後、少なくとも前記ゲ
ート電極上に塗布法によりゲート絶縁膜を形成する。

【００３２】前記透明基板上には、ナトリウム拡散防止
用アンダーコート層を被覆することを許容する。前記ゲ
ート電極は、前述したのと同様な金属を電極材料として
用い、これをパターニングすることにより形成される。

【００３３】前記ゲート絶縁膜は、例えば有機系または
無機系のシリコン化合物の溶液をスピンコータ、ロール
コータまたは印刷により塗布した後、２５０〜４００℃
で加熱する方法により形成される。前記有機系シリコン
化合物としては、例えばテトラメトキシシランの加水分
解縮合物等を挙げることができ、無機系シリコン化合物
としては例えばてテトラヒドロキシシランまたはパーヒ
ドロキシシラザンの加水分解縮合物等を挙げることがで
きる。

【００３４】（第２工程）次いで、前記ゲート絶縁膜に
シリコン化合物が溶解された溶液を塗布し、乾燥してア
モルファスシリコン（ａ−Ｓｉ）膜を形成する。つづい
て、このａ−Ｓｉ膜を真空アニールした後、レーザアニ
ールもしくはラピッドアニールを行なってポリシリコン
膜を形成し、さらにこのポリシリコン膜を水素プラズマ
処理を施して前記ポリシリコン膜の改質を行なう。つづ
いて、このポリシリコン膜上に写真蝕刻法によりレジス
パターンを形成し、これをマスクとして前記ポリシリコ
ン膜を選択的にエッチング除去することにより前記透明
基板上に半導体領域を形成する。

【００３５】前記アモルファスシリコン膜は、例えばオ
リゴシラン類、ポリシラン類、シリレン類またはオクタ
シラキュバン類等の有機系シリコン化合物をトルエン、
キシレン、アニソールなどの芳香族溶剤、ヘキサンなど
の脂肪族系溶剤、塩化メチレンなどのハロゲン系溶剤、
エチルラクテート、プロピレングリコール、メチルエー
テルアセテートなどのエステル系溶剤、アセトン、メチ
ルイソブチルケトンなどのケトン系溶剤で溶解した溶液
を前記透明基板上にスピンコータ、ロールコータまたは
印刷により塗布した後、２５０〜４００℃で加熱して乾
燥することにより形成される。

【００３６】前記真空アニールは、真空中５００〜６０
０℃で行なうことが好ましい。前記水素プラズマ処理
は、例えば前記透明基板が配置されるチャンバ内に真空
中、水素ガスを流しながらマイクロ波を前記チャンバの
石英またはアルミナのような誘電体からなる壁部を通し
て前記チャンバ内に入射させる方法、またはチャンバ内
のヒータが内蔵された電極上に前記透明基板を設置し、
この基板を例えば２５０〜４５０℃に加熱し、このチャ
ンバ内に水素ガスを例えば５００〜２０００ｓｃｃｍの
流量で流しながら例えば５０ｍＴｏｒｒ〜３Ｔｏｒｒの
真空中で前記電極に例えば０．５〜３ｋＷの高周波電力
を印加する方法等を採用することができる。

【００３７】（第３工程）次いで、全面に金属膜を被覆
し、パターニングすることによりソース、ドレイン電極
を形成し、さらにＳｉＮ、有機樹脂からなる保護膜を形
成して薄膜トランジスタを製造する。

【００３８】なお、前記ソース、ドレイン電極の形成に
先立って、前記半導体領域にｎ型またはｐ型の不純物を
含むソース、ドレインの半導体層を形成してもよい。以
上説明した本発明によれば、塗布法によりアモルファス
シリコン膜を形成した後、真空アニールを行ない、レー
ザアニールもしくはラピッドアニールを行なってポリシ
リコン膜とし、さらに水素プラズマ処理を施すことによ
って、高結晶性のポリシリコン膜を形成することができ
る。この後、前記ポリシリコン膜をパターニングするこ
とによりエレクトロンもしくはホールの移動度の高い半
導体領域を形成することができる。したがって、ＣＶＤ
法やスパッタ法を採用せずに高結晶性のポリシリコンか
らなる半導体領域を有するスイッチング特性の優れた薄
膜トランジタを製造することができる。

【００３９】次に、本発明に係わるさらに別の薄膜トラ
ンジスタの製造方法を詳細に説明する。（第１工程）まず、ガラス基板のような透明基板上に無
電解めっき法を用いてゲート電極を形成する。

【００４０】前記透明基板上には、ナトリウム拡散防止
用アンダーコート層を被覆することを許容する。前記ゲ
ート電極は、前記透明基板上に例えば無電解ニッケルめ
っき液、無電解銅めっき液を用いて無電解ニッケル膜ま
たは無電解銅めっき膜を析出し、これをパターニングす
ることにより形成される。

【００４１】（第２工程）次いで、少なくとも前記ゲー
ト電極上に塗布法によりゲート絶縁膜を形成した後、こ
のゲート絶縁膜上にシリコン化合物を溶解した溶液を塗
布し、乾燥した後、パターニングすることにより前記ゲ
ート絶縁膜上に半導体領域を形成する。その後、全面に
金属膜を被覆し、パターニングすることによりソース、
ドレイン電極を形成し、さらにＳｉＮ、有機樹脂からな
る保護膜を形成して薄膜トランジスタを製造する。

【００４２】前記ゲート絶縁膜は、例えば有機系または
無機系のシリコン化合物の溶液をスピンコータ、ロール
コータまたは印刷により塗布した後、２５０〜４００℃
で加熱する方法が採用される。前記有機系シリコン化合
物としては、例えばテトラメトキシシランの加水分解縮
合物等を挙げることができ、無機系シリコン化合物とし
ては例えばてテトラヒドロキシシランまたはパーヒドロ
キシシラザンの加水分解縮合物等を挙げることができ
る。

【００４３】前記シリコン化合物を溶解した溶液として
は、例えばオリゴシラン類、ポリシラン類、シリレン類
またはオクタシラキュバン類等の有機系シリコン化合物
をトルエン、キシレン、アニソールなどの芳香族溶剤、
ヘキサンなどの脂肪族系溶剤、塩化メチレンなどのハロ
ゲンケン系溶剤、エチルラクテート、プロピレングリコ
ール、メチルエーテルアセテートなどのエステル系溶
剤、アセトン、メチルイソブチルケトンなどのケトン系
溶剤で溶解した溶液を挙げることができる。このような
溶液を前記透明基板上にスピンコータ、ロールコータま
たは印刷により塗布した後、２５０−４００℃で加熱し
て乾燥することによりアモルファスシリコン膜を形成
し、これをパターニングすることにより半導体領域を形
成する。

【００４４】なお、前記ソース、ドレイン電極の形成に
先立って、前記半導体領域にｎ型またはｐ型の不純物を
含むソース、ドレインの半導体層を形成してもよい。以
上説明した本発明によれば、ゲート電極、ゲート絶縁
膜、半導体領域を全て湿式法により形成することによっ
て、ＣＶＤ法による方法に比べて簡単な設備で薄膜トラ
ンジスタを極めて簡単かつ量産的にに製造することがで
きる。

【００４５】また、本発明は透明基板上にゲート電極を
形成する工程と、少なくとも前記ゲート電極上にゲート
絶縁膜を形成する工程と、前記ゲート絶縁膜上にシリコ
ン化合物が溶解された溶液を塗布し、乾燥した後、パタ
ーニングして半導体領域を前記ゲート絶縁膜上に形成す
る工程と、全面に塗布法により層間絶縁膜を形成し、前
記半導体領域のソース、ドレイン領域に対応する箇所に
穴を開口した後、低濃度のｎ型もしくはｐ型の不純物を
含む絶縁膜を塗布法により形成し、前記不純物含有絶縁
膜を拡散源として前記半導体領域に低濃度のｎ型もしく
はｐ型の拡散層を形成する工程と、前記不純物含有絶縁
膜をを除去した後、高濃度のｎ型もしくはｐ型の不純物
を含む絶縁膜を塗布法により形成し、前記不純物含有絶
縁膜を拡散源として前記半導体領域にｎ型拡散層に高濃
度のｎ型拡散層を形成するか、もしくはｐ型拡散層に領
域に高濃度のｐ型拡散層を形成することによりソース、
ドレイン領域を形成する工程とを具備した薄膜トランジ
スタの製造方法が提供される。

【００４６】

【実施例】以下、本発明の好ましい実施例を図面を参照
して詳細に説明する。（実施例１）まず、図１の（ａ）に示すようにガラス基
板１上にＳｉＯ_x からなるナトリウム拡散防止用アンダ
ーコート層２を形成した後、スパッタ法により厚さ２０
０ｎｍのＭｏＴａ膜を堆積し、パターニングすることに
よりゲート電極３を前記アンダーコート層２上に形成し
た。つづいて、前記ゲート電極３を含む全面にテトラメ
トキシシランの加水分解縮合物の溶液をスピンコータに
より塗布し、３００℃で加熱することにより厚さ１００
ｎｍの酸化ケイ素膜を被覆した。ひきつづき、内部に平
行平板電極が配置された真空容器内の前記下部平板電極
上に前記ガラス基板１を設置し、前記真空容器内にＮＨ
₃ を２０００ｓｃｃｍの流量で導入しながら、真空ポン
プにより前記真空容器内のガスを排気して３００ｍＴｏ
ｒｒの圧力に設定した後、周波数１３．５６ＭＨｚ、出
力１ｋＷの高周波電力を前記下部平板電極に印加して前
記真空容器内にプラズマを発生させることにより、酸化
ケイ素膜の表面に厚さ３ｎｍのＳｉＯＮ膜が生成された
ゲート絶縁膜４を形成した。

【００４７】次いで、図１の（ｂ）に示すようにＣＶＤ
法により厚さ５０ｎｍのアモルファスシリコン（ａ−Ｓ
ｉ）膜を形成した。つづいて、前記ゲート電極３に対応
する前記ａ−Ｓｉ膜上にＣＶＤ法により酸化ケイ素膜を
堆積し、パターニングすることにより前記ゲート電極３
に対応する前記ａ−Ｓｉ膜上にエッチングストッパ部５
を形成した。ひきつづき、全面にＣＶＤ法によりｎ型不
純物を含む厚さ５０ｎｍのアモルファスシリコン（ｎ⁺
型ａ−Ｓｉ）膜を形成した後、前記ｎ⁺ 型ａ−Ｓｉ膜お
よびａ−Ｓｉ膜をパターニングしてａ−Ｓｉからなる半
導体領域６を前記ゲート絶縁膜４上に形成すると共に、
ｎ⁺ 型ａ−Ｓｉパターン７を前記ストッパ部５を挟んで
前記半導体領域６上に形成した。その後、全面にＣＶＤ
法により厚さ１００ｎｍのＩＴＯ膜を堆積し、パターニ
ングすることにより前記ゲート絶縁膜４上に前記半導体
領域６と隣接して画素電極８を形成した。

【００４８】次いで、図１の（ｃ）に示すように全面に
Ａｌ膜をスパッタ法により堆積し、パターニングし、さ
らに露出した前記ｎ⁺ 型ａ−Ｓｉパターン７をエッチン
グ除去することにより前記半導体領域６に互いに分離し
たオーミックコンタクト用のｎ⁺ 型ａ−Ｓｉ領域９，１
０を形成すると共に、前記ｎ⁺ 型ａ−Ｓｉ領域９，１０
を介して前記半導体領域６に配置されたソース、ドレイ
ン電極１１，１２を形成した。なお、前記ドレイン電極
１２は前記画素電極８に他端が接続された。つづいて、
図１の（ｄ）に示すように全面に保護膜としてのＳｉＮ
膜１３を堆積し、前記画素電極８部分に開口部１４を形
成することにより薄膜トランジスタを製造した。

【００４９】得られた薄膜トランジタは、そのゲート絶
縁膜がＮＨ₃ ガスを用いるプラズマ処理を施さない酸化
ケイ素からなるゲート絶縁膜に比べて誘電率が４．１か
ら４．５にまで上昇し、しきい値電圧を下げることがで
きた。また、ゲート電極に高電圧を印加した時のしきい
値電圧のシフト量を１Ｖ以上低減できた。

【００５０】（実施例２）まず、ガラス基板上にＳｉＯ
_x からなるナトリウム拡散防止用アンダーコート層を形
成した後、例えばスパッタ法により厚さ２００ｎｍのＭ
ｏＴａ膜を堆積し、パターニングすることによりゲート
電極を前記アンダーコート層上に形成した。つづいて、
前記ゲート電極を含む全面にテトラメトキシシランの加
水分解縮合物の溶液をスピンコータにより塗布し、３０
０℃で加熱することにより厚さ１００ｎｍの酸化ケイ素
膜を被覆した。ひきつづき、内部に平行平板電極が配置
された真空容器内の前記下部平板電極上に前記ガラス基
板を設置し、前記真空容器内に酸素を２００ｓｃｃｍの
流量で導入しながら、真空ポンプにより前記真空容器内
のガスを排気して０．５Ｔｏｒｒの圧力に設定した後、
周波数１３．５６ＭＨｚ、出力１ｋＷの高周波電力を前
記下部平板電極に印加することにより前記真空容器内に
酸素プラズマを発生させることにより、前記酸化ケイ素
表面の汚染物を酸化分解除去することによりゲート絶縁
膜を形成した。

【００５１】次いで、ＣＶＤ法により厚さ５０ｎｍのア
モルファスシリコン（ａ−Ｓｉ）膜を形成した。つづい
て、前記ゲート電極に対応する前記ａ−Ｓｉ膜上にＣＶ
Ｄ法により酸化ケイ素膜を堆積し、パターニングするこ
とにより前記ゲート電極に対応する前記ａ−Ｓｉ膜上に
エッチングストッパ部を形成した。ひきつづき、全面に
ＣＶＤ法によりｎ型不純物を含む厚さ５０ｎｍのアモル
ファスシリコン（ｎ⁺型ａ−Ｓｉ）膜を形成した後、前
記ｎ⁺ 型ａ−Ｓｉ膜およびａ−Ｓｉ膜をパターニングし
てａ−Ｓｉからなる半導体領域を前記ゲート絶縁膜上に
形成すると共に、ｎ⁺ 型ａ−Ｓｉパターン７を前記スト
ッパ部を挟んで前記半導体領域上に形成した。その後、
全面にＣＶＤ法により厚さ１００ｎｍのＩＴＯ膜を堆積
し、パターニングすることにより前記ゲート絶縁膜上に
前記半導体領域と隣接して画素電極を形成した。

【００５２】次いで、全面にＡｌ膜をスパッタ法により
堆積し、パターニングし、さらに露出した前記ｎ⁺ 型ａ
−Ｓｉパターン７をエッチング除去することにより前記
半導体領域に互いに分離したオーミックコンタクト用の
ｎ⁺ 型ａ−Ｓｉ領域を形成すると共に、前記ｎ⁺ 型ａ−
Ｓｉ領域を介して前記半導体領域に配置されたソース、
ドレイン電極を形成した。なお、前記ドレイン電極は前
記画素電極１８に他端が接続された。つづいて、全面に
保護膜としてのＳｉＮ膜を堆積し、前記画素電極部分に
開口部を形成することにより薄膜トランジスタを製造し
た。

【００５３】（実施例３）前記実施例２と同様な酸化ケ
イ素膜が被覆されたガラス基板を、酸素雰囲気中の容器
内に設置し、低圧水銀ランプから紫外線を３０ｍＷ／ｃ
ｍ² の照度で前記基板の酸化ケイ素膜に照射することに
よりオゾンを発生させことにより、前記酸化ケイ素表面
の汚染物を酸化分解除去することによりゲート絶縁膜を
形成した。その後、実施例２と同様な処理工程を経るこ
とにより薄膜トランジスタを製造した。

【００５４】（実施例４）前記実施例２と同様な酸化ケ
イ素膜が被覆されたガラス基板を、容器内のヒータが内
蔵された基台上に設置し、前記ヒータにより前記ガラス
基板を２００℃に加熱しながら、前記容器内に大気放電
により発生させたオゾンガスを供給することにより、前
記酸化ケイ素表面の汚染物を酸化分解除去することによ
りゲート絶縁膜を形成した。その後、実施例２と同様な
処理工程を経ることにより薄膜トランジスタを製造し
た。

【００５５】得られた実施例２−４の薄膜トランジスタ
は、ゲート絶縁膜に対する半導体領域の密着性が良好
で、所期のしきい値電圧を有する優れたスイッチング特
性を示すものであった。

【００５６】（実施例５）まず、ガラス基板上にＳｉＯ
_x からなるナトリウム拡散防止用アンダーコート層を形
成した後、例えばスパッタ法により厚さ２００ｎｍのＭ
ｏＴａ膜を堆積し、パターニングすることによりゲート
電極を前記アンダーコート層上に形成した。つづいて、
前記ゲート電極を含む全面にテトラメトキシシランの加
水分解縮合物の溶液をスピンコータにより塗布し、３０
０℃で加熱することにより厚さ１００ｎｍの酸化ケイ素
からなるゲート絶縁膜を形成した。

【００５７】次いで、ポリシランのケトン溶解液を前記
ゲート絶縁膜の全面にスピンコータにより塗布し、アル
ゴンガス雰囲気中、４００℃で加熱することによりアモ
ルファスシリコン（ａ−Ｓｉ）膜を形成した。つづい
て、このａ−Ｓｉ膜を真空容器内に入れ、５５０℃でア
ニールした後、８００℃でラピッドサーマルアニールを
行なうことによりポリシリコン膜とした。ひきつづき、
内部に平行平板電極が配置された真空容器内の前記下部
平板電極（ヒータ内蔵）上に前記ガラス基板を設置し、
前記ガラス基板を３００℃に加熱しながら、前記真空容
器内に水素酸素を１０００ｓｃｃｍの流量で導入しなが
ら、真空ポンプにより前記真空容器内のガスを排気して
１００ｍＴｏｒｒの圧力に設定した後、周波数１３．５
６ＭＨｚ、出力１ｋＷの高周波電力を前記下部平板電極
に印加することにより前記真空容器内に水素プラズマを
発生させることにより、前記基板上のポリシリコン膜の
改質を行なった。さらに、前記ゲート電極に対応する前
記ポリシリコン膜上にＣＶＤ法により酸化ケイ素膜を堆
積し、パターニングすることにより前記ゲート電極に対
応する前記ポリシリコン膜上にエッチングストッパ部を
形成した。さらに、全面にＣＶＤ法によりｎ型不純物を
含む厚さ５０ｎｍのアモルファスシリコン（ｎ⁺ 型ａ−
Ｓｉ）膜を形成した後、前記ｎ⁺ 型ａ−Ｓｉ膜およびａ
−Ｓｉ膜をパターニングしてａ−Ｓｉからなる半導体領
域を前記ゲート絶縁膜上に形成すると共に、ｎ⁺ 型ａ−
Ｓｉパターンを前記ストッパ部を挟んで前記半導体領域
上に形成した。その後、全面にＣＶＤ法により厚さ１０
０ｎｍのＩＴＯ膜を堆積し、パターニングすることによ
り前記ゲート絶縁膜上に前記半導体領域と隣接して画素
電極を形成した。

【００５８】次いで、全面にＡｌ膜をスパッタ法により
堆積し、パターニングし、さらに露出した前記ｎ⁺ 型ａ
−Ｓｉパターンをエッチング除去することにより前記半
導体領域に互いに分離したオーミックコンタクト用のｎ
⁺ 型ａ−Ｓｉ領域を形成すると共に、前記ｎ⁺ 型ａ−Ｓ
ｉ領域を介して前記半導体領域に配置されたソース、ド
レイン電極を形成した。なお、前記ドレイン電極は前記
画素電極に他端が接続された。つづいて、全面に保護膜
としてのＳｉＮ膜を堆積し、前記画素電極部分に開口部
を形成することにより薄膜トランジスタを製造した。

【００５９】得られた実施例５の薄膜トランジスタは、
半導体領域が高結晶性のポリシリコンからなるため、所
期のしきい値電圧を有する良好かつ安定したスイッチン
グ特性を示すものであった。

【００６０】（実施例６）まず、ガラス基板上にＳｉＯ
_x からなるナトリウム拡散防止用アンダーコート層を形
成した後、無電解ニッケルめっき法により厚さ３００ｎ
ｍのＮｉめっき膜を析出し、パターニングすることによ
りゲート電極を前記アンダーコート層上に形成した。つ
づいて、前記ゲート電極を含む全面にテトラメトキシシ
ランの加水分解縮合物の溶液をスピンコータにより塗布
し、３００℃で加熱することにより厚さ４００ｎｍの酸
化ケイ素からなるゲート絶縁膜を被覆した。

【００６１】次いで、ポリシランのケトン溶解液を前記
ゲート絶縁膜の全面にスピンコータにより塗布し、アル
ゴンガス雰囲気中、４００℃で加熱することにより厚さ
１００ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を形
成した。つづいて、前記ゲート電極に対応する前記ａ−
Ｓｉ膜上にテトラメトキシシランの加水分解縮合物の溶
液を印刷法により選択的に塗布し、３００℃で加熱する
ことにより厚さ４００ｎｍの酸化ケイ素からなるエッチ
ングストッパ部を形成した。ひきつづき、全面にｎ型不
純物であるリンを含むポリシランのケトン溶解液をスピ
ンコータにより塗布し、アルゴンガス雰囲気中、４００
℃で加熱することにより厚さ５０ｎｍのｎ⁺ 型アモルフ
ァスシリコン（ｎ⁺ 型ａ−Ｓｉ）膜を形成した後、前記
ｎ⁺ 型ａ−Ｓｉ膜およびａ−Ｓｉ膜をパターニングして
ａ−Ｓｉからなる半導体領域を前記ゲート絶縁膜6 ４上
に形成すると共に、ｎ⁺ 型ａ−Ｓｉパターン6 ７を前
記ストッパ部6 ５を挟んで前記半導体領域上に形成し
た。その後、オクチル酸インジウム９０重量部およびオ
クチル酸錫１０重量部を溶解したトルエン溶液を全面に
スピンコートして厚さ１００ｎｍの塗布膜を形成した
後、１３０℃のホットプレート上で乾燥し、さらに空気
中で焼成することによりＩＴＯ膜を被覆し、パターニン
グすることにより前記ゲート絶縁膜上に前記半導体領域
と隣接して画素電極を形成した。

【００６２】次いで、全面にＡｌ膜をスパッタ法により
堆積し、パターニングし、さらに露出した前記ｎ⁺ 型ａ
−Ｓｉパターンをエッチング除去することにより前記半
導体領域に互いに分離したオーミックコンタクト用のｎ
⁺ 型ａ−Ｓｉ領域を形成すると共に、前記ｎ⁺ 型ａ−Ｓ
ｉ領域を介して前記半導体領域に配置されたソース、ド
レイン電極を形成した。なお、前記ドレイン電極は前記
画素電極に他端が接続された。つづいて、全面に保護膜
としてのＳｉＮ膜を堆積し、前記画素電極部分に開口部
を形成することにより薄膜トランジスタを製造した。

【００６３】得られた実施例６の薄膜トランジスタは、
ゲート電極、ゲート絶縁膜、半導体領域およびＩＴＯ膜
の全てが湿式法により形成されるため、低コストで量産
化が可能であった。

【００６４】（実施例７）まず、図２の（ａ）に示すよ
うにガラス基板２１上にＳｉＯ_x からなるナトリウム拡
散防止用アンダーコート層２２を形成した後、ＣＶＤ法
により厚さ５０ｎｍのアモルファスシリコン（ａ−Ｓ
ｉ）膜を形成し、パターニングすることにより半導体領
域２３を形成した。つづいて、全面にＣＶＤ−ＳｉＯ₂
膜を堆積した後、前記ＣＶＤ−ＳｉＯ₂ 膜を選択的にエ
ッチング除去して前記半導体領域２３の周辺にフィール
ド絶縁膜２４を形成した。ひきつづき、厚さ１００ｎ
ｍのＣＶＤ−ＳｉＯ₂ 膜および厚さ１５０ｎｍのＡｌ膜
を堆積した後、これらの膜を写真蝕刻法により形成した
レジストパターンをマスクとして順次エッチングするこ
とにより前記半導体領域２３上にゲート絶縁膜２５およ
びゲート電極２６を互いにセルフアラインで形成した。

【００６５】次いで、図２の（ｂ）に示すように低濃度
のリンを含有するリン添加ガラス（ＰＳＧ）のスラリー
を塗布し、乾燥してＰＳＧ膜２７を形成した後、４５０
℃で加熱することにより拡散源である前記ＰＳＧ膜２７
からリンが前記半導体領域２３に拡散してリン濃度が７
×１０¹⁸atoms ／ｃｍ³ のｎ型拡散層２８₁ ，２８₂が
形成された。

【００６６】次いで、図２の（ｃ）に示すように前記Ｐ
ＳＧ膜２７を除去し、高濃度のリンを含有するリン添加
ガラス（ＰＳＧ）のスラリーを塗布し、乾燥してＰＳＧ
膜２９を形成した後、４５０℃で加熱することにより拡
散源である前記ＰＳＧ膜２９からリンが前記半導体領域
２３のｎ型拡散層２８₁ ，２８₂ に拡散してリン濃度が
２×１０²⁰atoms ／ｃｍ³ のｎ⁺ 型拡散層３０₁ ，３０
₂ が形成された。このような工程により前記半導体領域
２３にｎ型拡散層２８₁ およびｎ⁺ 型拡散層３０₁ から
なるソース領域３１、ｎ型拡散層２８₂ およびｎ⁺ 型拡
散層３０₂ からなるドレイン領域３２が形成された。

【００６７】次いで、図２の（ｄ）に示すように全面に
ＣＶＤ−ＳｉＯ₂ からなる層間絶縁膜３３を堆積し、コ
ンタクトホール３４，３５を開口した後、全面にＡｌ膜
を被覆し、パターニングすることにより前記コンタクト
ホール３４，３５を通して前記ソース、ドレイン領域３
１，３２にそれぞれ接続されたソース、ドレイン電極３
６，３７をそれぞれ形成することにより薄膜トランジス
タを製造した。このような実施例７によれば、半導体領
域２３にダメージを与えることなくＬＤＤ構造を有する
薄膜トランジスタを製造することができた。

【００６８】

【発明の効果】以上詳述したように本発明によれば、塗
布技術により膜質等の物性の優れたゲート絶縁膜を形成
でき、良好なスイッチング特性を有する低コストの薄膜
トランジスタを低コストの製造方法を提供できる。

【００６９】また、本発明によれば塗布技術により膜質
等の物性の優れた半導体領域を形成でき、良好かつ安定
したスイッチング特性を有する低コストの薄膜トランジ
スタを低コストの製造方法を提供できる。

【００７０】さらに、本発明によれば湿式法によりゲー
ト電極、ゲート絶縁膜および半導体領域を形成すること
ができ、極めて低コストの薄膜トランジスタの製造方法
を提供できる。

【図面の簡単な説明】

【図１】本発明の実施例１における薄膜トランジスタの
製造工程を示す断面図。

【図２】本発明の実施例７における薄膜トランジスタの
製造工程を示す断面図。

【符号の説明】

１，２１・・・ガラス基板、３，２６・・・ゲート電極、４，２５・・・ゲート絶縁膜、６，２３・・・半導体領域、８・・・画素電極１１，３６・・・ソース電極、１２，３７・・・ドレイン電極、２７，２９・・・ＰＳＧ膜、２８₁ ，２８₂ ・・・ｎ型拡散層、３０₁ ，３０₂ ・・・ｎ⁺ 型拡散層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者藪原秀彦神奈川県横浜市磯子区新磯子町33番地株式会社東芝生産技術研究所内 (72)発明者平岡俊郎神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者早瀬修二神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】透明基板上にゲート電極を形成する工程
と、少なくとも前記ゲート電極上に塗布法により酸化ケイ素
膜を形成した後、この酸化ケイ素膜を窒素を含むガスの
プラズマ中で処理することによりゲート絶縁膜を形成す
る工程と、半導体薄膜を成膜し、パターニングすることにより前記
ゲート絶縁膜上に半導体領域を形成する工程とを具備し
たことを特徴とする薄膜トランジスタの製造方法。
【請求項２】前記ゲート絶縁膜は、少なくとも前記ゲ
ート電極上に塗布法により酸化ケイ素膜を形成した後、
この酸化ケイ素膜を窒素を含むガスのプラズマ中で処理
することにより形成されることを特徴とする請求項1 記
載の薄膜トランジスタの製造方法。
【請求項３】前記ゲート絶縁膜は、少なくとも前記ゲ
ート電極上に塗布法により絶縁膜を形成した後、この絶
縁膜を酸素プラズマ処理、酸素を含むガス中でのＵＶ照
射またはオゾンガス処理を施すことにより形成されるこ
とを特徴とする請求項1 記載の薄膜トランジスタの製造
方法。
【請求項４】透明基板上にゲート電極を形成する工程
と、少なくとも前記ゲート電極上に塗布法によりゲート絶縁
膜を形成する工程と、全面にシリコン化合物が溶解された溶液を塗布し、乾
燥、真空アニールを行ない、レーザアニールもしくはラ
ピッドアニールを行なってポリシリコン膜を形成し、さ
らに水素プラズマ処理を施した後、パターニングするこ
とにより半導体領域を前記ゲート絶縁膜上に形成する工
程とを具備したことを特徴とする薄膜トランジスタの製
造方法。
【請求項５】透明基板上に無電解めっき法を用いてゲ
ート電極を形成する工程と、少なくとも前記ゲート電極上に塗布法によりゲート絶縁
膜を形成する工程と、前記ゲート絶縁膜上にシリコン化合物が溶解された溶液
を塗布し、乾燥した後、パターニングすることにより前
記ゲート絶縁膜上に半導体領域を形成する工程とを具備
したことを特徴とする薄膜トランジスタの製造方法。