JP3430693B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP3430693B2 JP3430693B2 JP01612895A JP1612895A JP3430693B2 JP 3430693 B2 JP3430693 B2 JP 3430693B2 JP 01612895 A JP01612895 A JP 01612895A JP 1612895 A JP1612895 A JP 1612895A JP 3430693 B2 JP3430693 B2 JP 3430693B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- thin film
- film transistor
- film
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】 本発明は、薄膜トランジスタの
製造方法に関する。
製造方法に関する。
【０００２】
【従来の技術】近年、薄膜トランジスタを用いた液晶表
示装置の生産量は著しく伸び、特に１０インチクラスの
コンピュータ用液晶表示装置は月産で数十万個の規模に
達している。これは主に液晶表示装置のスイッチング素
子である薄膜トランジスタの製造技術の進歩に依ってい
る。しかし、液晶表示装置はＣＲＴなどと比較するとま
だ価格が高く、より一層のコストダウンが要求されてい
る。
示装置の生産量は著しく伸び、特に１０インチクラスの
コンピュータ用液晶表示装置は月産で数十万個の規模に
達している。これは主に液晶表示装置のスイッチング素
子である薄膜トランジスタの製造技術の進歩に依ってい
る。しかし、液晶表示装置はＣＲＴなどと比較するとま
だ価格が高く、より一層のコストダウンが要求されてい
る。
【０００３】薄膜トランジスタを用いた液晶表示装置の
コストは該薄膜トランジスタの製造コストに依存してお
り、液晶表示装置のコスト低減には薄膜トランジスタの
製造コストを低減する必要がある。薄膜トランジスタの
製造工程は、各種薄膜を形成する複数の成膜工程と、該
成膜をパタンニングする複数のフォトエッチ工程と、前
記両工程の前後或いは間で行われるクリーニング工程や
熱処理工程に分類することができる。
コストは該薄膜トランジスタの製造コストに依存してお
り、液晶表示装置のコスト低減には薄膜トランジスタの
製造コストを低減する必要がある。薄膜トランジスタの
製造工程は、各種薄膜を形成する複数の成膜工程と、該
成膜をパタンニングする複数のフォトエッチ工程と、前
記両工程の前後或いは間で行われるクリーニング工程や
熱処理工程に分類することができる。
【０００４】従来技術による薄膜トランジスタの製造方
法について図２により説明する。図２は従来技術による
薄膜トランジスタの１つの製造方法を示す工程断面図で
ある。図２（ａ）において、ガラス基板２０１上にＣＶ
Ｄ法により絶縁膜２０２を成膜し薄膜トランジスタの下
地膜とする。この下地膜は成膜しないこともある。次
に、図２（ｂ）に示すように、ＣＶＤ法により非晶質シ
リコン膜２０３を成膜し、エキシマレーザ等のエネルギ
光２０４を照射し、非晶質シリコン膜２０３を多結晶シ
リコン膜に変換する。次に、図２（ｃ）に示すように、
前記多結晶シリコン膜２０３をフォトエッチングにより
パタンニングし、ゲート絶縁膜２０５を成膜する。次
に、ゲート電極及び走査線となる金属膜をスパッタによ
り成膜し、引き続いてフォトエッチングによりゲート電
極２０６を形成する。次に、ゲート電極２０６をマスク
としてソース及びドレイン領域形成のためのイオンドー
ピング２０７を行う。次に、図２（ｄ）に示すように層
間絶縁膜２０８を形成する。次に、図２（ｅ）に示すよ
うに層間絶縁膜２０８にコンタクトホール２０９を開口
する。次に、画素電極となるＩＴＯ膜を成膜し、引き続
いてフォトエッチングにより画素電極２１０を形成す
る。次に、ソース電極及びソース配線となる金属をスパ
ッタ法により成膜し、引き続いてフォトエッチングによ
りソース電極２１１を形成する。最後に、図示してない
が、パシベイション膜をＣＶＤ法等により成膜し、フォ
トエッチングにより電極取り出し部などを開口し、薄膜
トランジスタの製造工程が完了する。
法について図２により説明する。図２は従来技術による
薄膜トランジスタの１つの製造方法を示す工程断面図で
ある。図２（ａ）において、ガラス基板２０１上にＣＶ
Ｄ法により絶縁膜２０２を成膜し薄膜トランジスタの下
地膜とする。この下地膜は成膜しないこともある。次
に、図２（ｂ）に示すように、ＣＶＤ法により非晶質シ
リコン膜２０３を成膜し、エキシマレーザ等のエネルギ
光２０４を照射し、非晶質シリコン膜２０３を多結晶シ
リコン膜に変換する。次に、図２（ｃ）に示すように、
前記多結晶シリコン膜２０３をフォトエッチングにより
パタンニングし、ゲート絶縁膜２０５を成膜する。次
に、ゲート電極及び走査線となる金属膜をスパッタによ
り成膜し、引き続いてフォトエッチングによりゲート電
極２０６を形成する。次に、ゲート電極２０６をマスク
としてソース及びドレイン領域形成のためのイオンドー
ピング２０７を行う。次に、図２（ｄ）に示すように層
間絶縁膜２０８を形成する。次に、図２（ｅ）に示すよ
うに層間絶縁膜２０８にコンタクトホール２０９を開口
する。次に、画素電極となるＩＴＯ膜を成膜し、引き続
いてフォトエッチングにより画素電極２１０を形成す
る。次に、ソース電極及びソース配線となる金属をスパ
ッタ法により成膜し、引き続いてフォトエッチングによ
りソース電極２１１を形成する。最後に、図示してない
が、パシベイション膜をＣＶＤ法等により成膜し、フォ
トエッチングにより電極取り出し部などを開口し、薄膜
トランジスタの製造工程が完了する。
【０００５】上記薄膜トランジスタの製造工程の説明
は、各種薄膜の成膜と該成膜をフォトエッチングによる
パタンニング工程を中心に説明したが、実際の製造工程
には、各種成膜の前処理あるいはパタンニング工程の後
処理として、必要に応じて複数のクリーニング工程や複
数の熱処理工程がある。図２に示した従来技術による薄
膜トランジスタの製造方法は、コプレナ型薄膜トランジ
スタであるが、逆スタガ型等の薄膜トランジスタの製造
においても各種成膜の前処理あるいはパタンニング工程
の後処理として、複数のクリーニング工程や複数の熱処
理工程が必要になるのは同様である。前記クリーニング
工程には、薄膜トランジスタの製造工程の最初に行うガ
ラス基板の脱脂洗浄、各フォトエッチング工程に於ける
レジスト除去後に行う洗浄、各種成膜後に行うスクラブ
洗浄などがあり、薄膜トランジスタの歩留り向上、薄膜
トランジスタの信頼性や電気特性の均一性向上などのた
めに重要な役割を果たしている。これらの洗浄は熱濃硫
酸や有機薬液などのウェット処理であり、洗浄の最後の
工程では純水による洗浄とスピン乾燥が行われる。スピ
ン乾燥後の基板表面には通常分子レベルの水分が吸着し
ており、次に成膜される成膜の膜厚の不均一性や膜質の
劣化等の原因となる。このため、前記クリーニング工程
後乃至成膜工程の前に熱処理を行い、前記水分を除去し
たり、成膜前の基板表面状態を特定の良好な状態に保
ち、成膜の膜厚均一性や膜質の確保ができるようにす
る。該熱処理には通常ベーク炉が使用され、該熱処理の
条件は温度が１５０−２５０℃、時間が２０−６０分で
行われる。ベーク炉による前記熱処理の方法には、基板
を一枚づつ連続的に処理する枚葉式と、１０−２０程度
の基板がセットされたカセットを単位として連続的に或
いはバッチで処理するカセット式がある。いずれの方式
でも、１時間当たり６０−１２０枚の基板を処理する能
力があり高い処理能力があると云える。
は、各種薄膜の成膜と該成膜をフォトエッチングによる
パタンニング工程を中心に説明したが、実際の製造工程
には、各種成膜の前処理あるいはパタンニング工程の後
処理として、必要に応じて複数のクリーニング工程や複
数の熱処理工程がある。図２に示した従来技術による薄
膜トランジスタの製造方法は、コプレナ型薄膜トランジ
スタであるが、逆スタガ型等の薄膜トランジスタの製造
においても各種成膜の前処理あるいはパタンニング工程
の後処理として、複数のクリーニング工程や複数の熱処
理工程が必要になるのは同様である。前記クリーニング
工程には、薄膜トランジスタの製造工程の最初に行うガ
ラス基板の脱脂洗浄、各フォトエッチング工程に於ける
レジスト除去後に行う洗浄、各種成膜後に行うスクラブ
洗浄などがあり、薄膜トランジスタの歩留り向上、薄膜
トランジスタの信頼性や電気特性の均一性向上などのた
めに重要な役割を果たしている。これらの洗浄は熱濃硫
酸や有機薬液などのウェット処理であり、洗浄の最後の
工程では純水による洗浄とスピン乾燥が行われる。スピ
ン乾燥後の基板表面には通常分子レベルの水分が吸着し
ており、次に成膜される成膜の膜厚の不均一性や膜質の
劣化等の原因となる。このため、前記クリーニング工程
後乃至成膜工程の前に熱処理を行い、前記水分を除去し
たり、成膜前の基板表面状態を特定の良好な状態に保
ち、成膜の膜厚均一性や膜質の確保ができるようにす
る。該熱処理には通常ベーク炉が使用され、該熱処理の
条件は温度が１５０−２５０℃、時間が２０−６０分で
行われる。ベーク炉による前記熱処理の方法には、基板
を一枚づつ連続的に処理する枚葉式と、１０−２０程度
の基板がセットされたカセットを単位として連続的に或
いはバッチで処理するカセット式がある。いずれの方式
でも、１時間当たり６０−１２０枚の基板を処理する能
力があり高い処理能力があると云える。
【０００６】
【発明が解決しようとする課題】従来技術による薄膜ト
ランジスタの製造における熱処理の最高温度はおよそ２
５０℃である。前記熱処理には通常ベーク炉が用いら
れ、該ベーク炉の最高処理温度は該ベーク炉に用いられ
ているフィルタの耐熱性に依存している。即ち、従来技
術による熱処理温度の最高温度は、薄膜トランジスタの
特性等を考慮して決められたのではなく、熱処理装置の
都合によって決められていたということができる。言い
換えれば、従来の熱処理条件は薄膜トランジスタの量産
性や製造コストを重視し、薄膜トランジスタの特性や信
頼性を考慮して決められたとは云えないのである。薄膜
トランジスタの性能向上、信頼性向上などの観点から要
求される前記熱処理温度は２５０℃より高いことが多
い。例えば、図２（ｃ）で示したように、多結晶シリコ
ン２０３をパタンニングするフォトエッチ工程と、次に
行われるゲート絶縁膜形成工程の間の熱処理では特に高
い温度が望ましく、４００℃以上で数十分程度の熱処理
がが適当である。表面に吸着した水分やハイドロカーボ
ンなどを完全に除去するためである。また、図２（ｅ）
に示すように、コンタクトホール２０９開口後、画素電
極となるＩＴＯ膜２１０の成膜前及びソース電極２１１
となる金属膜成膜前には、ＩＴＯ膜とドレイン領域や該
金属膜とソース領域との接触抵抗低減のため、３００℃
程度の熱処理を行うことが望ましい。更に、ソース電極
形成後乃至薄膜トランジスタ完成後には３００℃乃至４
００℃の熱処理をすることが望ましい。また、前述した
ガラス基板の脱脂洗浄後の熱処理は、薄膜トランジスタ
の製造工程全体を通してガラス基板伸縮を抑えるために
４００℃乃至５００℃の熱処理が望ましい。尚、図２
（ｄ）に示すように層間絶縁膜２０８を成膜した後、ガ
ラス基板の耐熱性が問題でなければ６００℃程度の熱処
理が薄膜トランジスタの特性向上や信頼性向上に効果が
ある。該熱処理はドーピングイオンの活性率向上や該層
間絶縁膜の緻密化に効果があるからである。
ランジスタの製造における熱処理の最高温度はおよそ２
５０℃である。前記熱処理には通常ベーク炉が用いら
れ、該ベーク炉の最高処理温度は該ベーク炉に用いられ
ているフィルタの耐熱性に依存している。即ち、従来技
術による熱処理温度の最高温度は、薄膜トランジスタの
特性等を考慮して決められたのではなく、熱処理装置の
都合によって決められていたということができる。言い
換えれば、従来の熱処理条件は薄膜トランジスタの量産
性や製造コストを重視し、薄膜トランジスタの特性や信
頼性を考慮して決められたとは云えないのである。薄膜
トランジスタの性能向上、信頼性向上などの観点から要
求される前記熱処理温度は２５０℃より高いことが多
い。例えば、図２（ｃ）で示したように、多結晶シリコ
ン２０３をパタンニングするフォトエッチ工程と、次に
行われるゲート絶縁膜形成工程の間の熱処理では特に高
い温度が望ましく、４００℃以上で数十分程度の熱処理
がが適当である。表面に吸着した水分やハイドロカーボ
ンなどを完全に除去するためである。また、図２（ｅ）
に示すように、コンタクトホール２０９開口後、画素電
極となるＩＴＯ膜２１０の成膜前及びソース電極２１１
となる金属膜成膜前には、ＩＴＯ膜とドレイン領域や該
金属膜とソース領域との接触抵抗低減のため、３００℃
程度の熱処理を行うことが望ましい。更に、ソース電極
形成後乃至薄膜トランジスタ完成後には３００℃乃至４
００℃の熱処理をすることが望ましい。また、前述した
ガラス基板の脱脂洗浄後の熱処理は、薄膜トランジスタ
の製造工程全体を通してガラス基板伸縮を抑えるために
４００℃乃至５００℃の熱処理が望ましい。尚、図２
（ｄ）に示すように層間絶縁膜２０８を成膜した後、ガ
ラス基板の耐熱性が問題でなければ６００℃程度の熱処
理が薄膜トランジスタの特性向上や信頼性向上に効果が
ある。該熱処理はドーピングイオンの活性率向上や該層
間絶縁膜の緻密化に効果があるからである。
【０００７】以上述べた３００℃以上の熱処理は、何れ
もフォトエッチング工程後、或いはフォトエッチング工
程の後処理として行われるクリーニング工程後、または
成膜工程前に行われるのが望ましい工程である。そのほ
かに３００℃以上の熱処理が望ましい工程としては、成
膜後の熱処理がある。例えば、層間絶縁膜等成膜後に該
膜上のパーティクル除去のためにスクラブ洗浄を行うこ
とがある。該洗浄もウェットクリーニングの一種であ
り、この処理後には３００℃程度の熱処理を行うのが望
ましい。また、成膜後スクラブ洗浄をしない場合であっ
ても、該膜の緻密化を目的とする場合には６００℃以上
の熱処理を行うのが望ましい。
もフォトエッチング工程後、或いはフォトエッチング工
程の後処理として行われるクリーニング工程後、または
成膜工程前に行われるのが望ましい工程である。そのほ
かに３００℃以上の熱処理が望ましい工程としては、成
膜後の熱処理がある。例えば、層間絶縁膜等成膜後に該
膜上のパーティクル除去のためにスクラブ洗浄を行うこ
とがある。該洗浄もウェットクリーニングの一種であ
り、この処理後には３００℃程度の熱処理を行うのが望
ましい。また、成膜後スクラブ洗浄をしない場合であっ
ても、該膜の緻密化を目的とする場合には６００℃以上
の熱処理を行うのが望ましい。
【０００８】以上述べたように、薄膜トランジスタの製
造工程には３００℃以上の熱処理を行う方が望ましい工
程がいくつかある。これら３００℃以上の熱処理を行う
方法としては、石英管を用いたアニール炉を使用する方
法がある。この方法では、図３に示すように５０−１０
０枚の基板３０１が石英ボート３０２にセットされ、バ
ッチ処理で熱処理される。この方法での生産性は、図３
に示す基板全体の昇温時間と降温時間で律速される。現
在標準的に使用されているサイズ３６０ｍｍ×４６５ｍ
ｍ程度のガラス基板が１００枚セットされたボート全体
を、室温から４００℃程度までの昇温するには１時間掛
かる。また、前記ボート全体を４００℃から１００℃程
度まで冷却するには２時間を要する。４００℃熱処理時
間を１時間とすれば、１サイクル４時間掛かることにな
り、生産性は１時間当たり２５枚となる。前述のベーク
炉を用いて２５０℃での熱処理では、１時間当たり６０
−１２０枚の処理が可能であるから、アニール炉で４０
０℃の熱処理を行うことは、生産性が４割から２割程度
となり著しく低下することになる。これは即ち薄膜トラ
ンジスタの製造コストの上昇となる。
造工程には３００℃以上の熱処理を行う方が望ましい工
程がいくつかある。これら３００℃以上の熱処理を行う
方法としては、石英管を用いたアニール炉を使用する方
法がある。この方法では、図３に示すように５０−１０
０枚の基板３０１が石英ボート３０２にセットされ、バ
ッチ処理で熱処理される。この方法での生産性は、図３
に示す基板全体の昇温時間と降温時間で律速される。現
在標準的に使用されているサイズ３６０ｍｍ×４６５ｍ
ｍ程度のガラス基板が１００枚セットされたボート全体
を、室温から４００℃程度までの昇温するには１時間掛
かる。また、前記ボート全体を４００℃から１００℃程
度まで冷却するには２時間を要する。４００℃熱処理時
間を１時間とすれば、１サイクル４時間掛かることにな
り、生産性は１時間当たり２５枚となる。前述のベーク
炉を用いて２５０℃での熱処理では、１時間当たり６０
−１２０枚の処理が可能であるから、アニール炉で４０
０℃の熱処理を行うことは、生産性が４割から２割程度
となり著しく低下することになる。これは即ち薄膜トラ
ンジスタの製造コストの上昇となる。
【０００９】従って、本発明の目的は低コストで、且
つ、高い信頼性を有する薄膜トランジスタを製造するた
めに、高い処理能力を持ち、かつ３００℃以上の温度で
の処理が可能な熱処理方法を提供することである。
つ、高い信頼性を有する薄膜トランジスタを製造するた
めに、高い処理能力を持ち、かつ３００℃以上の温度で
の処理が可能な熱処理方法を提供することである。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、絶縁基板上に形成され、複数のフォトエ
ッチ工程と該工程後引き続いて行われる成膜工程を有す
る薄膜トランジスタの製造方法に於いて、ガラス基板の
表面或いは該表面に形成された薄膜に、５００℃で、且
つ、１０秒程度の短時間熱処理により、水分またはハイ
ドロカーボンを除去する工程を有することを特徴とす
る。
め、本発明は、絶縁基板上に形成され、複数のフォトエ
ッチ工程と該工程後引き続いて行われる成膜工程を有す
る薄膜トランジスタの製造方法に於いて、ガラス基板の
表面或いは該表面に形成された薄膜に、５００℃で、且
つ、１０秒程度の短時間熱処理により、水分またはハイ
ドロカーボンを除去する工程を有することを特徴とす
る。
【００１１】
【実施例】以下、図面を用いて本発明による薄膜トラン
ジスタの製造方法の実施例を説明する。前述したよう
に、従来、ベーク炉により２５０℃以下で行っていた熱
処理、或いは３００℃以上の温度でベーク炉やアニール
炉を用いて行っていた熱処理を、本発明では最高温度が
５００℃以上で、且つ、５００℃以上の温度の継続時間
が１０秒以下になるように、エネルギ光を基板に照射す
る方法で行うものである。
ジスタの製造方法の実施例を説明する。前述したよう
に、従来、ベーク炉により２５０℃以下で行っていた熱
処理、或いは３００℃以上の温度でベーク炉やアニール
炉を用いて行っていた熱処理を、本発明では最高温度が
５００℃以上で、且つ、５００℃以上の温度の継続時間
が１０秒以下になるように、エネルギ光を基板に照射す
る方法で行うものである。
【００１２】図１は本発明による熱処理を示す図であ
る。図１に於いて、１０１はガラス基板、１０２は線条
のエネルギ光の照射範囲を示しており、該照射範囲は幅
が数ｍｍから数ｃｍ、長さはガラス基板の一辺とほぼ同
じ程度とする。ガラス基板全面の熱処理は、該線条のエ
ネルギ光を図１の矢印方向に走査することにより熱処理
を行う。走査はエネルギ光１０２を固定し、ガラス基板
を一方向に走査するようにしても良い。このような方法
による熱処理の温度は、前記エネルギ光の強度と照射幅
と走査速度で制御でき、熱処理時間は前記照射幅と走査
速度で制御できる。例えば、照射幅を１０ｍｍ、走査速
度を１０ｍｍ／秒とすれば、基板のある特定の場所の熱
処理時間は１秒となる。前記制御により、ガラス基板の
表面或いは該表面に形成された薄膜に、５００℃以上で
且つ５００℃以上の熱処理時間を１０秒以下とするよう
な熱処理を容易に行うことが出来る。通常薄膜トランジ
スタの形成に使用されるガラス基板の歪点は６００℃程
度であるが、該ガラス基板を５００℃以上で数１０分熱
処理すれば、該ガラス基板の伸縮、反りなどの変形によ
りそれ以上は薄膜トランジスタの製造を継続できなくな
る。前記歪点を越えるような温度での熱処理では、前記
変形は数分で発生する。しかし、ガラス基板の表面或い
は該表面に形成された薄膜が６００℃以上、或いは７０
０℃程度でも、その温度における継続時間が１０秒程度
以下なら、問題となるような前記変形は発生しない（図
６参照）。また、フォトエッチング工程、クリーニング
工程などのウェット処理工程後、ガラス基板の表面或い
は該表面に形成された薄膜の表面に吸着された水分やハ
イドロカーボン等を５００℃以上数秒の熱処理で完全に
除去可能である。前記フォトエッチング工程やクリーニ
ング工程では、通常、該工程の最後に純水による基板の
洗浄と引き続いてスピン乾燥或いは窒素ガス等の基板へ
の吹き付けによる乾燥がある。該乾燥では基板表面の水
滴は除去できるが、基板表面に吸着している水分やハイ
ドロカーボン等は除去できない。また、薄膜トランジス
タの製造過程で、工程待ちのためガラス基板が長時間通
常雰囲気に放置或いは保管されたされた場合にも、該基
板表面に前記水分やハイドロカーボン等の吸着があるの
で、それらを除去するのに前記熱処理が有効である。前
記熱処理後引き続いて成膜すれば、密着性や膜質の優れ
た薄膜を形成することができる。従って、フォトエッチ
ング工程と該工程に引き続いて行われる成膜工程の間、
或いはクリーニング工程などのウェット処理工程と成膜
工程の間、或いは成膜工程の直前に最高温度が５００℃
以上で、且つ、５００℃以上の温度の継続時間が１０秒
以下の短時間の熱処理工程を行えば、該成膜工程に於い
て密着性や膜質の優れた薄膜を形成することができる。
前記成膜工程を図１に示すゲート絶縁膜の形成に適用す
れば、薄膜トランジスタの電気的特性、信頼性向上に大
きな効果が期待できる。フォトエッチング工程、或いは
クリーニング工程などのウェット処理工程後に、更に別
のフォトエッチング工程を行うこともあるが、前記別の
フォトエッチング工程の前に、最高温度が５００℃以上
で、且つ、５００℃以上の温度の継続時間が１０秒以下
の短時間の熱処理工程を行えば、前記別のフォトエッチ
ング工程において、フォトレジストの密着性向上などの
効果を奏することができる。成膜工程後に最高温度が５
００℃以上で、且つ、５００℃以上の温度の継続時間が
１０秒以下の短時間の熱処理工程を行えば、該成膜の緻
密化や膜質を向上させることができる。
る。図１に於いて、１０１はガラス基板、１０２は線条
のエネルギ光の照射範囲を示しており、該照射範囲は幅
が数ｍｍから数ｃｍ、長さはガラス基板の一辺とほぼ同
じ程度とする。ガラス基板全面の熱処理は、該線条のエ
ネルギ光を図１の矢印方向に走査することにより熱処理
を行う。走査はエネルギ光１０２を固定し、ガラス基板
を一方向に走査するようにしても良い。このような方法
による熱処理の温度は、前記エネルギ光の強度と照射幅
と走査速度で制御でき、熱処理時間は前記照射幅と走査
速度で制御できる。例えば、照射幅を１０ｍｍ、走査速
度を１０ｍｍ／秒とすれば、基板のある特定の場所の熱
処理時間は１秒となる。前記制御により、ガラス基板の
表面或いは該表面に形成された薄膜に、５００℃以上で
且つ５００℃以上の熱処理時間を１０秒以下とするよう
な熱処理を容易に行うことが出来る。通常薄膜トランジ
スタの形成に使用されるガラス基板の歪点は６００℃程
度であるが、該ガラス基板を５００℃以上で数１０分熱
処理すれば、該ガラス基板の伸縮、反りなどの変形によ
りそれ以上は薄膜トランジスタの製造を継続できなくな
る。前記歪点を越えるような温度での熱処理では、前記
変形は数分で発生する。しかし、ガラス基板の表面或い
は該表面に形成された薄膜が６００℃以上、或いは７０
０℃程度でも、その温度における継続時間が１０秒程度
以下なら、問題となるような前記変形は発生しない（図
６参照）。また、フォトエッチング工程、クリーニング
工程などのウェット処理工程後、ガラス基板の表面或い
は該表面に形成された薄膜の表面に吸着された水分やハ
イドロカーボン等を５００℃以上数秒の熱処理で完全に
除去可能である。前記フォトエッチング工程やクリーニ
ング工程では、通常、該工程の最後に純水による基板の
洗浄と引き続いてスピン乾燥或いは窒素ガス等の基板へ
の吹き付けによる乾燥がある。該乾燥では基板表面の水
滴は除去できるが、基板表面に吸着している水分やハイ
ドロカーボン等は除去できない。また、薄膜トランジス
タの製造過程で、工程待ちのためガラス基板が長時間通
常雰囲気に放置或いは保管されたされた場合にも、該基
板表面に前記水分やハイドロカーボン等の吸着があるの
で、それらを除去するのに前記熱処理が有効である。前
記熱処理後引き続いて成膜すれば、密着性や膜質の優れ
た薄膜を形成することができる。従って、フォトエッチ
ング工程と該工程に引き続いて行われる成膜工程の間、
或いはクリーニング工程などのウェット処理工程と成膜
工程の間、或いは成膜工程の直前に最高温度が５００℃
以上で、且つ、５００℃以上の温度の継続時間が１０秒
以下の短時間の熱処理工程を行えば、該成膜工程に於い
て密着性や膜質の優れた薄膜を形成することができる。
前記成膜工程を図１に示すゲート絶縁膜の形成に適用す
れば、薄膜トランジスタの電気的特性、信頼性向上に大
きな効果が期待できる。フォトエッチング工程、或いは
クリーニング工程などのウェット処理工程後に、更に別
のフォトエッチング工程を行うこともあるが、前記別の
フォトエッチング工程の前に、最高温度が５００℃以上
で、且つ、５００℃以上の温度の継続時間が１０秒以下
の短時間の熱処理工程を行えば、前記別のフォトエッチ
ング工程において、フォトレジストの密着性向上などの
効果を奏することができる。成膜工程後に最高温度が５
００℃以上で、且つ、５００℃以上の温度の継続時間が
１０秒以下の短時間の熱処理工程を行えば、該成膜の緻
密化や膜質を向上させることができる。
【００１３】図６は熱処理の温度と時間について、前記
効果を奏するその範囲の概略を示すものである。領域Ａ
では、ガラス基板や該基板上に既に形成されている薄膜
に何らかの損傷を生じる領域であり、領域Ｃは前記効果
を奏するには不十分な領域である。前記効果を奏する望
ましい領域は、図６の領域Ｂである。領域Ｂにおいて、
熱処理工程の生産性を考慮すれば、５００℃で１０秒程
度、６００−７００℃で数秒程度の熱処理が望ましい。
尚、図６において、前記領域Ａ、Ｂ及びＣを決定する境
界線はガラス基板上に形成されている薄膜の材料や薄膜
の積層構造、及びそれらの表面状態、或いは該ガラス基
板の物性、該ガラス基板の熱処理中の保持方法などの条
件に依存するものであり、必ずしも一義的に決まるもの
ではない。
効果を奏するその範囲の概略を示すものである。領域Ａ
では、ガラス基板や該基板上に既に形成されている薄膜
に何らかの損傷を生じる領域であり、領域Ｃは前記効果
を奏するには不十分な領域である。前記効果を奏する望
ましい領域は、図６の領域Ｂである。領域Ｂにおいて、
熱処理工程の生産性を考慮すれば、５００℃で１０秒程
度、６００−７００℃で数秒程度の熱処理が望ましい。
尚、図６において、前記領域Ａ、Ｂ及びＣを決定する境
界線はガラス基板上に形成されている薄膜の材料や薄膜
の積層構造、及びそれらの表面状態、或いは該ガラス基
板の物性、該ガラス基板の熱処理中の保持方法などの条
件に依存するものであり、必ずしも一義的に決まるもの
ではない。
【００１４】熱処理工程に用いる前述のエネルギ光とし
てはアークランプによる光が適している。アークランプ
は波長が４００乃至５００ｎｍ程度の所に強度のピーク
があり、可視光領域で透明でも紫外領域に有る程度の吸
収係数を持つ薄膜にも、昇温のためのエネルギ光として
有効である。従って、特に透明基板上の薄膜シリコンを
熱処理するのに適している。図５は本発明に有効なアー
クランプを用いたアニール装置の概略図を示す。図５に
おいて、５００はアニール装置のチャンバである。特に
図示してないが、該チャンバは減圧状態或いは大気圧で
チャンバ内を窒素でパージした状態にするのが望まし
い。ガラス基板５０１は一方向に走査可能なステージ５
０２にセットされる。アークランプ５０３は１回の走査
でガラス基板全体を熱処理できるように十分な長さを有
している。断面が楕円面を持つリフレクタ５０４は前記
基板表面５０１の近傍に焦点を有し、アークランプ５０
３からのエネルギ光を該基板表面に収束させ線条のエネ
ルギ光を得ることができる。熱処理の温度は基本的には
エネルギ光のエネルギ密度と照射時間で決まる。エネル
ギ密度はアークランプのパワーと、アークランプとリフ
レクタとガラス基板の３者の位置関係に依存し、照射時
間は該エネルギ光の照射幅と走査速度に依存する。この
ようにアークランプによる熱処理ではその温度と時間を
自由に且つ簡単に変えることができる。
てはアークランプによる光が適している。アークランプ
は波長が４００乃至５００ｎｍ程度の所に強度のピーク
があり、可視光領域で透明でも紫外領域に有る程度の吸
収係数を持つ薄膜にも、昇温のためのエネルギ光として
有効である。従って、特に透明基板上の薄膜シリコンを
熱処理するのに適している。図５は本発明に有効なアー
クランプを用いたアニール装置の概略図を示す。図５に
おいて、５００はアニール装置のチャンバである。特に
図示してないが、該チャンバは減圧状態或いは大気圧で
チャンバ内を窒素でパージした状態にするのが望まし
い。ガラス基板５０１は一方向に走査可能なステージ５
０２にセットされる。アークランプ５０３は１回の走査
でガラス基板全体を熱処理できるように十分な長さを有
している。断面が楕円面を持つリフレクタ５０４は前記
基板表面５０１の近傍に焦点を有し、アークランプ５０
３からのエネルギ光を該基板表面に収束させ線条のエネ
ルギ光を得ることができる。熱処理の温度は基本的には
エネルギ光のエネルギ密度と照射時間で決まる。エネル
ギ密度はアークランプのパワーと、アークランプとリフ
レクタとガラス基板の３者の位置関係に依存し、照射時
間は該エネルギ光の照射幅と走査速度に依存する。この
ようにアークランプによる熱処理ではその温度と時間を
自由に且つ簡単に変えることができる。
【００１５】図４に本発明による別の実施例を示す。図
４は熱処理工程と成膜工程を連続的に行うための装置を
示している。図４に於いて、４０１は装置の筐体でゲー
トバルブ４０２によりチャンバ４０１Ａとチャンバ４０
１Ｂに分かれている。図には示していないが、前記夫々
のチャンバには排気機構とガス導入機構が備わってお
り、圧力や雰囲気を自由に制御できる。本実施例では、
チャンバ４０１Ａで熱処理された基板は大気に曝される
こと無く、チャンバ４０１Ｂで連続的に成膜される。チ
ャンバ４０１Ａには図５に示したような熱処理機構があ
り、走査可能なステージ４０４上のガラス基板４０３
が、アークランプ４１０からの光がリフレクタ４１１で
反射・集光されたエネルギ光４１２によって熱処理され
る。チャンバ４０１Ｂは例えばプラズマＣＶＤ室となっ
ており、ガラス基板４０５は加熱機構を具備したステー
ジ４０６上にセットされ、ガス導入口４０９からプロセ
スガスが供給され、ガスシャワーヘッドを兼ねた電極４
０７にはＲＦ電源４０８が接続されている。このような
装置で熱処理と成膜を連続的に行うことにより、より効
率的な製造を行うことができると同時に、膜質や下地と
の密着性の優れた薄膜を得ることができる。特に、シリ
コン膜やゲート絶縁膜をこのような方法で成膜すれば、
電気的特性に優れ、且つ、信頼性の高い薄膜トランジス
タを製造することができる。
４は熱処理工程と成膜工程を連続的に行うための装置を
示している。図４に於いて、４０１は装置の筐体でゲー
トバルブ４０２によりチャンバ４０１Ａとチャンバ４０
１Ｂに分かれている。図には示していないが、前記夫々
のチャンバには排気機構とガス導入機構が備わってお
り、圧力や雰囲気を自由に制御できる。本実施例では、
チャンバ４０１Ａで熱処理された基板は大気に曝される
こと無く、チャンバ４０１Ｂで連続的に成膜される。チ
ャンバ４０１Ａには図５に示したような熱処理機構があ
り、走査可能なステージ４０４上のガラス基板４０３
が、アークランプ４１０からの光がリフレクタ４１１で
反射・集光されたエネルギ光４１２によって熱処理され
る。チャンバ４０１Ｂは例えばプラズマＣＶＤ室となっ
ており、ガラス基板４０５は加熱機構を具備したステー
ジ４０６上にセットされ、ガス導入口４０９からプロセ
スガスが供給され、ガスシャワーヘッドを兼ねた電極４
０７にはＲＦ電源４０８が接続されている。このような
装置で熱処理と成膜を連続的に行うことにより、より効
率的な製造を行うことができると同時に、膜質や下地と
の密着性の優れた薄膜を得ることができる。特に、シリ
コン膜やゲート絶縁膜をこのような方法で成膜すれば、
電気的特性に優れ、且つ、信頼性の高い薄膜トランジス
タを製造することができる。
【００１６】尚、図４ではプラズマＣＶＤ装置を用いた
成膜の場合について述べたが、スパッタ装置、減圧方式
のＣＶＤ装置など大気圧と異なる圧力で成膜される場合
は、該成膜工程の直前に、該成膜条件とほぼ同一の圧力
条件で、且つ、最高温度が５００℃以上で、且つ、５０
０℃以上の温度の継続時間が１０秒以下の短時間の熱処
理工程を行うことにより、膜質や下地との密着性の優れ
た薄膜を得ることができる。この場合も、図４と同様の
装置を用いることが出来る。
成膜の場合について述べたが、スパッタ装置、減圧方式
のＣＶＤ装置など大気圧と異なる圧力で成膜される場合
は、該成膜工程の直前に、該成膜条件とほぼ同一の圧力
条件で、且つ、最高温度が５００℃以上で、且つ、５０
０℃以上の温度の継続時間が１０秒以下の短時間の熱処
理工程を行うことにより、膜質や下地との密着性の優れ
た薄膜を得ることができる。この場合も、図４と同様の
装置を用いることが出来る。
【００１７】
【発明の効果】本発明により、高い生産性を有し、且
つ、ガラス基板に損傷を与えずに５００℃以上の温度で
の熱処理が可能である。また、前記熱処理後に連続的に
各種の薄膜を成膜できるので、薄膜トランジスタの電気
的特性の向上と信頼性向上とコストダウンができる。
つ、ガラス基板に損傷を与えずに５００℃以上の温度で
の熱処理が可能である。また、前記熱処理後に連続的に
各種の薄膜を成膜できるので、薄膜トランジスタの電気
的特性の向上と信頼性向上とコストダウンができる。
【図１】本発明による熱処理方法を示す図。
【図２】従来技術による薄膜トランジスタの製造方法を
示す工程断面図。
示す工程断面図。
【図３】従来技術による熱処理方法を説明するための
図。
図。
【図４】本発明による熱処理工程と成膜工程を連続的に
行うための装置の概略図。
行うための装置の概略図。
【図５】本発明による熱処理を行うための装置の概略
図。
図。
【図６】本発明による効果と熱処理条件の関係を示す
図。
図。
１０１，２０１，３０１，４０３，４０５ ガラス基板
１０２ エネルギ光の照射範囲
２０３ シリコン膜
２０５ ゲート絶縁膜
２０６ ゲート電極
２０８ 層間絶縁膜
２０９ コンタクトホール
２１０ ＩＴＯ膜
２１１ ソース電極
３０２ 石英ボート
４０７ 電極
４１０，５０３ アークランプ
４１１，５０４ リフレクタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/786
H01L 21/336
H01L 21/26 - 21/265
H01L 21/302
H01L 21/304
Claims (2)
- 【請求項１】 絶縁基板上に形成され、複数のフォトエ
ッチ工程と該工程後引き続いて行われる成膜工程を有す
る薄膜トランジスタの製造方法に於いて、ガラス基板の表面或いは該表面に形成された薄膜に、５
００℃で、且つ、１０秒程度の短時間熱処理により、水
分またはハイドロカーボンを除去する 工程を有すること
を特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記短時間の熱処理工程は、ランプアニ
ールであることを特徴とする請求項１に記載の薄膜トラ
ンジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01612895A JP3430693B2 (ja) | 1995-02-02 | 1995-02-02 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01612895A JP3430693B2 (ja) | 1995-02-02 | 1995-02-02 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213623A JPH08213623A (ja) | 1996-08-20 |
| JP3430693B2 true JP3430693B2 (ja) | 2003-07-28 |
Family
ID=11907867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01612895A Expired - Fee Related JP3430693B2 (ja) | 1995-02-02 | 1995-02-02 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3430693B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5440590B2 (ja) * | 2011-11-14 | 2014-03-12 | 横浜ゴム株式会社 | 空気入りタイヤ |
-
1995
- 1995-02-02 JP JP01612895A patent/JP3430693B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08213623A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW322465B (en) | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback | |
| JPH0864545A (ja) | 半導体装置の作製装置および半導体装置の作製方法 | |
| US7026200B2 (en) | Method for manufacturing a semiconductor device | |
| US4751196A (en) | High voltage thin film transistor on PLZT and method of manufacture thereof | |
| US6329300B1 (en) | Method for manufacturing conductive pattern layer by two-step wet etching process | |
| JPH1041518A (ja) | 半導体装置の製造方法及び液晶表示装置の製造方法 | |
| JP3430693B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08236471A (ja) | 半導体装置およびその作製方法 | |
| JP3391575B2 (ja) | 多層ｓｏｇ膜の硬化方法 | |
| KR100244516B1 (ko) | 패턴 형성 방법 | |
| JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| JPH11258630A (ja) | カラー液晶表示装置の製造方法 | |
| JPH11163362A (ja) | 薄膜トランジスタの製造方法 | |
| GB2301224A (en) | Method of forming a SOG film in a semiconductor device | |
| KR0156216B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| KR940005450B1 (ko) | 경사식각방법 | |
| KR100571254B1 (ko) | 반도체소자의산화막형성방법 | |
| JP2000243802A (ja) | 半導体装置の製造方法及び装置 | |
| KR100278227B1 (ko) | 반도체 소자의 웨이퍼상에 실리사이드막을 형성하는 방법 | |
| KR970002428B1 (ko) | 반도체소자 제조방법 | |
| JPH0897285A (ja) | 配線層間膜の形成方法 | |
| KR100212710B1 (ko) | Sog막의 열처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |