JP2007180511A - 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル - Google Patents
薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル Download PDFInfo
- Publication number
- JP2007180511A JP2007180511A JP2006311939A JP2006311939A JP2007180511A JP 2007180511 A JP2007180511 A JP 2007180511A JP 2006311939 A JP2006311939 A JP 2006311939A JP 2006311939 A JP2006311939 A JP 2006311939A JP 2007180511 A JP2007180511 A JP 2007180511A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- electrode
- substrate
- film transistor
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 140
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010408 film Substances 0.000 claims abstract description 124
- 238000004381 surface treatment Methods 0.000 claims abstract description 75
- 239000007789 gas Substances 0.000 claims description 41
- 238000005121 nitriding Methods 0.000 claims description 38
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 28
- 230000001681 protective effect Effects 0.000 claims description 16
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 238000000926 separation method Methods 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910001873 dinitrogen Inorganic materials 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 171
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 238000003860 storage Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 206010047571 Visual impairment Diseases 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002335 surface treatment layer Substances 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920001643 poly(ether ketone) Polymers 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】画像の表示品質を向上させた薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネルが開示される。
【解決手段】薄膜トランジスタ基板は、ベース基板１１０、ゲート電極Ｇ、ゲート絶縁膜１２０、第１表面処理膜１３０、活性層Ａ、ソース電極Ｓ、及びドレイン電極Ｄを含む。ゲート電極Ｇは、ベース基板１１０上に形成される。ゲート絶縁膜１２０は、ゲート電極Ｇをカバーするようにベース基板１１０上に形成される。第１表面処理膜１３０は、窒化ガスによってゲート絶縁膜１２０上に形成される。活性層Ａは、ゲート電極Ｇをカバーするように第１表面処理膜１３０上に形成される。ソース電極Ｓ及びドレイン電極Ｄは、活性層Ａの上部に所定距離だけ離隔して形成される。このように、ゲート絶縁膜１２０の表面を窒化ガスを利用して表面処理することにより、光によって活性層Ａで漏洩電流が発生することを防止して、画像の表示品質をより向上させることができる。
【選択図】図３
【解決手段】薄膜トランジスタ基板は、ベース基板１１０、ゲート電極Ｇ、ゲート絶縁膜１２０、第１表面処理膜１３０、活性層Ａ、ソース電極Ｓ、及びドレイン電極Ｄを含む。ゲート電極Ｇは、ベース基板１１０上に形成される。ゲート絶縁膜１２０は、ゲート電極Ｇをカバーするようにベース基板１１０上に形成される。第１表面処理膜１３０は、窒化ガスによってゲート絶縁膜１２０上に形成される。活性層Ａは、ゲート電極Ｇをカバーするように第１表面処理膜１３０上に形成される。ソース電極Ｓ及びドレイン電極Ｄは、活性層Ａの上部に所定距離だけ離隔して形成される。このように、ゲート絶縁膜１２０の表面を窒化ガスを利用して表面処理することにより、光によって活性層Ａで漏洩電流が発生することを防止して、画像の表示品質をより向上させることができる。
【選択図】図３
Description
本発明は、薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネルに係り、より詳細には、画像の表示品質を向上させた薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネルに関する。
一般に、平面表示装置としては、液晶表示装置、プラズマ表示パネル、フィールド放射表示装置、及び電界発光表示装置等がある。
このような平面表示装置のうち、液晶表示装置は厚みが薄く、重量が軽く、低い消費電力及び低い駆動電圧で作動するという長所を有しているので、産業全般にかけて使用されている。
前記液晶表示装置は、液晶の光透過率を利用して画像を表示する表示パネル及び前記表示パネルの下部に配置され前記表示パネルに光を提供するバックライトアセンブリを含む。
前記表示パネルは、薄膜トランジスタが形成されたアレイ基板と、カラーフィルタが形成されたカラーフィルタ基板と、前記アレイ基板及び前記カラーフィルタ基板の間に介在された液晶層と、を含む。
前記アレイ基板には、互いに交差される複数のゲート配線及び複数のデータ配線が形成され、前記ゲート配線及びデータ配線によって複数の単位画素が定義される。前記各単位画素には、薄膜トランジスタ及び画素電極が形成される。前記薄膜トランジスタは、ソース電極、ドレイン電極、ゲート電極、活性層、及びオーミックコンタクト層を含む。
一般的に、前記薄膜トランジスタの活性層は、光エネルギーによって電子正孔対（ｅｌｅｃｔｒｏｎ ｈｏｌｅ ｐａｉｒ）を発生させる。具体的に、前記バックライトアセンブリから発生された光が前記薄膜トランジスタに入射されると、前記活性層では電子と正孔とが対で生成される。ここで、前記活性層に生成された正孔は、前記ゲート電極に負のゲート電圧が印加される場合、前記活性層内の漏洩電流源として作用する。
このように、前記活性層内に光が入射され漏洩電流が発生する場合、前記漏洩電流は前記液晶表示パネルの画面に表示されてはいけない残像を発生させる虞があり、その結果、画像の表示品質が低下する。
従って、本発明の技術的課題は、このような従来の問題点を解決するために案出されたもので、本発明の目的は、活性層内の漏洩電流の発生を防止して、画像の表示品質を向上させた薄膜トランジスタ基板を提供することにある。
本発明の他の目的は、前記薄膜トランジスタ基板を製造する方法を提供することにある。
本発明の更に他の目的は、前記薄膜トランジスタ基板を有する表示パネルを提供することにある。
前記した本発明の目的を達成するための第１実施形態による薄膜トランジスタ基板は、ベース基板、ゲート電極、ゲート絶縁膜、第１表面処理膜、活性層、ソース電極、及びドレイン電極を含み、選択的に第２表面処理膜を更に含むことができる。
前記ゲート電極は、前記ベース基板上に形成される。前記ゲート絶縁膜は、前記ゲート電極をカバーするように前記ベース基板上に形成される。前記第１表面処理膜は、窒化ガスによって前記ゲート絶縁膜上に形成される。前記活性層は、前記ゲート電極をカバーするように前記第１表面処理膜上に形成される。前記ソース電極及び前記ドレイン電極は、前記活性層の上部に所定距離だけ離隔して形成される。前記第２表面処理膜は窒化ガスによって形成され、前記ソース電極及び前記ドレイン電極の間と対応される活性層の上部面に形成される。
前記した本発明の目的を達成するための第２実施形態による薄膜トランジスタ基板は、ベース基板、ゲート電極、ゲート絶縁膜、活性層、ソース電極、ドレイン電極、及び表面処理膜を含む。
前記ゲート電極は、前記ベース基板上に形成される。前記ゲート絶縁膜は、前記ゲート電極をカバーするように前記ベース基板上に形成される。前記活性層は、前記ゲート電極をカバーするように前記ゲート絶縁膜上に形成される。前記ソース電極及び前記ドレイン電極は、前記活性層と対応されるように前記活性層の上部に形成され、離隔溝が形成されるように所定距離だけ離隔される。前記表面処理膜は窒化ガスによって形成され、前記離隔溝と対応される前記活性層の上部面に形成される。
前記した本発明の他の目的を達成するための第１実施形態による薄膜トランジスタ基板の製造方法は、ベース基板上にゲート電極を形成する段階と、前記ゲート電極をカバーするように前記ベース基板上にゲート絶縁膜を形成する段階と、窒化ガスを利用して前記ゲート絶縁膜の表面を表面処理する段階と、前記表面処理されたゲート絶縁膜上に活性層を形成する段階と、前記活性層の上部に所定距離だけ離隔したソース電極及びドレイン電極を形成する段階と、を含み、選択的に前記ソース電極及び前記ドレイン電極の間と対応される活性層の上部面を前記窒化ガスを利用して表面処理する段階を更に含むことができる。
前記した本発明の他の目的を達成するための第２実施形態による薄膜トランジスタ基板の製造方法は、ベース基板上にゲート電極を形成する段階と、前記ゲート電極をカバーするように前記ベース基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に半導体層を形成する段階と、前記半導体層上に金属層を形成する段階と、前記金属層の一部を除去してソース電極及びドレイン電極を形成する段階と、前記ソース電極及び前記ドレイン電極を利用して前記半導体層の一部を除去する段階と、前記ソース電極及び前記ドレイン電極の間と対応される半導体層の上部面を窒化ガスを利用して表面処理する段階と、を含む。
前記した本発明の更に他の目的を達成するための第１実施形態による表示パネルは、第１基板と、前記第１基板と対向する第２基板と、前記第１及び第２基板の間に介在された液晶層と、を含む。
前記第１基板は、ベース基板と、前記ベース基板上に形成されたゲート電極と、前記ゲート電極をカバーするように前記ベース基板上に形成されたゲート絶縁膜と、窒化ガスによって前記ゲート絶縁膜上に形成された第１表面処理膜と、前記ゲート電極をカバーするように前記第１表面処理膜上に形成された活性層と、前記活性層の上部に所定距離だけ離隔して形成されたソース電極及びドレイン電極を含み、選択的に窒化ガスによって形成され、前記ソース電極及び前記ドレイン電極の間と対応される活性層の上部面に形成された第２表面処理膜を更に含むことができる。
前記した本発明の更に他の目的を達成するための第２実施形態による表示パネルは、第１基板と、前記第１基板と対向する第２基板と、前記第１及び第２基板の間に介在された液晶層と、を含む。
前記第１基板は、ベース基板と、前記ベース基板上に形成されたゲート電極と、前記ゲート電極をカバーするように前記ベース基板上に形成されたゲート絶縁膜と、前記ゲート電極をカバーするように前記ゲート絶縁膜上に形成された活性層と、前記活性層と対応されるように前記活性層の上部に形成され、離隔溝が形成されるように所定距離だけ離隔したソース電極及びドレイン電極と、窒化ガスによって形成され前記離隔溝と対応される前記活性層の上部面に形成された表面処理膜を含む。
以上のような本発明によると、活性層の上部面及びゲート絶縁膜の表面を窒化ガスを利用して表面処理することにより、光によって活性層で漏洩電流が発生されることを防止することができ、その結果、画像の表示品質をより向上させることができる。
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
＜表示パネルの実施形態＞
図１は、本発明の一実施形態による表示パネルを示す斜視図である。
＜表示パネルの実施形態＞
図１は、本発明の一実施形態による表示パネルを示す斜視図である。
図１を参照すると、本発明の表示パネル４００は、第１基板１００、第２基板２００、及び液晶層３００を含み、光を利用して画像を外部に表示する。
第１基板１００は、マトリックス形態に配置された複数の画素電極、前記各画素電極に駆動電圧を印加する薄膜トランジスタ、及び前記薄膜トランジスタをそれぞれ作動させるための信号線を含む。
第２基板２００は、第１基板１００と向かい合うように配置される。第２基板２００は第１基板１００の全面に配置され、透明で導電性である共通電極及び前記画素電極と向かい合う位置に配置されたカラーフィルタを含む。
前記カラーフィルタは、白色光のうち、赤色光を選択的に通過させる赤色カラーフィルタ、白色光のうち、緑色光を選択的に通過させる緑色カラーフィルタ、及び白色光のうち、青色光を選択的に通過させる青色カラーフィルタを含む。
液晶層３００は、第１基板１００及び第２基板２００の間に介在され、前記画素電極及び前記共通電極の間に形成された電場によって再配列される。再配列された液晶層３００は、外部から印加された光の光透過率を調節し、光透過率が調節された光は前記カラーフィルタを通過することにより画像が表示される。
図２は、図１の表示パネルのうち、第１基板の単位画素を概念的に示す平面図である。
図２を参照すると、本実施形態による第１基板１００は、データ配線ＤＬ、ゲート配線ＧＬ、画素電極ＰＥ、薄膜トランジスタＴＦＴ、及びストレージ配線ＳＬを含む。
データ配線ＤＬは第１方向に長くのびて形成され、第２方向に沿って複数個が並列に形成される。データ配線ＤＬは、薄膜トランジスタＴＦＴと電気的に連結されデータ信号を印加する。
ゲート配線ＧＬは、データ配線ＤＬと交差されるように第２方向に長くのびて形成され、第１方向に沿って複数個が並列に形成される。第１方向は、一例として、第２方向と互いに垂直である。この際、データ配線ＤＬ及びゲート配線ＧＬが互いに交差されるように形成されることにより、複数の単位画素が定義される。前記単位画素のそれぞれには、薄膜トランジスタＴＦＴ及び画素電極ＰＥが形成される。
薄膜トランジスタＴＦＴは、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、活性層（図示せず）、及びオーミックコンタクト層（図示せず）を含む。
ゲート電極Ｇは、ゲート配線ＧＬから第１方向に分岐され形成される。前記活性層は、ゲート電極Ｇをカバーするようにゲート電極Ｇの上部に形成される。ソース電極Ｓは、データ配線ＤＬから第２方向に分岐され、ゲート電極Ｇの一部と重なるように形成される。ドレイン電極Ｄは、ソース電極Ｓと向かい合うようにソース電極Ｓから所定距離だけ離隔して形成され、ゲート電極Ｇの一部と重なるように形成される。ドレイン電極Ｄは、一例として、第１方向及び第２方向に長くのびて形成され、コンタクトホール１８２を通じて画素電極ＰＥと電気的に連結される。前記オーミックコンタクト層は、前記活性層とソース電極Ｓとの間、及び前記活性層とドレイン電極Ｄとの間に形成され、接触抵抗が増加することを防止する。
画素電極ＰＥは、前記単位画素内に形成され、透明で導電性物質からなる。画素電極ＰＥは、薄膜トランジスタＴＦＴのドレイン電極Ｄとコンタクトホール１８２とによって電気的に連結され、薄膜トランジスタＴＦＴから駆動電圧が印加されて充電される。
画素電極ＰＥは、一例として、酸化スズインジウム（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、アモルファス酸化スズインジウム薄膜（ａ−ＩＴＯ）で形成されることができる。
ストレージ配線ＳＬは、画素電極ＰＥの下部にゲート配線ＤＬと平行に形成され、前記単位画素内に形成されたストレージ電極ＳＬを含む。ストレージ配線ＳＬは、外部からグラウンド電圧を印加する。ストレージ電極ＳＬは、画素電極ＰＥと所定距離だけ離隔して形成されることにより、ストレージキャパシタを形成させる。前記ストレージキャパシタは、画素電極ＰＥに充電された駆動電圧を維持させる。
図３乃至図５は、図２のＩ−Ｉ’に沿って切断した断面図である。
図２及び図３を参照すると、本実施形態による第１基板１００は、透明基板１１０、ゲート配線ＧＬ、ストレージ配線ＳＬ、ゲート絶縁膜１２０、第１表面処理膜１３０、データ配線ＤＬ、薄膜トランジスタＴＦＴ、第２表面処理膜１７０、保護膜１８０、及び画素電極ＰＥを含む。この際、薄膜トランジスタＴＦＴは、ゲート電極Ｇ、ソース電極Ｓ、ドレイン電極Ｄ、活性層Ａ、及びオーミックコンタクト層Ｏを含む。
透明基板（ベース基板）１１０はプレート形状を有し、透明な物質からなる。透明基板１１０は、例えば、ガラス、石英、サファイア、又はポリエステル、ポリアクリレート、ポリカボネート、ポリエーテルケトン等の透明な合成樹脂からなる。
ゲート配線ＧＬは第２方向に透明基板１１０上に形成され、ストレージ配線ＳＬもゲート配線ＧＬと同じ方向に透明基板１１０上に形成される。ゲート電極Ｇは、ゲート配線ＧＬから第１方向に分岐されて形成される。
ゲート絶縁膜１２０は、ゲート配線ＧＬ、ゲート電極Ｇ、及びストレージ配線ＳＬをカバーするように透明基板１１０上に形成される。ゲート絶縁膜１２０は、一例として、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）等の絶縁性物質からなる。
第１表面処理膜１３０は、ゲート絶縁膜１２０の表面が窒化ガスによって表面処理されることにより形成される。第１表面処理膜１３０は、１５Å〜２５Åの範囲の厚みを有することが好ましい。この際、第１表面処理膜１３０は、ゲート絶縁膜１２０の表面に形成されたダングリングボンドの数を減少させる。ここで、ダングリングボンドとは、結合されないシリコン原子の最外郭電子を言う。ダングリングボンドは、電子の流れを妨害するディフェクトとして作用する。
活性層Ａは、ゲート電極Ｇを横切るように第１表面処理膜１３０上に形成され、一例として、アモルファスシリコンである。
オーミックコンタクト層Ｏは、活性層Ａ上に形成され、一例として、高密度イオンドーピングアモルファスシリコンである。この際、オーミックコンタクト層Ｏは、薄膜トランジスタＴＦＴの中央と対応する部分が除去され、２つの部分に分離される。
データ配線ＧＬは、第１方向にのびてオーミックコンタクト層Ｏ上に形成される。ソース電極Ｓは、データ配線ＧＬから第２方向にのびて、ゲート電極Ｇの一部と重なって、オーミックコンタクト層Ｏ上に形成される。
ドレイン電極Ｄは、オーミックコンタクト層Ｏ上に形成され、ソース電極Ｓから所定距離だけ離隔してゲート電極Ｇの一部と重ねるように形成される。ドレイン電極Ｄは、単位画素内に長くのびることが好ましい。
ここで、データ配線ＤＬ、ソース電極Ｓ、及びドレイン電極Ｄのいずれかの下部にオーミックコンタクト層Ｏ及び活性層Ａが形成されることを説明したが、これとは異なり、オーミックコンタクト層Ｏ及び活性層Ａは、ゲート電極Ｇと対応する位置にのみ形成されることができる。
ソース電極Ｓ及びドレイン電極Ｄは、いずれも第１金属層１５２、第２金属層１５４、および第３金属層１５６からなることが好ましい。例えば、第１乃至第３金属層１５２，１５４，１５６は、順次にモリブデン層、アルミニウム層、及びモリブデン層からなる。
第２表面処理膜１７０は、ソース電極Ｓ及びドレイン電極Ｄの間に対応する活性層Ａの上部面に形成され、活性層Ａの上部面が窒化ガスによって表面処理されることにより形成される。第２表面処理膜１７０は、窒化シリコン（ＳｉＮｘ）からなり、第２表面処理膜１７０は１５Å〜２５Åの範囲の厚みを有することが好ましい。この際、第２表面処理膜１７０は、一例として、活性層Ａの表面に形成されたダングリングボンドの数を減少させる。
保護膜１８０は、薄膜トランジスタＴＦＴをカバーするように基板全面に形成され、薄膜トランジスタＴＦＴを外部の熱や湿気から保護する。保護膜１８０のうち、長くのびたドレイン電極Ｄの上部には保護膜１８０の一部が開口されたコンタクトホール１８２が形成される。保護膜１８０は、一例として、透明な酸化シリコン（ＳｉＯ２）からなる。
画素電極ＰＥは、保護膜１８０の上部に形成され、保護膜１８０のコンタクトホール１８２によってドレイン電極Ｄと電気的に連結される。
このように、本実施形態による第１基板１００は、第１表面処理膜１３０及び第２表面処理膜１７０を有することを図３に図示した。即ち、第１表面処理膜１３０はゲート絶縁膜１２０及び活性層Ａの間に形成され、第２表面処理膜１７０は活性層Ａの上面に形成される。
しかし、図４及び図５を参照すると、第１表面処理膜１３０及び第２表面処理膜１７０のうち、いずれか一つは省略されることができる。即ち、図４では第２表面処理膜１７０が省略された第１基板１００を図示し、図５では第１表面処理膜１３０が省略された第１基板１００を図示した。
図６は、表面処理による薄膜トランジスタの特性の変化を示すグラフである。即ち、図６は、ゲート電圧の変化によって活性層内に流れる電流の変化を示すグラフである。この際、図６に図示された黒い点の集合は、活性層内に光が印加されなかった場合のデータ値で、白い点の集合は、活性層内に光が印加された場合のデータ値である。又、四角形形状の白い点は表面処理前のデータ値で、円形状の白い点は表面処理後のデータ値である。
図６を参照すると、活性層Ａ内に光が印加されなかった場合、ゲート電極Ｇに正のゲート電圧が印加されると、活性層Ａ内には最大約１０−５Ａの電流が流れ、ゲート電極Ｇに負のゲート電圧が印加されると、活性層Ａ内には最小約１０−１４Ａの電流が流れる。活性層Ａ内に流れる電流の値は、表面処理前や表面処理後と殆ど同じである。この際、１０−１４Ａ程度の電流は非常に小さい量なので、活性層Ａ内に漏洩電流が殆ど流れないことがわかる。
反面、活性層Ａ内に光が印加された場合、ゲート電極Ｇに正のゲート電圧が印加されると、活性層Ａ内には最大約１０−５Ａの電流が流れ、ゲート電極Ｇに負のゲート電圧が印加されると、活性層Ａ内には最小約１０−１２〜１０−１１Ａの電流が流れる。ここで、表面処理前に活性層Ａ内に流れる電流の値は、最小約１０−１１Ａで、表面処理後に活性層Ａ内に流れる電流の値は最小約１０−１２Ａである。即ち、表面処理した後に活性層Ａ内に流れる電流の値は、表面処理する前に活性層Ａ内に流れる電流の値より相当に低くなった。
このように、第１表面処理膜１３０又は第２表面処理膜１７０がゲート絶縁膜１２０又は活性層Ａの表面を窒化ガスで表面処理を通じて形成されることにより、光によって活性層Ａ内で漏洩電流が流れることを抑制することができる。
具体的に説明すると、活性層Ａ内に入射された光は、活性層Ａ内で電子正孔対を生成させ、このように生成された電子又は正孔は、活性層Ａの界面に形成されたダングリングボンドと結合されると、活性層内に漏洩電流を発生させる。この際、活性層Ａの上下面に形成された第１表面処理層１３０又は第２表面処理層１７０は、前記ダングリングボンドの数を減少させて、電子又は正孔が前記ダングリングボンドと結合されることを防止することができ、その結果、活性層内に漏洩電流が流れることを抑制して、表示パネル４００の画面に残像が発生されることを防止することができる。
＜薄膜トランジスタ基板の製造方法の実施形態＞
図７乃至図１７は、本発明の一実施形態による薄膜トランジスタ基板の製造方法を説明するための断面図である。
＜薄膜トランジスタ基板の製造方法の実施形態＞
図７乃至図１７は、本発明の一実施形態による薄膜トランジスタ基板の製造方法を説明するための断面図である。
図２及び図７を参照すると、薄膜トランジスタ基板の製造方法として、まず、透明基板１１０上にゲート電極Ｇを形成する。ゲート電極Ｇが形成されるとき、ゲート配線ＧＬ及びストレージ配線ＳＬも透明基板１１０上に共に形成される。この際、ゲート電極Ｇ、ゲート配線ＧＬ、及びストレージ配線ＳＬは、スパッタリング方法で透明基板１１０上に形成された金属層がフォトリソグラフィ工程を通じてパターニングされることにより形成されることが好ましい。ゲート電極Ｇ、ゲート配線ＧＬ、及びストレージ配線ＳＬは、一例として、アルミニウムネオジウム（ＡｌＮｄ）及びモリブデン（Ｍｏ）の２重層で形成される。
その後、ゲート電極Ｇ、ゲート配線ＧＬ、及びストレージ配線ＳＬをカバーするように透明基板１１０上にゲート絶縁膜１２０を形成する。ゲート絶縁膜１２０は、一例として、プラズマ化学気相蒸着（ＰＥＣＶＤ）方法で形成され、窒化シリコンからなることが好ましい。
図２及び図８を参照すると、ゲート絶縁膜１２０を形成した後、窒化ガスを利用してゲート絶縁膜１２０の表面をクリーニングしながら表面処理する。この際、窒化ガスを利用してゲート絶縁膜１２０の表面を表面処理することにより、ゲート絶縁膜１２０の表面に形成されたダングリングボンドの数を減少させることができる。
前記窒化ガスはアンモニア（ＮＨ３）ガス又は窒素（Ｎ２）ガスで、好ましくは、アンモニア（ＮＨ３）ガスである。又、前記窒化ガスは、ゲート絶縁膜１２０の表面と反応性を向上させるために、プラズマ状態に存在することが好ましい。
ここで、前記窒化ガスによる表面処理によってゲート絶縁膜１２０の表面には、第１表面処理膜１３０が形成されることができる。この際、第１表面処理膜１３０の厚みは前記表面処理の時間によって変わるが、１５Å〜２５Åの範囲を有することが好ましい。
図２及び図９を参照すると、前記窒化ガスによる表面処理後、表面処理されたゲート絶縁膜１２０上に半導体層１４０を形成する。即ち、半導体層１４０は、一例として、プラズマ化学気相蒸着（ＰＥＣＶＤ）によって第１表面処理膜１３０上に形成される。
半導体層１４０は、第１半導体層１４２及び第２半導体層１４４で形成されることが好ましく、一例として、第１半導体層１４２はアモルファスシリコン（ａ−Ｓｉ）からなり、第２半導体層１４４は高密度イオンドーピングアモルファスシリコン（ｎ＋ ａ−Ｓｉ）からなる。
その後、半導体層１４０上に金属層１５０を形成する。金属層１５０は、一例として、プラズマ化学気相蒸着によって形成されることができる。金属層１５０は、一例として、第１金属層１５２、第２金属層１５４、及び第３金属層１５６からなる。この際、第１金属層１５２はモリブデンからなり、第２金属層１５４はアルミニウムからなり、第３金属層１５６はモリブデンからなることが好ましい。
図２及び図１０を参照すると、金属層１５０を形成した後、金属層１５０上にフォトレジスト層（図示せず）を形成する。前記フォトレジスト層は、ネガティブフォトレジストからなることが好ましい。
その後、前記フォトレジスト層をマスク５０を通じて露光させることにより、フォトレジストパターン１６０を形成する。この際、フォトレジストパターン１６０には、所定の深さで形成された電極形成溝１６２が形成され、好ましくは、電極形成溝１６２はゲート電極Ｇの上部に対応されるように形成される。
具体的に説明すると、マスク５０は光が通過されるメイン開口部５２及び光が回折されながら透過するスリット部５４で構成される。メイン開口部５２を通じて通過された光は、前記フォトレジスト層を露光させてフォトレジストパターン１６０を形成させ、スリット部５４を通じて回折された光は、フォトレジストパターン１６０に電極形成溝１６２を形成させる。
図２及び図１１を参照すると、フォトレジストパターン１６０を形成した後、フォトレジストパターン１６０を利用して金属層１５０の一部を除去する。具体的に、フォトレジストパターン１６０が形成されない第１金属層１５２、第２金属層１５４、及び第３金属層１５６の一部をエッチング液を通じてエッチングする。この際、金属層１５０の一部をエッチングすることにより、データ配線ＤＬが形成される。
その後、除去されて残った金属層１５０を利用して半導体層１４０の一部を除去する。具体的には、除去されて残った金属層１５０を利用して、第１半導体層１４２及び第２半導体層１４４の一部をドライエッチングする。この際、前記ドライエッチングは、一例として、プラズマ放電によって生成されたイオンを通じて行われる。第１半導体層１４２の一部がエッチングされた後、残った第１半導体層１４２の他の一部は活性層Ａを形成する。
図２及び図１２を参照すると、半導体層１４０の一部をエッチングした後、フォトレジストパターン１６０の厚みを所定の厚みだけ全体的に減少させる。この際、フォトレジストパターン１６０の電極形成溝１６２も同じ厚みで減少されることにより、金属層１５０の上面を開口させる電極形成ホール１６４が形成される。
図２及び図１３を参照すると、フォトレジストパターン１６０の厚みを減少させて電極形成ホール１６４を形成した後、残られたフォトレジストパターン１６０を利用して金属層１５０の一部を除去する。具体的に、金属層１５０は電極形成ホール１６４に印加されたエッチング液を通じてエッチングされる。その結果、金属層１５０が２部分に分離されることにより、ソース電極Ｓ及びドレイン電極Ｄが形成される。フォトレジストパターン１６０の厚みを減少させる工程は、一例として、フォトレジストパターン１６０を均一な厚みに酸化させることにより行われることが好ましい。
その後、除去されて残った金属層１５０を利用して第２半導体層１４４の一部を除去する。この際、活性層Ａも第２半導体層１４４の一部が除去されるとき、所定の厚みに除去されることができる。第２半導体層１４４の一部を除去することにより、活性層Ａの上部面のうち、一部が外部に露出される。又、活性層Ａとソース電極Ｓとの間、及び活性層Ａとドレイン電極Ｄとの間にはオーミックコンタクト層Ｏが形成される。第２半導体層１４４の除去は、プラズマ放電によって生成されたイオンによって行われることが好ましい。
このように、金属層１５０及び第２半導体層１４４が２部分に分離されることにより、ソース電極Ｓ及びドレイン電極Ｄの間には離隔溝１０が形成される。
図２及び図１４を参照すると、ソース電極Ｓ及びドレイン電極Ｄを形成した後、残ったフォトレジストパターン１６０を完全に除去する。この際、フォトレジストパターン１６０は、一例として、プラズマを通じた酸化工程によって行われることが好ましい。
図１５を参照すると、フォトレジストパターン１６０を完全に除去した後、離隔溝１０を通じて窒化ガスを注入して活性層Ａの上部面を表面処理する。この際、窒化ガスを利用して活性層Ａの上部面を表面処理することにより、活性層Ａの表面に形成されたダングリングボンドの数を減少させることができる。
前記窒化ガスは、一例として、アンモニアガスで、プラズマ状態で存在することが好ましい。この際、前記窒化ガスによって活性層Ａの上部面を表面処理することにより、第２表面処理膜１７０が形成されることができる。
図２及び図１６を参照すると、活性層Ａの上部面を表面処理した後、基板の全面に保護膜１８０を形成し、フォトリソグラフィ工程を通じて保護膜１８０の一部を除去してコンタクトホール１８２を形成する。保護膜１８０の一部を除去することは、ドライエッチングによって行われることが好ましい。この際、コンタクトホール１８２は、ドレイン電極Ｄのうち、単位画素で長く延長された部分の上部に形成される。
図２及び図１７を参照すると、保護膜１８０を形成した後、保護膜１８０上に透明な導電性物質（図示せず）を形成し、前記透明な導電性物質の一部を除去して画素電極ＰＥを形成する。前記透明な導電性物質の一部を除去することは、ウェットエッチングによって行われることが好ましい。この際、画素電極ＰＥは保護膜１８０のコンタクトホール１８２を通じてドレイン電極Ｄと電気的に連結される。
本実施形態によると、ゲート絶縁膜１２０又は活性層Ａの表面を窒化ガスで表面処理を通じて形成されることにより、光によって活性層Ａ内で漏洩電流が流れることを抑制することができる。
具体的に、活性層Ａの上下面に第１表面処理膜１３０及び第２表面処理膜１７０を形成することにより、活性層Ａの界面に形成されたダングリングボンドの数を減少させることができる。このように、前記ダングリングボンドの数が減少されると、光によって生成された電子又は正孔が活性層Ａの界面に集中されることを抑制することができ、その結果、活性層Ａ内に漏洩電流が流れることを抑制することができる。
本実施形態による薄膜トランジスタ基板の製造方法としては、窒化ガスを利用してゲート絶縁膜１２０及び活性層Ａの上部面をそれぞれ表面処理することを一例として説明したが、これと異なり、ゲート絶縁膜１２０のみを表面処理するか、活性層Ａの上部面のみを表面処理することもできる。
又、本実施形態では、４つのマスクを利用して薄膜トランジスタ基板を製造する方法を一例として説明したが、当業者なら本発明の内容を３つ又は５つのマスクを利用するその外の工程方法でも容易に適用することができる。
このような本発明によると、ゲート絶縁膜又は活性層の表面を窒化ガスで表面処理を通じて形成されることにより、活性層の上下面のうち、少なくとも１つに表面処理膜を形成することができる。これによって、光によって活性層内で漏洩電流が流れることを抑制して、表示パネルの画面に残像が発生されることを防止することにより、画像の表示品質をより向上させることができる。
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
５０ マスク、
５２ メイン開口部、
５４ スリット部、
１００ 第１基板、
１１０ 透明基板、
１２０ ゲート絶縁膜、
１３０ 第１表面処理膜、
１４０ 半導体層、
１５０ 金属層、
１６０ フォトレジストパターン、
１７０ 第２表面処理膜、
１８０ 保護膜、
２００ 第２基板、
３００ 液晶層、
４００ 表示パネル、
ＴＦＴ 薄膜トランジスタ、
ＰＥ 画素電極。
５２ メイン開口部、
５４ スリット部、
１００ 第１基板、
１１０ 透明基板、
１２０ ゲート絶縁膜、
１３０ 第１表面処理膜、
１４０ 半導体層、
１５０ 金属層、
１６０ フォトレジストパターン、
１７０ 第２表面処理膜、
１８０ 保護膜、
２００ 第２基板、
３００ 液晶層、
４００ 表示パネル、
ＴＦＴ 薄膜トランジスタ、
ＰＥ 画素電極。
Claims (22)
- ベース基板と、
前記ベース基板上に形成されたゲート電極と、
前記ゲート電極をカバーするように前記ベース基板上に形成されたゲート絶縁膜と、
窒化ガスによって前記ゲート絶縁膜上に形成された第１表面処理膜と、
前記ゲート電極をカバーするように前記第１表面処理膜上に形成された活性層と、
前記活性層の上部に所定距離だけ離隔して形成されたソース電極およびドレイン電極と、
を含むことを特徴とする薄膜トランジスタ基板。 - 前記第１表面処理膜は、１５Å〜２５Åの範囲の厚みを有することを特徴とする請求項１記載の薄膜トランジスタ基板。
- 窒化ガスによって形成され、前記ソース電極及び前記ドレイン電極の間に対応する活性層の上部面に形成された第２表面処理膜を更に含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
- 前記第２表面処理膜は、１５Å〜２５Åの範囲の厚みを有することを特徴とする請求項３記載の薄膜トランジスタ基板。
- 前記ソース電極と前記活性層との間、及び前記ドレイン電極と前記活性層との間に形成されたオーミックコンタクト層を更に含むことを特徴とする請求項１記載の薄膜トランジスタ基板。
- 前記活性層はアモルファスシリコン（ａ−Ｓｉ）からなり、前記オーミックコンタクト層は高密度移動ドーピングアモルファスシリコン（ｎ＋ａ−Ｓｉ）からなることを特徴とする請求項５記載の薄膜トランジスタ基板。
- 前記ソース電極及び前記ドレイン電極は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）の３重層で形成されることを特徴とする請求項１記載の薄膜トランジスタ基板。
- ベース基板と、
前記ベース基板上に形成されたゲート電極と、
前記ゲート電極をカバーするように前記ベース基板上に形成されたゲート絶縁膜と、
前記ゲート電極をカバーするように前記ゲート絶縁膜上に形成された活性層と、
前記活性層と対応するように前記活性層の上部に形成され、離隔溝が形成されるように所定距離だけ離隔したソース電極およびドレイン電極と、
窒化ガスによって形成され、前記離隔溝と対応する前記活性層の上部面に形成された表面処理膜と、
を含むことを特徴とする薄膜トランジスタ基板。 - 前記表面処理膜は、１５Å〜２５Åの範囲の厚みを有することを特徴とする請求項８記載の薄膜トランジスタ基板。
- ベース基板上にゲート電極を形成する段階と、
前記ゲート電極をカバーするように前記ベース基板上にゲート絶縁膜を形成する段階と、
窒化ガスを利用して前記ゲート絶縁膜の表面を表面処理する段階と、
前記表面処理されたゲート絶縁膜上に活性層を形成する段階と、
前記活性層の上部に所定距離だけ離隔したソース電極及びドレイン電極を形成する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記ソース電極及び前記ドレイン電極を形成する段階は、
前記活性層上に金属層を形成する段階と、
前記金属層の一部を除去して前記ソース電極及び前記ドレイン電極を形成する段階と、
を含むことを特徴とする請求項１０記載の薄膜トランジスタ基板の製造方法。 - 前記ソース電極及び前記ドレイン電極を利用して前記活性層の一部を除去する段階を更に含むことを特徴とする請求項１１記載の薄膜トランジスタ基板の製造方法。
- 前記ソース電極及び前記ドレイン電極の間と対応する活性層の上部面を窒化ガスを利用して表面処理する段階を更に含むことを特徴とする請求項１０記載の薄膜トランジスタ基板の製造方法。
- 前記窒化ガスは、アンモニアガス（ＮＨ３）であることを特徴とする請求項１０記載の薄膜トランジスタ基板の製造方法。
- 前記窒化ガスは、窒素ガス（Ｎ２）であることを特徴とする請求項１０記載の薄膜トランジスタ基板の製造方法。
- 前記ドレイン電極の上部に一部が開口されるように基板全面に保護膜を形成する段階を更に含むことを特徴とする請求項１０記載の薄膜トランジスタ基板の製造方法。
- 前記保護膜の開口された所を通じて前記ドレイン電極と電気的に連結される画素電極を形成する段階を更に含むことを特徴とする請求項１６記載の薄膜トランジスタ基板の製造方法。
- ベース基板上にゲート電極を形成する段階と、
前記ゲート電極をカバーするように前記ベース基板上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に半導体層を形成する段階と、
前記半導体層上に金属層を形成する段階と、
前記金属層の一部を除去してソース電極及びドレイン電極を形成する段階と、
前記ソース電極及び前記ドレイン電極を利用して前記半導体層の一部を除去する段階と、
前記ソース電極及び前記ドレイン電極の間と対応される半導体層の上部面を窒化ガスを利用して表面処理する段階と、
を含むことを特徴とする薄膜トランジスタ基板の製造方法。 - 前記窒化ガスは、アンモニアガス（ＮＨ３）であることを特徴とする請求項１８記載の薄膜トランジスタ基板の製造方法。
- 第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板及び第２基板の間に介在された液晶層と、を含み、
前記第１基板は、
ベース基板と、
前記ベース基板上に形成されたゲート電極と、
前記ゲート電極をカバーするように前記ベース基板上に形成されたゲート絶縁膜と、
窒化ガスによって前記ゲート絶縁膜上に形成された第１表面処理膜と、
前記ゲート電極をカバーするように前記第１表面処理膜上に形成された活性層と、
前記活性層の上部に所定距離だけ離隔して形成されたソース電極およびドレイン電極と、
を含むことを特徴とする表示パネル。 - 窒化ガスによって形成され、前記ソース電極及び前記ドレイン電極の間と対応する活性層の上部面に形成された第２表面処理膜を更に含むことを特徴とする請求項２０記載の表示パネル。
- 第１基板と、
前記第１基板と対向する第２基板と、
前記第１基板及び第２基板の間に介在された液晶層と、を含み、
前記第１基板は、
ベース基板と、
前記ベース基板上に形成されたゲート電極と、
前記ゲート電極をカバーするように前記ベース基板上に形成されたゲート絶縁膜と、
前記ゲート電極をカバーするように前記ゲート絶縁膜上に形成された活性層と、
前記活性層と対応するように前記活性層の上部に形成され、離隔溝が形成されるように所定距離だけ離隔したソース電極およびドレイン電極と、
窒化ガスによって形成され、前記離隔溝と対応する前記活性層の上部面に形成された表面処理膜と、
を含むことを特徴とする表示パネル。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2005-0131967 | 2005-12-28 | ||
| KR1020050131967A KR101251351B1 (ko) | 2005-12-28 | 2005-12-28 | 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007180511A true JP2007180511A (ja) | 2007-07-12 |
| JP5727118B2 JP5727118B2 (ja) | 2015-06-03 |
Family
ID=38192555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006311939A Active JP5727118B2 (ja) | 2005-12-28 | 2006-11-17 | 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8647928B2 (ja) |
| JP (1) | JP5727118B2 (ja) |
| KR (1) | KR101251351B1 (ja) |
| CN (1) | CN1992350B (ja) |
| TW (1) | TWI414868B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101651224B1 (ko) | 2008-06-04 | 2016-09-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN101957526B (zh) | 2009-07-13 | 2013-04-17 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102709329A (zh) * | 2012-06-14 | 2012-10-03 | 深超光电（深圳）有限公司 | 薄膜晶体管及其制造方法 |
| KR102088462B1 (ko) | 2013-07-03 | 2020-05-28 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이의 제조 방법 |
| CN107195641B (zh) * | 2017-06-30 | 2020-05-05 | 上海天马有机发光显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN108987279B (zh) * | 2018-07-16 | 2021-06-18 | 惠科股份有限公司 | 薄膜晶体管的制造方法 |
| CN109616417A (zh) * | 2018-12-17 | 2019-04-12 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
| CN109742027A (zh) * | 2018-12-25 | 2019-05-10 | 惠科股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板 |
| CN111599868B (zh) * | 2020-05-22 | 2022-03-08 | Tcl华星光电技术有限公司 | 薄膜晶体管制备方法以及薄膜晶体管 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144682A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH0249470A (ja) * | 1988-08-10 | 1990-02-19 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH06188265A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH1082997A (ja) * | 1996-07-09 | 1998-03-31 | Lg Electron Inc | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 |
| JPH11163362A (ja) * | 1997-12-02 | 1999-06-18 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP2002341367A (ja) * | 2001-05-18 | 2002-11-27 | Nec Corp | 液晶表示装置及びその製造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2655126B2 (ja) * | 1995-03-31 | 1997-09-17 | 日本電気株式会社 | 薄膜トランジスタの製造方法 |
| KR100237004B1 (ko) * | 1996-07-09 | 2000-01-15 | 구본준 | 박막트랜지스터의 제조방법 |
| US6188452B1 (en) * | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
| KR100363307B1 (ko) * | 1997-01-13 | 2002-11-30 | 하이닉스 세미컨덕터 아메리카 인코포레이티드 | 성능이 개선된 액티브 매트릭스 이에스디 보호 및 테스트 방법 |
| JP3191745B2 (ja) * | 1997-04-23 | 2001-07-23 | 日本電気株式会社 | 薄膜トランジスタ素子及びその製造方法 |
| JPH11103063A (ja) * | 1997-09-26 | 1999-04-13 | Nkk Corp | Ｔｆｔとその処理方法 |
| JPH11266020A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 液晶表示装置製造方法 |
| KR100271491B1 (ko) * | 1998-05-19 | 2000-11-15 | 김순택 | 박막트랜지스터 제조방법 |
| JP2001339072A (ja) | 2000-03-15 | 2001-12-07 | Advanced Display Inc | 液晶表示装置 |
| JP2001324725A (ja) | 2000-05-12 | 2001-11-22 | Hitachi Ltd | 液晶表示装置およびその製造方法 |
| JP4306142B2 (ja) | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
| EP1445802A1 (en) * | 2003-02-06 | 2004-08-11 | Centre National De La Recherche Scientifique (Cnrs) | Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor |
| KR100669688B1 (ko) * | 2003-03-12 | 2007-01-18 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 이를 구비한 평판표시소자 |
| US20040198046A1 (en) | 2003-04-01 | 2004-10-07 | Lee Yu-Chou | Method for decreasing contact resistance of source/drain electrodes |
| KR101000451B1 (ko) | 2004-02-05 | 2010-12-13 | 삼성전자주식회사 | Ｔｆｔ ｌｃｄ 기판의 알루미늄 배선 형성방법과 이에의한 ｔｆｔ ｌｃｄ 기판 |
| US7411298B2 (en) * | 2005-08-17 | 2008-08-12 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices |
-
2005
- 2005-12-28 KR KR1020050131967A patent/KR101251351B1/ko active IP Right Grant
-
2006
- 2006-11-17 JP JP2006311939A patent/JP5727118B2/ja active Active
- 2006-12-13 TW TW095146734A patent/TWI414868B/zh active
- 2006-12-26 CN CN200610168227.2A patent/CN1992350B/zh active Active
- 2006-12-27 US US11/646,126 patent/US8647928B2/en active Active
-
2012
- 2012-11-14 US US13/677,176 patent/US8785934B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144682A (ja) * | 1987-11-30 | 1989-06-06 | Nec Corp | 薄膜トランジスタの製造方法 |
| JPH0249470A (ja) * | 1988-08-10 | 1990-02-19 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH06188265A (ja) * | 1992-12-22 | 1994-07-08 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH1082997A (ja) * | 1996-07-09 | 1998-03-31 | Lg Electron Inc | アクティブマトリクス液晶表示装置の製造方法及びアクティブマトリクス液晶表示装置 |
| JPH11163362A (ja) * | 1997-12-02 | 1999-06-18 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JP2002341367A (ja) * | 2001-05-18 | 2002-11-27 | Nec Corp | 液晶表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8647928B2 (en) | 2014-02-11 |
| KR20070069633A (ko) | 2007-07-03 |
| TWI414868B (zh) | 2013-11-11 |
| CN1992350A (zh) | 2007-07-04 |
| KR101251351B1 (ko) | 2013-04-05 |
| CN1992350B (zh) | 2013-08-21 |
| US20070145374A1 (en) | 2007-06-28 |
| US20130070176A1 (en) | 2013-03-21 |
| JP5727118B2 (ja) | 2015-06-03 |
| US8785934B2 (en) | 2014-07-22 |
| TW200730986A (en) | 2007-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5727118B2 (ja) | 薄膜トランジスタ基板、その製造方法、及びこれを有する表示パネル | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US7176070B2 (en) | Active matrix organic light emitting display and method of forming the same | |
| US10211235B2 (en) | Display device and manufacturing method thereof | |
| WO2012144165A1 (ja) | 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法 | |
| TW201234437A (en) | Semiconductor device and method for manufacturing the same | |
| WO2012008080A1 (ja) | 薄膜トランジスタ基板 | |
| KR101973753B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP6899487B2 (ja) | Ｔｆｔ基板及びその製造方法 | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080077846A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| JP2007116164A (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| JP4481942B2 (ja) | 表示装置用薄膜トランジスタ、同トランジスタを用いた基板及び表示装置とその製造方法 | |
| US8421941B2 (en) | TFT substrate and method of manufacturing the same | |
| KR101960533B1 (ko) | 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| JP6482256B2 (ja) | 薄膜トランジスタ基板および液晶表示装置 | |
| JP2009289890A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20110027470A (ko) | 산화물 박막 트랜지스터의 제조방법 | |
| KR20160044168A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20100033866A (ko) | 플렉서블 유기발광 표시장치 및 그의 제조 방법 | |
| KR101097675B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20140141459A (ko) | 유기발광표시장치 및 그의 제조방법 | |
| KR101537672B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20120053769A (ko) | 유기전계발광표시장치 및 그 제조방법 | |
| WO2013084452A1 (ja) | 表示装置用基板及びそれを備えた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121025 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140519 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5727118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |