JP2014045009A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014045009A JP2014045009A JP2012185332A JP2012185332A JP2014045009A JP 2014045009 A JP2014045009 A JP 2014045009A JP 2012185332 A JP2012185332 A JP 2012185332A JP 2012185332 A JP2012185332 A JP 2012185332A JP 2014045009 A JP2014045009 A JP 2014045009A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide semiconductor
- semiconductor layer
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 514
- 238000004519 manufacturing process Methods 0.000 title claims description 60
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 561
- 239000000463 material Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 47
- 239000011229 interlayer Substances 0.000 claims description 44
- 239000010936 titanium Substances 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 239000002184 metal Substances 0.000 claims description 23
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 19
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 claims 1
- 239000010408 film Substances 0.000 description 205
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(ii) oxide Chemical compound [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 60
- 239000000758 substrate Substances 0.000 description 20
- 239000010949 copper Substances 0.000 description 18
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 238000002955 isolation Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000011248 coating agent Substances 0.000 description 11
- 238000000576 coating method Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000010931 gold Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910006854 SnOx Inorganic materials 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910016570 AlCu Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000001603 reducing effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 206010021143 Hypoxia Diseases 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8254—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using II-VI technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
【解決手段】半導体装置は、第1配線164を有する第1配線層150と、第2配線188を有する第2配線層170と、第1、第2配線層150、170内に設けられた第1、第2トランジスタ200、300とを具備する。第1トランジスタ200は、第1ゲート電極210と、第1ゲート絶縁膜171と、第1酸化物半導体層230と、第1ハードマスク層232と、第1酸化物半導体層230の側面を覆う絶縁性の第1側壁膜24とを備る。第2トランジスタ300は、第2ゲート電極310と、第2ゲート絶縁膜171と、第2酸化物半導体層330と、第2ハードマスク層332とを備える。
【選択図】図1A
Description
第1の実施の形態に係る半導体装置の構成について説明する。図1A、図1B及び図2は、本実施の形態に係る半導体装置の構成を示す断面図及び平面図である。ただし、図1A及び図1Bは図2のAA’断面を示し、図1Aは図1Bの要部を示している。
第2配線層170には、下部の第1配線(Cu配線)164との電気的接続をとるビア189が形成されている。同時に第1酸化物半導体層230との電気的接続をとるコンタクト289が第1ハードマスク232を介して形成され、第1トランジスタ200のソース/ドレイン電極となっている。同時に第2酸化物半導体層330との電気的接続をとるコンタクト389が第2ハードマスク332を介して形成され、第2トランジスタ300のソース/ドレイン電極となっている。
第1トランジスタ200がN型で第2トランジスタ300がP型、あるいは、第1トランジスタ200がP型で第2トランジスタ300がN型、のどちらの組み合わせでもよい。第1トランジスタ200と第2トランジスタ300とを直列に接続し、第1ゲート電極210と第2ゲート電極310とを電気的に接続すると、CMOSインバータが形成される。なお、ここでは、本実施の形態として、第1配線164にCu配線を用いた場合を示している。しかし、本実施の形態はその例に限定されるものではなく、Al配線を用いた場合も同様に適用可能である。
図6は、図5Dの構造と本実施の形態の構造との相違を示す表である。ここで、「B」は図5Dの構造を示し、「A」は本実施の形態の構造を示す。また、「NMOS上」は第1酸化物半導体層230上の絶縁層の膜厚を示し、「PMOS上」は第2酸化物半導体層330上の絶縁層の膜厚を示す。「NMOS−HM」は第1ハードマスク232形成時を示す。「NMOS加工」は、チャネル形状に第1ハードマスク232を加工したときを示す。「素子分離」は被覆絶縁膜240の形成時又はその後のエッチバックによるサイドウォール240の形成時を示す。「PMOS−HM」は第2ハードマスク332形成時を示す。「PMOS加工」は、チャネル形状に第2ハードマスク332を加工したときを示す。「ILD」は層間絶縁層1720の形成時を示す。
図7は、本実施の形態に係る半導体装置の構成の第1変形例を示す断面図である。この図7の場合を図1Aの場合と比較すると、第1ハードマスク232及び第1酸化物半導体層230の側面にサイドウォール240を有しているだけでなく、第2ハードマスク332及び第2酸化物半導体層330の側面にもサイドウォール340を有している点で、図1Aの場合と相違する。以下、相違点について、主に説明する。
更に、このサイドウォール340は、露出していた第2酸化物半導体層330の側面を覆っている。従って、このサイドウォール340により、第2酸化物半導体層330が他の膜やプロセスの影響を受けないように保護することができる。
図8は、本実施の形態に係る半導体装置の構成の第2変形例を示す断面図である。この図8の場合を図1Aの場合と比較すると、キャップ絶縁層171の膜厚が、第1トランジスタ200の位置と第2トランジスタ300の位置とで異なっている点で、図1Aの場合と相違する。以下、相違点について、主に説明する。
更に、第1トランジスタ200と第2トランジスタ300との間でゲート絶縁膜の膜厚を互いに異なるように変更が可能となる。
第2の実施の形態に係る半導体装置の構成について説明する。図10は、本実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態の半導体装置は、第2トランジスタ300のゲート絶縁膜が2層構造になっている点で、第1の実施の形態の特に第2変形例(図8、図9A〜図9B)の半導体装置と相違する。以下、相違点について、主に説明する。
また、第2酸化物半導体層330の下部に第2上方ゲート絶縁膜320を配置することにより、第1酸化物半導体層230と第2酸化物半導体層330のそれぞれに対して最適な(所望の)ゲート絶縁膜を配置することが可能となる。これにより、ゲートリークの低減、トランジスタの閾値制御、信頼性の向上などを実現することが可能となる。特に、第2トランジスタ300に対しては、材料、膜厚を最適にすることができる。
第3の実施の形態に係る半導体装置の構成について説明する。図11は、本実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態の半導体装置は、第1トランジスタ200のゲート絶縁膜及び第2トランジスタ300のゲート絶縁膜がいずれも2層構造になっている点で、第1の実施の形態の半導体装置と相違する。以下、相違点について、主に説明する。
また、第1酸化物半導体層230の下部に第1上方ゲート絶縁膜220、第2酸化物半導体層330の下部に第2上方ゲート絶縁膜320を配置することにより、第1酸化物半導体層230と第2酸化物半導体層330のそれぞれに対して最適な(所望の)ゲート絶縁膜を配置することが可能となる。これにより、ゲートリークの低減、トランジスタの閾値制御、信頼性の向上などを実現することが可能となる。特に、第1トランジスタ200及び第2トランジスタ300に対して、それぞれ独立に材料、膜厚を最適にすることができる。
第4の実施の形態に係る半導体装置の構成について説明する。図12は、本実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態の半導体装置は、第1トランジスタ200及び第2トランジスタ300のゲート絶縁膜の形状が酸化物半導体の形状よりも平面視で広い点で、第3の実施の形態の半導体装置と相違する。以下、相違点について、主に説明する。
加えて、ゲート絶縁膜(2層分)をチャネル(酸化物半導体層)より広く取ることが可能となる。上記構造を適用することにより、ゲート絶縁膜端面でのリーク等が大幅に低減し、信頼性の高いデバイスを作製することが可能となる。
第5の実施の形態に係る半導体装置の構成について説明する。図14は、本実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態は、P型の酸化物半導体層をチャネルとして用いるP型のトランジスタに関するものであり、このようなトラジスタは第1〜第4の実施の形態の半導体装置のトランジスタとして適用可能である。更に、本実施の形態は、それらの半導体装置のトランジスタとしてだけでなく、広くP型の酸化物半導体層と金属との電気的接続や、ワイドバンドギャップ半導体と金属との電気的接続に対しても同様に適用可能である。
第6の実施の形態に係る半導体装置の構成について説明する。図16は、本実施の形態に係る半導体装置の構成を示す断面図である。本実施の形態の半導体装置は、ソース/ドレイン電極(コンタクト)として、界面層50cを用いる点で、第5の実施の形態の半導体装置と相違する。以下、相違点について、主に説明する。
第7の実施の形態に係る半導体装置の構成について説明する。本実施の形態の半導体装置は、ソース/ドレイン電極として、N型の酸化物半導体とP型の酸化物半導体とで製造時に同じ材料を用いる点で、第6の実施の形態の半導体装置と相違する。以下、相違点について、主に説明する。
(付記1)
CMOSを構成する一方のトラジスタとしての第1導電型の第1トランジスタ(200)と、
前記CMOSを構成する他方のトランジスタとしての前記第1導電型と異なる第2導電型の第2トランジスタ(300)と
を具備し、
前記第1トランジスタ(200)と前記第2トランジスタ(300)とは、ソース/ドレイン電極(289/389)の材料又は特性が異なる
半導体装置。
(付記2)
付記1に記載の半導体装置において、
前記第1トランジスタ(200)及び前記第2トランジスタの各々は、
ゲート電極(210/310)と、
前記ゲート電極(210、310)上に設けられたゲート絶縁膜(171)と、
前記ゲート絶縁膜(171)上に設けられた酸化物半導体層(230/330)と、
前記酸化物半導体層(230/330)上に設けられた前記ソース/ドレイン電極(289/389)と
を備え、
前記第1トランジスタ(200)及び前記第2トランジスタ(300)のうちのいずれか一方であるP型トランジスタにおける前記ソース/ドレイン電極(289/389)は、前記P型トランジスタのP型酸化物半導体層としての前記酸化物半導体層(230/330)と接触する部分が、導電性酸化物又は他のP型酸化物半導体を含む
半導体装置。
(付記3)
付記2に記載の半導体装置において、
前記接触する部分が、酸化ルテニウム、酸化インジウムスズ及び酸化チタニウムの群から選択される少なくとも一つの材料を含む
半導体装置。
(付記4)
付記1に記載の半導体装置において、
前記第1トランジスタ(200)及び前記第2トランジスタの各々は、
ゲート電極(210/310)と、
前記ゲート電極(210、310)上に設けられたゲート絶縁膜(171)と、
前記ゲート絶縁膜(171)上に設けられた酸化物半導体層(230/330)と、
前記酸化物半導体層(230/330)のソース/ドレイン電極(289/389)と
を備え、
前記第1トランジスタ(200)及び前記第2トランジスタ(300)のうちのいずれか一方であるP型トランジスタにおける前記ソース/ドレイン電極(289/389)は、前記P型トランジスタのP型酸化物半導体層としての前記酸化物半導体層(230/330)と接触する部分が、前記酸化物半導体層及び前記ソース/ドレイン電極(289/389)の少なくとも一方を部分的に変質した界面層(50c)を生成する金属を含む
半導体装置。
(付記5)
付記4に記載の半導体装置において、
前記接触する部分が、酸化チタニウムを含む
半導体装置。
(付記6)
付記5に記載の半導体装置において、
前記第1トランジスタ(200)及び前記第2トランジスタ(300)のうちの他方であるN型トランジスタにおける前記ソース/ドレイン電極(289/389)は、前記N型トランジスタのN型酸化物半導体層としての前記酸化物半導体層(230/330)と接触する部分が、チタニウムを含む
半導体装置。
20 ゲート絶縁膜
30 酸化物半導体層
40 サイドウォール
50 ソース/ドレイン電極
50a 第1層
50b 第2層
50c 界面層
100 半導体装置
101 半導体基板
120 素子分離層
121 トランジスタ
130 コンタクト層
131 層間絶縁層
132 層間絶縁層
140 配線層
142 コンタクト
144 配線
150 第1配線層
151 キャップ絶縁層
152 層間絶縁層
160 キャップ絶縁層
162 ビア
164 第1配線
170 第2配線層
171 キャップ絶縁層
172 層間絶縁層
188 配線
189 ビア
200 第2トランジスタ
210 ゲート電極
220 第1上方ゲート絶縁膜
230 第1酸化物半導体層
232 第1ハードマスク層
240 サイドウォール(被覆絶縁膜)
241 サイドウォール
288 第2配線
289 コンタクト
300 第2トランジスタ
310 ゲート電極
320 第2上方ゲート絶縁膜
330 第2酸化物半導体層
332 第2ハードマスク層
340 サイドウォール
388 第2配線
389 コンタクト
Claims (18)
- 第1層間絶縁層と、前記第1層間絶縁層に埋設された第1配線とを有する第1配線層と、
前記第1配線層上に形成されたキャップ絶縁層と、前記キャップ絶縁層上に設けられた第2層間絶縁層と、前記第2層間絶縁層に埋設された第2配線とを有する第2配線層と、
前記第1配線層及び前記第2配線層内に設けられた第1導電型の第1トランジスタと、
前記第1配線層及び前記第2配線層内に設けられた前記第1導電型と異なる第2導電型の第2トランジスタと
を具備し、
前記第1トランジスタは、
前記第1配線の一つとしての第1ゲート電極と、
前記第1ゲート電極上に設けられ、前記キャップ絶縁層の一部を含む第1ゲート絶縁膜と、
前記第1ゲート絶縁膜上に設けられた第1酸化物半導体層と、
前記第1酸化物半導体層上に設けられた第1ハードマスク層と、
前記第1酸化物半導体層の側面を覆う絶縁性の第1側壁膜と
を備え、
前記第2トランジスタは、
前記第1配線の他の一つとしての第2ゲート電極と、
前記第2ゲート電極上に設けられ、前記第1ゲート絶縁膜とつながり、前記キャップ絶縁層の他の一部を含む第2ゲート絶縁膜と、
前記第2ゲート絶縁膜上に設けられた第2酸化物半導体層と、
前記第2酸化物半導体層上に設けられた第2ハードマスク層と
を備える
半導体装置。 - 請求項1に記載の半導体装置において、
前記第2ゲート絶縁膜の膜厚は、前記第1ゲート絶縁膜の膜厚よりも薄い
半導体装置。 - 請求項1に記載の半導体装置において、
前記第2ゲート絶縁膜は、
前記第1ゲート絶縁膜とつながった第2下方ゲート絶縁膜と、
前記第2下方ゲート絶縁膜上に設けられた第2上方ゲート絶縁膜と
を含む
半導体装置。 - 請求項3に記載の半導体装置において、
前記第2下方ゲート絶縁膜の膜厚と前記第2上方ゲート絶縁膜の膜厚とを合計した膜厚は、前記第1ゲート絶縁膜の膜厚と等しい
半導体装置。 - 請求項1に記載の半導体装置において、
前記第1ゲート絶縁膜は、
前記第2ゲート絶縁膜とつながった第1下方ゲート絶縁膜と、
前記第1下方ゲート絶縁膜上に設けられた第1上方ゲート絶縁膜と
を含む
半導体装置。 - 請求項5に記載の半導体装置において、
前記第2ゲート絶縁膜は、
前記第1ゲート絶縁膜とつながった第2下方ゲート絶縁膜と、
前記第2下方ゲート絶縁膜上に設けられた第2上方ゲート絶縁膜と
を含む
半導体装置。 - 請求項5に記載の半導体装置において、
前記第1側壁膜は、前記第1上方ゲート絶縁膜の側面を更に覆う
半導体装置。 - 請求項1に記載の半導体装置において、
前記第2トランジスタは、
前記第2層間絶縁層とは別に設けられ、前記第2酸化物半導体層及び前記第2ハードマスク層の側面を覆う絶縁性の第2側壁膜を更に備える
半導体装置。 - 請求項1に記載の半導体装置において、
前記第1トランジスタ及び前記第2トランジスタは、
前記第1トランジスタ及び前記第2トランジスタのいずれか一方は、CMOSを構成するP型トラジスタであり、
前記第1トランジスタ及び前記第2トランジスタの他方は、前記CMOSを構成するN型トランジスタであり、
前記P型トランジスタと前記N型トランジスタとは、ソース/ドレイン電極の材料又は特性が異なる
半導体装置。 - 請求項9に記載の半導体装置において、
前記P型トランジスタの前記ソース/ドレイン電極は、前記第1酸化物半導体層及び前記第2酸化物半導体層のうちのいずれかであるP型酸化物半導体層と接触する部分が、導電性酸化物又は他のP型酸化物半導体を含む
半導体装置。 - 請求項10に記載の半導体装置において、
前記接触する部分が、酸化ルテニウム、酸化インジウムスズ及び酸化チタニウムの群から選択される少なくとも一つの材料を含む
半導体装置。 - 請求項9に記載の半導体装置において、
前記P型トランジスタの前記ソース/ドレイン電極は、前記第1酸化物半導体層及び前記第2酸化物半導体層のうちのいずれかであるP型酸化物半導体層と接触する部分が、前記酸化物半導体層及び前記ソース/ドレイン電極の少なくとも一方を部分的に変質した界面層を生成する金属を含む
半導体装置。 - 請求項12に記載の半導体装置において、
前記接触する部分が、酸化チタニウムを含む
半導体装置。 - 請求項13に記載の半導体装置において、
前記N型トランジスタの前記ソース/ドレイン電極は、前記第1酸化物半導体層及び前記第2酸化物半導体層のうちのいずれかであるN型酸化物半導体層と接触する部分が、チタニウムを含む
半導体装置。 - 第1ゲート電極及び第2ゲート電極としての第1配線を形成された第1配線層上に、前記第1ゲート電極及び前記第2ゲート電極に接して、第1ゲート絶縁膜及び第2ゲート絶縁膜としてのキャップ絶縁層を形成する工程と、
前記第1ゲート電極上方に、前記キャップ絶縁層を介して、第1導電型の第1酸化物半導体層及び第1ハードマスク層の第1積層構造を形成する工程と、
前記第1積層構造及び前記キャップ絶縁層を覆うように、絶縁膜を形成する工程と、
前記絶縁膜をエッチバックして、前記第1酸化物半導体層の側面を覆う第1側壁膜を形成する工程と、
前記第2ゲート電極上方に、前記キャップ絶縁層を介して、前記第1導電型と異なる第2導電型の第2酸化物半導体層及び第2ハードマスク層の第2積層構造を形成する工程と、
前記第1積層構造及び前記第2積層構造を覆うように層間絶縁層を形成する工程と、
前記層間絶縁層及び前記第1ハードマスク及び前記第2ハードマスクを介して、前記第1酸化物半導体層及び前記第2酸化物半導体層の各々に接続するソース/ドレイン電極を形成する工程と
を具備する
半導体装置の製造方法。 - 請求項15に記載の半導体装置の製造方法において、
前記第1積層構造と、前記第2積層構造とは、ソース/ドレイン電極の材料又は特性が異なる
半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記第1酸化物半導体層及び前記第2酸化物半導体層のいずれか一方は、P型酸化物半導体層であり、前記P型酸化物半導体層に接続する前記ソース/ドレイン電極は、その接続する部分が、導電性酸化物又は他のP型酸化物半導体を含む
半導体装置の製造方法。 - 請求項16に記載の半導体装置の製造方法において、
前記第1酸化物半導体層及び前記第2酸化物半導体層のいずれか一方は、P型酸化物半導体層であり、前記P型酸化物半導体層に接続する前記ソース/ドレイン電極は、その接続する部分が、前記P型酸化物半導体層及び前記ソース/ドレイン電極の少なくとも一方を部分的に変質した界面層を生成する金属を含む
半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185332A JP6013084B2 (ja) | 2012-08-24 | 2012-08-24 | 半導体装置及び半導体装置の製造方法 |
US13/972,804 US9082643B2 (en) | 2012-08-24 | 2013-08-21 | Semiconductor device and manufacturing method thereof |
KR1020130099326A KR20140026278A (ko) | 2012-08-24 | 2013-08-21 | 반도체 장치 및 반도체 장치의 제조 방법 |
CN201310379457.3A CN103632921B (zh) | 2012-08-24 | 2013-08-23 | 半导体器件及其制造方法 |
US14/710,111 US9230865B2 (en) | 2012-08-24 | 2015-05-12 | Semiconductor device and manufacturing method thereof |
US14/950,267 US20160148845A1 (en) | 2012-08-24 | 2015-11-24 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185332A JP6013084B2 (ja) | 2012-08-24 | 2012-08-24 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045009A true JP2014045009A (ja) | 2014-03-13 |
JP6013084B2 JP6013084B2 (ja) | 2016-10-25 |
Family
ID=50147202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012185332A Expired - Fee Related JP6013084B2 (ja) | 2012-08-24 | 2012-08-24 | 半導体装置及び半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US9082643B2 (ja) |
JP (1) | JP6013084B2 (ja) |
KR (1) | KR20140026278A (ja) |
CN (1) | CN103632921B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20200008529A (ko) * | 2018-07-16 | 2020-01-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 및 그 형성 방법 |
JP2020532854A (ja) * | 2017-08-31 | 2020-11-12 | マイクロン テクノロジー,インク. | 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法 |
US11856799B2 (en) | 2017-08-31 | 2023-12-26 | Micron Technology, Inc. | Semiconductor devices, hybrid transistors, and related methods |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2884542A3 (en) * | 2013-12-10 | 2015-09-02 | IMEC vzw | Integrated circuit device with power gating switch in back end of line |
TWI656631B (zh) * | 2014-03-28 | 2019-04-11 | 日商半導體能源研究所股份有限公司 | 攝像裝置 |
KR102582740B1 (ko) * | 2014-05-30 | 2023-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이의 제조 방법, 및 전자 장치 |
CN104617132B (zh) * | 2014-12-31 | 2017-05-10 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
TWI577032B (zh) * | 2015-04-24 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
WO2018063347A1 (en) * | 2016-09-30 | 2018-04-05 | Intel Corporation | Systems, methods, and apparatuses for implementing a high mobility low contact resistance semiconducting oxide in metal contact vias for thin film transistors |
US10770286B2 (en) * | 2017-05-08 | 2020-09-08 | Asm Ip Holdings B.V. | Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures |
US10541361B2 (en) * | 2017-11-30 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory and manufacturing method thereof |
KR102451538B1 (ko) * | 2017-12-05 | 2022-10-07 | 삼성디스플레이 주식회사 | 표시 패널 및 그 제조 방법 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222387A (ja) * | 1993-01-21 | 1994-08-12 | Sharp Corp | 半導体装置 |
JP2000049352A (ja) * | 1998-07-28 | 2000-02-18 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
JP2007220819A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
JP2008211192A (ja) * | 2007-01-30 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2009004559A (ja) * | 2007-06-21 | 2009-01-08 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2010016163A (ja) * | 2008-07-03 | 2010-01-21 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP2010040645A (ja) * | 2008-08-01 | 2010-02-18 | Fujifilm Corp | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ |
JP2010141230A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2010263195A (ja) * | 2009-04-10 | 2010-11-18 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
US20120025320A1 (en) * | 2010-07-30 | 2012-02-02 | Au Optronics Corporation | Complementary metal oxide semiconductor transistor and fabricating method thereof |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4979154B2 (ja) * | 2000-06-07 | 2012-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
US7045861B2 (en) * | 2002-03-26 | 2006-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device, liquid-crystal display device and method for manufacturing same |
JP2004221242A (ja) * | 2003-01-14 | 2004-08-05 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
JP2005038884A (ja) * | 2003-07-15 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
KR100568451B1 (ko) * | 2004-09-14 | 2006-04-07 | 삼성전자주식회사 | 듀얼 게이트를 갖는 시모스 반도체소자의 제조방법 |
KR100552827B1 (ko) * | 2004-12-22 | 2006-02-21 | 동부아남반도체 주식회사 | 깊은 웰과 게이트 산화막을 동시에 형성하는 고전압반도체 소자의 제조 방법 |
JP4764030B2 (ja) * | 2005-03-03 | 2011-08-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP4309911B2 (ja) * | 2006-06-08 | 2009-08-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
US8143115B2 (en) * | 2006-12-05 | 2012-03-27 | Canon Kabushiki Kaisha | Method for manufacturing thin film transistor using oxide semiconductor and display apparatus |
JP5305630B2 (ja) * | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
KR101490112B1 (ko) * | 2008-03-28 | 2015-02-05 | 삼성전자주식회사 | 인버터 및 그를 포함하는 논리회로 |
WO2010010802A1 (ja) | 2008-07-24 | 2010-01-28 | 独立行政法人科学技術振興機構 | pチャネル薄膜トランジスタとその製造方法 |
KR102359831B1 (ko) * | 2008-11-21 | 2022-02-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
JP5275056B2 (ja) * | 2009-01-21 | 2013-08-28 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
WO2012002186A1 (en) * | 2010-07-02 | 2012-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5610905B2 (ja) * | 2010-08-02 | 2014-10-22 | パナソニック株式会社 | 半導体装置 |
US8609534B2 (en) * | 2010-09-27 | 2013-12-17 | International Business Machines Corporation | Electrical fuse structure and method of fabricating same |
-
2012
- 2012-08-24 JP JP2012185332A patent/JP6013084B2/ja not_active Expired - Fee Related
-
2013
- 2013-08-21 US US13/972,804 patent/US9082643B2/en active Active
- 2013-08-21 KR KR1020130099326A patent/KR20140026278A/ko not_active Application Discontinuation
- 2013-08-23 CN CN201310379457.3A patent/CN103632921B/zh not_active Expired - Fee Related
-
2015
- 2015-05-12 US US14/710,111 patent/US9230865B2/en not_active Expired - Fee Related
- 2015-11-24 US US14/950,267 patent/US20160148845A1/en not_active Abandoned
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06222387A (ja) * | 1993-01-21 | 1994-08-12 | Sharp Corp | 半導体装置 |
JP2000049352A (ja) * | 1998-07-28 | 2000-02-18 | Asahi Kasei Microsystems Kk | 半導体装置及びその製造方法 |
JP2007220819A (ja) * | 2006-02-15 | 2007-08-30 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタ及びその製法 |
JP2008211192A (ja) * | 2007-01-30 | 2008-09-11 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2009004559A (ja) * | 2007-06-21 | 2009-01-08 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2010016163A (ja) * | 2008-07-03 | 2010-01-21 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP2010040645A (ja) * | 2008-08-01 | 2010-02-18 | Fujifilm Corp | 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ |
JP2010141230A (ja) * | 2008-12-15 | 2010-06-24 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP2010263195A (ja) * | 2009-04-10 | 2010-11-18 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の作製方法 |
US20120025320A1 (en) * | 2010-07-30 | 2012-02-02 | Au Optronics Corporation | Complementary metal oxide semiconductor transistor and fabricating method thereof |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020532854A (ja) * | 2017-08-31 | 2020-11-12 | マイクロン テクノロジー,インク. | 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法 |
US11335788B2 (en) | 2017-08-31 | 2022-05-17 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
JP7124059B2 (ja) | 2017-08-31 | 2022-08-23 | マイクロン テクノロジー,インク. | 半導体デバイス、トランジスタ、および金属酸化物半導体デバイスを接触させるための関連する方法 |
US11856799B2 (en) | 2017-08-31 | 2023-12-26 | Micron Technology, Inc. | Semiconductor devices, hybrid transistors, and related methods |
US11908913B2 (en) | 2017-08-31 | 2024-02-20 | Micron Technology, Inc. | Semiconductor devices, transistors, and related methods for contacting metal oxide semiconductor devices |
KR20200008529A (ko) * | 2018-07-16 | 2020-01-28 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 및 그 형성 방법 |
US11017146B2 (en) | 2018-07-16 | 2021-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit and method of forming the same |
KR102297453B1 (ko) * | 2018-07-16 | 2021-09-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 집적 회로 및 그 형성 방법 |
US11704469B2 (en) | 2018-07-16 | 2023-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit and method of forming the same |
Also Published As
Publication number | Publication date |
---|---|
US20160148845A1 (en) | 2016-05-26 |
CN103632921B (zh) | 2017-05-24 |
US20150243562A1 (en) | 2015-08-27 |
US20140054584A1 (en) | 2014-02-27 |
KR20140026278A (ko) | 2014-03-05 |
US9082643B2 (en) | 2015-07-14 |
JP6013084B2 (ja) | 2016-10-25 |
CN103632921A (zh) | 2014-03-12 |
US9230865B2 (en) | 2016-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6013084B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR100402671B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5781720B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI469195B (zh) | 製造具有低電阻金屬閘極結構之積體電路的方法 | |
TWI650817B (zh) | 半導體元件及其製作方法 | |
JP6208971B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
TWI566362B (zh) | 半導體裝置及半導體裝置之製造方法 | |
US8581351B2 (en) | Replacement gate with reduced gate leakage current | |
JP6113500B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007019396A (ja) | Mos構造を有する半導体装置およびその製造方法 | |
CN106558620B (zh) | 半导体元件及其形成方法 | |
CN104701150A (zh) | 晶体管的形成方法 | |
JP2016072498A (ja) | 半導体装置 | |
JP2016046428A (ja) | 半導体装置およびその製造方法 | |
JP5856227B2 (ja) | 半導体装置 | |
KR20160009824A (ko) | 쇼트키 다이오드 및 그 제조 방법 | |
JP2008066715A (ja) | 半導体装置及びその製造方法 | |
JP2017157661A (ja) | 半導体装置 | |
KR20150109380A (ko) | 반도체 장치 및 그 제조 방법 | |
US9312357B1 (en) | Semiconductor device and method for manufacturing the same | |
JP4701850B2 (ja) | 半導体装置およびその製造方法 | |
US20240038854A1 (en) | Semiconductor structure and manufacturing method thereof | |
CN109148299B (zh) | 半导体装置及其制造方法 | |
JP2009147161A (ja) | 半導体装置およびその製造方法 | |
JP2008103537A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160831 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6013084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |