JP2016046428A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016046428A
JP2016046428A JP2014170587A JP2014170587A JP2016046428A JP 2016046428 A JP2016046428 A JP 2016046428A JP 2014170587 A JP2014170587 A JP 2014170587A JP 2014170587 A JP2014170587 A JP 2014170587A JP 2016046428 A JP2016046428 A JP 2016046428A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
electrode
film
barrier insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014170587A
Other languages
English (en)
Other versions
JP6356536B2 (ja
Inventor
照弘 桑島
Teruhiro Kuwajima
照弘 桑島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014170587A priority Critical patent/JP6356536B2/ja
Priority to US14/832,397 priority patent/US9553042B2/en
Publication of JP2016046428A publication Critical patent/JP2016046428A/ja
Application granted granted Critical
Publication of JP6356536B2 publication Critical patent/JP6356536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

【課題】容量素子を有する半導体装置の信頼性や性能を向上させる。【解決手段】半導体装置の配線構造は、層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１に埋め込まれた配線Ｍ１および容量素子ＣＰ用の電極ＤＥ１と、層間絶縁膜ＩＬ１上に配線Ｍ１および電極ＤＥ１を覆うように形成されたバリア絶縁膜Ｂ１と、バリア絶縁膜Ｂ１上に形成された層間絶縁膜ＩＬ２と、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２および容量素子ＣＰ用の電極ＤＥ２とを含んでいる。配線Ｍ２の下面は、層間絶縁膜ＩＬ２の厚みの途中に位置し、電極ＤＥ２の下面は、バリア絶縁膜Ｂ１に接している。電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、容量素子ＣＰの容量絶縁膜として機能し、かつ、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚い。【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関し、例えば、容量素子を有する半導体装置およびその製造方法に好適に利用できるものである。
半導体基板上に、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）や容量素子などを形成し、各素子間を配線で結線することで種々の半導体装置が製造される。半導体基板上に形成される容量素子には、ＭＩＭ（Metal Insulator Metal）型容量素子がある。
特開２００５−１０９０６３号公報（特許文献１）、特開２００４−２１４５５０号公報（特許文献２）および特開２００４−１２８４６６号公報（特許文献３）には、ＭＩＭ型の容量素子に関する技術が記載されている。
特開２００５−１０９０６３号公報 特開２００４−２１４５５０号公報 特開２００４−１２８４６６号公報
容量素子を有する半導体装置においても、できるだけ信頼性を向上させることが望まれる。または、できるだけ性能を向上させることが望まれる。若しくは、信頼性を向上させ、かつ、性能を向上させることが望まれる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置の配線構造は、第１層間絶縁膜と、前記第１層間絶縁膜に埋め込まれた第１配線および容量素子用の第１電極と、前記第１層間絶縁膜上に前記第１配線および前記第１電極を覆うように形成されたバリア絶縁膜と、前記バリア絶縁膜上に形成された第２層間絶縁膜と、前記第２層間絶縁膜に埋め込まれた第２配線および前記容量素子用の第２電極とを含んでいる。前記第２配線の下面は、前記第２層間絶縁膜の厚みの途中に位置し、前記第２電極の下面は、前記バリア絶縁膜に接している。そして、前記第１電極と前記第２電極との間に介在する部分の前記バリア絶縁膜は、前記容量素子の容量絶縁膜として機能し、かつ、前記第１配線を覆う部分の前記バリア絶縁膜よりも厚い。
一実施の形態によれば、半導体装置の製造方法は、（ａ）半導体基板の上方に、第１配線と容量素子用の第１電極とが埋め込まれた第１層間絶縁膜を形成する工程、（ｂ）前記第１層間絶縁膜上に、前記第１配線および前記第１電極を覆うように、薄膜部と前記薄膜部よりも厚い厚膜部とを有するバリア絶縁膜を形成する工程、（ｃ）前記バリア絶縁膜上に第２層間絶縁膜を形成する工程、を有する。半導体装置の製造方法は、更に、（ｄ）前記第２層間絶縁膜に、前記バリア絶縁膜を露出する開口部および孔部を形成する工程、（ｅ）前記第２層間絶縁膜に溝部を形成する工程、（ｆ）前記孔部の底部の前記バリア絶縁膜を除去して、前記孔部から前記第１配線の一部を露出させる工程、を有する。半導体装置の製造方法は、更に、（ｇ）前記開口部内に前記容量素子用の第２電極を形成し、前記溝部および前記孔部内に第２配線を形成する工程、を有する。前記（ｂ）工程では、前記第１配線は前記バリア絶縁膜の前記薄膜部で覆われ、前記第１電極の少なくとも一部は前記バリア絶縁膜の前記厚膜部で覆われ、前記（ｄ）工程では、前記開口部の底部で前記バリア絶縁膜の前記厚膜部が露出され、前記孔部の底部で前記バリア絶縁膜の前記薄膜部が露出される。そして、前記溝部は、前記孔部を平面視で内包し、かつ底部が前記第２層間絶縁膜の厚みの途中に位置し、前記第１電極と前記第２電極との間には、前記バリア絶縁膜の前記厚膜部が介在し、前記第１電極と前記第２電極との間に介在する部分の前記バリア絶縁膜は、前記容量素子の容量絶縁膜として機能する。
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
または、半導体装置の性能を向上させることができる。
若しくは、半導体装置の信頼性を向上させ、かつ、半導体装置の性能を向上させることができる。
一実施の形態の半導体装置の要部断面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態の半導体装置の要部平面図である。 一実施の形態である半導体装置の製造工程中の要部断面図である。 図４に続く半導体装置の製造工程中の要部断面図である。 図５に続く半導体装置の製造工程中の要部断面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中の要部断面図である。 図１０に続く半導体装置の製造工程中の要部断面図である。 図１１に続く半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 図１４に続く半導体装置の製造工程中の要部断面図である。 図１５に続く半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 図１７に続く半導体装置の製造工程中の要部断面図である。 図１８に続く半導体装置の製造工程中の要部断面図である。 図１９に続く半導体装置の製造工程中の要部断面図である。 図２０に続く半導体装置の製造工程中の要部断面図である。 図２１に続く半導体装置の製造工程中の要部断面図である。 他の実施の形態の半導体装置の要部断面図である。 他の実施の形態の半導体装置の要部平面図である。 他の実施の形態の半導体装置の要部平面図である。 他の実施の形態の半導体装置の要部平面図である。 他の実施の形態の半導体装置の要部平面図である。 他の実施の形態である半導体装置の製造工程中の要部断面図である。 図２８に続く半導体装置の製造工程中の要部断面図である。 図２９に続く半導体装置の製造工程中の要部断面図である。 図３０に続く半導体装置の製造工程中の要部断面図である。 図３１に続く半導体装置の製造工程中の要部断面図である。 図３２に続く半導体装置の製造工程中の要部断面図である。 図３３に続く半導体装置の製造工程中の要部断面図である。 図３４に続く半導体装置の製造工程中の要部断面図である。 図３５に続く半導体装置の製造工程中の要部断面図である。 図３６に続く半導体装置の製造工程中の要部断面図である。 図３７に続く半導体装置の製造工程中の要部断面図である。 図３８に続く半導体装置の製造工程中の要部断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
＜半導体装置の構造について＞
本実施の形態の半導体装置を図面を参照して説明する。本実施の形態の半導体装置は、容量素子を有する半導体装置である。
図１は、本実施の形態の半導体装置の要部断面図であり、図２および図３は、本実施の形態の半導体装置の要部平面図である。
図１では、図面の簡略化のために、配線Ｍ１および電極ＤＥ１が形成された配線層よりも下層の構造については、図示を省略し、また、バリア絶縁膜Ｂ２よりも上層の構造も、図示を省略している。また、図２と図３とは、同じ平面領域（容量素子ＣＰが形成された平面領域）が示されており、図２から電極ＤＥ２と配線Ｍ２とバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂとを削除したものが、図３に対応している。但し、図３では、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂを点線で示し、また、電極ＤＥ１に接続する配線Ｍ２ｂ用のビアホールＶＨ２の位置も示してある。また、図１のキャパシタ領域１Ａに示されている断面は、図２および図３のＡ−Ａ線の位置での断面にほぼ対応している。
本実施の形態の半導体装置は、半導体基板（後述の半導体基板ＳＢに対応）上に、複数の配線層を有する配線構造（多層配線構造）が形成された半導体装置であり、その配線構造にＭＩＭ（Metal Insulator Metal）型の容量素子ＣＰが形成されている。
詳細は後述するが、本実施の形態では、配線（Ｍ１）を覆うためのバリア絶縁膜（Ｂ１）を、ＭＩＭ型の容量素子（ＣＰ）の容量絶縁としても使用し、容量素子（ＣＰ）の電極（ＤＥ１，ＤＥ２）間のバリア絶縁膜（Ｂ１）の厚みを、配線（Ｍ１）を覆う部分のバリア絶縁膜（Ｂ１）の厚みよりも厚くしている。
以下、図１〜図３を参照して具体的に説明する。
本実施の形態の半導体装置は、半導体基板（後述の半導体基板ＳＢに対応）と、半導体基板（ＳＢ）上に形成されかつ複数の配線層を含む配線構造とを有している。この配線構造は、層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１に埋め込まれた配線Ｍ１および電極ＤＥ１と、層間絶縁膜ＩＬ１上に配線Ｍ１および電極ＤＥ１を覆うように形成されたバリア絶縁膜Ｂ１と、バリア絶縁膜Ｂ１上に形成された層間絶縁膜ＩＬ２と、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２および電極ＤＥ２とを含んでいる。
すなわち、本実施の形態の半導体装置は、半導体基板ＳＢの上方に形成された層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１に埋め込まれた配線Ｍ１および電極ＤＥ１と、層間絶縁膜ＩＬ１上に配線Ｍ１および電極ＤＥ１を覆うように形成されたバリア絶縁膜Ｂ１と、バリア絶縁膜Ｂ１上に形成された層間絶縁膜ＩＬ２と、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２および電極ＤＥ２とを有している。
また、層間絶縁膜ＩＬ２上には、配線Ｍ２および電極ＤＥ２を覆うようにバリア絶縁膜Ｂ２が形成されている。バリア絶縁膜Ｂ２上には、更に層間絶縁膜や配線などを形成することができるが、ここではその図示および説明は省略する。
配線Ｍ１は、配線構造を構成する複数の配線層のうち任意の配線層の配線であり、配線Ｍ２は、配線Ｍ１が形成された配線層よりも１つ上層の配線層の配線である。
層間絶縁膜ＩＬ１には、少なくとも１つの配線Ｍ１が埋め込まれており、実際には、複数の配線Ｍ１が埋め込まれている。また、層間絶縁膜ＩＬ２には、少なくとも１つの配線Ｍ２が埋め込まれており、実際には複数の配線Ｍ２が埋め込まれている。
配線Ｍ１は、層間絶縁膜ＩＬ１に形成された配線溝ＴＲ１に埋め込まれており、ダマシン法により形成されたダマシン配線（ダマシン埋込配線）である。また、配線Ｍ２は、層間絶縁膜ＩＬ２に形成された配線溝ＴＲ２に埋め込まれており、ダマシン法により形成されたダマシン配線（ダマシン埋込配線）である。また、配線Ｍ１，Ｍ２は、いずれも、銅を主体（主成分）とする銅配線である。従って、配線Ｍ１と配線Ｍ２は、いずれも銅を主体（主成分）とするダマシン配線（ダマシン銅配線、埋込銅配線）である。
配線Ｍ２は、デュアルダマシン法により形成されたデュアルダマシン配線である。また、図１の場合は、配線Ｍ１は、配線構造における第１層目（最下層）の配線層の配線の場合が示されており、配線Ｍ１はシングルダマシン法により形成されたシングルダマシン配線であるが、配線Ｍ１は、配線構造における第１層目の配線層よりも上層の配線層の配線であってよく、また、配線Ｍ１は、デュアルダマシン法により形成されたデュアルダマシン配線であってもよい。
電極ＤＥ１は、層間絶縁膜ＩＬ１に形成された開口部ＯＰ１に埋め込まれており、ダマシン法により形成されている。また、電極ＤＥ２は、層間絶縁膜ＩＬ２に形成された開口部ＯＰ２に埋め込まれており、ダマシン法により形成されている。
電極ＤＥ１と配線Ｍ１とは、同工程で形成されている。すなわち、電極ＤＥ１は、配線Ｍ１と同工程で、ダマシン法により形成されている。また、電極ＤＥ２と配線Ｍ２とは、同工程で形成されている。すなわち、電極ＤＥ２は、配線Ｍ２と同工程で、ダマシン法により形成されている。
このため、電極ＤＥ１と配線Ｍ１とは、同じ（共通の）導電膜を用いて形成されているため、配線Ｍ１だけでなく、電極ＤＥ１も銅（Ｃｕ）を主体（主成分）として形成されている。また、電極ＤＥ２と配線Ｍ２とは、同じ（共通の）導電膜を用いて形成されているため、配線Ｍ２だけでなく、電極ＤＥ２も銅（Ｃｕ）を主体（主成分）として形成されている。
バリア絶縁膜Ｂ１は、銅配線（ここでは配線Ｍ１）のバリア絶縁膜として機能する。すなわち、バリア絶縁膜Ｂ１は、銅配線（ここでは配線Ｍ１）中の銅（Ｃｕ）が層間絶縁膜ＩＬ２中に拡散するのを抑制または防止するバリア絶縁膜として機能する。また、バリア絶縁膜Ｂ１は、電極ＤＥ１も覆っているため、電極ＤＥ１中の銅（Ｃｕ）が層間絶縁膜ＩＬ２中に拡散するのを抑制または防止する機能も有することができる。このため、バリア絶縁膜Ｂ１は、銅（Ｃｕ）に対するバリア性に優れた（銅の拡散を抑制または防止する機能が高い）材料膜を用いることが好ましい。また、バリア絶縁膜Ｂ１は、層間絶縁膜ＩＬ２にビアホールＶＨ２を形成するエッチング工程で、エッチングストッパとして機能することもできる。このため、バリア絶縁膜Ｂ１としては、好ましくは、窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜を用いることができる。
また、層間絶縁膜ＩＬ１，ＩＬ２としては、酸化シリコン膜または低誘電率絶縁膜を好適に用いることができる。なお、低誘電率絶縁膜とは、酸化シリコンよりも誘電率（比誘電率）が低い絶縁膜を意味する。
層間絶縁膜ＩＬ２の誘電率は、バリア絶縁膜Ｂ１の誘電率よりも低い。言い換えると、バリア絶縁膜Ｂ１の誘電率は、層間絶縁膜ＩＬ２の誘電率よりも高い。層間絶縁膜ＩＬ２の誘電率を、バリア絶縁膜Ｂ１の誘電率よりも低くすることにより、隣り合う配線Ｍ２間の寄生容量を低減することができる。また、配線Ｍ２と配線Ｍ１との間の寄生容量を低減することができる。
すなわち、バリア絶縁膜Ｂ１の材料としては、バリア絶縁膜の機能（例えば銅の拡散防止など）に相応しい材料を選択し、一方、層間絶縁膜ＩＬ２の材料としては、配線間の寄生容量を低減させるために、誘電率が低い材料を選択することで、配線構造の、ひいてはその配線構造を有する半導体装置の、信頼性や性能を向上させることができる。
また、層間絶縁膜ＩＬ１の誘電率は、バリア絶縁膜Ｂ１の誘電率よりも低い。層間絶縁膜ＩＬ１の誘電率を低くすることにより、隣り合う配線Ｍ１間の寄生容量を低減することができる。
また、バリア絶縁膜Ｂ２は、銅配線（ここでは配線Ｍ２）のバリア絶縁膜として機能する。すなわち、バリア絶縁膜Ｂ２は、銅配線（ここでは配線Ｍ２）中の銅（Ｃｕ）がバリア絶縁膜Ｂ２上に形成した層間絶縁膜(図示せず)中に拡散するのを抑制または防止するバリア絶縁膜として機能する。また、バリア絶縁膜Ｂ２は、電極ＤＥ２も覆っているため、電極ＤＥ２中の銅（Ｃｕ）がバリア絶縁膜Ｂ２上に形成した層間絶縁膜(図示せず)中に拡散するのを抑制または防止する機能も有することができる。このため、バリア絶縁膜Ｂ２は、バリア絶縁膜Ｂ１と同様の材料により形成することができ、好ましくは、窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜を用いることができる。
配線Ｍ１および電極ＤＥ１のそれぞれは、配線溝ＴＲ１または開口部ＯＰ１の内面（底面および側壁）上に形成されたバリア導体膜ＢＲ１と、バリア導体膜ＢＲ１上に形成されて配線溝ＴＲ１または開口部ＯＰ１を埋め込む主導体膜ＭＣ１とにより形成されている。バリア導体膜ＢＲ１は、例えば、タンタル膜または窒化タンタル膜あるいはそれらの積層膜からなる。また、主導体膜ＭＣ１は、銅（Ｃｕ）を主成分とする導電膜であり、例えば銅（Ｃｕ）膜である。バリア導体膜ＢＲ１は、主導体膜ＭＣ１中の銅（Ｃｕ）が層間絶縁膜ＩＬ１中に拡散するのを抑制または防止するバリア導体膜として機能する。また、バリア導体膜ＢＲ１は、配線Ｍ１および電極ＤＥ１と、層間絶縁膜ＩＬ１との密着性を向上させる機能も有している。
配線Ｍ２および電極ＤＥ２のそれぞれは、配線溝ＴＲ２または開口部ＯＰ２の内面（底面および側壁）上に形成されたバリア導体膜ＢＲ２と、バリア導体膜ＢＲ２上に形成されて配線溝ＴＲ２または開口部ＯＰ２を埋め込む主導体膜ＭＣ２とにより形成されている。バリア導体膜ＢＲ２は、例えば、タンタル膜または窒化タンタル膜あるいはそれらの積層膜からなる。また、主導体膜ＭＣ２は、銅（Ｃｕ）を主成分とする導電膜であり、例えば銅（Ｃｕ）膜である。バリア導体膜ＢＲ２は、主導体膜ＭＣ２中の銅（Ｃｕ）が層間絶縁膜ＩＬ２中に拡散するのを抑制または防止するバリア導体膜として機能する。また、バリア導体膜ＢＲ２は、配線Ｍ２および電極ＤＥ２と、層間絶縁膜ＩＬ２との密着性を向上させる機能も有している。
配線Ｍ２の下面は、層間絶縁膜ＩＬ２の厚みの途中に位置している。すなわち、層間絶縁膜ＩＬ２に形成された配線溝ＴＲ２に配線Ｍ２が埋め込まれているが、配線溝ＴＲ２の底面（ビアホールＶＨ２を除く）は、層間絶縁膜ＩＬ２の厚みの途中に位置している。つまり、ビアホールＶＨ２は層間絶縁膜ＩＬ２とバリア絶縁膜Ｂ１とを貫通しているが、配線溝ＴＲ２は層間絶縁膜ＩＬ２を貫通しておらず、配線溝ＴＲ２の底面は、層間絶縁膜ＩＬ２の厚みの途中に位置している。このため、配線Ｍ２のビア部（ビアホールＶＨ２を埋め込む部分）を除き、配線Ｍ２の下面とバリア絶縁膜Ｂ１の上面との間には、層間絶縁膜ＩＬ２の一部（厚みの一部）が介在している。
配線Ｍ２は、配線Ｍ２のビア部（ビアホールＶＨ２を埋め込む部分）を介して、配線Ｍ１と電気的に接続されている。配線Ｍ２のビア部は、配線Ｍ２のうち、ビアホールＶＨ２を埋め込む部分に対応している。ビアホール（孔部）ＶＨ２は、配線溝ＴＲ２に平面視で内包されるように形成されており、ビアホールＶＨ２は、層間絶縁膜ＩＬ２とバリア絶縁膜Ｂ１とを貫通し、ビアホールＶＨ２の底部では、配線Ｍ１の上面が露出されている。このため、配線Ｍ２は、配線溝ＴＲ２内に埋め込まれているが、配線Ｍ２のビア部は、ビアホールＶＨ２内に埋め込まれている。配線Ｍ２は、デュアルダマシン配線であるため、配線Ｍ２のビア部（ビアホールＶＨ２を埋め込む部分）は、その配線Ｍ２（配線溝ＴＲ２に埋め込まれた配線Ｍ２）と一体的に形成されている。配線Ｍ２のビア部は、配線Ｍ１の上面に接してその配線Ｍ１に電気的に接続されている。これにより、配線Ｍ２を配線Ｍ２のビア部を介して、配線Ｍ１と電気的に接続することができる。
なお、配線Ｍ２のうち、配線Ｍ２ｂのビア部が埋め込まれたビアホールＶＨ２の底部では、電極ＤＥ１が露出されており、それによって、配線Ｍ２ｂのビア部が電極ＤＥ１に接して電気的に接続されている。このため、配線Ｍ２ｂは、配線Ｍ２ｂのビア部を介して、電極ＤＥ１と電気的に接続されている。
電極ＤＥ２の下面は、バリア絶縁膜Ｂ１に接している。すなわち、層間絶縁膜ＩＬ２に形成された開口部ＯＰ２に電極ＤＥ２が埋め込まれているが、開口部ＯＰ２は、層間絶縁膜ＩＬ２を貫通してバリア絶縁膜Ｂ１に達しており、開口部ＯＰ２の底部ではバリア絶縁膜Ｂ１が露出されている。このため、電極ＤＥ２の下面は、開口部ＯＰ２の底部で露出するバリア絶縁膜Ｂ１に接している。
従って、電極ＤＥ１と電極ＤＥ２とは、層間絶縁膜ＩＬ２を介在せずに、バリア絶縁膜Ｂ１を介在して対向している部分を有している。すなわち、電極ＤＥ１と電極ＤＥ２とは、バリア絶縁膜Ｂ１を間に挟んで平面視で重なっている。
但し、電極ＤＥ１全体が、バリア絶縁膜Ｂ１を間に挟んで電極ＤＥ２と対向してもよいが、電極ＤＥ１は、バリア絶縁膜Ｂ１を間に挟んで電極ＤＥ２と対向する部分と、電極ＤＥ２と対向しない部分とを有することもできる。また、電極ＤＥ２全体が、バリア絶縁膜Ｂ１を間に挟んで電極ＤＥ１と対向してもよいが、電極ＤＥ２は、バリア絶縁膜Ｂ１を間に挟んで電極ＤＥ１と対向する部分と、電極ＤＥ１と対向しない部分とを有することもできる。
電極ＤＥ１と、電極ＤＥ２と、電極ＤＥ１および電極ＤＥ２間に介在するバリア絶縁膜Ｂ１とにより、容量素子ＣＰが形成されている。すなわち、電極ＤＥ１は容量素子ＣＰの下部電極（第１電極）として機能し、電極ＤＥ２は容量素子ＣＰの上部電極（第２電極）として機能する。そして、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、容量素子ＣＰの容量絶縁膜（誘電体膜）として機能する。
このため、バリア絶縁膜Ｂ１は、配線Ｍ１のバリア絶縁膜として機能するともに、容量素子ＣＰの容量絶縁膜（誘電体膜）として機能することができる。つまり、配線Ｍ１上に位置する部分のバリア絶縁膜Ｂ１が、その配線Ｍ１中の銅（Ｃｕ）が層間絶縁膜ＩＬ２中に拡散するのを抑制または防止するバリア絶縁膜として機能することができる。そして、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、容量素子ＣＰの容量絶縁膜（誘電体膜）として機能する。従って、同じ（共通の）絶縁膜（ここではバリア絶縁膜Ｂ１）を、配線Ｍ１（銅配線）のバリア絶縁膜と容量素子ＣＰの容量絶縁膜として、用いていることになる。
本実施の形態では、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚い。言い換えると、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１は、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１よりも薄い。すなわち、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚み（膜厚）Ｔ３は、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚みＴ２よりも大きい（Ｔ３＞Ｔ２）。言い換えると、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚みＴ２は、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚み（膜厚）Ｔ３よりも小さい（Ｔ３＞Ｔ２）。
ここで、バリア絶縁膜Ｂ１は、均一な厚みを有した膜ではない。具体的には、バリア絶縁膜Ｂ１は、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有している。そして、電極ＤＥ１と電極ＤＥ２との間には、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが介在しており、一方、配線Ｍ１上には、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａが形成されている。バリア絶縁膜Ｂ１の薄膜部Ｂ１ａは、ほぼ均一な厚みを有しており、その厚みが厚みＴ２に対応している。
開口部ＯＰ２および開口部ＯＰ２に埋め込まれた電極ＤＥ２は、平面視でバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂに内包されている。これにより、電極ＤＥ２の下面は、平面視でバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂに内包され、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂに接することになる。つまり、電極ＤＥ２の下面は、全体がバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂに接するため、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａには接しなくなる。これにより、電極ＤＥ２がバリア絶縁膜Ｂ１の薄膜部Ｂ１ａ上に形成されてしまうのを防止することができ、それによって、電極ＤＥ１と電極ＤＥ２とが、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａを介して対向するのを防止することができる。従って、電極ＤＥ１と電極ＤＥ２とがバリア絶縁膜Ｂ１の薄膜部Ｂ１ａを介して対向することで電極ＤＥ１，ＤＥ２間の耐圧が低下してしまうのを、防ぐことができる。
例えば、電極ＤＥ２の平面形状は、矩形状とすることができ、その場合、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂの平面形状も、電極ＤＥ２の平面形状を構成する矩形よりも若干大きな矩形状とすることができる。
バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂのうち、電極ＤＥ２の下面と接している部分の厚膜部Ｂ１ｂの厚み（すなわち電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚みＴ３）は、電極ＤＥ２の下面と接していない部分の厚膜部Ｂ１ｂの厚みＴ１よりも小さくなっている（すなわちＴ３＜Ｔ１）。
電極ＤＥ１の上面のうち、層間絶縁膜ＩＬ２を介さずにバリア絶縁膜Ｂ１を介して電極ＤＥ２の下面と対向している部分は、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂで覆われている必要がある。これにより、電極ＤＥ１と電極ＤＥ２とは、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂを介して対向することができる。このため、電極ＤＥ１の上面のうち、平面視で電極ＤＥ２と重なる部分は、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂで覆われているようにする。一方、電極ＤＥ１の上面のうち、平面視で電極ＤＥ２と重ならない部分は、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂで覆われていても、あるいは、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａで覆われていてもよい。なお、電極ＤＥ１に電気的に接続する配線Ｍ２ｂは、平面視で電極ＤＥ２に重ならない位置に配置されおり、電極ＤＥ１の上面のうち、配線Ｍ２ｂのビア部を接続する領域とその近傍は、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａで覆っておき、そのバリア絶縁膜Ｂ１の薄膜部Ｂ１ａを配線Ｍ２ｂのビア部が貫通して電極ＤＥ１に接続するようにする。
また、電極ＤＥ２と一体的に配線Ｍ２を形成することもできる。図１および図２の場合、配線Ｍ２のうちの配線Ｍ２ａが電極ＤＥ２と一体的に形成されている。
配線Ｍ２ａは、配線Ｍ２と同様に、層間絶縁膜ＩＬ２に形成された配線溝ＴＲ２ａ内にダマシン法により埋め込まれており、銅を主体（主成分）とするダマシン配線（ダマシン銅配線、埋込銅配線）である。配線Ｍ２ａが埋め込まれた配線溝ＴＲ２ａは、配線溝ＴＲ２と同工程で形成され、配線溝ＴＲ２と同様の深さを有しており、層間絶縁膜ＩＬ２の厚みの途中に位置している。すなわち、配線溝ＴＲ２と同様に、配線溝ＴＲ２ａも層間絶縁膜ＩＬ２を貫通しておらず、配線溝ＴＲ２ａの底面は、層間絶縁膜ＩＬ２の厚みの途中に位置している。但し、配線溝ＴＲ２ａは開口部ＯＰ２と繋がっている。このため、電極ＤＥ２と配線Ｍ２ａとは、同工程で一体的に形成される。
配線Ｍ２ａの幅は、電極ＤＥ２の幅よりも小さくすることができる。また、配線Ｍ２ａは、形成しない場合もあり得る。配線Ｍ２ａを形成しない場合は、電極ＤＥ２は、電極ＤＥ２よりも上層の配線か、あるいは電極ＤＥ２よりも下層の配線と接続すればよい。例えば、電極ＤＥ２および配線Ｍ２が形成された配線層よりも１つ上層の配線層の配線（図示せず）を電極ＤＥ２上に配置し、その配線のビア部を電極ＤＥ２の上面に接触させて電気的に接続させることができる。これにより、電極ＤＥ２を、電極ＤＥ２および配線Ｍ２が形成された配線層よりも１つ上層の配線層の配線（図示せず）に電気的に接続することができる。
電極ＤＥ２が埋め込まれた開口部ＯＰ２は、層間絶縁膜ＩＬ２を貫通してバリア絶縁膜Ｂ１（より特定的にはバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂ）に達しているため、開口部ＯＰ２に埋め込まれた電極ＤＥ２の下面は、バリア絶縁膜Ｂ１（より特定的にはバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂ）に接している。一方、配線Ｍ２ａが埋め込まれた配線溝ＴＲ２は、層間絶縁膜ＩＬ２を貫通していないため、配線Ｍ２ａの下面は、層間絶縁膜ＩＬ２の厚みの途中に位置しており、配線Ｍ２ａの下面とバリア絶縁膜Ｂ１の上面との間には、層間絶縁膜ＩＬ２の一部（厚みの一部）が介在している。
なお、図２の平面図において、斜線のハッチングを付した領域が電極ＤＥ２に対応し、層間絶縁膜ＩＬ２を貫通してバリア絶縁膜Ｂ１（より特定的にはバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂ）に接している電極ＤＥ２が形成されている領域に対応している。また、図２の平面図において、ドットのハッチングを付した領域が配線Ｍ２ａに対応し、この領域では、配線Ｍ２ａの下面はバリア絶縁膜Ｂ１には接しておらず、配線Ｍ２ａとバリア絶縁膜Ｂ１との間には、層間絶縁膜ＩＬ２の一部（厚みの一部）が介在している。
また、容量素子ＣＰの下部電極として機能する電極ＤＥ１は、上面全体がバリア絶縁膜Ｂ１で覆われている。図１〜図３の場合は、配線Ｍ２のうちの配線Ｍ２ｂが、電極ＤＥ１と電気的に接続されている。配線Ｍ２ｂのビア部（ビアホールＶＨ２を埋め込む部分）が電極ＤＥ１の上面に接続されている場合は、その配線Ｍ２ｂのビア部（ビアホールＶＨ２を埋め込む部分）は、バリア絶縁膜Ｂ１を貫通して電極ＤＥ１の上面に接続されている。ここで、電極ＤＥ１の一部上にバリア絶縁膜Ｂ１の薄膜部Ｂ１ａが形成されており、配線Ｍ２ｂのビア部（ビアホールＶＨ２を埋め込む部分）は、電極ＤＥ１上に形成されたバリア絶縁膜Ｂ１の薄膜部Ｂ１ａを貫通して電極ＤＥ１に接続されている。配線Ｍ２ｂは、配線Ｍ２と同様に、層間絶縁膜ＩＬ２に形成された配線溝ＴＲ２内にダマシン法により埋め込まれており、銅を主体(主成分)とするダマシン配線（ダマシン銅配線、埋込銅配線）である。
なお、電極ＤＥ１と電極ＤＥ２とが層間絶縁膜ＩＬ２を介在せずにバリア絶縁膜Ｂ１を介して対向する領域では、電極ＤＥ１と電極ＤＥ２との間に介在するバリア絶縁膜Ｂ１は、薄膜部Ｂ１ａではなく厚膜部Ｂ１ｂとなっている。このため、電極ＤＥ１において、配線Ｍ２ｂのビア部（ビアホールＶＨ２を埋め込む部分）を接続する領域とその近傍では、電極ＤＥ１上にバリア絶縁膜Ｂ１の薄膜部Ｂ１ａを形成しているが、電極ＤＥ１のうち、電極ＤＥ２と平面視で重なる領域では、電極ＤＥ１上にバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが形成されている。
＜半導体装置の製造方法について＞
図４〜図２２は、本実施の形態の半導体装置の製造工程中の要部断面図である。
まず、図４に示されるように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）ＳＢを準備する。
次に、半導体基板ＳＢに素子分離領域ＳＴを形成する。素子分離領域ＳＴは、ＳＴＩ（Shallow Trench Isolation）法により形成することができる。
次に、半導体基板ＳＢに、ｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）Ｑｎおよびｐチャネル型のＭＩＳＦＥＴＱｐなどの半導体素子を形成する。ＭＩＳＦＥＴＱｎ，Ｑｐは、例えば次のようにして形成することができる。
すなわち、半導体基板ＳＢにｐ型ウエルＰＷおよびｎ型ウエルＮＷを、それぞれイオン注入法などを用いて形成する。それから、ｐ型ウエルＰＷ上に、ゲート絶縁膜ＧＦを介してｎチャネル型のＭＩＳＦＥＴＱｎ用のゲート電極ＧＥ１を形成し、ｎ型ウエルＮＷ上に、ゲート絶縁膜ＧＦを介してｐチャネル型のＭＩＳＦＥＴＱｐ用のゲート電極ＧＥ２を形成する。例えば、半導体基板ＳＢの主面にゲート絶縁膜ＧＦ用の絶縁膜（例えば酸化シリコン膜）とゲート電極ＧＥ１，ＧＥ２用の導電膜（例えばドープトポリシリコン膜）とを順に形成してから、その導電膜をパターニングすることで、ゲート電極ＧＥ１，ＧＥ２およびゲート絶縁膜ＧＦを形成することができる。
それから、ゲート電極ＧＥ１をマスクとして用いてｐ型ウエルＰＷにｎ型不純物をイオン注入することにより、ｐ型ウエルＰＷにおいて、ゲート電極ＧＥ１の両側にｎ-型半導体領域ＥＸ１を形成し、また、ゲート電極ＧＥ２をマスクとして用いてｎ型ウエルＮＷにｐ型不純物をイオン注入することにより、ｎ型ウエルＮＷにおいて、ゲート電極ＧＥ２の両側にｐ-型半導体領域ＥＸ２を形成する。
それから、ゲート電極ＧＥ１，ＧＥ２を覆うようにサイドウォールスペーサＳＷ形成用の絶縁膜を形成してから、その絶縁膜を異方性エッチングすることにより、ゲート電極ＧＥ１，ＧＥ２の側壁上にサイドウォールスペーサ（側壁絶縁膜）ＳＷを形成する。
それから、ゲート電極ＧＥ１およびその側壁上のサイドウォールスペーサＳＷをマスクとして用いてｐ型ウエルＰＷにｎ型不純物をイオン注入することにより、ｐ型ウエルＰＷにおいて、ゲート電極ＧＥ１およびその側壁上のサイドウォールスペーサＳＷからなる構造体の両側に、ｎ-型半導体領域ＥＸ１よりも高不純物濃度のｎ+型半導体領域ＳＤ１を形成する。また、ゲート電極ＧＥ２およびその側壁上のサイドウォールスペーサＳＷをマスクとして用いてｎ型ウエルＮＷにｐ型不純物をイオン注入することにより、ｎ型ウエルＮＷにおいて、ゲート電極ＧＥ２およびその側壁上のサイドウォールスペーサＳＷからなる構造体の両側に、ｐ-型半導体領域ＥＸ２よりも高不純物濃度のｐ+型半導体領域ＳＤ２を形成する。ｎ-型半導体領域ＥＸ１およびｎ+型半導体領域ＳＤ１により、ｎチャネル型のＭＩＳＦＥＴＱｎのＬＤＤ構造を有するソース・ドレイン領域が形成され、ｐ-型半導体領域ＥＸ２およびｐ+型半導体領域ＳＤ２により、ｐチャネル型のＭＩＳＦＥＴＱｐのＬＤＤ構造を有するソース・ドレイン領域が形成される。その後、これまでに導入した不純物を活性化させるための熱処理である活性化アニールを行う。また、ゲート電極ＧＥ１，ＧＥ２、ｎ+型半導体領域ＳＤ１およびｐ+型半導体領域ＳＤ２の表面（表層部分）に、サリサイド（Salicide：Self Aligned Silicide）技術などにより、それぞれ金属シリサイド層ＳＬを形成することもできる。
このようにして、半導体基板ＳＢに、ｎチャネル型のＭＩＳＦＥＴＱｎおよびｐチャネル型のＭＩＳＦＥＴＱｐを形成することができる。なお、半導体基板ＳＢに形成する半導体素子は、ｎチャネル型のＭＩＳＦＥＴＱｎおよびｐチャネル型のＭＩＳＦＥＴＱｐに限定されず、種々の半導体素子を半導体基板ＳＢに形成することができる。
次に、図５に示されるように、半導体基板ＳＢの主面全面上に、ゲート電極ＧＥ１，ＧＥ２およびサイドウォールスペーサＳＷを覆うように、層間絶縁膜ＳＯをＣＶＤ（Chemical Vapor Deposition：化学的気相成長）法などを用いて形成する。層間絶縁膜ＳＯは、例えば、酸化シリコン膜の単体膜、あるいは、窒化シリコン膜と該窒化シリコン膜上の酸化シリコン膜との積層膜などからなる。層間絶縁膜ＳＯの成膜後、層間絶縁膜ＳＯの上面をＣＭＰ法により研磨するなどして、層間絶縁膜ＳＯの上面を平坦化することもできる。
次に、層間絶縁膜ＳＯ上にフォトリソグラフィ法を用いてフォトレジストパターン（図示せず）を形成し、このフォトレジストパターンをエッチングマスクとして層間絶縁膜ＳＯをエッチングすることにより、層間絶縁膜ＳＯにコンタクトホールＣＴを形成する。
次に、コンタクトホールＣＴ内に、導電性のプラグＰＧを形成する。プラグＰＧを形成するには、まず、コンタクトホールＣＴの内部（底部および側壁上）を含む層間絶縁膜ＳＯ上に導電性バリア膜（例えばチタン膜、窒化チタン膜、あるいはそれらの積層膜）をスパッタリング法などによって形成した後、タングステン（Ｗ）膜などからなる主導体をＣＶＤ法などによって導電性バリア膜上にコンタクトホールＣＴを埋めるように形成する。それから、コンタクトホールＣＴの外部の不要な主導体膜および導電性バリア膜をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法またはエッチバック法などによって除去する。これにより、コンタクトホールＣＴ内に埋め込まれて残存する主導体膜および導電性バリア膜からなるプラグＰＧを形成することができる。なお、図面の簡略化のために、図５では、プラグＰＧを構成するバリア導体膜と主導体膜とを一体化して示してある。
次に、図６に示されるように、プラグＰＧが埋め込まれた層間絶縁膜ＳＯ上に、層間絶縁膜ＩＬ１を形成する。層間絶縁膜ＩＬ１は、酸化シリコン膜または低誘電率絶縁膜などを好適に用いることができ、例えばＣＶＤ法などを用いて形成することができる。
次に、ダマシン法（ここではシングルダマシン法）により第１層目の配線Ｍ１と電極ＤＥ１とを形成するが、具体的には、次のようにして配線Ｍ１と電極ＤＥ１とを形成することができる。
まず、図７に示されるように、層間絶縁膜ＩＬ１上にフォトリソグラフィ法を用いてフォトレジストパターン（図示せず）を形成してから、このフォトレジストパターンをエッチングマスクとして層間絶縁膜ＩＬ１をエッチングすることにより、層間絶縁膜ＩＬ１に開口部ＯＰ１と配線溝（溝部、開口部）ＴＲ１とを形成する。
それから、図８に示されるように、半導体基板ＳＢの主面上に、すなわち配線溝ＴＲ１および開口部ＯＰ１の内面（底部および側壁）上を含む層間絶縁膜ＩＬ１上に、バリア導体膜（バリアメタル膜）ＢＲ１を形成する。バリア導体膜ＢＲ１は、例えば、タンタル膜または窒化タンタル膜あるいはそれらの積層膜からなる。
それから、バリア導体膜ＢＲ１上に、開口部ＯＰ１および配線溝ＴＲ１内を埋める（満たす）ように、銅を主成分とする主導体膜ＭＣ１を形成する。主導体膜ＭＣ１は、例えば、バリア導体膜ＢＲ１上にＣＶＤ法またはスパッタリング法などを用いて形成した相対的に薄い銅のシード層と、この銅のシード層上に電解めっき法などを用いて形成した相対的に厚い銅めっき膜とからなり、この銅めっき膜により、開口部ＯＰ１および配線溝ＴＲ１内を埋め込むことができる。主導体膜ＭＣ１は、バリア導体膜ＢＲ１よりも厚い。
それから、図９に示されるように、開口部ＯＰ１および配線溝ＴＲ１の外部の不要な主導体膜ＭＣ１およびバリア導体膜ＢＲ１をＣＭＰ法による研磨処理などで除去し、開口部ＯＰ１および配線溝ＴＲ１内に主導体膜ＭＣ１およびバリア導体膜ＢＲ１を残すことにより、電極ＤＥ１および配線Ｍ１を形成する。電極ＤＥ１は、開口部ＯＰ１内に埋め込まれた主導体膜ＭＣ１およびバリア導体膜ＢＲ１からなり、配線Ｍ１は、配線溝ＴＲ１内に埋め込まれた主導体膜ＭＣ１およびバリア導体膜ＢＲ１からなる。層間絶縁膜ＩＬ１の上面が露出され、層間絶縁膜ＩＬ１の上面と、電極ＤＥ１の上面と、配線Ｍ１の上面とは、ほぼ平坦な面を形成する。
このようにして、配線Ｍ１と電極ＤＥ１とを形成することができる。なお、ここでは、容量素子ＣＰの電極ＤＥ１を第１層目の配線層に形成する場合について説明したが、他の形態として、容量素子ＣＰの電極ＤＥ１を第１層目の配線層よりも上の配線層に形成することもできる。電極ＤＥ１および電極ＤＥ１と同工程で形成される配線Ｍ１とを、第１層目の配線層よりも上の配線層に形成するのであれば、電極ＤＥ１と配線Ｍ１とは、シングルダマシン法で形成しても、あるいはデュアルダマシン法で形成してもよい。
なお、以降の図１０〜図２２では、図面の簡略化のために、層間絶縁膜ＩＬ１よりも下の構造については、図示を省略している。
次に、図１０に示されるように、電極ＤＥ１および配線Ｍ１が埋め込まれた層間絶縁膜ＩＬ１上に、電極ＤＥ１および配線Ｍ１を覆うように、バリア絶縁膜Ｂ１を形成する。バリア絶縁膜Ｂ１は、好ましくは、窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜からなり、ＣＶＤ法などを用いて形成することができる。バリア絶縁膜Ｂ１を成膜した段階では、バリア絶縁膜Ｂ１はほぼ均一な厚み（膜厚）を有しており、バリア絶縁膜Ｂ１の厚み（膜厚）は、厚みＴ１となっている。成膜した段階のバリア絶縁膜Ｂ１の厚み（形成膜厚）は、例えば、６０〜３００ｎｍ程度とすることができる。
次に、バリア絶縁膜Ｂ１上にフォトリソグラフィ法を用いてフォトレジストパターン（レジストパターン、マスク層）ＰＲ１を形成する。フォトレジストパターンＰＲ１は、エッチングマスク層として用いるため、マスク層とみなすことができる。
次に、図１１に示されるように、フォトレジストパターンＰＲ１をエッチングマスクとして用いてバリア絶縁膜Ｂ１をエッチングすることにより、フォトレジストパターンＰＲ１で覆われずに露出する部分のバリア絶縁膜Ｂ１の厚み（膜厚）を薄くする。この際、フォトレジストパターンＰＲ１で覆われずに露出する部分のバリア絶縁膜Ｂ１は、全厚みをエッチングするのではなく、厚みの一部が残存するようにする。その後、図１２に示されるように、フォトレジストパターンＰＲ１を除去する。
これにより、バリア絶縁膜Ｂ１は、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有したものとなる。フォトレジストパターンＰＲ１で覆われていた部分のバリア絶縁膜Ｂ１が、厚膜部Ｂ１ｂとなり、フォトレジストパターンＰＲ１で覆われずに露出していた部分のバリア絶縁膜Ｂ１が、薄膜部Ｂ１ａとなる。フォトレジストパターンＰＲ１で覆われずに露出する部分のバリア絶縁膜Ｂ１は、エッチングにより厚みが薄くなるが、フォトレジストパターンＰＲ１で覆われていた部分のバリア絶縁膜Ｂ１は、フォトレジストパターンＰＲ１がエッチングマスクとして機能するためにエッチングされず、従って、エッチングの前後で厚みは変わらない。このため、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂの厚みは、バリア絶縁膜Ｂ１の成膜時の厚みＴ１と同じであり、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａの厚み（Ｔ２）は、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂの厚み（Ｔ１）よりも薄くなる（すなわちＴ１＞Ｔ２）。バリア絶縁膜Ｂ１の薄膜部Ｂ１ａは、ほぼ均一な厚みを有している。また、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂは、ほぼ均一な厚みを有している。バリア絶縁膜Ｂ１の薄膜部Ｂ１ａの厚み（Ｔ２）は、例えば、３０〜１００ｎｍ程度とすることができる。
この段階でも、配線Ｍ１および電極ＤＥ１は、バリア絶縁膜Ｂ１で覆われた状態が維持されている。但し、配線Ｍ１の上面は、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂではなく、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａで覆われている。一方、電極ＤＥ１の上面は、少なくとも一部がバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂで覆われている。電極ＤＥ１の上面のうち、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂで覆われていない領域がある場合は、その領域は、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａで覆われている。
次に、図１３に示されるように、薄膜部Ｂ１ａと厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１上に、層間絶縁膜ＩＬ２を形成する。層間絶縁膜ＩＬ２は、酸化シリコン膜または低誘電率絶縁膜などを好適に用いることができ、例えばＣＶＤ法などを用いて形成することができる。層間絶縁膜の厚み（形成膜厚）は、例えば、３００〜６００ｎｍ程度とすることができる。
次に、層間絶縁膜ＩＬ２に、ビアホール（孔部）ＶＨ２および開口部ＯＰ２を形成する。ビアホールＶＨ２および開口部ＯＰ２は、例えば次のようにして形成することができる。
まず、図１３に示されるように、バリア絶縁膜Ｂ１上にフォトリソグラフィ法を用いてフォトレジストパターン（レジストパターン、マスク層）ＰＲ２を形成する。フォトレジストパターンＰＲ２は、エッチングマスク層として用いるため、マスク層とみなすことができる。フォトレジストパターンＰＲ２は、ビアホールＶＨ２を形成する予定領域を露出する開口部ＰＲ２ａと、開口部ＯＰ２を形成する予定領域を露出する開口部ＰＲ２ｂとを有している。
それから、図１４に示されるように、フォトレジストパターンＰＲ２をエッチングマスクとして用いて層間絶縁膜ＩＬ２をエッチングすることにより、層間絶縁膜ＩＬ２にビアホールＶＨ２および開口部ＯＰ２を形成する。この際、フォトレジストパターンＰＲ２の開口部ＰＲ２ａから露出する部分の層間絶縁膜ＩＬ２がエッチングされてビアホールＶＨ２が形成され、フォトレジストパターンＰＲ２の開口部ＰＲ２ｂから露出する部分の層間絶縁膜ＩＬ２がエッチングされて開口部ＯＰ２が形成される。
層間絶縁膜ＩＬ２をエッチングしてビアホールＶＨ２および開口部ＯＰ２を形成する際は、バリア絶縁膜Ｂ１をエッチングストッパ膜として機能させることができる。このため、層間絶縁膜ＩＬ２に比べてバリア絶縁膜Ｂ１がエッチングされにくいエッチング条件で、層間絶縁膜ＩＬ２をエッチングすることが好ましい。言い換えると、バリア絶縁膜Ｂ１に比べて層間絶縁膜ＩＬ２がエッチングされやすいエッチング条件で、層間絶縁膜ＩＬ２をエッチングすることが好ましい。
その後、図１５に示されるように、フォトレジストパターンＰＲ２を除去する。
このようにして、層間絶縁膜ＩＬ２に、ビアホールＶＨ２および開口部ＯＰ２を形成することができる。ビアホールＶＨ２と開口部ＯＰ２とは、同工程で形成される。
ビアホールＶＨ２と開口部ＯＰ２は、いずれも層間絶縁膜ＩＬ２を貫通して底部でバリア絶縁膜Ｂ１を露出する。但し、ビアホールＶＨ２の底部で露出するのは、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａであり、開口部ＯＰ２の底部で露出するのは、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂである。開口部ＯＰ２は、平面視でバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂに内包されるように形成されているため、開口部ＯＰ２の底部では、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａは露出せずに、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが露出する。一方、ビアホールＶＨ２は、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａ上に形成されているため、ビアホールＶＨ２の底部では、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂは露出せずに、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａが露出する。開口部ＯＰ２の平面寸法（平面積）は、ビアホールＶＨ２の平面寸法（平面積）よりも大きい。
次に、層間絶縁膜ＩＬ２に配線溝（溝部）ＴＲ２を形成する。配線溝ＴＲ２は、例えば次のようにして形成することができる。
まず、図１６に示されるように、ビアホールＶＨ２および開口部ＯＰ２内を埋める（満たす）ように、層間絶縁膜ＩＬ２上に、絶縁膜ＣＢ１を形成する。絶縁膜ＣＢ１は、後で選択的に除去しやすい材料により形成することが好ましく、例えば有機膜（有機絶縁膜）またはレジスト膜（レジスト材料膜）などからなる。それから、絶縁膜ＣＢ１上に、酸化シリコン膜などからなるハードマスク用の絶縁膜ＨＤ１を形成する。それから、絶縁膜ＨＤ１上に、フォトリソグラフィ法を用いてフォトレジストパターン（レジストパターン、マスク層）ＰＲ３を形成する。フォトレジストパターンＰＲ３は、エッチングマスク層として用いるため、マスク層とみなすことができる。フォトレジストパターンＰＲ３は、配線溝ＴＲ２を形成する予定領域を露出する開口部を有している。ハードマスク用の絶縁膜ＨＤ１が不要な場合は、ハードマスク用の絶縁膜ＨＤ１の形成を省略することもできる。
それから、図１７に示されるように、フォトレジストパターンＰＲ３をエッチングマスクとして用いて、絶縁膜ＨＤ１、絶縁膜ＣＢ１および層間絶縁膜ＩＬ２をエッチングすることにより、層間絶縁膜ＩＬ２に配線溝ＴＲ２を形成する。その後、図１８に示されるように、フォトレジストパターンＰＲ３、絶縁膜ＨＤ１および絶縁膜ＣＢ１を除去する。この除去の際は、層間絶縁膜ＩＬ２やバリア絶縁膜Ｂ１が除去されてしまうのを抑制しながら、フォトレジストパターンＰＲ３、絶縁膜ＨＤ１および絶縁膜ＣＢ１を選択的に除去することが好ましい。
なお、図１７では、エッチングを終了した段階で、フォトレジストパターンＰＲ３および絶縁膜ＣＢ１が残存している場合が示されている。しかしながら、エッチングを終了した段階で、フォトレジストパターンＰＲ３が残存していない場合（すなわちエッチングによって全て除去された場合）もあり得、その場合は絶縁膜ＨＤ１が層間絶縁膜ＩＬ２をエッチングするためのエッチングマスクとして機能することができる。また、エッチングを終了した段階で、フォトレジストパターンＰＲ３および絶縁膜ＨＤ１が残存していない場合（すなわちエッチングによって全て除去された場合）もあり得、その場合は絶縁膜ＣＢ１が層間絶縁膜ＩＬ２をエッチングするためのエッチングマスクとして機能することができる。
このようにして、層間絶縁膜ＩＬ２に配線溝ＴＲ２を形成することができる。配線溝ＴＲ２の底面は、層間絶縁膜ＩＬ２の厚みの途中に位置している。すなわち、配線溝ＴＲ２は、層間絶縁膜ＩＬ２を貫通しておらず、配線溝ＴＲ２の底面は、層間絶縁膜ＩＬ２の厚みの途中に位置している。なお、配線溝ＴＲ２のうち、配線溝ＴＲ２ａは開口部ＯＰ２と繋がっており、配線溝ＴＲ２ａ以外の配線溝ＴＲ２は、開口部ＯＰ２とは繋がっていない。
このように、層間絶縁膜ＩＬ２には、開口部ＯＰ２とビアホールＶＨ２と配線溝ＴＲ２とが形成される。開口部ＯＰ２とビアホールＶＨ２と配線溝ＴＲ２とが形成されると、ビアホールＶＨ２は、配線溝ＴＲ２に平面視で内包され、ビアホールＶＨ２を除く配線溝ＴＲ２の底面は、層間絶縁膜ＩＬ２の厚みの途中に位置し、ビアホールＶＨ２は層間絶縁膜ＩＬ２を貫通し、ビアホールＶＨ２の底部では、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａが露出される。また、開口部ＯＰ２とビアホールＶＨ２と配線溝ＴＲ２とが形成されると、配線溝ＴＲ２のうち、配線溝ＴＲ２ａは、開口部ＯＰ２と繋がり、配線溝ＴＲ２ａの底面は層間絶縁膜ＩＬ２の厚みの途中に位置し、開口部ＯＰ２は層間絶縁膜ＩＬ２を貫通し、開口部ＯＰ２の底部では、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが露出される。
なお、本実施の形態では、層間絶縁膜ＩＬ２に開口部ＯＰ２およびビアホールＶＨ２を形成してから、層間絶縁膜ＩＬ２に配線溝ＴＲ２を形成している。他の形態として、層間絶縁膜ＩＬ２に配線溝ＴＲ２を形成してから、その後で、層間絶縁膜ＩＬ２に開口部ＯＰ２およびビアホールＶＨ２を形成することもできる。
次に、図１９に示されるように、ビアホールＶＨ２の底部から露出する部分のバリア絶縁膜Ｂ１をエッチングにより除去する。これにより、ビアホールＶＨ２の底部で配線Ｍ１の上面が露出される。このエッチングの際、開口部ＯＰ２から露出するバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂもエッチングされて、厚みが薄くなる。なお、このエッチング（エッチング工程）を、簡略化のために、以降では図１９のエッチング工程と称することとする。
図１９のエッチング工程では、バリア絶縁膜Ｂ１に比べて層間絶縁膜ＩＬ２がエッチングされにくいエッチング条件で、バリア絶縁膜Ｂ１をエッチングすることが好ましい。言い換えると、図１９のエッチング工程では、層間絶縁膜ＩＬ２に比べてバリア絶縁膜Ｂ１がエッチングされやすいエッチング条件で、バリア絶縁膜Ｂ１をエッチングすることが好ましい。これにより、図１９のエッチング工程において、層間絶縁膜ＩＬ２がエッチングされるのを抑制または防止しながら、ビアホールＶＨ２の底部のバリア絶縁膜Ｂ１をエッチングにより除去して、ビアホールＶＨ２の底部で配線Ｍ１（の上面）を露出させることができる。
図１９のエッチング工程においては、エッチングによりビアホールＶＨ２の底部でバリア絶縁膜Ｂ１が除去されるだけでなく、開口部ＯＰ２から露出するバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂもエッチングされて、厚みが薄くなる。
ここで、図１９のエッチング工程を行う前の段階においては、ビアホールＶＨ２の底部に存在していたのはバリア絶縁膜Ｂ１の薄膜部Ｂ１ａであり、開口部ＯＰ２の底部に存在していたのはバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂであり、厚膜部Ｂ１ｂの厚み（Ｔ１）は、薄膜部Ｂ１ａの厚み（Ｔ２）よりも厚くなっていた。このため、図１９のエッチング工程を行うと、ビアホールＶＨ２の底部ではバリア絶縁膜Ｂ１の薄膜部Ｂ１ａが除去されてビアホールＶＨ２の底部で配線Ｍ１（の上面）が露出し、一方、開口部ＯＰ２の底部では、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂの厚みはエッチング前よりも薄くなるが、開口部ＯＰ２の底部でバリア絶縁膜Ｂ１が層状に残存した状態は維持することができる。すなわち、図１９のエッチング工程が終了すると、開口部ＯＰ２の底部でバリア絶縁膜Ｂ１が層状に残存し、開口部ＯＰ２から電極ＤＥ１は露出されない。
また、図１９のエッチング工程を終了した段階で、開口部ＯＰ２の底部で露出する部分のバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂの厚み（Ｔ３）は、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａの厚み（Ｔ２）よりも厚い（Ｔ３＞Ｔ２）ことが好ましい。このため、図１９のエッチング工程で開口部ＯＰ２の底部で露出する部分のバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが薄くなることを考慮して、上記図１０でバリア絶縁膜Ｂ１を成膜するときの厚み（Ｔ１）を設定すればよい。
例えば、図１９のエッチング工程の後に、開口部ＯＰ２の底部で露出する部分のバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが６０ｎｍの厚みを有している必要があり、図１９のエッチング工程において開口部ＯＰ２の底部でのバリア絶縁膜Ｂ１のエッチング量が４０ｎｍである場合は、上記図１０でバリア絶縁膜Ｂ１を成膜するときの厚み（Ｔ１）を１００ｎｍに設定すればよい。また、例えば、図１９のエッチング工程の後に、開口部ＯＰ２の底部で露出する部分のバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが１２０ｎｍの厚みを有している必要があり、図１９のエッチング工程において開口部ＯＰ２の底部でのバリア絶縁膜Ｂ１のエッチング量が８０ｎｍである場合は、上記図１０でバリア絶縁膜Ｂ１を成膜するときの厚み（Ｔ１）を２００ｎｍに設定すればよい。また、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａの厚み（Ｔ２）は、上記図１１のエッチング工程でのバリア絶縁膜Ｂ１のエッチング量を調整することによって、所望の厚みに制御することができる。従って、図１９のエッチング工程を終了した段階において、開口部ＯＰ２の底部で露出する部分のバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂの厚み（Ｔ３）と、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａの厚み（Ｔ２）とは、それぞれ所望の厚みに制御することができる。このため、図１９のエッチング工程を終了した段階で、開口部ＯＰ２の底部で露出する部分のバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂの厚み（Ｔ３）は、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａの厚み（Ｔ２）よりも厚く（Ｔ３＞Ｔ２）することができる。
次に、ダマシン法（ここではデュアルダマシン法）により配線Ｍ２と電極ＤＥ２とを形成するが、具体的には、次のようにして配線Ｍ２と電極ＤＥ２とを形成することができる。
まず、図２０に示されるように、半導体基板ＳＢの主面上に、すなわち配線溝ＴＲ２、ビアホールＶＨ２および開口部ＯＰ２の内面（底部および側壁）上を含む層間絶縁膜ＩＬ２上に、バリア導体膜（バリアメタル膜）ＢＲ２を形成する。バリア導体膜ＢＲ２は、例えば、タンタル膜または窒化タンタル膜あるいはそれらの積層膜からなる。
それから、バリア導体膜ＢＲ２上に、開口部ＯＰ２、配線溝ＴＲ２およびビアホールＶＨ２内を埋める（満たす）ように、銅を主成分とする主導体膜ＭＣ２を形成する。主導体膜ＭＣ２は、例えば、バリア導体膜ＢＲ２上にＣＶＤ法またはスパッタリング法などを用いて形成した相対的に薄い銅のシード層と、この銅のシード層上に電解めっき法などを用いて形成した相対的に厚い銅めっき膜とからなり、この銅めっき膜により、開口部ＯＰ２、配線溝ＴＲ２およびビアホールＶＨ２内を埋め込むことができる。主導体膜ＭＣ２は、バリア導体膜ＢＲ２よりも厚い。
それから、図２１に示されるように、開口部ＯＰ２および配線溝ＴＲ２の外部の不要な主導体膜ＭＣ２およびバリア導体膜ＢＲ２をＣＭＰ法による研磨処理などで除去し、開口部ＯＰ２、配線溝ＴＲ２およびビアホールＶＨ２内に主導体膜ＭＣ２およびバリア導体膜ＢＲ２を残すことにより、電極ＤＥ２および配線Ｍ２を形成する。電極ＤＥ２は、開口部ＯＰ２内に埋め込まれた主導体膜ＭＣ２およびバリア導体膜ＢＲ２からなり、配線Ｍ２は、配線溝ＴＲ２内に埋め込まれた主導体膜ＭＣ２およびバリア導体膜ＢＲ２からなり、配線Ｍ２のビア部は、ビアホールＶＨ２内に埋め込まれた主導体膜ＭＣ２およびバリア導体膜ＢＲ２からなる。層間絶縁膜ＩＬ２の上面が露出され、層間絶縁膜ＩＬ２の上面と、電極ＤＥ２の上面と、配線Ｍ２の上面とは、ほぼ平坦な面を形成する。
このようにして、配線Ｍ２と電極ＤＥ２とを形成することができる。電極ＤＥ１と、電極ＤＥ２と、電極ＤＥ１および電極ＤＥ２間に介在するバリア絶縁膜Ｂ１（厚膜部Ｂ１ｂ）とにより、容量素子ＣＰが形成される。なお、配線溝ＴＲ２ａは開口部ＯＰ２に繋がっていたため、配線Ｍ２のうち、配線溝ＴＲ２ａに埋め込まれた配線Ｍ２ａは、電極ＤＥ２と一体的に形成される。配線Ｍ２ａ以外の配線Ｍ２は、電極ＤＥ２から離間して形成される。
次に、図２２に示されるように、電極ＤＥ２および配線Ｍ２が埋め込まれた層間絶縁膜ＩＬ２上に、電極ＤＥ２および配線Ｍ２を覆うように、バリア絶縁膜Ｂ２を形成する。バリア絶縁膜Ｂ２は、好ましくは、窒化シリコン（ＳｉＮ）膜、炭化シリコン（ＳｉＣ）膜または炭窒化シリコン（ＳｉＣＮ）膜からなり、ＣＶＤ法などを用いて形成することができる。
その後、バリア絶縁膜Ｂ２上に、更に層間絶縁膜や配線などが形成されるが、ここではその図示および説明は省略する。
＜本発明者の検討について＞
本発明者は、半導体基板上に複数の配線層を有する配線構造（多層配線構造）を形成する場合に、この配線構造内にＭＩＭ型の容量素子を形成する技術について検討した。
ＭＩＭ型の容量素子の特性として、高い耐圧（絶縁耐圧）が要求される場合がある。ＭＩＭ型の容量素子の耐圧を高めるためには、容量素子の上部電極と下部電極との間に介在する容量絶縁膜の物理的な膜厚を大きくすることが有効である。
また、配線構造を形成するのに必要な膜とは別の膜を、ＭＩＭ型の容量素子の容量絶縁膜として用いると、配線構造内に容量素子を形成することに伴い増加する工程数が多くなってしまい、半導体装置の製造時間の増大や半導体装置の製造コストの増加につながってしまう。
このため、層間絶縁膜をＭＩＭ型の容量素子の容量絶縁膜として用いることが考えられる。しかしながら、層間絶縁膜をＭＩＭ型の容量素子の容量絶縁膜として用いると、層間絶縁膜の誘電率が低いことから、容量素子の容量値の低下を招いてしまう。容量値を稼ぐために層間絶縁膜の誘電率を高くしてしまうと、その層間絶縁膜に埋め込まれた配線において、隣接配線間の寄生容量が増大してしまうため、半導体装置の性能の低下を招いてしまう虞がある。
そこで、配線を埋め込んだ層間絶縁膜上に形成するバリア絶縁膜を、ＭＩＭ型の容量素子の容量絶縁膜として用いることを、検討した。
しかしながら、その場合、バリア絶縁膜を厚くしてしまうと、配線上を覆うバリア絶縁膜が厚くなることで、その配線とそれよりも１つ上層の配線との間に形成される寄生容量が増加することにつながり、半導体装置の性能を低下させる虞がある。なぜなら、バリア絶縁膜として相応しい絶縁材料は誘電率が高いため、バリア絶縁膜の厚みを厚くすることは、上下の配線間の寄生容量の増加につながるためである。かといって、バリア絶縁膜を薄くしてしまうと、上部電極と下部電極との間に介在して容量絶縁膜として機能するバリア絶縁膜も薄くなってしまい、上部電極と下部電極との間の耐圧（絶縁耐圧）が低くなり、ＭＩＭ型の容量素子の信頼性が低下してしまう。
また、バリア絶縁膜は、配線上の層間絶縁膜にビアホール（上記ビアホールＶＨ２に相当するもの）を形成する際にエッチングストッパ膜としても機能させることができるが、バリア絶縁膜の厚みが厚すぎると、ビアホールの底部でバリア絶縁膜を除去して配線を露出させる際に、オーバーエッチングが発生して配線がダメージを受ける虞がある。なぜなら、開口すべき絶縁膜の厚みが厚くなるほど、開口不良を防ぐためにオーバーエッチング量を多くする必要があるからである。
このため、バリア絶縁膜を、ＭＩＭ型の容量素子の容量絶縁膜としても用いることは、上記のような課題を発生させてしまう。
＜主要な特徴と効果について＞
本実施の形態の半導体装置は、半導体基板（ＳＢ）と、半導体基板（ＳＢ）上に形成されかつ複数の配線層を含む配線構造と、この配線構造に形成された容量素子ＣＰとを有する半導体装置である。
この配線構造は、層間絶縁膜ＩＬ１（第１層間絶縁膜）と、層間絶縁膜ＩＬ１に埋め込まれた配線Ｍ１（第１配線）および容量素子ＣＰ用の電極ＤＥ１（第１電極）と、層間絶縁膜ＩＬ１上に配線Ｍ１および電極ＤＥ１を覆うように形成されたバリア絶縁膜Ｂ１とを有している。この配線構造は、更に、バリア絶縁膜Ｂ１上に形成された層間絶縁膜ＩＬ２（第２層間絶縁膜）と、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２（第２配線）および容量素子ＣＰ用の電極ＤＥ２（第２電極）とを含んでいる。そして、配線Ｍ２の下面は、層間絶縁膜ＩＬ２の厚みの途中に位置し、電極ＤＥ２の下面は、バリア絶縁膜Ｂ１に接しており、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、容量素子ＣＰの容量絶縁膜として機能し、かつ、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚い。
本実施の形態の主要な特徴のうちの一つは、電極ＤＥ２の下面がバリア絶縁膜Ｂ１に接し、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１が容量素子ＣＰの容量絶縁膜として機能することである。
本実施の形態では、バリア絶縁膜を容量素子ＣＰの容量絶縁膜として用いているため、容量素子ＣＰを形成しやすくなり、また、半導体装置の製造工程数を低減しやすくなる。また、層間絶縁膜ＩＬ２を容量絶縁膜として用いる場合に比べて、容量素子ＣＰの容量値を大きくしやすくなる。
本実施の形態の主要な特徴のうちの他の一つは、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚いことである。
本実施の形態とは異なり、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚みが、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚みと同じである場合を仮定する。この場合、バリア絶縁膜Ｂ１の厚みを薄くすると、電極ＤＥ１と電極ＤＥ２との間に介在して容量絶縁膜として機能するバリア絶縁膜Ｂ１も薄くなってしまい、電極ＤＥ１と電極ＤＥ２との間の耐圧（絶縁耐圧）が低くなり、容量素子ＣＰの信頼性が低下してしまう。また、この場合、バリア絶縁膜Ｂ１の厚みを厚くすると、配線Ｍ１上を覆うバリア絶縁膜Ｂ１が厚くなることで、その配線Ｍ１とそれよりも１つ上層の配線Ｍ２との間に形成される寄生容量が増加することにつながり、半導体装置の性能を低下させる虞がある。なぜなら、バリア絶縁膜Ｂ１として相応しい絶縁材料は誘電率が高いため、配線Ｍ１上のバリア絶縁膜Ｂ１の厚みを厚くすることは、配線Ｍ１と配線Ｍ２との間の寄生容量の増加につながるためである。また、この場合、バリア絶縁膜Ｂ１を厚くすると、ビアホールＶＨ２の底部でバリア絶縁膜Ｂ１を除去して配線Ｍ１を露出させる際に、オーバーエッチング量を多めに設定する必要が生じるため、配線Ｍ１がダメージを受ける虞がある。
それに対して、本実施の形態では、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚くなっている。
すなわち、本実施の形態では、容量素子ＣＰの容量絶縁膜と、配線Ｍ１の上面を覆うバリア絶縁膜とに、同じ膜（ここではバリア絶縁膜Ｂ１）を用いているが、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚みと、容量絶縁膜として機能する部分のバリア絶縁膜Ｂ１（すなわち電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１）の厚みとは同じではない。配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚み（Ｔ２）よりも、容量絶縁膜として機能する部分のバリア絶縁膜Ｂ１（すなわち電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１）の厚み（Ｔ３）が、厚くなっているのである（すなわちＴ３＞Ｔ２）。
配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚み（Ｔ２）を薄くしたことにより、配線Ｍ１とそれよりも１つ上層の配線Ｍ２との間に形成される寄生容量を抑制することができる。また、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚み（Ｔ２）を薄くすることにより、ビアホールＶＨ２の底部でバリア絶縁膜Ｂ１を除去して配線Ｍ１を露出させる際に（上記図１９のエッチング工程に対応）、オーバーエッチング量を少なめに設定することが可能になり、オーバーエッチングによって配線Ｍ１がダメージを受けてしまうのを抑制または防止することができるようになる。
また、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚み（Ｔ３）を厚くしたことにより、電極ＤＥ１と電極ＤＥ２との間の耐圧（絶縁耐圧）を高くすることができ、容量素子ＣＰの信頼性を向上させることができる。
従って、本実施の形態では、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１を、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚くしたことにより、配線Ｍ１と配線Ｍ２との間に形成される寄生容量を抑制することと、電極ＤＥ１と電極ＤＥ２との間の耐圧（絶縁耐圧）を高くすることとを、両立させることができる。また、ビアホールＶＨ２の底部で配線Ｍ１を露出させる際の配線Ｍ１のダメージを抑制または防止することもできる。これにより、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
また、本実施の形態では、バリア絶縁膜Ｂ１が、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するようにし、電極ＤＥ１と電極ＤＥ２との間には、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが介在し、配線Ｍ１上には、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａが形成されているようにしている。これにより、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１を、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚くすることが、容易かつ的確に行えるようになる。
また、本実施の形態では、電極ＤＥ１の一部上に、バリア絶縁膜Ｂ１の薄膜部Ｂ１ａが形成され、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２ｂ（第３配線）のビア部が、電極ＤＥ１上に形成されたバリア絶縁膜Ｂ１の薄膜部Ｂ１ａを貫通して、電極ＤＥ１に接続されている。配線Ｍ２ｂのビア部が、バリア絶縁膜Ｂ１の厚い厚膜部Ｂ１ｂではなく薄膜部Ｂ１ａを貫通して電極ＤＥ１に接続されているため、配線Ｍ２ｂのビア部を埋め込むためのビアホールＶＨ２を形成しやすくなり、そのビアホールＶＨ２の底部で電極ＤＥ１の一部を的確に露出させることができるようになる。従って、配線Ｍ２ｂのビア部と電極ＤＥ１との接続不良をより的確に防止することができるようになり、半導体装置の製造歩留まりを向上させることができる。
また、本実施の形態の半導体装置の製造工程は、配線Ｍ１および電極ＤＥ１が埋め込まれた層間絶縁膜ＩＬ１上に、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する工程を有している（上記図１２参照）。配線Ｍ１はバリア絶縁膜Ｂ１の薄膜部Ｂ１ａで覆われ、電極ＤＥ１の少なくとも一部はバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂで覆われる。本実施の形態の半導体装置の製造工程は、更に、バリア絶縁膜Ｂ１上に形成した層間絶縁膜ＩＬ２にビアホールＶＨ２（孔部）と電極ＤＥ２用の開口部ＯＰ２とを形成する工程を有しており、この工程では、開口部ＯＰ２の底部でバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが露出され、ビアホールＶＨ２の底部でバリア絶縁膜Ｂ１の薄膜部Ｂ１ａが露出される（上記図１４参照）。そして、開口部ＯＰ２内に形成された（埋めこまれた）電極ＤＥ２と、電極ＤＥ１との間には、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが介在し、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１は、容量素子ＣＰの容量絶縁膜として機能する。
本実施の形態では、配線Ｍ１および電極ＤＥ１が埋め込まれた層間絶縁膜ＩＬ１上に、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成し、配線Ｍ１はバリア絶縁膜Ｂ１の薄膜部Ｂ１ａで覆われ、電極ＤＥ１の少なくとも一部はバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂで覆われるようにしている。そして、容量素子ＣＰの電極ＤＥ２と電極ＤＥ１との間には、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂが介在するようにし、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂを、容量素子ＣＰの容量絶縁膜として機能させている。このため、薄膜部Ｂ１ａの厚みと厚膜部Ｂ１ｂの厚みとを調整しておくことにより、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚みと、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚み（すなわち容量絶縁膜として機能する部分のバリア絶縁膜Ｂ１の厚み）とを、それぞれ独立して所望の厚みに制御することができる。
従って、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１を、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚くすることができる。これにより、配線Ｍ１と配線Ｍ２との間に形成される寄生容量を抑制することと、電極ＤＥ１と電極ＤＥ２との間の耐圧を高くすることとを、両立させることができる。また、ビアホールＶＨ２の底部で配線Ｍ１を露出させる際の配線Ｍ１のダメージを抑制または防止することもできる。これにより、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
また、本実施の製造工程では、配線構造内に容量素子ＣＰを形成するにあたって追加された工程は、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する工程である。薄膜部Ｂ１ａと厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成しておけば、配線構造を形成する工程に従って、容量素子ＣＰも一緒に形成することができる。このため、容量素子ＣＰを形成することに伴い半導体装置の製造工程数が増加するのを抑制することができる。従って、半導体装置の製造時間や製造コストを抑制することができる。
また、本実施の形態では、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する工程は、具体的には、層間絶縁膜ＩＬ１上にバリア絶縁膜Ｂ１を形成する工程と、そのバリア絶縁膜Ｂ１を部分的に薄くすることにより、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する工程と、を含んでいる。より具体的には、層間絶縁膜ＩＬ１上にバリア絶縁膜Ｂ１を形成する工程と、バリア絶縁膜Ｂ１上にマスク層を形成する工程と、そのマスク層をエッチングマスクとして用いてバリア絶縁膜Ｂ１をエッチングして、マスク層から露出する部分のバリア絶縁膜Ｂ１の厚みを薄くすることにより、薄膜部Ｂ１ａと厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する工程と、を含んでいる。なお、マスク層とは、フォトレジストパターンＰＲ１に対応している。
これにより、薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有したバリア絶縁膜Ｂ１を、容易かつ的確に形成することができる。
また、本実施の形態では、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂのうち、電極ＤＥ２の下面と接している部分の厚膜部Ｂ１ｂの厚み（すなわち電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚みＴ３）は、電極ＤＥ２の下面と接していない部分の厚膜部Ｂ１ｂの厚みＴ１よりも小さくなっている（すなわちＴ３＜Ｔ１）。これは、上記図１９のエッチング工程において、開口部ＯＰ２から露出される部分のバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂがエッチングされて厚みが薄くなったためである。
これにより、電極ＤＥ２の下面の角部は、バリア絶縁膜Ｂ１で覆われた状態になる。すなわち、電極ＤＥ２の下面がバリア絶縁膜Ｂ１に接するとともに、電極ＤＥ２の側面の下部もバリア絶縁膜Ｂ１に接した（覆われた）状態になる。すなわち、電極ＤＥ２の下面の角部の近傍では、電極ＤＥ２の側面もバリア絶縁膜Ｂ１に接した（覆われた）状態になる。電極ＤＥ２においては、電界は電極ＤＥ２の下面の角部に集中しやすい。バリア絶縁膜Ｂ１と層間絶縁膜ＩＬ２とを比べると、単位厚み当たりの耐圧は、バリア絶縁膜Ｂ１の方が高いため、電界が集中しやすい電極ＤＥ２の下面の角部がバリア絶縁膜Ｂ１で覆われた状態になることで、電極ＤＥ１と電極ＤＥ２との間の耐圧を、更に向上させることができる。従って、半導体装置の信頼性を、更に向上させることができる。
（実施の形態２）
図２３は、本実施の形態２の半導体装置の要部断面図であり、図２４〜図２７は、本実施の形態２の半導体装置の要部平面図である。
上記実施の形態１の上記図１と同様に、図２３でも、図面の簡略化のために、配線Ｍ１および電極ＤＥ１が形成された配線層よりも下層の構造については、図示を省略している。また、図２３では、図面の簡略化のために、層間絶縁膜ＩＬ４よりも上層の構造は、図示を省略している。また、図２４〜図２７は、同じ平面領域（容量素子ＣＰが形成された平面領域）が示されている。図２４から電極ＤＥ４とバリア絶縁膜Ｂ３の厚膜部Ｂ３ｂとを削除したものが、図２５に対応し、図２５から電極ＤＥ３と配線Ｍ３とバリア絶縁膜Ｂ２の厚膜部Ｂ２ｂとを削除したものが、図２６に対応し、図２６から電極ＤＥ２と配線Ｍ２とバリア絶縁膜Ｂ１の厚膜部Ｂ１ｂとを削除したものが、図２７に対応している。また、図２７では、バリア絶縁膜Ｂ１の厚膜部Ｂ１ｂを点線で示している。また、図２３の容量素子が形成されている領域（図２３の左側部分）は、図２４〜図２７のＡ−Ａ線の位置での断面にほぼ対応している。
本実施の形態２の半導体装置も、半導体基板（上記半導体基板ＳＢに対応）上に、複数の配線層を有する配線構造（多層配線構造）が形成された半導体装置であり、その配線構造（多層配線構造）にＭＩＭ型の容量素子が形成されており、この点は、上記実施の形態１と同様である。
しかしながら、本実施の形態２では、容量素子を構成する電極は、３層以上の配線層に形成されており、図２３の場合は４つの配線層に形成されている。すなわち、配線Ｍ１が形成された配線層に、配線Ｍ１と電極ＤＥ１とが形成され、それよりも１つ上層の配線層に配線Ｍ２と電極ＤＥ２とが形成され、それよりも１つ上層の配線層に配線Ｍ３と電極ＤＥ３とが形成され、それよりも１つ上層の配線層に配線Ｍ４と電極ＤＥ４とが形成されており、これらの電極ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４は、ＭＩＭ型の容量素子を構成する電極である。
なお、ここでは、ＭＩＭ型の容量素子を構成する電極ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４が４層の配線層に形成された場合を図示および説明するが、ＭＩＭ型の容量素子を構成する電極は、３層の配線層、あるいは５層以上の配線層に形成することもできる。
以下、図２３〜図２７を参照して具体的に説明する。
図２３に示される半導体装置（配線構造）は、層間絶縁膜ＩＬ１と、層間絶縁膜ＩＬ１に埋め込まれた配線Ｍ１および電極ＤＥ１と、配線Ｍ１および電極ＤＥ１が埋め込まれた層間絶縁膜ＩＬ１上に形成されたバリア絶縁膜Ｂ１と、バリア絶縁膜Ｂ１上に形成された層間絶縁膜ＩＬ２と、層間絶縁膜ＩＬ２に埋め込まれた配線Ｍ２および電極ＤＥ２とについては、上記実施の形態１と同様である。すなわち、バリア絶縁膜Ｂ２よりも下の構造は、図２３の場合も、上記図１の場合と基本的には同じであり、ここではその繰り返しの説明は省略する。
配線Ｍ２および電極ＤＥ２が埋め込まれた層間絶縁膜ＩＬ２上には、配線Ｍ２および電極ＤＥ２を覆うようにバリア絶縁膜Ｂ２が形成されている。バリア絶縁膜Ｂ２上には、層間絶縁膜ＩＬ３が形成され、層間絶縁膜ＩＬ３には配線Ｍ３および電極ＤＥ３が埋め込まれている。配線Ｍ３および電極ＤＥ３が埋め込まれた層間絶縁膜ＩＬ３上には、配線Ｍ３および電極ＤＥ３を覆うようにバリア絶縁膜Ｂ３が形成されている。バリア絶縁膜Ｂ３上には、層間絶縁膜ＩＬ４が形成され、層間絶縁膜ＩＬ４には配線Ｍ４および電極ＤＥ４が埋め込まれている。
層間絶縁膜ＩＬ４上には、配線Ｍ４および電極ＤＥ４を覆うようにバリア絶縁膜（図示せず）が形成され、更にその上には、層間絶縁膜や配線などを形成することができるが、ここではその図示および説明は省略する。
上記配線Ｍ２と同様に、配線Ｍ３，Ｍ４も、銅を主体（主成分）とするダマシン配線（ダマシン銅配線、埋込銅配線）であり、より特定的には、デュアルダマシン法により形成されている。バリア絶縁膜Ｂ２は、銅配線（ここでは配線Ｍ２）のバリア絶縁膜として機能し、バリア絶縁膜Ｂ３は、銅配線（ここでは配線Ｍ３）のバリア絶縁膜として機能する。バリア絶縁膜Ｂ２，Ｂ３として好ましい材料は、上記バリア絶縁膜Ｂ１と同様である。また、層間絶縁膜ＩＬ３，ＩＬ４としては、酸化シリコン膜または低誘電率絶縁膜を好適に用いることができる。層間絶縁膜ＩＬ３，ＩＬ４の誘電率は、バリア絶縁膜Ｂ２，Ｂ３の誘電率よりも低い。
電極ＤＥ３は、配線Ｍ３と同工程で、ダマシン法により形成され、また、電極ＤＥ４は、配線Ｍ４と同工程で、ダマシン法により形成されている。このため、電極ＤＥ３と配線Ｍ３とは、同じ（共通の）導電膜を用いて形成されているため、配線Ｍ３だけでなく、電極ＤＥ３も銅（Ｃｕ）を主体（主成分）として形成されている。また、電極ＤＥ４と配線Ｍ４とは、同じ（共通の）導電膜を用いて形成されているため、配線Ｍ４だけでなく、電極ＤＥ４も銅（Ｃｕ）を主体（主成分）として形成されている。配線Ｍ３，Ｍ４および電極ＤＥ３，ＤＥ４がバリア導体膜と銅（Ｃｕ）を主成分とする主導体膜とにより形成されているのは、上記配線Ｍ１，Ｍ２および電極ＤＥ１，ＤＥ２と同様である。
電極ＤＥ３は、層間絶縁膜ＩＬ３に形成された開口部ＯＰ３に埋め込まれており、電極ＤＥ４は、層間絶縁膜ＩＬ４に形成された開口部ＯＰ４に埋め込まれている。開口部ＯＰ３は層間絶縁膜ＩＬ３を貫通しており、電極ＤＥ３の下面は、バリア絶縁膜Ｂ２に接している。開口部ＯＰ４は層間絶縁膜ＩＬ４を貫通しており、電極ＤＥ４の下面は、バリア絶縁膜Ｂ３に接している。
配線Ｍ３は、層間絶縁膜ＩＬ３に形成された配線溝ＴＲ３に埋め込まれており、配線Ｍ４は、層間絶縁膜ＩＬ４に形成された配線溝ＴＲ４に埋め込まれている。
配線溝ＴＲ３は層間絶縁膜ＩＬ３を貫通しておらず、配線溝ＴＲ３の底面は、層間絶縁膜ＩＬ３の厚みの途中に位置し、また、配線溝ＴＲ４は層間絶縁膜ＩＬ４を貫通しておらず、配線溝ＴＲ４の底面は、層間絶縁膜ＩＬ４の厚みの途中に位置している。ビアホール（孔部）ＶＨ３は、配線溝ＴＲ３に平面視で内包されるように形成されており、ビアホールＶＨ３は、層間絶縁膜ＩＬ３とバリア絶縁膜Ｂ２とを貫通し、ビアホールＶＨ３の底部では、配線Ｍ２の上面が露出されている。ビアホール（孔部）ＶＨ４は、配線溝ＴＲ４に平面視で内包されるように形成されており、ビアホールＶＨ４は、層間絶縁膜ＩＬ４とバリア絶縁膜Ｂ３とを貫通し、ビアホールＶＨ４の底部では、配線Ｍ３の上面が露出されている。
このため、配線Ｍ３のビア部（ビアホールＶＨ３を埋め込む部分）を除き、配線Ｍ３の下面は、層間絶縁膜ＩＬ３の厚みの途中に位置し、配線Ｍ３の下面とバリア絶縁膜Ｂ２の上面との間には、層間絶縁膜ＩＬ３の一部（厚みの一部）が介在している。また、配線Ｍ４のビア部（ビアホールＶＨ４を埋め込む部分）を除き、配線Ｍ４の下面は、層間絶縁膜ＩＬ４の厚みの途中に位置し、配線Ｍ４の下面とバリア絶縁膜Ｂ３の上面との間には、層間絶縁膜ＩＬ４の一部（厚みの一部）が介在している。
配線Ｍ３は、配線Ｍ３のビア部（ビアホールＶＨ３を埋め込む部分）を介して配線Ｍ２と電気的に接続され、配線Ｍ４は、配線Ｍ４のビア部（ビアホールＶＨ４を埋め込む部分）を介して配線Ｍ３と電気的に接続されている。配線Ｍ３と配線Ｍ３のビア部とは一体的に形成され、配線Ｍ４と配線Ｍ４のビア部とは一体的に形成されている。
バリア絶縁膜Ｂ２，Ｂ３については、上記バリア絶縁膜Ｂ１の特徴を踏襲している。このため、バリア絶縁膜Ｂ２，Ｂ３については、上記実施の形態１のバリア絶縁膜Ｂ１と同様の構成を適用することができる。但し、上記実施の形態１におけるバリア絶縁膜Ｂ１に関連した説明を、バリア絶縁膜Ｂ２に適用する場合は、層間絶縁膜ＩＬ１を層間絶縁膜ＩＬ２と読み替え、層間絶縁膜ＩＬ２を層間絶縁膜ＩＬ３と読み替え、配線Ｍ１を配線Ｍ２と読み替え、配線Ｍ２を配線Ｍ３と読み替え、電極ＤＥ１を電極ＤＥ２と読み替え、電極ＤＥ２を電極ＤＥ３と読み替え、開口部ＯＰ２を開口部ＯＰ３と読み替える。また、上記実施の形態１におけるバリア絶縁膜Ｂ１に関連した説明を、バリア絶縁膜Ｂ３に適用する場合は、層間絶縁膜ＩＬ１を層間絶縁膜ＩＬ３と読み替え、層間絶縁膜ＩＬ２を層間絶縁膜ＩＬ４と読み替え、配線Ｍ１を配線Ｍ３と読み替え、配線Ｍ２を配線Ｍ４と読み替え、電極ＤＥ１を電極ＤＥ３と読み替え、電極ＤＥ２を電極ＤＥ４と読み替え、開口部ＯＰ２を開口部ＯＰ４と読み替える。
以下では、バリア絶縁膜Ｂ２，Ｂ３については、主要な特徴について説明するが、それ以外でも、上記バリア絶縁膜Ｂ１の構成を適用することができる。
本実施の形態２では、上記実施の形態１のバリア絶縁膜Ｂ１と同様に、バリア絶縁膜Ｂ２は、薄膜部Ｂ２ａと薄膜部Ｂ２ａよりも厚い厚膜部Ｂ２ｂとを有し、また、バリア絶縁膜Ｂ３は、薄膜部Ｂ３ａと薄膜部Ｂ３ａよりも厚い厚膜部Ｂ３ｂとを有している。そして、電極ＤＥ２と電極ＤＥ３との間には、バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂが介在し、電極ＤＥ３と電極ＤＥ４との間には、バリア絶縁膜Ｂ３の厚膜部Ｂ３ｂが介在しており、一方、配線Ｍ２上にはバリア絶縁膜Ｂ２の薄膜部Ｂ２ａが形成され、配線Ｍ３上にはバリア絶縁膜Ｂ３の薄膜部Ｂ３ａが形成されている。
開口部ＯＰ３および開口部ＯＰ３に埋め込まれた電極ＤＥ３は、平面視でバリア絶縁膜Ｂ２の厚膜部Ｂ２ｂに内包されている。また、開口部ＯＰ４および開口部ＯＰ４に埋め込まれた電極ＤＥ４は、平面視でバリア絶縁膜Ｂ３の厚膜部Ｂ３ｂに内包されている。
電極ＤＥ３の下面は、バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂに接し、電極ＤＥ４の下面は、バリア絶縁膜Ｂ３の厚膜部Ｂ３ｂに接している。バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂのうち、電極ＤＥ３と接している部分の厚膜部Ｂ２ｂの厚み（すなわち電極ＤＥ２と電極ＤＥ３との間に介在する部分のバリア絶縁膜Ｂ２の厚み）は、電極ＤＥ３と接していない部分の厚膜部Ｂ２ｂの厚みよりも小さくなっている。また、バリア絶縁膜Ｂ３の厚膜部Ｂ３ｂのうち、電極ＤＥ４と接している部分の厚膜部Ｂ３ｂの厚み（すなわち電極ＤＥ３と電極ＤＥ４との間に介在する部分のバリア絶縁膜Ｂ３の厚み）は、電極ＤＥ４と接していない部分の厚膜部Ｂ３ｂの厚みよりも小さくなっている。このため、電極ＤＥ３の下面の角部は、バリア絶縁膜Ｂ２で覆われており、電極ＤＥ４の下面の角部は、バリア絶縁膜Ｂ３で覆われている。
従って、電極ＤＥ２と電極ＤＥ３とは、層間絶縁膜ＩＬ３を介在せずに、バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂを介在して対向している部分を有している。すなわち、電極ＤＥ２と電極ＤＥ３とは、バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂを間に挟んで平面視で重なっている。
電極ＤＥ２と電極ＤＥ３との間に介在する部分のバリア絶縁膜Ｂ２は、容量素子の容量絶縁膜として機能し、かつ、配線Ｍ２を覆う部分のバリア絶縁膜Ｂ２よりも厚い。また、電極ＤＥ３と電極ＤＥ４との間に介在する部分のバリア絶縁膜Ｂ３は、容量素子の容量絶縁膜として機能し、かつ、配線Ｍ３を覆う部分のバリア絶縁膜Ｂ３よりも厚い。
すなわち、電極ＤＥ２と電極ＤＥ３との間に介在する部分のバリア絶縁膜Ｂ２の厚み（膜厚）Ｔ５は、配線Ｍ２を覆う部分のバリア絶縁膜Ｂ２の厚みＴ４よりも大きい（Ｔ５＞Ｔ４）。また、電極ＤＥ３と電極ＤＥ４との間に介在する部分のバリア絶縁膜Ｂ３の厚み（膜厚）Ｔ７は、配線Ｍ３を覆う部分のバリア絶縁膜Ｂ３の厚みＴ６よりも大きい（Ｔ７＞Ｔ６）。
電極ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４と、それらの電極ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４間のバリア絶縁膜Ｂ１，Ｂ２，Ｂ３（より特定的には厚膜部Ｂ１ｂ，Ｂ２ｂ，Ｂ３ｂ）とにより、ＭＩＭ型容量素子が形成される。電極ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４間のバリア絶縁膜Ｂ１，Ｂ２，Ｂ３（より特定的には厚膜部Ｂ１ｂ，Ｂ２ｂ，Ｂ３ｂ）が、そのＭＩＭ型容量素子の容量絶縁膜として機能することができる。
なお、電極ＤＥ１と電極ＤＥ３とが電気的に接続されて、ＭＩＭ型容量素子の一方の電極を構成し、電極ＤＥ２と電極ＤＥ４とが電気的に接続されて、ＭＩＭ型容量素子の他方の電極を構成している。図２３の場合は、電極ＤＥ３と一体的に形成された配線Ｍ３ａのビア部が、配線Ｍ２ｂに接続され、その配線Ｍ２ｂのビア部が電極ＤＥ１に接続されており、これら配線Ｍ３ａ，Ｍ２ｂを介して、電極ＤＥ３と電極ＤＥ１とが電気的に接続されている。また、電極ＤＥ４と一体的に形成された配線Ｍ４ａのビア部が、配線Ｍ３ｂに接続され、その配線Ｍ３ｂのビア部が、電極ＤＥ２と一体的に形成された配線Ｍ２ａに接続されており、これら配線Ｍ４ａ，Ｍ３ｂを介して、電極ＤＥ４と電極ＤＥ２とが電気的に接続されている。
配線Ｍ２ａが埋め込まれた配線溝ＴＲ２ａは、開口部ＯＰ２と繋がっているため、開口部ＯＰ２に埋め込まれた電極ＤＥ２と、配線溝ＴＲ２ａに埋め込まれた配線Ｍ２ａとは、同工程で一体的に形成されている。また、配線Ｍ３ａが埋め込まれた配線溝ＴＲ３ａは、開口部ＯＰ３と繋がっているため、開口部ＯＰ３に埋め込まれた電極ＤＥ３と、配線溝ＴＲ３ａに埋め込まれた配線Ｍ３ａとは、同工程で一体的に形成されている。また、配線Ｍ４ａが埋め込まれた配線溝ＴＲ４ａは、開口部ＯＰ４と繋がっているため、開口部ＯＰ４に埋め込まれた電極ＤＥ４と、配線溝ＴＲ４ａに埋め込まれた配線Ｍ４ａとは、同工程で一体的に形成されている。
次に、本実施の形態２の半導体装置の製造工程について、図２８〜図３９を参照して説明する。
上記図２１の構造を得るまでは、本実施の形態２の製造工程も、上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
上記実施の形態１と同様にして上記図２１の構造を得た後、図２８に示されるように、電極ＤＥ２および配線Ｍ２が埋め込まれた層間絶縁膜ＩＬ２上に、電極ＤＥ２および配線Ｍ２を覆うように、薄膜部Ｂ２ａと薄膜部Ｂ２ａよりも厚い厚膜部Ｂ２ｂとを有するバリア絶縁膜Ｂ２を形成する。
薄膜部Ｂ２ａと薄膜部Ｂ２ａよりも厚い厚膜部Ｂ２ｂとを有するバリア絶縁膜Ｂ２を形成する手法は、上記実施の形態１において薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する手法（図１０〜図１２を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
次に、図２９に示されるように、薄膜部Ｂ２ａと厚膜部Ｂ２ｂとを有するバリア絶縁膜Ｂ２上に、上記層間絶縁膜ＩＬ２と同様の層間絶縁膜ＩＬ３を、同様の手法により形成する。
次に、図３０に示されるように、層間絶縁膜ＩＬ３に、ビアホールＶＨ３および開口部ＯＰ３を形成する。ビアホールＶＨ３および開口部ＯＰ３を形成する手法は、上記実施の形態１において層間絶縁膜ＩＬ２にビアホールＶＨ２および開口部ＯＰ２を形成する手法（図１３〜図１５を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
ビアホールＶＨ３と開口部ＯＰ３とは、同工程で形成され、いずれも層間絶縁膜ＩＬ３を貫通して底部でバリア絶縁膜Ｂ２を露出する。但し、ビアホールＶＨ３の底部で露出するのは、バリア絶縁膜Ｂ２の薄膜部Ｂ２ａであり、開口部ＯＰ３の底部で露出するのは、バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂである。開口部ＯＰ３は、平面視でバリア絶縁膜Ｂ２の厚膜部Ｂ２ｂに内包されるように形成されているため、開口部ＯＰ３の底部では、バリア絶縁膜Ｂ２の薄膜部Ｂ２ａは露出せずに、バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂが露出する。一方、ビアホールＶＨ３は、バリア絶縁膜Ｂ２の薄膜部Ｂ２ａ上に形成されているため、ビアホールＶＨ３の底部では、バリア絶縁膜Ｂ２の厚膜部Ｂ２ｂは露出せずに、バリア絶縁膜Ｂ２の薄膜部Ｂ２ａが露出する。
次に、図３１に示されるように、層間絶縁膜ＩＬ３に配線溝ＴＲ３を形成する。配線溝ＴＲ３を形成する手法は、上記実施の形態１において層間絶縁膜ＩＬ２に配線溝ＴＲ２を形成する手法（図１６〜図１８を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
次に、図３２に示されるように、ビアホールＶＨ３の底部から露出する部分のバリア絶縁膜Ｂ２をエッチングにより除去する。これにより、ビアホールＶＨ３の底部で配線Ｍ２の上面が露出される。このエッチングの際、開口部ＯＰ３から露出するバリア絶縁膜Ｂ２の厚膜部Ｂ２ｂもエッチングされて、厚みが薄くなる。なお、このエッチング（エッチング工程）を、簡略化のために、以降では図３２のエッチング工程と称することとする。
図３２のエッチング工程を終了した段階で、開口部ＯＰ３の底部で露出する部分のバリア絶縁膜Ｂ２の厚膜部Ｂ２ｂの厚みは、バリア絶縁膜Ｂ２の薄膜部Ｂ２ａの厚みよりも厚いことが好ましい。このため、図３２のエッチング工程で開口部ＯＰ３の底部で露出する部分のバリア絶縁膜Ｂ２の厚膜部Ｂ２ｂが薄くなることを考慮して、上記図２８でバリア絶縁膜Ｂ２を形成したときのバリア絶縁膜Ｂ２の厚膜部Ｂ２ｂの厚みを設定すればよい。
次に、図３３に示されるように、ダマシン法（ここではデュアルダマシン法）により配線Ｍ３および電極ＤＥ３を形成する。配線Ｍ３および電極ＤＥ３を形成する手法は、上記実施の形態１において配線Ｍ２および電極ＤＥ２を形成する手法（図２０および図２１を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
電極ＤＥ３は、開口部ＯＰ３内に埋め込まれた主導体膜ＭＣ３およびバリア導体膜ＢＲ３からなり、配線Ｍ３は、配線溝ＴＲ３内に埋め込まれた主導体膜ＭＣ３およびバリア導体膜ＢＲ３からなり、配線Ｍ３のビア部は、ビアホールＶＨ３内に埋め込まれた主導体膜ＭＣ３およびバリア導体膜ＢＲ３からなる。主導体膜ＭＣ３は、上記主導体膜ＭＣ２と同様の膜であり、バリア導体膜ＢＲ３は、上記バリア導体膜ＢＲ２と同様の膜である。配線Ｍ３および電極ＤＥ３を形成すると、層間絶縁膜ＩＬ３の上面が露出され、層間絶縁膜ＩＬ３の上面と、電極ＤＥ３の上面と、配線Ｍ３の上面とは、ほぼ平坦な面を形成する。なお、配線溝ＴＲ３ａは開口部ＯＰ３に繋がっていたため、配線Ｍ３のうち、配線溝ＴＲ３ａに埋め込まれた配線Ｍ３ａは、電極ＤＥ３と一体的に形成される。配線Ｍ３ａ以外の配線Ｍ３は、電極ＤＥ３から離間して形成される。
次に、図３４に示されるように、電極ＤＥ３および配線Ｍ３が埋め込まれた層間絶縁膜ＩＬ３上に、電極ＤＥ３および配線Ｍ３を覆うように、薄膜部Ｂ３ａと薄膜部Ｂ３ａよりも厚い厚膜部Ｂ３ｂとを有するバリア絶縁膜Ｂ３を形成する。
薄膜部Ｂ３ａと薄膜部Ｂ３ａよりも厚い厚膜部Ｂ３ｂとを有するバリア絶縁膜Ｂ３を形成する手法は、上記実施の形態１において薄膜部Ｂ１ａと薄膜部Ｂ１ａよりも厚い厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する手法（図１０〜図１２を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
次に、図３５に示されるように、薄膜部Ｂ３ａと厚膜部Ｂ３ｂとを有するバリア絶縁膜Ｂ３上に、上記層間絶縁膜ＩＬ２と同様の層間絶縁膜ＩＬ４を、同様の手法により形成する。
次に、図３６に示されるように、層間絶縁膜ＩＬ４に、ビアホールＶＨ４および開口部ＯＰ４を形成する。ビアホールＶＨ４および開口部ＯＰ４を形成する手法は、上記実施の形態１において層間絶縁膜ＩＬ２にビアホールＶＨ２および開口部ＯＰ２を形成する手法（図１３〜図１５を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
ビアホールＶＨ４と開口部ＯＰ４とは、同工程で形成され、いずれも層間絶縁膜ＩＬ４を貫通して底部でバリア絶縁膜Ｂ３を露出する。但し、ビアホールＶＨ４の底部で露出するのは、バリア絶縁膜Ｂ３の薄膜部Ｂ３ａであり、開口部ＯＰ４の底部で露出するのは、バリア絶縁膜Ｂ３の厚膜部Ｂ３ｂである。開口部ＯＰ４は、平面視でバリア絶縁膜Ｂ３の厚膜部Ｂ３ｂに内包されるように形成されているため、開口部ＯＰ４の底部では、バリア絶縁膜Ｂ３の薄膜部Ｂ３ａは露出せずに、バリア絶縁膜Ｂ３の厚膜部Ｂ３ｂが露出する。一方、ビアホールＶＨ４は、バリア絶縁膜Ｂ３の薄膜部Ｂ３ａ上に形成されているため、ビアホールＶＨ４の底部では、バリア絶縁膜Ｂ３の厚膜部Ｂ３ｂは露出せずに、バリア絶縁膜Ｂ３の薄膜部Ｂ３ａが露出する。
次に、図３７に示されるように、層間絶縁膜ＩＬ４に配線溝ＴＲ４を形成する。配線溝ＴＲ４を形成する手法は、上記実施の形態１において層間絶縁膜ＩＬ３に配線溝ＴＲ３を形成する手法（図１６〜図１８を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
次に、図３８に示されるように、ビアホールＶＨ４の底部から露出する部分のバリア絶縁膜Ｂ３をエッチングにより除去する。これにより、ビアホールＶＨ４の底部で配線Ｍ３の上面が露出される。このエッチングの際、開口部ＯＰ４から露出するバリア絶縁膜Ｂ３の厚膜部Ｂ３ｂもエッチングされて、厚みが薄くなる。なお、このエッチング（エッチング工程）を、簡略化のために、以降では図３８のエッチング工程と称することとする。
図３８のエッチング工程を終了した段階で、開口部ＯＰ４の底部で露出する部分のバリア絶縁膜Ｂ３の厚膜部Ｂ３ｂの厚みは、バリア絶縁膜Ｂ３の薄膜部Ｂ３ａの厚みよりも厚いことが好ましい。このため、図３８のエッチング工程で開口部ＯＰ４の底部で露出する部分のバリア絶縁膜Ｂ３の厚膜部Ｂ３ｂが薄くなることを考慮して、上記図３４でバリア絶縁膜Ｂ３を形成したときのバリア絶縁膜Ｂ３の厚膜部Ｂ３ｂの厚みを設定すればよい。
次に、図３９に示されるように、ダマシン法（ここではデュアルダマシン法）により配線Ｍ４および電極ＤＥ４を形成する。配線Ｍ４および電極ＤＥ４を形成する手法は、上記実施の形態１において配線Ｍ２および電極ＤＥ２を形成する手法（図２０および図２１を参照して説明した手法）と基本的には同じであるので、ここではその繰り返しの説明は省略する。
電極ＤＥ４は、開口部ＯＰ４内に埋め込まれた主導体膜ＭＣ４およびバリア導体膜ＢＲ４からなり、配線Ｍ４は、配線溝ＴＲ４内に埋め込まれた主導体膜ＭＣ４およびバリア導体膜ＢＲ４からなり、配線Ｍ４のビア部は、ビアホールＶＨ４内に埋め込まれた主導体膜ＭＣ４およびバリア導体膜ＢＲ４からなる。主導体膜ＭＣ４は、上記主導体膜ＭＣ２と同様の膜であり、バリア導体膜ＢＲ４は、上記バリア導体膜ＢＲ２と同様の膜である。配線Ｍ４および電極ＤＥ４を形成すると、層間絶縁膜ＩＬ４の上面が露出され、層間絶縁膜ＩＬ４の上面と、電極ＤＥ４の上面と、配線Ｍ４の上面とは、ほぼ平坦な面を形成する。なお、配線溝ＴＲ４ａは開口部ＯＰ４に繋がっていたため、配線Ｍ４のうち、配線溝ＴＲ４ａに埋め込まれた配線Ｍ４ａは、電極ＤＥ４と一体的に形成される。配線Ｍ４ａ以外の配線Ｍ４は、電極ＤＥ４から離間して形成される。
その後、電極ＤＥ４および配線Ｍ４が埋め込まれた層間絶縁膜ＩＬ４上に、電極ＤＥ４および配線Ｍ４を覆うようにバリア絶縁膜（図示せず）を形成し、更にその上には、層間絶縁膜や配線などを形成することができるが、ここではその図示および説明は省略する。
本実施の形態２では、上記図１０〜図２１の工程を繰り返してＭＩＭ型の容量素子を形成している。これにより、３層以上の電極（ここでは４層の電極ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４）をバリア絶縁膜（Ｂ１，Ｂ２，Ｂ３）の厚膜部（Ｂ１ｂ，Ｂ２ｂ，Ｂ３ｂ）を介して積み重ねることができる。
このため、図１０〜図１３で形成したバリア絶縁膜Ｂ１における薄膜部Ｂ１ａの厚みと厚膜部Ｂ１ｂの厚みとを調整しておくことにより、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１の厚みと、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１の厚みとを、それぞれ独立して所望の厚みに制御することができる。また、図２８で形成したバリア絶縁膜Ｂ２における薄膜部Ｂ２ａの厚みと厚膜部Ｂ２ｂの厚みとを調整しておくことにより、配線Ｍ２を覆う部分のバリア絶縁膜Ｂ２の厚みと、電極ＤＥ２と電極ＤＥ３との間に介在する部分のバリア絶縁膜Ｂ２の厚みとを、それぞれ独立して所望の厚みに制御することができる。また、図３４で形成したバリア絶縁膜Ｂ３における薄膜部Ｂ３ａの厚みと厚膜部Ｂ３ｂの厚みとを調整しておくことにより、配線Ｍ３を覆う部分のバリア絶縁膜Ｂ３の厚みと、電極ＤＥ３と電極ＤＥ４との間に介在する部分のバリア絶縁膜Ｂ３の厚みとを、それぞれ独立して所望の厚みに制御することができる。
従って、電極ＤＥ１と電極ＤＥ２との間に介在する部分のバリア絶縁膜Ｂ１を、配線Ｍ１を覆う部分のバリア絶縁膜Ｂ１よりも厚くすることができる。また、電極ＤＥ２と電極ＤＥ３との間に介在する部分のバリア絶縁膜Ｂ２を、配線Ｍ２を覆う部分のバリア絶縁膜Ｂ２よりも厚くすることができる。また、電極ＤＥ３と電極ＤＥ４との間に介在する部分のバリア絶縁膜Ｂ３を、配線Ｍ３を覆う部分のバリア絶縁膜Ｂ３よりも厚くすることができる。
これにより、配線Ｍ１と配線Ｍ２との間に形成される寄生容量を抑制することと、電極ＤＥ１と電極ＤＥ２との間の耐圧（絶縁耐圧）を高くすることとを、両立させることができる。また、ビアホールＶＨ２の底部で配線Ｍ１を露出させる際の配線Ｍ１のダメージを抑制または防止することもできる。また、配線Ｍ２と配線Ｍ３との間に形成される寄生容量を抑制することと、電極ＤＥ２と電極ＤＥ３との間の耐圧（絶縁耐圧）を高くすることとを、両立させることができる。また、ビアホールＶＨ３の底部で配線Ｍ２を露出させる際の配線Ｍ２のダメージを抑制または防止することもできる。また、配線Ｍ３と配線Ｍ４との間に形成される寄生容量を抑制することと、電極ＤＥ３と電極ＤＥ４との間の耐圧（絶縁耐圧）を高くすることとを、両立させることができる。また、ビアホールＶＨ４の底部で配線Ｍ３を露出させる際の配線Ｍ３のダメージを抑制または防止することもできる。これにより、半導体装置の性能を向上させることができる。また、半導体装置の信頼性を向上させることができる。
また、本実施の製造工程では、配線構造内にＭＩＭ型の容量素子を形成するにあたって追加された工程は、薄膜部Ｂ１ａと厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成する工程と、薄膜部Ｂ２ａと厚膜部Ｂ２ｂとを有するバリア絶縁膜Ｂ２を形成する工程と、薄膜部Ｂ３ａと厚膜部Ｂ３ｂとを有するバリア絶縁膜Ｂ３を形成する工程である。薄膜部Ｂ１ａと厚膜部Ｂ１ｂとを有するバリア絶縁膜Ｂ１を形成し、薄膜部Ｂ２ａと厚膜部Ｂ２ｂとを有するバリア絶縁膜Ｂ２を形成し、薄膜部Ｂ３ａと厚膜部Ｂ３ｂとを有するバリア絶縁膜Ｂ３を形成すれば、配線構造を形成する工程に従って、容量素子ＣＰも一緒に形成することができる。このため、容量素子ＣＰを形成することに伴い半導体装置の製造工程数が増加するのを抑制することができる。従って、半導体装置の製造時間や製造コストを抑制することができる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
１Ａ キャパシタ領域
Ｂ１，Ｂ２，Ｂ３ バリア絶縁膜
Ｂ１ａ，Ｂ２ａ，Ｂ３ａ 薄膜部
Ｂ１ｂ，Ｂ２ｂ，Ｂ３ｂ 厚膜部
ＢＲ１，ＢＲ２，ＢＲ３，ＢＲ４ バリア導体膜
ＣＢ１ 絶縁膜
ＣＰ 容量素子
ＣＴ コンタクトホール
ＤＥ１，ＤＥ２，ＤＥ３，ＤＥ４ 電極
ＥＸ１ ｎ-型半導体領域
ＥＸ２ ｐ-型半導体領域
ＧＥ１，ＧＥ２ ゲート電極
ＧＦ ゲート絶縁膜
ＨＤ１ 絶縁膜
ＩＬ１，ＩＬ２，ＩＬ３，ＩＬ４ 層間絶縁膜
Ｍ１，Ｍ２，Ｍ２ａ，Ｍ２ｂ，Ｍ３，Ｍ３ａ，Ｍ３ｂ，Ｍ４，Ｍ４ａ 配線
ＭＣ１，ＭＣ２，ＭＣ３，ＭＣ４ 主導体膜
ＮＷ ｎ型ウエル
ＯＰ１，ＯＰ２，ＯＰ３，ＯＰ４ 開口部
ＰＧ プラグ
ＰＲ１，ＰＲ２，ＰＲ３ フォトレジストパターン
ＰＲ２ａ，ＰＲ２ｂ 開口部
ＰＷ ｐ型ウエル
Ｑｎ，Ｑｐ ＭＩＳＦＥＴ
ＳＢ 半導体基板
ＳＤ１ ｎ+型半導体領域
ＳＤ２ ｐ+型半導体領域
ＳＬ 金属シリサイド層
ＳＯ 層間絶縁膜
ＳＴ 素子分離領域
ＳＷ サイドウォールスペーサ
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７ 厚み
ＴＲ１，ＴＲ２，ＴＲ２ａ，ＴＲ３，ＴＲ３ａ，ＴＲ４，ＴＲ４ａ 配線溝
ＶＨ２，ＶＨ３，ＶＨ４ ビアホール

Claims (20)

  1. 半導体基板と、前記半導体基板上に形成されかつ複数の配線層を含む配線構造と、前記配線構造に形成された容量素子と、を有する半導体装置であって、
    前記配線構造は、第１層間絶縁膜と、前記第１層間絶縁膜に埋め込まれた第１配線および前記容量素子用の第１電極と、前記第１層間絶縁膜上に前記第１配線および前記第１電極を覆うように形成されたバリア絶縁膜と、前記バリア絶縁膜上に形成された第２層間絶縁膜と、前記第２層間絶縁膜に埋め込まれた第２配線および前記容量素子用の第２電極と、を含み、
    前記第２配線の下面は、前記第２層間絶縁膜の厚みの途中に位置し、
    前記第２電極の下面は、前記バリア絶縁膜に接しており、
    前記第１電極と前記第２電極との間に介在する部分の前記バリア絶縁膜は、前記容量素子の容量絶縁膜として機能し、かつ、前記第１配線を覆う部分の前記バリア絶縁膜よりも厚い、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第１配線と前記第２配線は、いずれも銅を主体とするダマシン配線である、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記バリア絶縁膜の誘電率は、前記第２層間絶縁膜の誘電率よりも高い、半導体装置。
  4. 請求項１記載の半導体装置において、
    前記バリア絶縁膜は、窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜からなる、半導体装置。
  5. 請求項３記載の半導体装置において、
    前記第２層間絶縁膜は、酸化シリコン膜または低誘電率絶縁膜である、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第１電極は、前記第１配線と同工程で形成され、
    前記第２電極は、前記第２配線と同工程で形成されている、半導体装置。
  7. 請求項１記載の半導体装置において、
    前記第２配線は、デュアルダマシン配線である、半導体装置。
  8. 請求項１記載の半導体装置において、
    前記バリア絶縁膜は、薄膜部と前記薄膜部よりも厚い厚膜部とを有し、
    前記第１電極と前記第２電極との間には、前記バリア絶縁膜の前記厚膜部が介在し、
    前記第１配線上には、前記バリア絶縁膜の前記薄膜部が形成されている、半導体装置。
  9. 請求項８記載の半導体装置において、
    前記第２層間絶縁膜に埋め込まれ、かつ前記第１電極に電気的に接続された第３配線を更に有し、
    前記第１電極の一部上に、前記バリア絶縁膜の前記薄膜部が形成されており、
    前記第３配線のビア部は、前記第１電極上に形成された前記バリア絶縁膜の前記薄膜部を貫通して、前記第１電極に接続されている、半導体装置。
  10. （ａ）半導体基板の上方に、第１配線と容量素子用の第１電極とが埋め込まれた第１層間絶縁膜を形成する工程、
    （ｂ）前記第１層間絶縁膜上に、前記第１配線および前記第１電極を覆うように、薄膜部と前記薄膜部よりも厚い厚膜部とを有するバリア絶縁膜を形成する工程、
    （ｃ）前記バリア絶縁膜上に第２層間絶縁膜を形成する工程、
    （ｄ）前記第２層間絶縁膜に、前記バリア絶縁膜を露出する開口部および孔部を形成する工程、
    （ｅ）前記第２層間絶縁膜に溝部を形成する工程、
    （ｆ）前記孔部の底部の前記バリア絶縁膜を除去して、前記孔部から前記第１配線の一部を露出させる工程、
    （ｇ）前記開口部内に前記容量素子用の第２電極を形成し、前記溝部および前記孔部内に第２配線を形成する工程、
    を有し、
    前記（ｂ）工程では、前記第１配線は前記バリア絶縁膜の前記薄膜部で覆われ、前記第１電極の少なくとも一部は前記バリア絶縁膜の前記厚膜部で覆われ、
    前記（ｄ）工程では、前記開口部の底部で前記バリア絶縁膜の前記厚膜部が露出され、前記孔部の底部で前記バリア絶縁膜の前記薄膜部が露出され、
    前記溝部は、前記孔部を平面視で内包し、かつ底部が前記第２層間絶縁膜の厚みの途中に位置し、
    前記第１電極と前記第２電極との間には、前記バリア絶縁膜の前記厚膜部が介在し、
    前記第１電極と前記第２電極との間に介在する部分の前記バリア絶縁膜は、前記容量素子の容量絶縁膜として機能する、半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記第１電極と前記第２電極との間に介在する部分の前記バリア絶縁膜の厚みは、前記第１配線を覆う部分の前記バリア絶縁膜の厚みよりも厚い、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｂ）工程は、
    （ｂ１）前記第１層間絶縁膜上に、前記第１配線および前記第１電極を覆うように、前記バリア絶縁膜用の絶縁膜を形成する工程、
    （ｂ２）前記絶縁膜を部分的に薄くすることにより、前記薄膜部と前記厚膜部とを有する前記バリア絶縁膜を形成する工程、
    を含む、半導体装置の製造方法。
  13. 請求項１１記載の半導体装置の製造方法において、
    前記（ｂ）工程は、
    （ｂ３）前記第１層間絶縁膜上に、前記第１配線および前記第１電極を覆うように、前記バリア絶縁膜用の絶縁膜を形成する工程、
    （ｂ４）前記絶縁膜上にマスク層を形成する工程、
    （ｂ５）前記マスク層をエッチングマスクとして用いて前記絶縁膜をエッチングして、前記マスク層から露出する部分の前記絶縁膜の厚みを薄くすることにより、前記薄膜部と前記厚膜部とを有する前記バリア絶縁膜を形成する工程、
    を含み、
    前記（ｂ４）工程で形成された前記マスク層は、前記絶縁膜のうち、前記厚膜部を形成する予定の領域を覆い、かつ前記薄膜部を形成する予定の領域を露出する、半導体装置の製造方法。
  14. 請求項１１記載の半導体装置の製造方法において、
    前記（ｆ）工程では、前記孔部の底部で前記バリア絶縁膜の前記薄膜部を除去して前記薄膜部を貫通させ、前記開口部の底部では前記バリア絶縁膜の前記厚膜部の厚みが薄くなるが、前記厚膜部を貫通しない、半導体装置の製造方法。
  15. 請求項１１記載の半導体装置の製造方法において、
    前記（ｇ）工程は、
    （ｇ１）前記開口部内と、前記孔部および前記溝部内とを埋めるように、銅を主成分とする導電膜を形成する工程、
    （ｇ２）前記開口部内と、前記孔部および前記溝部内とに前記導電膜を残し、それ以外の前記導電膜を除去することにより、前記開口部内に前記第２電極を形成し、前記孔部および前記溝部内に前記第２配線を形成する工程、
    を有する、半導体装置の製造方法。
  16. 請求項１１記載の半導体装置の製造方法において、
    前記第１配線は、銅を主体とするダマシン配線である、半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記第１電極は、前記第１配線と同工程で形成される、半導体装置の製造方法。
  18. 請求項１１記載の半導体装置の製造方法において、
    前記バリア絶縁膜は、窒化シリコン膜、炭化シリコン膜または炭窒化シリコン膜からなる、半導体装置の製造方法。
  19. 請求項１１記載の半導体装置の製造方法において、
    前記第２層間絶縁膜は、酸化シリコン膜または低誘電率絶縁膜である、半導体装置の製造方法。
  20. 請求項１１記載の半導体装置の製造方法において、
    前記バリア絶縁膜の誘電率は、前記第２層間絶縁膜の誘電率よりも高い、半導体装置の製造方法。
JP2014170587A 2014-08-25 2014-08-25 半導体装置の製造方法 Active JP6356536B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014170587A JP6356536B2 (ja) 2014-08-25 2014-08-25 半導体装置の製造方法
US14/832,397 US9553042B2 (en) 2014-08-25 2015-08-21 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014170587A JP6356536B2 (ja) 2014-08-25 2014-08-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016046428A true JP2016046428A (ja) 2016-04-04
JP6356536B2 JP6356536B2 (ja) 2018-07-11

Family

ID=55348914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014170587A Active JP6356536B2 (ja) 2014-08-25 2014-08-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9553042B2 (ja)
JP (1) JP6356536B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220122267A (ko) * 2021-02-26 2022-09-02 주식회사 키파운드리 고 내압 커패시터를 포함하는 반도체 소자 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114750A (ja) * 2017-12-26 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP3671821A1 (en) * 2018-12-19 2020-06-24 IMEC vzw Interconnection system of an integrated circuit
US11227872B2 (en) * 2019-04-25 2022-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. FeRAM MFM structure with selective electrode etch
CN112366177B (zh) * 2020-11-10 2022-11-29 长江存储科技有限责任公司 半导体器件及其形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US20030040161A1 (en) * 2000-03-01 2003-02-27 Michael Schrenk Method of producing an integrated component with a metal-insulator-metal capacitor
JP2004039724A (ja) * 2002-07-01 2004-02-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004128466A (ja) * 2002-08-08 2004-04-22 Ricoh Co Ltd 半導体装置及びその製造方法
US20040180508A1 (en) * 2003-03-10 2004-09-16 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor and method for manufacturing the same
JP2010093171A (ja) * 2008-10-10 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2012004533A (ja) * 2010-05-19 2012-01-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20140199819A1 (en) * 2013-01-16 2014-07-17 United Microelectronics Corporation Method of fabricating capacitor structure

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785768B2 (ja) * 1995-09-14 1998-08-13 日本電気株式会社 半導体装置の製造方法
JP3746979B2 (ja) * 2001-10-03 2006-02-22 富士通株式会社 半導体装置及びその製造方法
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
JP4173374B2 (ja) 2003-01-08 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005109063A (ja) 2003-09-30 2005-04-21 Matsushita Electric Ind Co Ltd 半導体装置
JP2010040797A (ja) * 2008-08-06 2010-02-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2010056156A (ja) * 2008-08-26 2010-03-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2011029249A (ja) * 2009-07-22 2011-02-10 Renesas Electronics Corp 半導体装置
JP5493166B2 (ja) * 2009-12-03 2014-05-14 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5638408B2 (ja) * 2011-01-28 2014-12-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2014107304A (ja) * 2012-11-22 2014-06-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015103708A (ja) * 2013-11-26 2015-06-04 ルネサスエレクトロニクス株式会社 半導体集積回路装置およびその製造方法
JP6305168B2 (ja) * 2014-04-07 2018-04-04 ルネサスエレクトロニクス株式会社 半導体装置
JP6336826B2 (ja) * 2014-06-04 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030040161A1 (en) * 2000-03-01 2003-02-27 Michael Schrenk Method of producing an integrated component with a metal-insulator-metal capacitor
JP2003526211A (ja) * 2000-03-01 2003-09-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト メタル−絶縁材−メタルキャパシタを有する集積構成要素
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US6759703B1 (en) * 2000-06-26 2004-07-06 Oki Electric Industry Co., Ltd. Capacitor and a manufacturing process therefor
JP2004039724A (ja) * 2002-07-01 2004-02-05 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004128466A (ja) * 2002-08-08 2004-04-22 Ricoh Co Ltd 半導体装置及びその製造方法
US20040180508A1 (en) * 2003-03-10 2004-09-16 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitor and method for manufacturing the same
JP2010093171A (ja) * 2008-10-10 2010-04-22 Renesas Technology Corp 半導体装置およびその製造方法
JP2012004533A (ja) * 2010-05-19 2012-01-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20140199819A1 (en) * 2013-01-16 2014-07-17 United Microelectronics Corporation Method of fabricating capacitor structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220122267A (ko) * 2021-02-26 2022-09-02 주식회사 키파운드리 고 내압 커패시터를 포함하는 반도체 소자 및 그 제조 방법
KR102483380B1 (ko) 2021-02-26 2022-12-30 주식회사 키파운드리 고 내압 커패시터를 포함하는 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20160056107A1 (en) 2016-02-25
JP6356536B2 (ja) 2018-07-11
US9553042B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
US9093316B2 (en) Semiconductor device and method of manufacturing the same
TWI540725B (zh) 半導體裝置及半導體裝置之製造方法
US10879133B2 (en) Replacement metal gate process for CMOS integrated circuits
US9362318B2 (en) Method of manufacturing a semiconductor device
JP6356536B2 (ja) 半導体装置の製造方法
US9536883B2 (en) Dual anti-fuse
US6909189B2 (en) Semiconductor device with dummy structure
JP5557632B2 (ja) 半導体装置およびその製造方法
JP5616823B2 (ja) 半導体装置およびその製造方法
US7858465B2 (en) Semiconductor device comprising transistor and capacitor and method of manufacturing the same
TW201841331A (zh) 半導體裝置
US10651094B2 (en) Semiconductor device and method of manufacturing same
US9349728B1 (en) Semiconductor device and method for fabricating the same
JP2008205032A (ja) 半導体装置
JP2013191808A (ja) 半導体装置及び半導体装置の製造方法
TWI780713B (zh) 具有圖案化閘極的半導電金屬氧化物電晶體及其形成方法
US9356016B2 (en) Semiconductor device and method for manufacturing the same
JP2013145785A (ja) 半導体装置の製造方法および半導体装置
TW201440220A (zh) 裝置及其製造方法
JP5566003B2 (ja) 半導体装置およびその製造方法
JP7462537B2 (ja) 半導体装置
US20240162228A1 (en) Three-dimensional semiconductor device and method of fabricating the same
US9070564B2 (en) Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same
US10304743B2 (en) Semiconductor device and manufacturing method thereof
US20090121263A1 (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180614

R150 Certificate of patent or registration of utility model

Ref document number: 6356536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150