TW201841331A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201841331A
TW201841331A TW107103921A TW107103921A TW201841331A TW 201841331 A TW201841331 A TW 201841331A TW 107103921 A TW107103921 A TW 107103921A TW 107103921 A TW107103921 A TW 107103921A TW 201841331 A TW201841331 A TW 201841331A
Authority
TW
Taiwan
Prior art keywords
wiring
contact plug
top surface
slit
semiconductor device
Prior art date
Application number
TW107103921A
Other languages
English (en)
Inventor
菅長利文
Original Assignee
日商瑞薩電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商瑞薩電子股份有限公司 filed Critical 日商瑞薩電子股份有限公司
Publication of TW201841331A publication Critical patent/TW201841331A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明之目的在於改善半導體裝置之運作特性。本發明之半導體裝置，具備：接觸栓塞PL，形成於半導體基板SUB上；金屬配線MLa，與接觸栓塞PL之頂面相連接；以及狹縫SL，形成於金屬配線MLa。此外，俯視時之X方向中，接觸栓塞PL形成於金屬配線MLa的端部，且狹縫SL形成於遠離接觸栓塞PL的位置；從金屬配線MLa的端部之頂面的端至狹縫SL之頂面為止的X方向之距離L2，為接觸栓塞PL之頂面的X方向之第1栓塞徑P1的1倍以上，且為2倍以下。

Description

半導體裝置
本發明係關於一種半導體裝置，例如可適當利用在具備藉由金屬鑲嵌製程（Damascene Process）形成的金屬配線之半導體裝置。
於日本特開第2002－343861號公報（專利文獻1）記載一種半導體積體電路，與接觸栓塞之底面為相反側的端部即頂面，從層間絕緣膜之主面突出，於接觸栓塞的上部，以覆蓋接觸栓塞之突出部的方式，使電容器下部電極從中心偏移而配列。 [習知技術文獻] [專利文獻]
專利文獻1：日本特開第2002－343861號公報
[本發明所欲解決的問題]
藉由金屬鑲嵌製程形成的金屬配線，伴隨大型積體電路（Large Scale Integration：LSI）之細微化，變得難以確保金屬配線與位於該金屬配線的端部之接觸栓塞的接觸面積，具有接觸電阻增加，半導體裝置之運作特性劣化等問題。
其他問題與新特徵，應可自本說明書之記述內容及附圖明瞭。 [解決問題之技術手段]
一實施形態之半導體裝置，具備：接觸栓塞，形成於半導體基板上；金屬配線，與接觸栓塞之頂面相連接；以及狹縫，形成於金屬配線。此外，俯視時之第1方向中，接觸栓塞形成於金屬配線的端部，且狹縫形成於遠離接觸栓塞的位置；從金屬配線的端部之頂面的端至狹縫之頂面為止的第1方向之距離，為接觸栓塞之頂面的第1方向之第1徑的1倍以上，且為2倍以下。 [本發明之效果]
依一實施形態，則可改善半導體裝置之運作特性。
以下實施形態中，雖為了方便，在必要時分割為複數個部分或實施形態予以說明，但除了特別指出的情況以外，其等並非彼此全無關聯，而係具有一方為另一方之部分或全部的變形例、應用例、詳細說明、補充說明等關係。此外，以下實施形態中，在提及要素的數目等（包括個數、數值、量、範圍等）的情況，除了特別指出的情況、及原理上明顯限定為特定數目的情況等以外，並未限定於該特定數目，可為特定數目以上亦可為以下。
進一步，以下實施形態中，其構成要素（亦包括要素程序等），除了特別指出的情況、及原理上明顯被視為必須的情況等以外，並非為必要。同樣地，以下實施形態中，在提及構成要素等之形狀、位置關係等時，除了特別指出的情況、及原理上明顯被視為並非如此的情況等以外，包括實質上與該形狀等近似或類似者等。此一條件，對於上述數目等（包括個數、數值、量、範圍等）亦相同。
以下，依據附圖詳細地說明實施形態。另，在用於說明實施形態的全部附圖中，對具有同一功能之構件給予同一或相關的符號，並省略其重複之說明。此外，在存在有複數個類似構件（部位）的情況，有對統稱的符號追加記號而表示個別或特定之部位的情況。此外，以下實施形態，除了特別必要時以外，原則上不重複同一或同樣部分的說明。
此外，在實施形態所使用之附圖中，亦有即便為剖面圖仍為了容易觀看附圖而將影線省略的情況。此外，亦有即便為俯視圖仍為了容易觀看附圖而給予影線的情況。
此外，在剖面圖及俯視圖中，各部位之大小並未與實際裝置對應，有為了使附圖容易理解，而將特定部位相對放大顯示的情況。此外，在剖面圖與俯視圖對應的情況，亦有為了使附圖容易理解，而將特定部位相對放大顯示的情況。
此外，以下實施形態中，提到氮化矽時，自然包含Si3 N4 ，但不僅Si3 N4 ，尚包含係矽的氮化物且組成類似（例如偏離化學計量組成之組成）者。此外，提到氧化矽時，自然包含SiO2 ，但不僅於此，尚包含係矽的氧化物且組成類似（例如偏離化學計量組成之組成）者。關於其他材料，亦同樣地為包含類似組成（例如偏離化學計量組成之組成）者。此外，以下實施形態中，將氮化矽記載為「SiN」，將氧化矽記載為「SiO2 」。關於其他材料，亦同樣地以化學記號記載，例如有下述情況：將銅記載為「Cu」，將鎢記載為「W」，將矽記載為「Si」，將鈦記載為「Ti」，將鉭記載為「Ta」，將氮化鈦記載為「TiN」，將氮化鉭記載為「TaN」等。
此外，以下實施形態中，作為說明之方向，使用X方向、Y方向、及Z方向。X方向為金屬配線的配線寬方向，Y方向為金屬配線的配線長方向，X方向與Y方向彼此垂直，係構成水平面之方向。Z方向為對水平面鉛直之方向。
（問題之細節） 為了使本實施形態的金屬配線之特徵及效果更為明確化，首先，利用圖5（a）及（b），茲就本案發明人所發現的藉由金屬鑲嵌製程形成之金屬配線的改善空間予以說明。圖5（a）為，顯示比較例之設計的金屬配線及接觸栓塞之俯視圖。圖5（b）為，顯示比較例之完成的金屬配線及接觸栓塞之剖面圖，相當於沿著圖5（a）的B－B´線之剖面圖。
利用圖5（a）及（b）說明的金屬配線MRa、MRb，藉由單金屬鑲嵌法形成，其等係與位於下層之接觸栓塞（亦稱作栓塞、栓塞電極、嵌入栓塞等）PL電性連接的配線，例如在後述圖1所示之半導體裝置中，相當於第1層配線M1。
而若實際形成金屬配線MRa與MRb、及接觸栓塞PL，則有設計的形狀與完成的形狀彼此不同之情形。例如設計的俯視時之接觸栓塞PL的形狀為四角形，但若實際形成接觸栓塞PL，則因圓弧化現象而使嵌入接觸栓塞PL之連接孔CT1的角部變圓，故完成的俯視時之接觸栓塞PL的形狀成為圓形。此外，例如嵌入金屬配線MRa與MRb之配線溝LT1、及嵌入接觸栓塞PL之連接孔CT1，不易加工為鉛直，若實際形成配線溝LT1及連接孔CT1，則其等之側壁具有傾斜。
而圖5（a）中，顯示俯視時之設計的金屬配線MRa與MRb、及接觸栓塞PL；圖5（b）中，顯示剖面觀察時之完成的金屬配線MRa與MRb、及接觸栓塞PL。
另，俯視時之設計的金屬配線MRa、MRb之側面位置，與剖面觀察時之完成的金屬配線MRa、MRb的Z方向（對金屬配線MRa、MRb之頂面鉛直的方向）之側面中間位置幾近一致，因而圖5（a）所示之金屬配線MRa、MRb，亦可說是將圖5（b）所示之金屬配線MRa、MRb的Z方向之中間位置平面地切斷的圖。同樣地，俯視時之設計的接觸栓塞PL之側面位置，與剖面觀察時之完成的接觸栓塞PL的Z方向（對接觸栓塞PL之頂面鉛直的方向）之側面中間位置幾近一致，因而圖5（a）所示之接觸栓塞PL，亦可說是將圖5（b）所示之接觸栓塞PL的Z方向之中間位置平面地切斷的圖。
此外，各尺寸，雖具有設計尺寸與完成尺寸，但在除了特別指出並非如此的情況以外，各尺寸，係指完成尺寸。
如圖5（a）及（b）所示，以覆蓋形成於半導體基板SUB之主面的半導體元件（圖示省略）之方式，形成層間絕緣膜IF1；從層間絕緣膜IF1之頂面貫通至底面，形成與半導體元件等電性連接的接觸栓塞PL。接觸栓塞PL，例如由以W為主成分的導電膜構成，其嵌入至形成於層間絕緣膜IF1的連接孔CT1之內部。
進一步，於層間絕緣膜IF1上，依序形成阻擋絕緣膜IF2及配線形成用之絕緣膜IF3。阻擋絕緣膜IF2，係具有作為防止Cu的擴散之保護膜的功能之材料。絕緣膜IF3，係具有將金屬配線MRa、MRb絕緣分離的功能之材料。
從絕緣膜IF3之頂面貫通至阻擋絕緣膜IF2之底面，藉由金屬鑲嵌製程，形成與接觸栓塞PL電性連接的金屬配線MRa、MRb。金屬配線MRa、MRb，例如由以Cu為主成分之導電膜構成，其嵌入至形成於阻擋絕緣膜IF2及絕緣膜IF3的配線溝LT1之內部。
然而，藉由金屬鑲嵌製程形成的金屬配線MRa、MRb，尚存在以下說明之改善空間。
亦即，隨著金屬配線MRa、MRb的配線寬度變大，該金屬配線MRa、MRb所形成的沿著配線長方向（Y方向）之配線溝LT1的側壁之完成的推拔角，有變大的傾向。進一步，若在配線寬方向（X方向）彼此相鄰的金屬配線MRa與金屬配線MRb間之分離部接近隔離圖案，則微影的焦點深度減少，而有分離部的配線寬方向之寬度的完成尺寸較該設計尺寸變得更大之傾向。
因此，配線寬度大，且在配線寬方向鄰接的分離部之寬度小的金屬配線MRa中，沿著配線長方向的側面之完成的推拔角變大（圖5（b）所示之問題1）；進一步，在配線寬方向鄰接的分離部之完成的寬度變大（圖5（b）所示之問題2）。尤其是，金屬配線MRa之設計的配線寬度，例如為175nm程度以上，在配線寬方向與金屬配線MRa鄰接的分離部之設計的寬度，例如為60nm～70nm程度中，明顯浮現上述問題1、2。另，半導體裝置中，雖亦可僅使用配線寬度小的金屬配線MRb，但此一情況，發生寄生電阻增加等問題。為了降低寄生電阻，配線寬度大的金屬配線MRa成為必要。
如前述，若金屬配線MRa之沿著配線長方向的側面之完成的推拔角變大，且在配線寬方向與金屬配線MRa鄰接的分離部之完成的寬度變大，則在金屬配線MRa之配線寬方向的端部形成接觸栓塞PL之情況，金屬配線MRa與接觸栓塞PL的接觸面積減少，發生接觸電阻的增大。經本案發明人檢討後，即便在設計時接觸栓塞PL之頂面獲得與金屬配線MRa接觸100％的接觸面積，仍有完成時接觸栓塞PL之頂面僅獲得與金屬配線MRa接觸30％程度的接觸面積之情形，有開路故障的疑慮。因而，本實施形態中，藉由對金屬配線MRa之構造下工夫，而解決上述問題1、2，追求確保金屬配線MRa與接觸栓塞PL的接觸面積。
（實施形態） ＜半導體裝置之構造＞ 利用圖1，對本實施形態的半導體裝置之構造的一例予以說明。圖1為，本實施形態的半導體裝置之剖面圖。於半導體裝置，形成電場效應電晶體、電阻元件、電容元件等各種半導體元件，而本實施形態中，例示CMIS（Complementary Metal Insulator Semiconductor，互補金屬絕緣半導體）裝置。以下，將構成CMIS裝置之n通道型MISFET（Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半場效電晶體）簡稱作nMIS，將p通道型MISFET簡稱作pMIS。
如圖1所示，半導體裝置，具備由單晶矽構成的半導體基板（稱作晶圓的俯視呈略圓形之半導體薄板）SUB，藉由在形成於其主面之分離溝嵌入有絕緣膜的元件隔離部STI，規定主動區。
於形成nMIS之區域（nMIS形成區域）的半導體基板SUB，形成p型井PW；於形成pMIS之區域（pMIS形成區域）的半導體基板SUB，形成n型井NW。
於半導體基板SUB之主面（p型井PW及n型井NW各自之表面），形成閘極絕緣膜GI；於nMIS形成區域的閘極絕緣膜GI上，形成nMIS之閘極電極GEn；於pMIS形成區域的閘極絕緣膜GI上，形成pMIS之閘極電極GEp。閘極絕緣膜GI，例如可為藉由熱氧化法形成的SiO2 膜；閘極電極GEn、GEp，例如可為藉由CVD（chemical vapor deposition，化學氣相沉積）法形成的多結晶Si膜。亦可於多結晶Si膜之表面，形成用於降低電阻的矽化物層。此外，閘極電極GEn、GEp，形成為從主動區往元件隔離部STI上延伸。
於nMIS之閘極電極GEn及pMIS之閘極電極GEp各自的側壁，形成側壁間隔件SW。此等側壁間隔件SW，例如可為SiO2 膜或SiN膜。此外，於nMIS之閘極電極GEn兩側的p型井PW，形成包夾通道區而作為源極／汲極作用的n型半導體區域DRn。同樣地，於pMIS之閘極電極GEp兩側的n型井NW，形成包夾通道區而作為源極／汲極作用的p型半導體區域DRp。亦可使nMIS之源極／汲極及pMIS之源極／汲極，分別為所謂的LDD（lightly doped drain，淡摻雜汲極）構造。
以層間絕緣膜IF1覆蓋nMIS及pMIS，於此層間絕緣膜IF1，形成到達至n型半導體區域DRn、p型半導體區域DRp、及閘極電極GEn與GEp等的連接孔CT1。層間絕緣膜IF1，例如可為SiO2 膜，藉由回蝕法或CMP（Chemical Mechanical Polishing，化學機械研磨）法使其表面平坦化。
於連接孔CT1之內部，形成例如由以W為主成分的導電膜構成之接觸栓塞PL。具體而言，於連接孔CT1之側面及底面，形成例如由Ti、Ta、TiN或TaN等構成的阻障金屬膜，隔著此阻障金屬膜，於連接孔CT1之內部嵌入以W為主成分的導電膜。本實施形態中，將阻障金屬膜及導電膜包含稱作接觸栓塞PL。
於層間絕緣膜IF1上，依序形成阻擋絕緣膜IF2及配線形成用之絕緣膜IF3。
阻擋絕緣膜IF2為對絕緣膜IF3進行溝加工時之成為蝕刻阻擋件的膜，使用對於絕緣膜IF3具有蝕刻選擇比之材料。此外，阻擋絕緣膜IF2具有作為防止構成第1層配線M1之Cu的擴散之保護膜的功能。阻擋絕緣膜IF2，例如可為藉由電漿CVD法形成的SiN膜；絕緣膜IF3，例如可為藉由電漿CVD法形成的SiO2 膜。
於阻擋絕緣膜IF2及絕緣膜IF3，形成配線溝LT1。於配線溝LT1之內部，形成例如由以Cu為主成分的導電膜構成之第1層配線M1。具體而言，於配線溝LT1之側面及底面，形成例如由Ti、Ta、TiN或TaN等構成的阻障金屬膜，隔著此阻障金屬膜，於配線溝LT1之內部嵌入以Cu為主成分的導電膜。本實施形態，將阻障金屬膜及導電膜包含稱作第1層配線M1。
第1層配線M1，係藉由所謂的單金屬鑲嵌法形成，例如可藉由下述製造方法形成。首先，在包含配線溝LT1之內部的半導體基板SUB之主面上，形成阻障金屬膜。接著，藉由CVD法或濺鍍法於阻障金屬膜上形成Cu的種晶層後，利用電解電鍍法於種晶層上形成鍍Cu膜，以鍍Cu膜嵌入配線溝LT1之內部。接著，將配線溝LT1之內部以外的多餘之鍍Cu膜、種晶層、及阻障金屬膜，藉由CMP法去除，僅於配線溝LT1之內部，留下鍍Cu膜、種晶層、及阻障金屬膜。藉此，可形成第1層配線M1。另，以Cu為主成分的金屬，不僅可藉由電解電鍍法，例如亦可藉由CVD法、濺鍍法、或濺射回流法等形成。
本實施形態的半導體裝置中，在設計的配線寬度例如為175nm程度以上的第1層配線M1，形成狹縫SL；於該狹縫SL之內部，形成阻擋絕緣膜IF2及絕緣膜IF3。其細節將在後述＜本實施形態的金屬配線之特徵及效果＞中說明（參考圖2（a）及（b））。
於第1層配線M1上及絕緣膜IF3上，依序形成罩蓋絕緣膜IF4、層間絕緣膜IF5、阻擋絕緣膜IF6、及配線溝形成用之絕緣膜IF7。
罩蓋絕緣膜IF4為對層間絕緣膜IF5進行孔加工時之成為蝕刻阻擋件的膜，使用對於層間絕緣膜IF5具有蝕刻選擇比之材料。此外，罩蓋絕緣膜IF4具有作為防止構成第2層配線M2之Cu的擴散之保護膜的功能。罩蓋絕緣膜IF4，例如可為藉由電漿CVD法形成的SiN膜；層間絕緣膜IF5，例如可為藉由電漿CVD法形成的Low－k膜，例如SiON膜。
阻擋絕緣膜IF6為對絕緣膜IF7進行溝加工時之成為蝕刻阻擋件的膜，使用對於層間絕緣膜IF5及絕緣膜IF7具有蝕刻選擇比之材料。阻擋絕緣膜IF6，例如可為藉由電漿CVD法形成的SiN膜；絕緣膜IF7，例如可為藉由電漿CVD法形成的Low－k膜，例如SiON膜。
於罩蓋絕緣膜IF4、層間絕緣膜IF5、及阻擋絕緣膜IF6，形成連接孔CT2；於絕緣膜IF7，形成配線溝LT2。於連接孔CT2及配線溝LT2之內部，形成例如由以Cu為主成分的導電膜構成之第2層配線M2。將上層配線即第2層配線M2與下層配線即第1層配線M1連接之連接構件，係與第2層配線M2一體化地形成。具體而言，於連接孔CT2及配線溝LT2之側面及底面，形成例如由Ti、Ta、TiN或TaN等構成的阻障金屬膜，隔著此阻障金屬膜，於連接孔CT2及配線溝LT2之內部嵌入以Cu為主成分的導電膜。本實施形態中，將阻障金屬膜及導電膜包含稱作第2層配線M2。
第2層配線M2，係藉由所謂的雙重金屬鑲嵌法形成，例如可藉由下述製造方法形成。首先，在包含連接孔CT2及配線溝LT2之內部的半導體基板SUB之主面上，形成阻障金屬膜。接著，藉由CVD法或濺鍍法於阻障金屬膜上形成Cu的種晶層後，利用電解電鍍法於種晶層上形成鍍Cu膜，以鍍Cu膜嵌入連接孔CT2及配線溝LT2之內部。接著，將連接孔CT2及配線溝LT2之內部以外的多餘之鍍Cu膜、種晶層、及阻障金屬膜，藉由CMP法去除，僅於連接孔CT2及配線溝LT2之內部，留下鍍Cu膜、種晶層、及阻障金屬膜。藉此，可形成第2層配線M2。另，以Cu為主成分的金屬，不僅可藉由電解電鍍法，例如亦可藉由CVD法、濺鍍法、或濺射回流法等形成。
於第2層配線M2上，進一步形成多層配線。圖1中，例示形成有第3層～第6層配線M3、M4、M5、M6之半導體裝置。進一步，於第6層配線M6上形成鈍化膜PF，其進行防止來自外部的水分與雜質之侵入及抑制α線之透射。
＜本實施形態的金屬配線之特徵及效果＞ 利用圖2（a）、（b）及（c），茲就本實施形態的金屬配線之特徵及效果予以說明。圖2（a）為，顯示本實施形態之設計的金屬配線及接觸栓塞之俯視圖。圖2（b）為，顯示本實施形態之完成的金屬配線之頂面及接觸栓塞之頂面的俯視圖。圖2（c）為，沿著圖2（b）的A－A´線之剖面圖。
利用圖2（a）、（b）及（c）說明的金屬配線MLa、MLb，藉由單金屬鑲嵌法形成，其等係與位於下層之接觸栓塞PL電性連接的配線，例如在前述圖1所示之半導體裝置中，相當於第1層配線M1。
與比較例同樣地，若實際形成金屬配線MLa與MLb、及接觸栓塞PL，則有設計的形狀與完成的形狀彼此不同之情形。例如設計的俯視時之接觸栓塞PL的形狀為四角形，但若實際形成接觸栓塞PL，則因圓弧化現象而使嵌入接觸栓塞PL之連接孔CT1的角部變圓，故完成的俯視時之接觸栓塞PL的形狀成為圓形。此外，例如嵌入金屬配線MLa與MLb之配線溝LT1、及嵌入接觸栓塞PL之連接孔CT1，不易加工為鉛直，若實際形成配線溝LT1及連接孔CT1，則其等之側壁具有傾斜。
而圖2（a）中，顯示俯視時之設計的金屬配線MLa與MLb、及接觸栓塞PL；圖2（b）中，顯示俯視時之完成的金屬配線MLa、MLb之頂面及接觸栓塞PL之頂面；圖2（c）中，顯示剖面觀察時之完成的金屬配線MLa與MLb、及接觸栓塞PL。
另，俯視時之設計的金屬配線MLa、MLb之側面位置，與剖面觀察時之完成的金屬配線MLa、MLb的Z方向（對金屬配線MLa、MLb之頂面鉛直的方向）之側面中間位置幾近一致，因而圖2（a）所示之金屬配線MLa、MLb，亦可說是將圖2（c）所示之金屬配線MLa、MLb的Z方向之中間位置平面地切斷的圖。同樣地，俯視時之設計的接觸栓塞PL之側面位置，與剖面觀察時之完成的接觸栓塞PL的Z方向（對接觸栓塞PL之頂面鉛直的方向）之側面中間位置幾近一致，因而圖2（a）所示之接觸栓塞PL，亦可說是將圖2（c）所示之接觸栓塞PL的Z方向之中間位置平面地切斷的圖。
此外，各尺寸，雖具有設計尺寸與完成尺寸，但在除了特別指出並非如此的情況以外，各尺寸，係指完成尺寸。
如圖2（a）、（b）及（c）所示，以覆蓋形成於半導體基板SUB之主面的半導體元件（圖示省略）之方式，形成層間絕緣膜IF1；從層間絕緣膜IF1之頂面貫通至底面，形成與半導體元件等電性連接的接觸栓塞PL。接觸栓塞PL，例如由以W為主成分的導電膜構成，其嵌入至形成於層間絕緣膜IF1的連接孔CT1之內部。
進一步，於層間絕緣膜IF1上，依序形成阻擋絕緣膜IF2、及配線形成用之絕緣膜IF3。
阻擋絕緣膜IF2，係具有作為防止Cu的擴散之保護膜的功能之材料，例如可為SiN膜、SiC膜、SiCN膜、SiOC膜、或SiOCH膜。抑或，阻擋絕緣膜IF2，例如可為包含有機物的SiN膜、包含有機物的SiC膜、包含有機物的SiCN膜、包含有機物的SiOC膜、包含有機物的SiOCH膜、以有機物為主成分的膜、或以包含SiO之有機物為主成分的膜。
絕緣膜IF3，係具有將金屬配線MLa、MLb絕緣分離的功能之材料，為了降低配線間的電容，亦可為在膜內包含空孔的膜。絕緣膜IF3，例如可為SiO2 膜、SiOCH膜、或SiOC膜。抑或，絕緣膜IF3，例如可為包含有機物的SiO2 膜、包含有機物的SiOCH膜、包含有機物的SiOC膜、HSQ（Hydrogen Silsesqioxane）膜、MSQ（Methyl Silsesquioxane）膜、有機聚合物膜、或使用環狀有機二氧化矽原料的分子孔質膜。
從絕緣膜IF3之頂面貫通至阻擋絕緣膜IF2之底面，藉由金屬鑲嵌製程，形成與接觸栓塞PL電性連接的金屬配線MLa、MLb。金屬配線MLa、MLb，例如由以Cu為主成分的導電膜構成，其嵌入至形成於阻擋絕緣膜IF2及絕緣膜IF3的配線溝LT1之內部。
金屬配線MLa與金屬配線MLb，包夾由阻擋絕緣膜IF2及絕緣膜IF3的疊層膜構成之分離部而在X方向（配線寬方向、第1方向）彼此相鄰。分離部之頂面的X方向之完成的寬度，較金屬配線MLa、MLb之頂面的X方向之完成的寬度更小，此外，為接觸栓塞PL之頂面的X方向之完成的尺寸（後述第1栓塞徑P1）之1倍以下，例如為70nm以下。此外，金屬配線MLa、MLb，往與X方向垂直之Y方向（配線長方向、第2方向）延伸；金屬配線MLa、MLb的厚度，例如為90nm～140nm程度。
本實施形態的金屬配線MLa，與位於下層之接觸栓塞PL電性連接，接觸栓塞PL位於俯視時之金屬配線MLa的X方向之一方的端部。
如圖2（b）所示，使接觸栓塞PL之頂面的X方向之完成尺寸為第1栓塞徑（第1徑）P1，使接觸栓塞PL之頂面的Y方向之完成尺寸為第2栓塞徑（第2徑）P2。此處，將第1栓塞徑P1，定義為與接觸栓塞PL之頂面的X方向兩側接觸之2條平行線間的最長距離。此外，將第2栓塞徑P2，定義為與接觸栓塞PL之頂面的Y方向兩側接觸之2條平行線間的最長距離。第1栓塞徑P1，例如為70nm以下。
圖2（b）中，雖記載第1栓塞徑P1與第2栓塞徑P2相同的接觸栓塞PL，但亦可為第1栓塞徑P1與第2栓塞徑P2彼此不同的接觸栓塞PL。此外， X方向中之從金屬配線MLa的頂面之一方的端至另一方的端為止之完成的配線寬度L1，為第1栓塞徑P1之2.5倍以上，例如為175nm以上。
進一步，於本實施形態的金屬配線MLa，形成狹縫SL。狹縫SL，係俯視時由金屬配線MLa包圍的區域，且係阻擋絕緣膜IF2及絕緣膜IF3留下的區域。此外，狹縫SL，形成於從金屬配線MLa之配置接觸栓塞PL側的端部往X方向遠離之位置。另，狹縫SL，宜形成於俯視時與接觸栓塞PL不重疊之位置。
如圖2（b）所示，X方向中的從金屬配線MLa之配置接觸栓塞PL側的端部之頂面的端至狹縫SL之頂面為止之完成的距離L2，為第1栓塞徑P1之1倍以上，且為2倍以下，例如為70μm以上，且為140nm以下。
使狹縫SL之頂面的X方向之完成尺寸（狹縫寬度）為第1狹縫尺寸S1，使狹縫SL之頂面的Y方向之完成尺寸（狹縫長）為第2狹縫尺寸S2。第1狹縫尺寸S1，與第1栓塞徑P1相同，或為第1栓塞徑P1以上。此外，第2狹縫尺寸S2，為第2栓塞徑P2之2.5倍以上，例如為175nm以上。
如此地，藉由在從金屬配線MLa之配置接觸栓塞PL側的端部往X方向遠離之位置形成狹縫SL，而於金屬配線MLa的一部分，設置配線寬度小之區域。如圖2（a）所示，此配線寬度小之區域中，可使X方向中的從金屬配線MLa之一方的端至狹縫SL為止，為設計的虛設之配線寬度（下稱虛設配線寬度）LA2；虛設配線寬度LA2，相較於X方向中的從金屬配線MLa之一方的端至另一方的端為止之設計的配線寬度LA1，自然更小。
隨著金屬配線MLa之設計的配線寬度LA1變大，該金屬配線MLa所形成的沿著Y方向之配線溝LT1的側壁之完成的推拔角有變大的傾向。然而，藉由形成狹縫SL，而形成具有虛設配線寬度LA2的配線寬度小之區域，因而在此一區域，可使配線溝LT1的側壁之完成的推拔角減小。亦即，具有虛設配線寬度LA2的配線寬度小之區域（形成狹縫SL之區域）中的金屬配線MLa之沿著Y方向的側面之完成的推拔角，較具有設計的配線寬度LA1的配線寬度大之區域中的金屬配線MLa之沿著Y方向的側面之完成的推拔角更小。
進一步，若在X方向彼此相鄰的金屬配線MLa與金屬配線MLb間之分離部接近隔離圖案，則微影的焦點深度減少，而有分離部的X方向之寬度的完成尺寸較該設計尺寸變得更大之傾向。然而，藉由形成狹縫SL，使狹縫SL成為分離部，致使隔離圖案消除，故避免微影的焦點深度之減少，可使分離部的X方向之寬度的完成尺寸為該設計尺寸或接近該尺寸的尺寸。
因此，即便為配線寬度大，且在X方向鄰接之分離部的寬度小之金屬配線MLa，在形成狹縫SL，具有虛設配線寬度LA2的配線寬度小之區域中，仍使金屬配線MLa之沿著Y方向的側面之完成的推拔角變小，進一步，分離部的X方向之寬度的完成尺寸成為設計尺寸或接近該尺寸的尺寸。
如圖2（c）所示，金屬配線MLa的沿著Y方向之完成的側面，以X方向中之金屬配線MLa的配線寬度，從金屬配線MLa之頂面縮小至底面的方式傾斜。然而，在形成狹縫SL，具有虛設配線寬度LA2的配線寬度小之區域中，金屬配線MLa之沿著Y方向的側面之完成的推拔角變小，進一步，分離部的X方向之寬度的完成尺寸成為設計尺寸或接近該尺寸的尺寸，因而可使接觸栓塞PL之頂面的一半以上，與金屬配線MLa接觸。
進一步，於阻擋絕緣膜IF2及絕緣膜IF3形成配線溝LT1時，調整形成於層間絕緣膜IF1的凹部之深度（凹陷量），若使接觸栓塞PL之頂面，相較於金屬配線MLa之底面的位置，更接近金屬配線MLa之頂面側，則可使接觸栓塞PL之側面的一部分亦與金屬配線MLa接觸。
如此地，即便為配線寬度大，且在X方向鄰接之分離部的寬度小之金屬配線MLa，藉由在金屬配線MLa之一部分形成狹縫SL，在具有虛設配線寬度LA2的配線寬度小之區域配置接觸栓塞PL，仍可確保金屬配線MLa與接觸栓塞PL的接觸面積。藉此，可實現金屬配線MLa與接觸栓塞PL之接觸電阻的降低，可追求半導體裝置之運作特性的改善。
另，俯視時的狹縫SL之設計的形狀，宜為四角形（長方形），但並未限定於此一形狀。
（變形例1） 利用圖3（a）及（b），對本實施形態之變形例1的金屬配線予以說明。圖3（a）為，顯示本實施形態的變形例1之設計的金屬配線及接觸栓塞之俯視圖。圖3（b）為，顯示本實施形態的變形例1之完成的金屬配線之頂面及接觸栓塞之頂面的俯視圖。
前述實施形態的金屬配線MLa，與變形例1的金屬配線ML1a，配線形狀彼此不同，但其他構成幾近相同，故對相異點予以說明。
如圖3（a）及（b）所示，變形例1的金屬配線ML1a，具備突起部（凸部）PR，其在沿著俯視時與金屬配線ML1b相對向的Y方向之一方的端部，往X方向突出；此突起部PR中，在金屬配線ML1a的X方向之一方的端部，與位於下層之接觸栓塞PL電性連接。突出部PR之頂面的X方向之完成的長度，例如為接觸栓塞PL之頂面的X方向之完成的尺寸（第1栓塞徑P1）之1倍以下。此外，金屬配線ML1a，與金屬配線ML1b包夾分離部而在X方向相鄰，突起部PR與金屬配線ML1b間的分離部之頂面的X方向之完成的寬度，為接觸栓塞PL之頂面的X方向之完成的尺寸（第1栓塞徑P1）之1倍以下，例如為70nm以下。
突起部PR，除了金屬配線ML1a之沿著Y方向的側面之完成的推拔角變大（問題1）、及金屬配線ML1a在X方向鄰接的分離部之完成的寬度變大（問題2）以外，具有形成金屬配線ML1a時的光阻圖案之蝕刻後退量容易變大，進一步，容易發生圓弧化的影響所造成之角部的蝕削等問題。因此，吾人認為相較於前述之不具有突起部PR的金屬配線MLa，金屬配線ML1a與接觸栓塞PL的接觸面積之減少變得更為嚴重。
然而，於具備突起部PR的金屬配線ML1a，亦在從金屬配線ML1a之突出部PR的端部往X方向遠離之位置，形成狹縫SL。藉由形成狹縫SL，而可設置虛設配線寬度小之區域。另，狹縫SL，宜形成於俯視時與接觸栓塞PL不重疊之位置。
如圖3（b）所示，X方向中的從金屬配線ML1a之突起部PR的端部之頂面的端起，至狹縫SL之頂面為止之完成的距離L2，為第1栓塞徑P1的1倍以上，且為2倍以下，例如為70μm以上，且為140nm以下。
使狹縫SL之頂面的X方向之完成尺寸（狹縫寬度）為第1狹縫尺寸S1，使狹縫SL之頂面的Y方向之完成尺寸（狹縫長）為第2狹縫尺寸S2。第1狹縫尺寸S1，與第1栓塞徑P1相同，或為第1栓塞徑P1以上。此外，第2狹縫尺寸S2，為第2栓塞徑P2的2.5倍以上，例如為175nm以上。
如此地，即便為配線寬度大，且在X方向鄰接之分離部的寬度小，進一步具備突起部PR之金屬配線ML1a，在形成狹縫SL，虛設配線寬度小之區域中，仍使金屬配線ML1a之沿著Y方向的側面之完成的推拔角變小，進一步，分離部的X方向之寬度的完成尺寸成為設計尺寸或接近該尺寸的尺寸。因此，突起部PR中，即便形成金屬配線ML1a時的光阻圖案之蝕刻後退量變大，進一步發生圓弧化的影響所造成之角部的蝕削，仍可確保金屬配線ML1a與接觸栓塞PL的接觸面積，故可實現金屬配線ML1a與接觸栓塞PL的接觸電阻之降低。
（變形例2） 利用圖4（a）及（b），對本實施形態之變形例2的金屬配線予以說明。圖4（a）為，顯示本實施形態的變形例2之設計的金屬配線及接觸栓塞之俯視圖。圖4（b）為，顯示本實施形態的變形例2之完成的金屬配線之頂面及接觸栓塞之頂面的俯視圖。
前述實施形態的金屬配線MLa，與變形例2的金屬配線ML2a，狹縫之配置彼此不同，但其他構成幾近相同，故對相異點予以說明。
如圖4（a）及（b）所示，於變形例2的金屬配線ML2a，將複數個狹縫SL，沿著Y方向隔著既定間隔而形成。在俯視時之金屬配線ML2a的X方向之一方的端部，與位於下層之接觸栓塞PL電性連接，而在Y方向彼此相鄰的狹縫SL之間隔形成處，位於接觸栓塞PL的X方向之延長線上。藉此，可避免俯視時接觸栓塞PL與狹縫SL的重疊。此外，金屬配線ML2a，與金屬配線ML2b包夾分離部而在X方向相鄰，分離部之頂面的X方向之完成的寬度，為接觸栓塞PL之頂面的X方向之完成的尺寸（第1栓塞徑P1）之1倍以下，例如為70nm以下。
如圖4（b）所示，在Y方向彼此相鄰之狹縫SL的頂面之完成的間隔SA，為第1栓塞徑P1的1倍以上，且為2倍以下。此外，X方向中的從金屬配線ML2a之配置接觸栓塞PL側的端部之頂面的端至狹縫SL之頂面為止之完成的距離L2，為第1栓塞徑P1的1倍以上，且為2倍以下，例如為70μm以上，且為140nm以下。
若使狹縫SL之頂面的X方向之完成尺寸（狹縫寬度）為第1狹縫尺寸S1，則第1狹縫尺寸S1，與第1栓塞徑P1相同，或為第1栓塞徑P1以上。
如此地，藉由在配線寬度大，且在X方向鄰接之分離部的寬度小之金屬配線ML2a，形成複數個狹縫SL，亦使金屬配線ML2a之沿著Y方向的側面之完成的推拔角變小，進一步，分離部的X方向之寬度的完成尺寸成為設計尺寸或接近該尺寸的尺寸。除此以外，可避免俯視時接觸栓塞PL與狹縫SL的重疊，故可防止起因於狹縫SL之金屬配線ML2a與接觸栓塞PL的接觸電阻之降低。
以上，依據實施形態具體地說明本案發明人所提出之發明，但本發明並未限定於上述實施形態，自然可在不脫離其要旨的範圍進行各種變更。
CT1、CT2‧‧‧連接孔
DRn‧‧‧n型半導體區域
DRp‧‧‧p型半導體區域
GEn、GEp‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
IF1、IF5‧‧‧層間絕緣膜
IF2、IF6‧‧‧阻擋絕緣膜
IF3、IF7‧‧‧絕緣膜
IF4‧‧‧罩蓋絕緣膜
LA1、LA2‧‧‧配線寬度
L1‧‧‧配線寬度
L2‧‧‧距離
LT1、LT2‧‧‧配線溝
M1‧‧‧第1層配線
M2‧‧‧第2層配線
M3‧‧‧第3層配線
M4‧‧‧第4層配線
M5‧‧‧第5層配線
M6‧‧‧第6層配線
MLa、MLb、ML1a、ML1b、ML2a、ML2b、MRa、MRb‧‧‧金屬配線
NW‧‧‧n型井
P1‧‧‧第1栓塞徑
P2‧‧‧第2栓塞徑
PF‧‧‧鈍化膜
PL‧‧‧接觸栓塞（栓塞、栓塞電極、嵌入栓塞）
PR‧‧‧突起部（凸部）
PW‧‧‧p型井
S1‧‧‧第1狹縫尺寸
S2‧‧‧第2狹縫尺寸
SA‧‧‧間隔
SL‧‧‧狹縫
STI‧‧‧元件隔離部
SUB‧‧‧半導體基板
SW‧‧‧側壁間隔件
圖1係實施形態的半導體裝置之剖面圖。 圖2（a）係顯示實施形態之設計的金屬配線及接觸栓塞之俯視圖；圖2（b）係顯示實施形態之完成的金屬配線之頂面及接觸栓塞之頂面的俯視圖；圖2（c）係沿著（b）的A－A´線之剖面圖。 圖3（a）係顯示實施形態的變形例1之設計的金屬配線及接觸栓塞之俯視圖；圖3（b）係顯示實施形態的變形例1之完成的金屬配線之頂面及接觸栓塞之頂面的俯視圖。 圖4（a）係顯示實施形態的變形例2之設計的金屬配線及接觸栓塞之俯視圖；圖4（b）係顯示實施形態的變形例2之完成的金屬配線之頂面及接觸栓塞之頂面的俯視圖。 圖5（a）係顯示比較例之設計的金屬配線及接觸栓塞之俯視圖；圖5（b）係顯示比較例之完成的金屬配線及接觸栓塞之剖面圖。

Claims (16)

  1. 一種半導體裝置，包含： 接觸栓塞，形成於半導體基板上； 第1配線，與該接觸栓塞之頂面相連接；以及 狹縫，形成於該第1配線； 於俯視時之第1方向中，該接觸栓塞形成於該第1配線的端部，且該狹縫形成於遠離該接觸栓塞的位置； 俯視時，從該第1配線之該端部的端至該狹縫之該接觸栓塞側的端為止在該第1方向中之距離，為該接觸栓塞之頂面在該第1方向中之第1徑的1倍以上，且為2倍以下。
  2. 如申請專利範圍第1項之半導體裝置，其中， 該第1配線之側面，係以該第1方向中之該第1配線的寬度，從該第1配線之頂面縮小至該第1配線之底面的方式傾斜； 該接觸栓塞之頂面的一半以上，與該第1配線接觸。
  3. 如申請專利範圍第2項之半導體裝置，其中， 該第1配線之底面，形成於較該接觸栓塞之頂面更低的位置； 該接觸栓塞之側面的一部分，與該第1配線接觸。
  4. 如申請專利範圍第1項之半導體裝置，其中， 俯視時，與該第1方向在俯視時垂直的第2方向中之該狹縫的長度，為該接觸栓塞之頂面在該第2方向中之第2徑的2.5倍以上。
  5. 如申請專利範圍第1項之半導體裝置，其中， 該第1配線之側面，以該第1方向中之該第1配線的寬度，從該第1配線之頂面縮小至該第1配線之底面的方式傾斜； 該接觸栓塞之頂面的一半以上，與該第1配線接觸； 俯視時，與該第1方向在俯視時垂直的第2方向中之該狹縫的長度，為該接觸栓塞之頂面在該第2方向中之第2徑的2.5倍以上； 該第1配線之側面，包含：第1區域，在該第1方向中形成該狹縫；以及第2區域，在該第1方向中並未形成該狹縫； 該第1區域中的該第1配線之側面的傾斜，較該第2區域中的該第1配線之側面的傾斜更小。
  6. 如申請專利範圍第1項之半導體裝置，其中， 該第1方向中之該第1配線的頂面之寬度，為該第1徑的2.5倍以上。
  7. 如申請專利範圍第1項之半導體裝置，其中， 該第1徑為70nm以下。
  8. 如申請專利範圍第1項之半導體裝置，其中， 俯視時，該第1方向中之該狹縫的寬度，與該第1徑相同，或為該第1徑以上。
  9. 如申請專利範圍第1項之半導體裝置，其中， 該第1配線，包含在該第1方向從該第1配線之該端部突出的突起部； 該接觸栓塞，在該突起部與該第1配線相連接。
  10. 如申請專利範圍第9項之半導體裝置，其中， 該第1方向中之該突起部的頂面之長度，為該第1徑的1倍以下。
  11. 如申請專利範圍第1項之半導體裝置，其中， 更包含： 第1絕緣膜，形成於該半導體基板上； 接觸孔，形成於該第1絕緣膜，且到達該半導體基板； 第2絕緣膜，形成於該第1絕緣膜上；以及 配線溝，形成於該第2絕緣膜； 該接觸栓塞，係藉由將第1導電膜嵌入至該接觸孔而形成； 該第1配線，係藉由將第2導電膜嵌入至該配線溝而形成； 該狹縫，為該第2絕緣膜留下的區域，且為俯視時由該第2導電膜所包圍的區域。
  12. 如申請專利範圍第11項之半導體裝置，其中， 該第1導電膜包含鎢； 該第2導電膜包含銅。
  13. 如申請專利範圍第1項之半導體裝置，其中， 更包含第2配線，其與該第1配線同層，且在該第1方向中與該第1配線之該端部隔著分離部而設置； 該第1方向中，該第2配線之頂面的寬度，較該第1配線之頂面的寬度更小，且較該第1配線之頂面與該第2配線之頂面間的距離更大。
  14. 如申請專利範圍第1項之半導體裝置，其中， 更包含第2配線，其與該第1配線同層，且在該第1方向中與該第1配線之該端部隔著分離部而設置； 該第1方向中，該第1配線之頂面與該第2配線之頂面間的距離，為70nm以下。
  15. 如申請專利範圍第1項之半導體裝置，其中， 複數之該狹縫，沿著在俯視時與該第1方向垂直的第2方向，隔著第1間隔而形成，且該第1間隔形成之處係位於該接觸栓塞的該第1方向之延長線上。
  16. 如申請專利範圍第15項之半導體裝置，其中， 俯視時，在該第2方向彼此相鄰之一方的該狹縫與另一方的該狹縫間之距離，為該接觸栓塞之頂面在該第2方向中之第2徑的1倍以上，且為2倍以下。
TW107103921A 2017-02-10 2018-02-05 半導體裝置 TW201841331A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-023321 2017-02-10
JP2017023321A JP2018129481A (ja) 2017-02-10 2017-02-10 半導体装置

Publications (1)

Publication Number Publication Date
TW201841331A true TW201841331A (zh) 2018-11-16

Family

ID=60673488

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107103921A TW201841331A (zh) 2017-02-10 2018-02-05 半導體裝置

Country Status (6)

Country Link
US (1) US10418327B2 (zh)
EP (1) EP3361503A1 (zh)
JP (1) JP2018129481A (zh)
KR (1) KR20180092825A (zh)
CN (1) CN108417557B (zh)
TW (1) TW201841331A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10679936B2 (en) * 2017-09-28 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. MIM structure
CN111640757A (zh) * 2020-03-23 2020-09-08 福建省晋华集成电路有限公司 存储器及其形成方法
US11658041B2 (en) * 2020-05-28 2023-05-23 Applied Materials, Inc. Methods of modifying portions of layer stacks

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4172004A (en) * 1977-10-20 1979-10-23 International Business Machines Corporation Method for forming dense dry etched multi-level metallurgy with non-overlapped vias
US5420078A (en) * 1991-08-14 1995-05-30 Vlsi Technology, Inc. Method for producing via holes in integrated circuit layers
JP2853719B2 (ja) * 1992-06-08 1999-02-03 日本電気株式会社 半導体装置
JPH07273195A (ja) * 1994-03-30 1995-10-20 Nec Corp 半導体装置
JPH09199587A (ja) * 1996-01-12 1997-07-31 Nec Corp 半導体装置
KR19980019046A (ko) * 1996-08-29 1998-06-05 고사이 아키오 연마용 조성물 및 이의 용도(Abrasive composition and use of the same)
JPH10163200A (ja) * 1996-11-28 1998-06-19 Nec Corp 半導体装置
JP4228418B2 (ja) 1998-07-30 2009-02-25 沖電気工業株式会社 半導体装置
JP2001358215A (ja) * 2000-06-16 2001-12-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2002343861A (ja) 2001-05-21 2002-11-29 Mitsubishi Electric Corp 半導体集積回路およびその製造方法
TWI246138B (en) * 2003-09-08 2005-12-21 Realtek Semiconductor Corp Method for checking via density in IC layout
JP2008205032A (ja) * 2007-02-16 2008-09-04 Renesas Technology Corp 半導体装置
JP2010056156A (ja) * 2008-08-26 2010-03-11 Renesas Technology Corp 半導体装置およびその製造方法
CN103021978B (zh) * 2011-09-22 2015-02-04 上海华虹宏力半导体制造有限公司 集成电路芯片上供封装的焊垫结构
CN104576511A (zh) * 2013-10-28 2015-04-29 华邦电子股份有限公司 内连线的制作方法及内连线结构
KR102186873B1 (ko) 2013-11-08 2020-12-04 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2018129481A (ja) 2018-08-16
US10418327B2 (en) 2019-09-17
CN108417557B (zh) 2023-08-18
US20180233402A1 (en) 2018-08-16
CN108417557A (zh) 2018-08-17
EP3361503A1 (en) 2018-08-15
KR20180092825A (ko) 2018-08-20

Similar Documents

Publication Publication Date Title
US10163894B2 (en) FinFET-based ESD devices and methods for forming the same
US6498089B2 (en) Semiconductor integrated circuit device with moisture-proof ring and its manufacture method
US7898037B2 (en) Contact scheme for MOSFETs
US20230275156A1 (en) Semiconductor device with metal cap on gate
US9362318B2 (en) Method of manufacturing a semiconductor device
US20090121322A1 (en) Semiconductor chip and semiconductor device
US20130069238A1 (en) Semiconductor device and a method for manufacturing a semiconductor device
KR20120041642A (ko) 반도체 소자
TW201743406A (zh) 製造半導體結構的方法
US20200066856A1 (en) Semiconductor device and method of manufacturing the same
TWI637513B (zh) 半導體裝置及其製造方法
TW201841331A (zh) 半導體裝置
JP6356536B2 (ja) 半導体装置の製造方法
US20230268435A1 (en) Semiconductor structure and method of forming thereof
JP2008205032A (ja) 半導体装置
TWI724434B (zh) 半導體裝置及其製造方法
KR102038090B1 (ko) 반도체 소자
TW202201636A (zh) 半導體裝置及其形成方法
US9991126B2 (en) Semiconductor device including an electrically floated dummy contact plug and a method of manufacturing the same
US11810818B2 (en) Metal interconnect structure and method for fabricating the same
US11810973B2 (en) Semiconductor structure and method of forming thereof
US20240021475A1 (en) Semiconductor structure and methods for manufacturing the same
US9070564B2 (en) Semiconductor device having mixedly mounted components with common film layers and method of manufacturing the same
JP2005175252A (ja) 半導体装置
JP2008098448A (ja) 半導体装置およびその製造方法