KR20160009824A - 쇼트키 다이오드 및 그 제조 방법 - Google Patents

쇼트키 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR20160009824A
KR20160009824A KR1020140090126A KR20140090126A KR20160009824A KR 20160009824 A KR20160009824 A KR 20160009824A KR 1020140090126 A KR1020140090126 A KR 1020140090126A KR 20140090126 A KR20140090126 A KR 20140090126A KR 20160009824 A KR20160009824 A KR 20160009824A
Authority
KR
South Korea
Prior art keywords
film
forming
titanium silicide
drift region
titanium
Prior art date
Application number
KR1020140090126A
Other languages
English (en)
Other versions
KR101764468B1 (ko
Inventor
김용성
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020140090126A priority Critical patent/KR101764468B1/ko
Priority to US14/696,774 priority patent/US20160020272A1/en
Priority to TW104116899A priority patent/TWI604620B/zh
Priority to CN201510307050.9A priority patent/CN105322027B/zh
Publication of KR20160009824A publication Critical patent/KR20160009824A/ko
Application granted granted Critical
Publication of KR101764468B1 publication Critical patent/KR101764468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched

Abstract

쇼트키 다이오드와 그 제조 방법이 개시된다. 상기 쇼트키 다이오드는, 기판의 표면 부위에 형성된 제1 도전형을 갖는 드리프트 영역과, 상기 기판 상에 형성되며 상기 드리프트 영역을 노출시키는 개구를 갖는 절연막과, 상기 개구에 의해 노출된 상기 드리프트 영역 상에 형성된 티타늄 실리사이드막을 포함한다.

Description

쇼트키 다이오드 및 그 제조 방법{Schottky diode and method of manufacturing the same}
본 발명의 실시예들은 쇼트키 다이오드 및 그 제조 방법에 관한 것이다. 보다 상세하게는, 반도체 기판 상에 형성된 금속 실리사이드막을 포함하는 쇼트키 다이오드 및 그 제조 방법에 관한 것이다.
쇼트키 다이오드는 쇼트키 장벽을 제공하며 금속층과 도핑된 반도체층 사이에서 생성되는 금속-반도체 접합을 이용한다. N-타입 반도체층을 갖는 쇼트키 다이오드의 경우 금속층은 애노드로서 기능하며, N-타입 반도체층은 캐소드로서 기능할 수 있다. 일반적으로, 쇼트키 다이오드에 순방향 바이어스 전압이 인가되는 경우 상기 금속-반도체 접합을 통해 용이하게 전류가 흐르며, 역방향 바이어스 전압이 인가되는 경우 상기 쇼트키 장벽에 의해 전류가 차단될 수 있다.
상기 쇼트키 다이오드는 상대적으로 낮은 순방향 바이어스 전압과 높은 스위칭 속도를 가질 수 있다. 그러나, 상기 쇼트키 다이오드에 역방향 바이어스 전압이 인가되는 경우 상대적으로 열악한 누설 전류 특성을 가질 수 있으며, 이에 따라 누설 전류 특성 및 항복 전압 개선을 위한 다양한 시도들이 진행되고 있다. 일 예로서 대한민국 공개특허공보 제10-2014-0074930호는 탄화 실리콘(SiC)과 탄탈륨(Ta)을 이용하여 쇼트키 다이오드의 역방향 바이어스 누설 전류를 감소시키고 역방향 바이어스 정격 전압을 개선하는 기술을 개시하고 있다. 그러나, 상기 쇼트키 다이오드의 성능을 더욱 향상시키고 아울러 그 제조 비용을 감소시킬 필요성이 여전히 남아 있다.
본 발명의 실시예들은 개선된 순방향 바이어스 전압 및 역방향 바이어스 누설 전류 특성들을 갖는 쇼트키 다이오드 및 그 제조 방법을 제공하는데 목적이 있다.
본 발명의 실시예들에 따르면, 쇼트키 다이오드는, 기판의 표면 부위에 형성된 제1 도전형을 갖는 드리프트 영역과, 상기 기판 상에 형성되며 상기 드리프트 영역을 노출시키는 개구를 갖는 절연막과, 상기 개구에 의해 노출된 상기 드리프트 영역 상에 형성된 티타늄 실리사이드막을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드는 제2 도전형을 갖는 가드 링을 더 포함할 수 있으며, 상기 가드 링은 상기 티타늄 실리사이드막의 가장자리 부위 아래에 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드는, 상기 티타늄 실리사이드막과 상기 절연막 상에 형성된 랜딩 패드와, 상기 랜딩 패드 상에 형성된 제2 절연막과, 상기 제2 절연막 상에 형성된 금속 배선과, 상기 랜딩 패드와 상기 금속 배선을 연결하는 적어도 하나의 비아 콘택을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드는 상기 티타늄 실리사이드막과 상기 랜딩 패드 사이에 형성된 콘택 패드를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 콘택 패드는 상기 티타늄 실리사이드막의 상부면 및 상기 개구의 내측면을 따라 연장할 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드는, 상기 개구의 내측면 상에 형성된 티타늄막과, 상기 티타늄 실리사이드막과 상기 티타늄막 상에 형성된 티타늄 질화막을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 쇼트키 다이오드를 제조하는 방법은, 기판의 표면 부위에 제1 도전형을 갖는 드리프트 영역을 형성하는 단계와, 상기 기판 상에 상기 드리프트 영역을 노출시키는 개구를 갖는 절연막을 형성하는 단계와, 상기 개구에 의해 노출된 상기 드리프트 영역 상에 티타늄 실리사이드막을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드 제조 방법은 상기 드리프트 영역의 표면 부위에 제2 도전형을 갖는 가드 링을 형성하는 단계를 더 포함할 수 있다. 이때, 상기 개구는 상기 가드 링의 내측 부위를 노출시키도록 형성될 수 있다.
본 발명의 실시예들에 따르면, 상기 티타늄 실리사이드막을 형성하는 단계는, 상기 절연막과 상기 드리프트 영역의 표면들 상에 티타늄막을 형성하는 단계와, 상기 티타늄막을 열처리하여 상기 드리프트 영역 상에 상기 티타늄 실리사이드막을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드 제조 방법은 상기 티타늄막 상에 티타늄 질화막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드 제조 방법은, 상기 티타늄 실리사이드막과 상기 절연막 상에 랜딩 패드를 형성하는 단계와, 상기 랜딩 패드 상에 제2 절연막을 형성하는 단계와, 상기 제2 절연막을 관통하는 적어도 하나의 비아 콘택을 형성하는 단계와, 상기 제2 절연막 상에 상기 비아 콘택과 연결되는 금속 배선을 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 쇼트키 다이오드 제조 방법은 상기 티타늄 실리사이드막 상에 콘택 패드를 형성하는 단계를 더 포함할 수 있다. 이때, 상기 랜딩 패드는 상기 콘택 패드를 통해 상기 티타늄 실리사이드막과 전기적으로 연결될 수 있다.
본 발명의 실시예들에 따르면, 상기 콘택 패드를 형성하는 단계는, 상기 절연막 및 상기 티타늄 실리사이드막의 표면들을 따라 금속층을 형성하는 단계와, 상기 절연막의 상부면이 노출되도록 평탄화 공정을 수행하여 상기 개구 내에서 상기 콘택 패드를 수득하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 콘택 패드를 형성하는 동안 상기 기판 상에 형성된 적어도 하나의 모스 트랜지스터와 연결되는 적어도 하나의 콘택 플러그가 형성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 쇼트키 다이오드는 N-타입 드리프트 영역과 티타늄 실리사이드막의 접합을 이용할 수 있다. 상기 N-타입 드리프트 영역과 티타늄 실리사이드막의 접합은 상대적으로 낮은 전위 장벽을 가지므로 순방향 바이어스 정격 전압 즉 문턱 전압을 낮출 수 있으며 이에 따라 순방향 바이어스 전류가 크게 증가될 수 있다. 또한, 상기 N-타입 드리프트 영역과 티타늄 실리사이드막의 접합은 상대적으로 높은 역방향 바이어스 정격 전압 즉 항복 전압을 가질 수 있으며 이에 따라 역방향 바이어스 누설 전류가 크게 감소될 수 있다.
추가적으로, 상기 티타늄 실리사이드막보다 상대적으로 큰 크기를 갖는 랜딩 패드를 이용하여 상기 티타늄 실리사이드막을 금속 배선과 연결할 수 있으며, 이에 따라 상기 티타늄 실리사이드막과 상기 금속 배선 사이의 전기적인 저항이 크게 감소될 수 있다. 결과적으로, 상기 쇼트키 다이오드의 순방향 바이어스 정격 전압이 감소될 수 있으며 상기 순방향 바이어스 전류가 증가될 수 있다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 다이오드를 설명하기 위한 개략적인 단면도이다.
도 2 내지 도 11은 도 1에 도시된 쇼트키 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전송하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 다이오드를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 쇼트키 다이오드(100)는 실리콘 웨이퍼와 같은 반도체 기판(102) 상에 형성될 수 있으며, 특히 바이폴라 씨모스 디모스(Bipolar CMOS and DMOS; BCD) 소자와 같은 집적 회로 소자의 구성 요소로서 사용될 수 있다.
상기 쇼트키 다이오드(100)는 기판(102)의 표면 부위에 형성된 제1 도전형을 갖는 드리프트 영역(104; Drift region)과, 상기 드리프트 영역(104)을 부분적으로 노출시키는 개구(108; 도 4 참조)를 갖는 제1 절연막(110)과, 상기 개구(108)에 의해 노출된 상기 드리프트 영역(104) 상에 형성된 티타늄 실리사이드막(116)을 포함할 수 있다.
상기 드리프트 영역(104)은 N-타입 불순물 영역일 수 있다. 상기 드리프트 영역(104)은 상기 BCD 소자의 모스 트랜지스터의 N-웰과 함께 형성될 수 있다.
상기 티타늄 실리사이드막(116)은 상기 드리프트 영역(104)의 일부 상에 형성될 수 있다. 이때, 상기 티타늄 실리사이드막(116)은 상기 쇼트키 다이오드(100)의 애노드로서 기능할 수 있으며, 상기 드리프트 영역(104)은 상기 쇼트키 다이오드(100)의 캐소드로서 기능할 수 있다.
상기 N-타입 드리프트 영역(104)과 상기 티타늄 실리사이드막(116)은 상기 쇼트키 다이오드(100)의 전위 장벽을 상대적으로 낮출 수 있으며 이에 따라 순방향 바이어스 정격 전압이 낮아질 수 있으며 아울러 순방향 전류를 증가시킬 수 있다. 또한, 상기 N-타입 드리프트 영역(104)과 상기 티타늄 실리사이드막(116)은 개선된 역방향 바이어스 누설 전류 특성을 가질 수 있으며 이에 따라 상기 쇼트키 다이오드(100)는 상대적으로 높은 역방향 바이어스 정격 전압을 가질 수 있다.
상기 쇼트키 다이오드(100)는 상기 티타늄 실리사이드막(116)의 가장자리 부위 아래에 형성되며 제2 도전형을 갖는 가드 링(106)을 포함할 수 있다. 상기 가드 링(106)은 상기 쇼트키 다이오드(100)의 콘택 에지 부위에서 전계 집중을 방지 또는 감소시키기 위하여 사용될 수 있으며 이에 의해 상기 쇼트키 다이오드(100)의 항복 전압이 개선될 수 있다. 일 예로서, 상기 가드 링(106)으로는 P-타입 불순물 영역이 사용될 수 있다.
상기 개구(108)의 내측면에는 티타늄막(112)이 배치될 수 있으며, 상기 티타늄 실리사이드막(116)과 상기 티타늄막(112) 상에는 티타늄 질화막(114)이 배치될 수 있다. 또한, 상기 티타늄 질화막(114) 상에는 콘택 패드(118)가 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 콘택 패드(118)는 상기 개구(108)의 내측면 및 상기 티타늄 실리사이드막(116)의 상부면을 따라 연장할 수 있으며, 균일한 두께를 가질 수 있다. 일 예로서, 상기 콘택 패드(118)는 텅스텐으로 이루어질 수 있으며, 상기 BCD 소자의 콘택 플러그들을 형성하는 동안 함께 형성될 수 있다.
상기 쇼트키 다이오드(100)는 상기 콘택 패드(118)를 통해 상기 티타늄 실리사이드막(116)과 전기적으로 연결되는 랜딩 패드(120)를 포함할 수 있다. 또한, 상기 쇼트키 다이오드(100)는 상기 랜딩 패드(120) 상에 형성된 제2 절연막(122), 상기 제2 절연막(122) 상에 형성된 금속 배선(128) 및 상기 제2 절연막(122)을 관통하여 상기 랜딩 패드(120)와 상기 금속 배선(128)을 연결하는 적어도 하나의 비아 콘택(126)을 포함할 수 있다.
특히, 상기 랜딩 패드(120)는 상기 콘택 패드(118)와 상기 제1 절연막(110) 상에 형성될 수 있다. 즉, 상기 랜딩 패드(120)는 상기 티타늄 실리사이드막(116)보다 상대적으로 넓은 상부면을 가질 수 있으며, 상기 금속 배선(128)은 복수의 비아 콘택들(126)을 통해 상기 랜딩 패드(120)와 연결될 수 있다. 따라서, 상기 금속 배선(128)과 상기 티타늄 실리사이드막(116) 사이의 전기적인 저항이 감소될 수 있으며, 결과적으로 상기 쇼트키 다이오드(100)의 문턱 전압이 감소될 수 있으며 아울러 순방향 전류가 크게 증가될 수 있다.
도시된 바와 같이 상기 콘택 패드(118)가 상기 개구(108)의 내측면과 상기 티타늄 실리사이드막(116)의 상부면을 따라 형성되므로 상기 랜딩 패드(120)의 중앙 부위에는 리세스가 형성될 수 있다. 따라서, 상기 비아 콘택들(126)은 상기 랜딩 패드(120)의 리세스 주위에 배치될 수 있다.
한편, 상기 티타늄 질화막(114)은 상기 티타늄 실리사이드막(116)과 상기 콘택 패드(118) 사이에서 접착막으로서 기능할 수 있다.
상기 랜딩 패드(120)는 상기 BCD 소자의 제1 배선층과 함께 형성될 수 있으며, 상기 금속 배선(128)은 상기 BCD 소자의 제2 배선층과 함께 형성될 수 있다. 또한, 상기 비아 콘택들(126)은 상기 BCD 소자의 제1 배선층과 제2 배선층을 연결하는 비아 콘택 공정을 통해 형성될 수 있다.
도 2 내지 도 11은 도 1에 도시된 쇼트키 다이오드를 제조하는 방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(102)의 표면 부위에 제1 도전형을 갖는 드리프트 영역(104)이 형성될 수 있다. 특히, 상기 드리프트 영역(104)은 N-타입 불순물 영역일 수 있으며, BCD 소자의 모스 트랜지스터들의 N-웰 영역들(미도시)과 함께 형성될 수 있다.
예를 들면, 도시되지는 않았으나, 상기 기판(102) 상에 상기 드리프트 영역(104) 및 상기 모스 트랜지스터들의 N-웰 영역들을 노출시키는 포토레지스트 패턴(미도시)을 형성한 후, 비소 또는 인 등과 같은 N-타입 도펀트 이온을 이용하는 이온 주입 공정을 통해 형성될 수 있다.
도 3을 참조하면, 상기 드리프트 영역(104)의 표면 부위에 제2 도전형을 갖는 가드 링(106)이 형성될 수 있다. 상기 가드 링(106)은 P+ 불순물 영역일 수 있으며, 상기 쇼트키 다이오드(100)의 항복 전압을 개선하기 위하여 사용될 수 있다. 특히, 상기 가드 링(106)은 PMOS 트랜지스터들의 소스/드레인 영역들(미도시)과 함께 형성될 수 있다.
예를 들면, 도시되지는 않았으나, 상기 기판(102) 상에 상기 가드 링(106)이 형성될 영역 및 상기 PMOS 트랜지스터들의 소스/드레인 영역들을 노출시키는 포토레지스트 패턴(미도시)을 형성한 후, 붕소 또는 인듐 등과 같은 P-타입 도펀트 이온을 이용하는 이온 주입 공정을 통해 형성될 수 있다.
도 4를 참조하면, 상기 기판(102) 상에 상기 드리프트 영역(104)을 노출시키는 개구(108)를 갖는 제1 절연막(110)이 형성될 수 있다. 상기 제1 절연막(110)은 실리콘 산화물로 이루어질 수 있다. 예를 들면, 상기 제1 절연막은 USG(undoped silica glass), FSG(fluorinated silica glass), BPSG(borophosphosilicate glass) 등을 이용하여 형성될 수 있다.
상기 개구(108)는 상기 가드 링(106)의 내측 부위와 상기 가드 링(106)의 내측에 위치되는 상기 드리프트 영역(104)의 일부를 노출시킬 수 있다.
상기 개구(108)는 상기 BCD 소자의 콘택 플러그들(미도시)을 형성하기 위한 콘택홀들(미도시)과 함께 형성될 수 있다. 예를 들면, 상기 제1 절연막(110) 상에 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로서 이용하는 이방성 식각 공정을 수행함으로써 상기 개구(108)와 상기 콘택홀들이 형성될 수 있다.
도 5를 참조하면, 상기 제1 절연막(110)과 상기 개구(108)에 의해 노출된 상기 드리프트 영역(104)의 상부면 부위 상에 티타늄막(112)이 형성될 수 있다. 예를 들면, 상기 티타늄막(112)은 화학기상증착에 의해 약 100 Å 정도의 두께로 형성될 수 있다.
이어서, 상기 티타늄막(112) 상에 티타늄 질화막(114)이 형성될 수 있다. 상기 티타늄 질화막(114)은 화학기상증착에 의해 약 200 Å 정도의 두께로 형성될 수 있다.
도 6을 참조하면, 상기 티타늄막(112)과 티타늄 질화막(114)을 형성한 후 약 650 내지 750℃ 정도의 온도에서 수십초 동안 열처리를 수행함으로써 상기 드리프트 영역(104) 상의 티타늄막(112) 부위를 티타늄 실리사이드막(116)으로 형성할 수 있다.
상기와 같이 형성된 티타늄 실리사이드막(116)은 상기 쇼트키 다이오드(100)의 애노드로서 기능할 수 있으며, 상기 티타늄 실리사이드막(116) 아래의 드리프트 영역(104)은 캐소드로서 기능할 수 있다.
도 7을 참조하면, 상기 티타늄 질화막(114) 상에 제1 금속막(미도시)을 균일한 두께로 형성한 후 화학적 기계적 연마 공정과 같은 평탄화 공정을 수행하여 상기 개구(108) 내에 콘택 패드(118)를 형성할 수 있다.
예를 들면, 상기 제1 금속막은 텅스텐으로 이루어질 수 있으며 화학기상증착 또는 물리기상증착을 통해 약 3000 내지 4000Å 정도의 두께로 형성될 수 있다. 상기 평탄화 공정은 상기 제1 절연막(110)의 상부면이 노출될 때까지 수행될 수 있으며, 이에 의해 상기 제1 절연막(110) 상의 상기 티타늄막(112)과 티타늄 질화막(114) 및 상기 제1 금속막 부위들이 제거될 수 있다.
상기 콘택 패드(118)는 상기 BCD 소자의 콘택 플러그들과 함께 형성될 수 있다. 특히, 상기 제1 절연막(110)에는 콘택홀들이 형성될 수 있으며, 상기 제1 금속막은 상기 콘택홀들이 매립되도록 형성될 수 있다. 이때, 상기 티타늄막(112)과 티타늄 질화막(114)은 접착막으로서 기능할 수 있다.
도 8을 참조하면, 상기 콘택 패드(118)와 상기 제1 절연막(110) 상에 랜딩 패드(120)가 형성될 수 있다. 예를 들면, 상기 제1 절연막(110)과 상기 콘택 패드(118) 상에 화학기상증착 또는 물리기상증착 등을 통해 알루미늄막과 같은 제2 금속막(미도시)이 형성될 수 있으며, 상기 제2 금속막을 패터닝함으로써 상기 랜딩 패드(120)가 형성될 수 있다.
상기 랜딩 패드(120)는 상기 BCD 소자의 제1 배선층(미도시)과 함께 형성될 수 있다. 예를 들면, 상기 제1 절연막(110) 상에 상기 랜딩 패드(120)와 상기 제1 배선층을 형성하기 위한 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 수행함으로써 상기 콘택 패드(118)와 연결되는 상기 랜딩 패드(120) 및 상기 BCD 소자의 콘택 플러그들과 연결되는 제1 배선층이 수득될 수 있다.
본 발명의 다른 실시예에 따르면, 상기 콘택 패드(118)가 생략될 수도 있다. 예를 들면, 상기 랜딩 패드(120)는 듀얼 다마신 공정을 통해 상기 티타늄 질화막(114) 상에 형성될 수 있다.
한편, 상기 드리프트 영역(104)의 가장자리 부위에는 N+ 불순물 영역(미도시)이 형성될 수 있으며, 상기 제1 절연막(110) 상에는 상기 N+ 불순물 영역과 전기적으로 연결되는 제2 금속 배선(미도시)이 형성될 수 있다. 상기 N+ 불순물 영역과 상기 제2 금속 배선은 콘택 플러그(미도시)에 의해 연결될 수 있으며, 상기 N+ 불순물 영역은 상기 드리프트 영역(104)과 상기 제2 금속 배선 사이의 접속 영역으로 기능할 수 있다.
도 9를 참조하면, 상기 랜딩 패드(120)와 제1 절연막(110) 상에 제2 절연막(122)이 형성될 수 있다. 상기 제2 절연막(122)은 실리콘 산화물로 이루어질 수 있다. 예를 들면, 상기 제2 절연막(122)은 USG(undoped silica glass), FSG(fluorinated silica glass), BPSG(borophosphosilicate glass) 등을 이용하여 형성될 수 있다.
이어서, 상기 랜딩 패드(120)를 노출시키는 복수의 비아홀들(124)이 형성될 수 있다. 특히, 상기 비아홀들(124)을 형성하는 동안 상기 BCD 소자의 제1 배선층을 노출시키는 비아홀들(미도시)이 함께 형성될 수 있다.
도 10을 참조하면, 상기 비아홀들(124)을 매립하는 제3 금속층(미도시)이 형성될 수 있다. 상기 제3 금속층은 텅스텐을 포함할 수 있으며 화학기상증착 또는 물리기상증착을 통해 형성될 수 있다.
이어서, 상기 제2 절연막(122)이 노출될 때까지 화학적 기계적 연마 공정과 같은 평탄화 공정이 수행될 수 있으며, 이에 의해 상기 비아홀들(124) 내에는 각각 비아 콘택들(126)이 형성될 수 있다. 한편, 상기 비아 콘택들(126)을 형성하는 동안 상기 제1 배선층과 제2 배선층(미도시)을 전기적으로 연결하기 위한 비아 콘택들(미도시)이 함께 형성될 수 있다.
도 11을 참조하면, 상기 제2 절연막(122)과 상기 비아 콘택들(126) 상에 알루미늄막과 같은 제4 금속막(미도시)이 형성될 수 있으며, 상기 제4 금속층을 패터닝함으로써 상기 랜딩 패드(120)와 전기적으로 연결되는 금속 배선(128)을 형성할 수 있다. 한편, 상기 금속 배선(128)을 형성하는 동안 상기 제2 배선층이 함께 형성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 쇼트키 다이오드는 N-타입 드리프트 영역과 티타늄 실리사이드막의 접합을 이용할 수 있다. 상기 N-타입 드리프트 영역과 티타늄 실리사이드막의 접합은 상대적으로 낮은 전위 장벽을 가지므로 순방향 바이어스 정격 전압 즉 문턱 전압을 낮출 수 있으며 이에 따라 순방향 바이어스 전류가 크게 증가될 수 있다. 또한, 상기 N-타입 드리프트 영역과 티타늄 실리사이드막의 접합은 상대적으로 높은 역방향 바이어스 정격 전압 즉 항복 전압을 가질 수 있으며 이에 따라 역방향 바이어스 누설 전류가 크게 감소될 수 있다.
추가적으로, 상기 티타늄 실리사이드막보다 상대적으로 큰 크기를 갖는 랜딩 패드를 이용하여 상기 티타늄 실리사이드막을 금속 배선과 연결할 수 있으며, 이에 따라 상기 티타늄 실리사이드막과 상기 금속 배선 사이의 전기적인 저항이 크게 감소될 수 있다. 결과적으로, 상기 쇼트키 다이오드의 순방향 바이어스 정격 전압이 감소될 수 있으며 상기 순방향 바이어스 전류가 증가될 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 쇼트키 다이오드 102 : 기판
104 : 드리프트 영역 106 : 가드 링
108 : 개구 110 : 제1 절연막
112 : 티타늄막 114 : 티타늄 질화막
116 : 티타늄 실리사이드막 118 : 콘택 패드
120 : 랜딩 패드 122 : 제2 절연막
126 : 비아 콘택 128 : 금속 배선

Claims (14)

  1. 기판의 표면 부위에 형성된 제1 도전형을 갖는 드리프트 영역;
    상기 기판 상에 형성되며 상기 드리프트 영역을 노출시키는 개구를 갖는 절연막; 및
    상기 개구에 의해 노출된 상기 드리프트 영역 상에 형성된 티타늄 실리사이드막을 포함하는 것을 특징으로 하는 쇼트키 다이오드.
  2. 제1항에 있어서, 상기 티타늄 실리사이드막의 가장자리 부위 아래에 형성되며 제2 도전형을 갖는 가드 링을 더 포함하는 것을 특징으로 하는 쇼트키 다이오드.
  3. 제1항에 있어서, 상기 티타늄 실리사이드막과 상기 절연막 상에 형성된 랜딩 패드;
    상기 랜딩 패드 상에 형성된 제2 절연막;
    상기 제2 절연막 상에 형성된 금속 배선; 및
    상기 랜딩 패드와 상기 금속 배선을 연결하는 적어도 하나의 비아 콘택을 더 포함하는 것을 특징으로 하는 쇼트키 다이오드.
  4. 제3항에 있어서, 상기 티타늄 실리사이드막과 상기 랜딩 패드 사이에 형성된 콘택 패드를 더 포함하는 것을 특징으로 하는 쇼트키 다이오드.
  5. 제4항에 있어서, 상기 콘택 패드는 상기 티타늄 실리사이드막의 상부면 및 상기 개구의 내측면을 따라 연장하는 것을 특징으로 하는 쇼트키 다이오드.
  6. 제1항에 있어서, 상기 개구의 내측면 상에 형성된 티타늄막; 및
    상기 티타늄 실리사이드막과 상기 티타늄막 상에 형성된 티타늄 질화막을 더 포함하는 것을 특징으로 하는 쇼트키 다이오드.
  7. 기판의 표면 부위에 제1 도전형을 갖는 드리프트 영역을 형성하는 단계;
    상기 기판 상에 상기 드리프트 영역을 노출시키는 개구를 갖는 절연막을 형성하는 단계; 및
    상기 개구에 의해 노출된 상기 드리프트 영역 상에 티타늄 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  8. 제7항에 있어서, 상기 드리프트 영역의 표면 부위에 제2 도전형을 갖는 가드 링을 형성하는 단계를 더 포함하되, 상기 개구는 상기 가드 링의 내측 부위를 노출시키는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  9. 제7항에 있어서, 상기 티타늄 실리사이드막을 형성하는 단계는,
    상기 절연막과 상기 드리프트 영역의 표면들 상에 티타늄막을 형성하는 단계; 및
    상기 티타늄막을 열처리하여 상기 드리프트 영역 상에 상기 티타늄 실리사이드막을 형성하는 단계를 포함하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  10. 제9항에 있어서, 상기 티타늄막 상에 티타늄 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  11. 제7항에 있어서, 상기 티타늄 실리사이드막과 상기 절연막 상에 랜딩 패드를 형성하는 단계;
    상기 랜딩 패드 상에 제2 절연막을 형성하는 단계;
    상기 제2 절연막을 관통하는 적어도 하나의 비아 콘택을 형성하는 단계; 및
    상기 제2 절연막 상에 상기 비아 콘택과 연결되는 금속 배선을 형성하는 단계를 더 포함하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  12. 제11항에 있어서, 상기 티타늄 실리사이드막 상에 콘택 패드를 형성하는 단계를 더 포함하되, 상기 랜딩 패드는 상기 콘택 패드를 통해 상기 티타늄 실리사이드막과 전기적으로 연결되는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  13. 제12항에 있어서, 상기 콘택 패드를 형성하는 단계는,
    상기 절연막 및 상기 티타늄 실리사이드막의 표면들을 따라 금속층을 형성하는 단계; 및
    상기 절연막의 상부면이 노출되도록 평탄화 공정을 수행하여 상기 개구 내에서 상기 콘택 패드를 수득하는 단계를 포함하는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
  14. 제12항에 있어서, 상기 콘택 패드를 형성하는 동안 상기 기판 상에 형성된 적어도 하나의 모스 트랜지스터와 연결되는 적어도 하나의 콘택 플러그가 형성되는 것을 특징으로 하는 쇼트키 다이오드 제조 방법.
KR1020140090126A 2014-07-17 2014-07-17 쇼트키 다이오드 및 그 제조 방법 KR101764468B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140090126A KR101764468B1 (ko) 2014-07-17 2014-07-17 쇼트키 다이오드 및 그 제조 방법
US14/696,774 US20160020272A1 (en) 2014-07-17 2015-04-27 Schottky Diode and Method of Manufacturing the Same
TW104116899A TWI604620B (zh) 2014-07-17 2015-05-27 肖特基二極體以及其製造方法
CN201510307050.9A CN105322027B (zh) 2014-07-17 2015-06-05 肖特基二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140090126A KR101764468B1 (ko) 2014-07-17 2014-07-17 쇼트키 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160009824A true KR20160009824A (ko) 2016-01-27
KR101764468B1 KR101764468B1 (ko) 2017-08-02

Family

ID=55075250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140090126A KR101764468B1 (ko) 2014-07-17 2014-07-17 쇼트키 다이오드 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20160020272A1 (ko)
KR (1) KR101764468B1 (ko)
CN (1) CN105322027B (ko)
TW (1) TWI604620B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517724B2 (ja) * 2016-04-08 2019-05-22 ミネベアミツミ株式会社 面状照明装置
KR102430498B1 (ko) 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자
JP2021034560A (ja) * 2019-08-23 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520227B1 (ko) * 2003-12-26 2005-10-11 삼성전자주식회사 반도체 메모리장치의 제조방법 및 그에 따른 구조
US7279390B2 (en) * 2005-03-21 2007-10-09 Semiconductor Components Industries, L.L.C. Schottky diode and method of manufacture
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
US9607955B2 (en) * 2010-11-10 2017-03-28 Cree, Inc. Contact pad
JP5959162B2 (ja) * 2011-06-09 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9640627B2 (en) * 2012-03-07 2017-05-02 Cree, Inc. Schottky contact
US8999800B2 (en) * 2012-12-12 2015-04-07 Varian Semiconductor Equipment Associates, Inc. Method of reducing contact resistance
US9240374B2 (en) * 2013-12-30 2016-01-19 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming thereof

Also Published As

Publication number Publication date
US20160020272A1 (en) 2016-01-21
CN105322027A (zh) 2016-02-10
KR101764468B1 (ko) 2017-08-02
CN105322027B (zh) 2018-09-11
TW201614853A (en) 2016-04-16
TWI604620B (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
CN101996874B (zh) 半导体器件及半导体器件制造方法
US8860169B2 (en) Semiconductor device comprising a Schottky barrier diode
US10276686B2 (en) Cascode configured semiconductor component
US8969922B2 (en) Field effect transistors and method of forming the same
US9406669B2 (en) Method and structure for vertical tunneling field effect transistor and planar devices
KR101928577B1 (ko) 반도체 장치 및 그 제조 방법
JP6213006B2 (ja) 半導体装置
US9991350B2 (en) Low resistance sinker contact
TW201926691A (zh) 雙極性接面型電晶體、其形成方法以及相關之積體電路
CN110767749B (zh) 半导体结构及其形成方法
US9685442B2 (en) Semiconductor device and method of manufacturing the same
KR101764468B1 (ko) 쇼트키 다이오드 및 그 제조 방법
CN107046033B (zh) 半导体结构和相关的制造方法
US11037816B2 (en) Transistor device with sinker contacts and methods for manufacturing the same
JP3703643B2 (ja) 半導体装置およびその製造方法
US20130001734A1 (en) Schottky diode structure
JP2016197670A (ja) 半導体装置
US10665727B2 (en) Semiconductor structure and manufacturing method of the same
US20050040489A1 (en) Diode having a double implanted guard ring
TWI643348B (zh) 半導體裝置及其製造方法
TWI676291B (zh) 半導體基底結構及其形成方法和半導體裝置
US20090176350A1 (en) Integration of ion gettering material in dielectric
US9425084B2 (en) Mechanisms for forming protection layer on back side of wafer
TW202013464A (zh) 半導體結構及半導體製造方法
JP2002083878A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant