TWI604620B - 肖特基二極體以及其製造方法 - Google Patents

肖特基二極體以及其製造方法 Download PDF

Info

Publication number
TWI604620B
TWI604620B TW104116899A TW104116899A TWI604620B TW I604620 B TWI604620 B TW I604620B TW 104116899 A TW104116899 A TW 104116899A TW 104116899 A TW104116899 A TW 104116899A TW I604620 B TWI604620 B TW I604620B
Authority
TW
Taiwan
Prior art keywords
layer
titanium
insulating layer
forming
drift region
Prior art date
Application number
TW104116899A
Other languages
English (en)
Other versions
TW201614853A (en
Inventor
金勇晟
Original Assignee
東部高科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部高科股份有限公司 filed Critical 東部高科股份有限公司
Publication of TW201614853A publication Critical patent/TW201614853A/zh
Application granted granted Critical
Publication of TWI604620B publication Critical patent/TWI604620B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

肖特基二極體以及其製造方法
本發明的實施方式涉及主動式固態器件，更特別地，涉及由多個半導體或其他固態元件（其在共同基板中/上形成）構成的器件，諸如可作為較大雙極CMOS或DMOS系統的一部分的肖特基二極體（Schottky diode）。
本發明涉及肖特基二極體及其製造方法，更特別地，涉及包括在半導體基板上形成的金屬矽化物層的肖特基二極體及其製造方法。
肖特基二極體利用了金屬-半導體結，其提供了肖特基勢壘並在金屬層和摻雜半導體層之間形成。就具有n型半導體層的肖特基二極體而言，金屬層用作陽極，n型半導體層用作陰極。通常，藉著使正向偏置方向的電流順利通過，並阻塞了反向偏置方向的電流，肖特基二極體如傳統p-n二極體般起作用。
肖特基二極體可具有較低的正向偏壓和較高的切換速度。然而，當足夠的反向偏壓施加到肖特基二極體上時，擊穿電壓和反向偏置漏電流特性可能惡化。為了解決以上提及的問題，例如，韓國公開專利公告第10-2014-0074930號公開了一種肖特基二極體，其通過使用由鉭（Ta）形成的肖特基層和由碳化矽（SiC）形成的漂移層，降低了反向偏置漏電流並提高了反向偏壓額定值。然而，仍然需要進一步提高肖特基器件的性能，也要降低這些器件的成本。
本發明提供一種提高了正向偏壓和反向偏置漏電流特性的肖特基二極體，及其製造方法。
根據申請保護的本發明一方面，肖特基二極體可包括在基板的表面部分形成的第一導電型的漂移區，設置在基板上並具有使漂移區的一部分暴露出來的開口的絕緣層，以及設置在漂移區上由開口暴露出來的部分上的矽化鈦層。
根據一些示例性實施方式，肖特基二極體還可包括設置在矽化鈦層的邊緣部分下的第二導電型的保護環。
根據一些示例性實施方式，肖特基二極體還可包括設置在矽化鈦層和絕緣層上的連接焊盤，設置在連接焊盤上的第二絕緣層，設置在第二絕緣層上的金屬佈線，以及至少一個連接該連接焊盤和金屬佈線的通孔觸點。
根據一些示例性實施方式，肖特基二極體還可包括設置在矽化鈦層和連接焊盤之間的接觸焊盤。
根據一些示例性實施方式，接觸焊盤可沿矽化鈦層的上表面和開口的內側表面延伸。
根據一些示例性實施方式，肖特基二極體還可包括設置在開口的內側表面上的鈦層和設置在矽化鈦層和鈦層上的氮化鈦層。
根據申請保護的本發明另一方面，製造肖特基二極體的方法可包括在基板的表面部分形成第一導電型的漂移區，在基板上形成絕緣層，該絕緣層具有使漂移區的一部分暴露出來的開口，以及在漂移區由開口暴露出來的部分上形成矽化鈦層。
根據一些示例性實施方式，該方法還可包括在漂移區的表面部分形成第二導電型的保護環。此時，保護環的內部可由開口暴露出來。
根據一些示例性實施方式，形成矽化鈦層可包括在絕緣層和漂移區的表面上形成鈦層，以及熱處理鈦層從而在漂移區的部分上形成矽化鈦層。
根據一些示例性實施方式，該方法還可包括在鈦層上形成氮化鈦層。
根據一些示例性實施方式，該方法還可包括在矽化鈦層和絕緣層上形成連接焊盤，在連接焊盤上形成第二絕緣層，形成至少一個穿透第二絕緣層的通孔觸點，以及在第二絕緣層上形成金屬佈線，該金屬佈線與通孔觸點相連接。
根據一些示例性實施方式，該方法還可包括在矽化鈦層上形成接觸焊盤。此時，連接焊盤可通過接觸焊盤與矽化鈦層電連接。
根據一些示例性實施方式，形成接觸焊盤可包括在絕緣層和矽化鈦層的表面上形成金屬層，以及在金屬層上執行平坦化製程直至使絕緣層的上表面暴露出來從而在開口中獲得接觸焊盤。
根據一些示例性實施方式，在形成接觸焊盤時，可同時形成至少一個接觸插塞，其與基板上的至少一個MOS電晶體相連接。
以下，參照附圖更詳細地描述具體實施方式。然而，請求保護的本發明可以以不同的形式體現，不應當理解為局限于本文提出的實施方式。
作為本申請中使用的明確定義，當提及層、薄膜、區域或板在另一個“之上”時，它可以直接在另一個之上，或者也可以存在一個或多個介於其間的層、薄膜、區域或板。與此不同，也應當認識到，當提及層、薄膜、區域或板“直接在另一個之上”時，它直接在另一個之上，並且不存在一個或多個介於其間的層、薄膜、區域或板。而且，儘管在請求保護的本發明的各種實施方式中使用了像是第一、第二和第三的術語來描述不同的元件、組分、區域和層，但其並不局限於這些術語。
在以下描述中，技術術語僅用於解釋具體實施方式，而不是限制請求保護的本發明。除非在本文中另外定義，否則本文中使用的所有術語，包括技術或科技術語，可具有與本領域技術人員通常理解的相同的含義。
參照請求保護的本發明理想的實施方式的示意圖來描述請求保護的本發明的實施方式。於是，圖形形狀的變化，例如，製造製程和/或容許誤差的變化，是充分預期的。於是，請求保護的本發明的實施方式不會描述成局限於用圖形描述的區域的具體形狀，包括形狀的偏差，並且附圖描繪的區域也是完全示意的，他們的形狀並不代表準確的形狀，也不限制請求保護的本發明的範圍。
圖1是根據本申請發明一示例性實施方式的肖特基二極體的截面圖。
參照圖1，根據本申請發明一示例性實施方式，肖特基二極體100可在諸如矽晶圓的半導體基板102上形成，並可用做諸如雙極CMOS和DMOS（BCD）器件的積體電路器件的元件。
肖特基二極體100可包括在基板102的表面部分上形成的第一導電型的漂移區104，具有使漂移區104的一部分暴露出來的開口108（見圖4）的第一絕緣層110，以及在漂移區104由開口108暴露出來的部分上形成的矽化鈦層116。
例如，漂移區104可以是n型雜質區。漂移區104可與BCD器件的MOS電晶體的n型阱區同時形成。
矽化鈦層116可在開口108暴露出來的漂移區104的部分上形成。特別地，矽化鈦層116可起到肖特基二極體100陽極的作用，而漂移區104可起到肖特基二極體100陰極的作用。
n型漂移區104和矽化鈦層116可相對降低肖特基二極體100的勢壘。因此可降低正向偏壓額定值可，並可增加正向偏流。而且，反向偏置漏電流可藉由n型漂移區104和矽化鈦層116來降低，因此肖特基二極體100可具有較高的反向偏壓額定值。
肖特基二極體100可包括在矽化鈦層116的邊緣部分之下形成的第二導電型的保護環106，如圖1所示。保護環106可用來防止或降低電場集中在肖特基二極體100的接觸邊緣部分，這樣可提高肖特基二極體100的擊穿電壓。例如，p型雜質區可用作保護環106。
鈦層112可設置在開口108的內側表面上，氮化鈦層114可設置在矽化鈦層116和鈦層112上。而且，接觸焊盤（contact pad）118可在氮化鈦層114上形成。
根據本申請發明一示例性實施方式，接觸焊盤118可沿著開口108的內側表面和矽化鈦層116的上表面延伸，並可具有均勻的厚度。例如，接觸焊盤118可由鎢形成，並且可以與BCD器件的接觸插塞同時形成。
肖特基二極體100可包括透過接觸焊盤118與矽化鈦層116電連接的連接焊盤（landing pad）120。而且，肖特基二極體可包括在連接焊盤120上形成的第二絕緣層122，在第二絕緣層122上形成的金屬佈線128，以及至少一個穿透第二絕緣層122以連接連接焊盤120和金屬佈線128的通孔觸點126。
特別地，連接焊盤120可在接觸焊盤118和第一絕緣層110上形成。也就是說，連接焊盤120可具有比矽化鈦層116的上表面寬的上表面，並且金屬佈線128可通過多個通孔觸點126與連接焊盤120相連接，如圖1所示。這樣，金屬佈線128和矽化鈦層116之間的電阻可降低。結果可降低肖特基二極體100的閾值電壓，並且可進一步地提高正向偏流。
如圖1所示，接觸焊盤118沿著開口108的內側表面和矽化鈦層116的上表面形成，這樣凹部可在連接焊盤120的中心部分形成。在這種情況下，通孔觸點126可配置為圍繞連接焊盤120的凹部。
同時，氮化鈦層114可起到矽化鈦層116和接觸焊盤118之間粘合層的作用。
連接焊盤120可與BCD器件的第一佈線層同時形成，並且金屬佈線128可與BCD器件的第二佈線層同時形成。而且，通孔觸點126可通過通孔觸點製程形成以使BCD器件的第一佈線層與第二佈線層相連接。
圖2至11是製造圖1中所示肖特基二極體的方法的截面圖。
參照圖2，第一導電型的漂移區104可在基板102的表面部分上形成。特別地，漂移區104可以是n型雜質區，並且可以與BCD器件的MOS電晶體的n型阱區（未示出）同時形成。
例如，儘管未在圖中示出，第一光阻圖案（未示出）可在基板102上形成，以形成漂移區104和n型阱區，然後可執行使用n型摻雜物（諸如砷和磷）的離子注入製程。在形成漂移區104和n型阱區的離子注入製程過程中，第一光阻圖案可用作光罩。
參照圖3，第二導電型的保護環106可在漂移區104的表面部分中形成。例如，保護環106可以是p型雜質區，並可用來提高肖特基二極體100的擊穿電壓。特別地，保護環106可與BCD器件的PMOS電晶體的源區/漏區同時形成。
例如，儘管未在圖中示出，第二光阻圖案（未示出）可在基板102上形成以形成保護環106和PMOS電晶體的源區/漏區，然後可執行使用p型摻雜物（諸如硼和銦）的離子注入製程。在形成保護環106和PMOS電晶體的源區/漏區的離子注入製程過程中，第二光阻圖案可用作光罩。
參照圖4，具有使漂移區104部分暴露出來的開口108的第一絕緣層110可在基板102上形成。第一絕緣層110可由矽氧化物形成。例如，第一絕緣層110可由無摻雜矽玻璃（undoped silica glass，USG），氟化矽玻璃（fluorinated silica glass，FSG），硼磷矽酸鹽玻璃（borophosphosilicate glass，BPSG）及其他類似者製成。
開口108可使漂移區104的一部分和保護環106的內部暴露出來，如圖4所示。
開口108可與接觸孔（未示出）同時形成，以形成BCD器件的接觸插塞（未示出）。例如，第三光阻圖案可在第一絕緣層110上形成，然後可執行使用第三光阻圖案作為蝕刻光罩的各向異性刻蝕製程以便形成開口108和接觸孔。
參照圖5，鈦層112可形成在第一絕緣層110的上表面、開口108的內側表面和漂移區104由開口108暴露出來的部分的上表面上。例如，鈦層112可通過化學蒸汽沉積（CVD）製程形成，具有約100Å的厚度。
然後，氮化鈦層114可在鈦層112上形成。例如，氮化鈦層114可透過化學蒸汽沉積（CVD）製程形成，具有約200Å的厚度。
參照圖6，在形成鈦層112和氮化鈦層114之後，可在近似650℃至約750℃的溫度下執行熱處理製程，以便使漂移區104上鈦層112的一部分形成矽化鈦層116。
矽化鈦層116可起到肖特基二極體100陽極的作用，矽化鈦層116下的漂移區104可起到肖特基二極體100陰極的作用。
參照圖7，具有均勻厚度的第一金屬層（未示出）可在氮化鈦層114上形成，然後可在開口108中執行諸如化學機械拋光（CMP）製程的平坦化製程以便獲得接觸焊盤118。
例如，第一金屬層可由鎢形成。而且，第一金屬層可透過化學蒸汽沉積（CVD）製程或物理蒸汽沉積（PVD）製程形成，厚度約3000Å至約4000Å。可執行平坦化製程直到使第一絕緣層110的上表面暴露出來，這樣可去除第一絕緣層110上鈦層112、氮化鈦層114和第一金屬層的部分。
接觸焊盤118可與BCD器件的接觸插塞同時形成。特別地，在第一絕緣層110中形成的接觸孔可用第一金屬層填滿，並且接觸插塞可通過平坦化製程獲得。此時，鈦層112和氮化鈦層114可起到粘合層的作用。
參照圖8，連接焊盤120可在接觸焊盤118和第一絕緣層110上形成。例如，諸如鋁層的第二金屬層（未示出）可通過化學蒸汽沉積（CVD）製程或物理蒸汽沉積（PVD）製程在接觸焊盤118和第一絕緣層110上形成，然後可使第二金屬層圖案化以便獲得連接焊盤120。
連接焊盤120可與BCD器件的第一佈線層同時形成。例如，第四光阻圖案（未示出）可在第二金屬層上形成，然後可執行使用第四光阻圖案作為蝕刻光罩的各向異性刻蝕製程以便獲得連接焊盤120和BCD器件的第一佈線層，他們分別與BCD器件的接觸焊盤118和接觸插塞相連接。
根據本申請發明的另一個示例性實施方式，連接焊盤120可透過雙道金屬鑲嵌（dual damascene）製程形成。在這種情況下，可省略接觸焊盤118。
同時，第二n型雜質區（未示出）可在漂移區104的邊緣部分形成。第二n型雜質區可具有高於漂移區104的雜質濃度。而且，第二金屬佈線（未示出）可在第一絕緣層110上形成。第二金屬佈線可與第二n型雜質區通過接觸插塞（未示出）相連接。此時，第二n型雜質區可用來電連接漂移區104與第二金屬佈線。
參照圖9，第二絕緣層122可在連接焊盤120和第一絕緣層110上形成。第二絕緣層122可由矽氧化物形成。例如，第二絕緣層122可由無摻雜矽玻璃（USG），氟化矽玻璃（FSG），硼磷矽酸鹽玻璃（BPSG）及其他類似者形成。
然後，可在第二絕緣層122中形成多個通路孔124以使連接焊盤120暴露出來。特別地，可在所述的通路孔124形成的同時，形成用於使BCD器件的第一佈線層暴露出來的通路孔（未示出）。
參照圖10，可在第二絕緣層122上形成第三金屬層（未示出）以填滿通路孔124。例如， 第三金屬層可包括鎢，並可通過化學蒸汽沉積（CVD）製程或物理蒸汽沉積（PVD）製程形成。
然後，可執行諸如化學機械拋光（CMP）製程的平坦化製程直到使第二絕緣層122暴露出來，這樣可分別在通路孔124中獲得通孔觸點126。同時，與BCD器件的第一佈線層相連接的通孔觸點（未示出）可與通孔觸點126同時形成。
參照圖11，諸如鋁層的第四金屬層（未示出）可在第二絕緣層122和通孔觸點126上形成。可使第四金屬層圖案化以便形成金屬佈線128，其透過通孔觸點126與連接焊盤120電連接。同時，與BCD器件的第一佈線層電連接的第二佈線層可與金屬佈線128同時形成。
根據本申請發明的上述實施方式，肖特基二極體100可包括n型漂移區104和在n型漂移區104上形成的矽化鈦層116。n型漂移區104和矽化鈦層116的結可提供較低的勢壘。如此一來可降低肖特基二極體100的正向偏壓額定值和/或閾值電壓，並可增加肖特基二極體100的正向偏流。
而且，n型漂移區104和矽化鈦層116的結可提供較高的反向偏壓額定值和擊穿電壓，這樣可降低肖特基二極體100的反向偏置漏電流。
更進一步，矽化鈦層116可透過使用比矽化鈦層116大的連接焊盤120與金屬佈線128連接，因此可降低矽化鈦層116和金屬佈線128之間的電阻。結果，可更多地減小肖特基二極體100的正向偏壓額定值，進一步可更多地增加肖特基二極體100的正向偏置電流。
儘管已參照具體實施方式描述了肖特基二極體100及其製造方法，但他們並不限於此。因此，本領域技術人員容易認識到，在不脫離請求保護的本發明的實質和範圍的情況下，可做出各種改型和變化。
100‧‧‧肖特基二極體
102‧‧‧半導體基板
104‧‧‧漂移區
106‧‧‧保護環
108‧‧‧開口
110‧‧‧第一絕緣層
112‧‧‧鈦層
114‧‧‧氮化鈦層
116‧‧‧矽化鈦層
118‧‧‧接觸焊盤
120‧‧‧連接焊盤
122‧‧‧第二絕緣層
124‧‧‧通路孔
126‧‧‧通孔觸點
128‧‧‧金屬佈線
根據以下說明連同附圖，可更詳細地瞭解示例性實施方式，其中：
圖1是根據本申請發明一示例性實施方式的肖特基二極體的截面圖；以及
圖2至11是製造圖1中所示肖特基二極體的方法的截面圖。
100‧‧‧肖特基二極體
102‧‧‧半導體基板
104‧‧‧漂移區
106‧‧‧保護環
110‧‧‧第一絕緣層
112‧‧‧鈦層
114‧‧‧氮化鈦層
116‧‧‧矽化鈦層
118‧‧‧接觸焊盤
120‧‧‧連接焊盤
122‧‧‧第二絕緣層
126‧‧‧通孔觸點
128‧‧‧金屬佈線

Claims (12)

  1. 一種肖特基二極體，包括：在基板的表面部分形成的第一導電型的漂移區；設置在所述基板上的絕緣層，所述絕緣層具有使所述漂移區的一部分暴露出來的開口；設置在所述漂移區由所述開口暴露出來的所述一部分上的矽化鈦層；設置在所述矽化鈦層和所述絕緣層上的連接焊盤；設置在所述連接焊盤上的第二絕緣層；設置在所述第二絕緣層上的金屬佈線；以及至少一個連接所述連接焊盤和所述金屬佈線的通孔觸點。
  2. 根據申請專利範圍第1項所述的肖特基二極體，還包括設置在所述矽化鈦層的邊緣部分下的第二導電型的保護環。
  3. 根據申請專利範圍第1項所述的肖特基二極體，還包括設置在所述矽化鈦層和所述連接焊盤之間的接觸焊盤。
  4. 根據申請專利範圍第3項所述的肖特基二極體，其中所述接觸焊盤沿所述矽化鈦層的上表面和所述開口的內側表面延伸。
  5. 根據申請專利範圍第1項所述的肖特基二極體，還包括：設置在所述開口的內側表面上的鈦層；以及設置在所述矽化鈦層和所述鈦層上的氮化鈦層。
  6. 一種製造肖特基二極體的方法，所述方法包括：在基板的表面部分形成第一導電型的漂移區；在所述基板上形成絕緣層，所述絕緣層具有使所述漂移區的一部分暴露出來的開口；在所述漂移區由所述開口暴露出來的所述一部分上形成矽化鈦層；在所述矽化鈦層和所述絕緣層上形成連接焊盤； 在所述連接焊盤上形成第二絕緣層；形成至少一個穿透所述第二絕緣層的通孔觸點；以及在所述第二絕緣層上形成金屬佈線，所述金屬佈線與所述通孔觸點相連接。
  7. 根據申請專利範圍第6項所述的方法，還包括在所述漂移區的表面部分形成第二導電型的保護環，其中所述保護環的內部由所述開口暴露出來。
  8. 根據申請專利範圍第6項所述的方法，其中形成所述矽化鈦層包括：在所述絕緣層和所述漂移區的表面上形成鈦層；以及熱處理所述鈦層從而在所述漂移區的所述一部分上形成所述矽化鈦層。
  9. 根據申請專利範圍第8項所述的方法，還包括在所述鈦層上形成氮化鈦層。
  10. 根據申請專利範圍第6項所述的方法，還包括在所述矽化鈦層上形成接觸焊盤，其中所述連接焊盤透過所述接觸焊盤與所述矽化鈦層電連接。
  11. 根據申請專利範圍第10項所述的方法，其中形成所述接觸焊盤包括：在所述絕緣層和所述矽化鈦層的表面上形成金屬層；以及在所述金屬層上執行平坦化製程直至使所述絕緣層的上表面暴露出來從而在所述開口中獲得所述接觸焊盤。
  12. 根據申請專利範圍第10項所述的方法，其中在形成所述接觸焊盤時，同時形成至少一個接觸插塞，其與所述基板上的至少一個MOS電晶體相連接。
TW104116899A 2014-07-17 2015-05-27 肖特基二極體以及其製造方法 TWI604620B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140090126A KR101764468B1 (ko) 2014-07-17 2014-07-17 쇼트키 다이오드 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW201614853A TW201614853A (en) 2016-04-16
TWI604620B true TWI604620B (zh) 2017-11-01

Family

ID=55075250

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104116899A TWI604620B (zh) 2014-07-17 2015-05-27 肖特基二極體以及其製造方法

Country Status (4)

Country Link
US (1) US20160020272A1 (zh)
KR (1) KR101764468B1 (zh)
CN (1) CN105322027B (zh)
TW (1) TWI604620B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6517724B2 (ja) * 2016-04-08 2019-05-22 ミネベアミツミ株式会社 面状照明装置
KR102430498B1 (ko) 2016-06-28 2022-08-09 삼성전자주식회사 쇼트키 다이오드를 갖는 전자 소자
JP2021034560A (ja) * 2019-08-23 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100520227B1 (ko) * 2003-12-26 2005-10-11 삼성전자주식회사 반도체 메모리장치의 제조방법 및 그에 따른 구조
US7279390B2 (en) * 2005-03-21 2007-10-09 Semiconductor Components Industries, L.L.C. Schottky diode and method of manufacture
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
US9607955B2 (en) * 2010-11-10 2017-03-28 Cree, Inc. Contact pad
JP5959162B2 (ja) * 2011-06-09 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9640627B2 (en) * 2012-03-07 2017-05-02 Cree, Inc. Schottky contact
US8999800B2 (en) * 2012-12-12 2015-04-07 Varian Semiconductor Equipment Associates, Inc. Method of reducing contact resistance
US9240374B2 (en) * 2013-12-30 2016-01-19 Globalfoundries Singapore Pte. Ltd. Semiconductor device and method of forming thereof

Also Published As

Publication number Publication date
US20160020272A1 (en) 2016-01-21
CN105322027A (zh) 2016-02-10
KR101764468B1 (ko) 2017-08-02
CN105322027B (zh) 2018-09-11
TW201614853A (en) 2016-04-16
KR20160009824A (ko) 2016-01-27

Similar Documents

Publication Publication Date Title
WO2016080269A1 (ja) 半導体装置および半導体装置の製造方法
US11289470B2 (en) Method of manufacturing trench transistor structure
JP6213006B2 (ja) 半導体装置
KR101928577B1 (ko) 반도체 장치 및 그 제조 방법
TW201546951A (zh) 半導體結構及其形成方法
US9991350B2 (en) Low resistance sinker contact
TW201926691A (zh) 雙極性接面型電晶體、其形成方法以及相關之積體電路
TWI604620B (zh) 肖特基二極體以及其製造方法
JP6432305B2 (ja) 半導体装置及びその製造方法
CN107046033B (zh) 半导体结构和相关的制造方法
US20170236818A1 (en) Semiconductor device
TW202123311A (zh) 積體電路及其形成的方法
WO2016159385A1 (ja) 半導体装置
US20130001734A1 (en) Schottky diode structure
JP4744103B2 (ja) 抵抗素子を含む半導体装置及びその製造方法
JP6354381B2 (ja) 半導体装置及びその製造方法
JP6292041B2 (ja) 半導体装置及びその製造方法
US20090176350A1 (en) Integration of ion gettering material in dielectric
KR100432788B1 (ko) 반도체 소자의 제조방법
TWI741292B (zh) 半導體裝置及其製造方法
TWI736803B (zh) 溝渠式電晶體結構及其製造方法
TWI670799B (zh) 半導體裝置及其製造方法
JP2016174044A (ja) 半導体装置の製造方法
CN117393535A (zh) 半导体器件及其制造方法
KR101097980B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees