JP2014168081A - 半導体装置の作製方法 - Google Patents

Abstract

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体
装置を量産性高く作製する方法を提案することを課題とする。
【解決手段】ゲート電極層と、該ゲート電極層上にゲート絶縁層と、該ゲート絶縁層上に
該ソース電極層及び該ドレイン電極層と、ソース電極層及びドレイン電極層上にバッファ
層と、該バッファ層上に半導体層とを含む薄膜トランジスタを有し、ゲート電極層と重な
る半導体層の一部は、ゲート絶縁層上に接し、且つ、ソース電極層とドレイン電極層の間
に設けられ、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、
バッファ層はｎ型の導電型を有する金属酸化物を含み、半導体層とソース電極層及びドレ
イン電極層とはバッファ層を介して電気的に接続する。
【選択図】図１

Description

チャネル形成領域に酸化物半導体膜を用いた薄膜トランジスタ（以下、ＴＦＴという）で
構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネ
ルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した
電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けた
アクティブマトリクス型の表示装置（液晶表示装置や発光表示装置や電気泳動式表示装置
）が盛んに開発されている。アクティブマトリクス型の表示装置は、画素（又は１ドット
）毎にスイッチング素子が設けられており、単純マトリクス方式に比べて画素密度が増え
た場合に低電圧駆動できるので有利である。

また、チャネル形成領域に酸化物半導体膜を用いて薄膜トランジスタ（ＴＦＴ）などを作
製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導
体膜として酸化亜鉛（ＺｎＯ）を用いるＴＦＴや、ＩｎＧａＯ_３（ＺｎＯ）_ｍを用いるＴ
ＦＴが挙げられる。これらの酸化物半導体膜を用いたＴＦＴを、透光性を有する基板上に
形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１および特許文献
２で開示されている。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

チャネル形成領域に酸化物半導体膜を用いる薄膜トランジスタには、動作速度が速く、製
造工程が比較的簡単であり、十分な信頼性が求められている。

薄膜トランジスタを形成するにあたり、ソース電極およびドレイン電極は、低抵抗な金属
材料を用いる。特に、大面積の表示を行う表示装置を製造する際、配線の抵抗による信号
の遅延問題が顕著になってくる。従って、配線や電極の材料としては、電気抵抗値の低い
金属材料を用いることが望ましい。電気抵抗値の低い金属材料からなるソース電極および
ドレイン電極と、酸化物半導体膜とが直接接する薄膜トランジスタ構造とすると、コンタ
クト抵抗が高くなる恐れがある。コンタクト抵抗が高くなる原因は、ソース電極およびド
レイン電極と、酸化物半導体膜との接触面でショットキー接合が形成されることが要因の
一つと考えられる。

加えて、ソース電極およびドレイン電極と、酸化物半導体膜とが直接接する部分には容量
が形成され、周波数特性（ｆ特性と呼ばれる）が低くなり、薄膜トランジスタの高速動作
を妨げる恐れがある。

本発明の一態様は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む
酸化物半導体膜を用いる薄膜トランジスタにおいて、ソース電極またはドレイン電極のコ
ンタクト抵抗を低減した薄膜トランジスタおよびその作製方法を提供することを課題の一
つとする。

また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの動作特
性や信頼性を向上させることも課題の一つとする。

また、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体膜を用いる薄膜トランジスタの電気特
性のバラツキを低減することも課題の一つとする。特に、液晶表示装置においては、個々
の素子間でのバラツキが大きい場合、そのＴＦＴ特性のバラツキに起因する表示むらが発
生する恐れがある。

また、発光素子を有する表示装置においても、画素電極に一定の電流が流れるように配置
されたＴＦＴ（駆動回路または画素に配置される発光素子に電流を供給するＴＦＴ）のオ
ン電流（Ｉ_ｏｎ）のバラツキが大きい場合、表示画面において輝度のバラツキが生じる恐
れがある。

本発明の一態様は、半導体層としてＩｎ、Ｇａ、およびＺｎを含む酸化物半導体膜を用い
、半導体層とソース電極層およびドレイン電極層との間にバッファ層が設けられた逆スタ
ガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。

本明細書において、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体膜を用いて形成された半
導体層を「ＩＧＺＯ半導体層」とも記す。

ソース電極層とＩＧＺＯ半導体層とはオーミック性のコンタクトが必要であり、さらに、
そのコンタクト抵抗は極力低減することが望まれる。同様に、ドレイン電極層とＩＧＺＯ
半導体層とはオーミック性のコンタクトが必要であり、さらに、そのコンタクト抵抗は極
力低減することが望まれる。

そこで、ソース電極層およびドレイン電極層とＩＧＺＯ半導体層との間に、ＩＧＺＯ半導
体層よりもキャリア濃度の高いバッファ層を意図的に設けることによってオーミック性の
コンタクトを形成する。

バッファ層としては、ｎ型の導電型を有する金属酸化物を用いる。金属酸化物として、例
えば酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化
マグネシウム、酸化カルシウム、酸化錫等を用いることができる。バッファ層にはｎ型ま
たはｐ型の導電型を付与する不純物を含ませてもよい。不純物元素としては、インジウム
、ガリウム、アルミニウム、亜鉛、錫などを用いることができる。

バッファ層のキャリア濃度はＩＧＺＯ半導体層よりも高く導電性に優るため、ソース電極
もしくはドレイン電極と半導体層が直接接合する場合に比べ、接触抵抗を低減することが
きる。

バッファ層は、ドレイン領域またはソース領域とも呼ぶことができる。

薄膜トランジスタの電気特性のバラツキを低減するためには、ＩＧＺＯ半導体層はアモル
ファス状態であることが好ましい。

本明細書で開示する半導体装置の一形態は、ゲート電極層と、該ゲート電極層上にゲート
絶縁層と、該ゲート絶縁層上にソース電極層およびドレイン電極層と、ソース電極層およ
びドレイン電極層上にｎ型の導電型を有するバッファ層と、該バッファ層上に半導体層と
を含む薄膜トランジスタを有し、ゲート電極層と重なる半導体層の一部は、ゲート絶縁層
上に接し、且つ、ソース電極層とドレイン電極層の間に設けられ、半導体層はインジウム
、ガリウム、および亜鉛を含む酸化物半導体層であり、バッファ層はｎ型の導電型を有す
る金属酸化物を含み、半導体層とソース電極層およびドレイン電極層とはバッファ層を介
して電気的に接続する。

本発明の一態様は、上記課題の少なくとも一つを解決する。

上記構成において、さらに、半導体層とバッファ層との間にキャリア濃度が半導体層より
高く、バッファ層より低い第２のバッファ層を設けてもよい。第２のバッファ層はｎ⁻層
として機能する。

上記構成においてバッファ層がチタンを含むことが好ましい。また、ソース電極層および
ドレイン電極層にチタン膜を用いることが好ましい。例えば、チタン膜、アルミニウム膜
、チタン膜の積層を用いると低抵抗であり、かつアルミニウム膜にヒロックが発生しにく
い。

また、ソース電極層の側面と、該側面と対向するドレイン電極層の側面は、バッファ層で
覆われている。従って、薄膜トランジスタのチャネル長Ｌは、ソース電極層を覆う第１の
バッファ層と、ドレイン電極層を覆う第２のバッファ層の間隔に相当する。

また、上記構造を実現するための発明の構成は、基板上にゲート電極層を形成し、該ゲ
ート電極層上にゲート絶縁層を形成し、該ゲート絶縁層上にソース電極層およびドレイン
電極層を形成し、ソース電極層およびドレイン電極層上にｎ型の導電型を有するバッファ
層を形成し、該バッファ層上に半導体層を形成し、該半導体層はインジウム、ガリウム、
および亜鉛を含む酸化物半導体層を用いて形成し、バッファ層は、ｎ型の導電型を有する
金属酸化物を用いて形成し、バッファ層のキャリア濃度は、半導体層のキャリア濃度より
高く、半導体層とソース電極層およびドレイン電極層とはバッファ層を介して電気的に接
続することを特徴とする半導体装置の作製方法である。

なお、上記作製方法において、半導体層の一部は、ゲート電極層と重なるゲート絶縁層上
に接し、且つ、ソース電極層とドレイン電極層の間に形成する。

半導体層、ｎ型の導電型を有するバッファ層、ソース電極層およびドレイン電極層はスパ
ッタ法（スパッタリング法）で形成すればよい。ゲート絶縁層および半導体層は酸素雰囲
気下（又は酸素９０％以上、希ガス（アルゴン）１０％以下）で、ｎ型の導電型を有する
バッファ層は希ガス（アルゴン）雰囲気下で成膜することが好ましい。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。

これら各種のスパッタ法を用いて半導体層、ｎ型の導電型を有するバッファ層、ソース電
極層およびドレイン電極層を形成する。

光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トランジスタを得ることがで
き、良好な動特性を有する薄膜トランジスタを作製できる。よって、電気特性が高く信頼
性のよい薄膜トランジスタを有する半導体装置を提供することができる。

本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置の作製方法を説明する図。 本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置を説明する図。 半導体装置のブロック図の一形態を説明する図。 信号線駆動回路の構成の一形態を説明する図。 信号線駆動回路の動作の一形態を説明するタイミングチャート。 信号線駆動回路の動作の一形態を説明するタイミングチャート。 シフトレジスタの構成の一形態を説明する図。 図１０に示すフリップフロップの接続構成を説明する図。 本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置を説明する図。 図１４に示す半導体装置の等価回路を説明する図。 本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置を説明する図。 本発明の一形態である半導体装置を説明する図。 電子ペーパーの使用形態を説明する図。 電子書籍の一形態を示す図。 テレビジョン装置およびデジタルフォトフレームの一形態を示す図。 遊技機の一形態を示す図。 携帯電話機の一形態を示す図。

本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を
様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す
実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明
の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で
共通して用い、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、薄膜トランジスタおよびその作製工程について、図１および図２を用
いて説明する。

本実施の形態のボトムゲート構造の薄膜トランジスタ１７１ａ、１７１ｂを図１および図
２に示す。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）における線Ａ１−Ａ２の
断面図である。

図１において、基板１００上に、ゲート電極層１０１、ゲート絶縁層１０２、ソース電極
層又はドレイン電極層１０５ａ、１０５ｂ、ｎ型の導電型を有するバッファ層１０４ａ、
１０４ｂ、および半導体層１０３を有する薄膜トランジスタ１７１ａが設けられている。

半導体層１０３としてＩｎ、Ｇａ、およびＺｎを含む酸化物半導体膜を用い、ソース電極
層又はドレイン電極層１０５ａ、１０５ｂとＩＧＺＯ半導体層である半導体層１０３との
間に、半導体層１０３よりもキャリア濃度の高いバッファ層１０４ａ、１０４ｂを意図的
に設けることによってオーミック性のコンタクトを形成する。

バッファ層１０４ａ、１０４ｂとしては、ｎ型の導電型を有する金属酸化物を用いる。金
属酸化物として、例えば酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化
タングステン、酸化マグネシウム、酸化カルシウム、酸化錫等を用いることができる。特
に酸化チタンが好適である。バッファ層１０４ａ、１０４ｂにｎ型またはｐ型の導電型を
付与する不純物元素を含ませてもよい。不純物元素としては、インジウム、ガリウム、ア
ルミニウム、亜鉛、錫などを用いることができる。

また半導体層とバッファ層との間に、ｎ⁻層として機能するバッファ層よりキャリア濃度
が低く半導体層よりキャリア濃度が高い第２のバッファ層を設ける場合は、第２のバッフ
ァ層のキャリア濃度を、半導体層とバッファ層のキャリア濃度の間の濃度範囲とすればよ
い。

バッファ層１０４ａ、１０４ｂは、ｎ^＋層として機能し、ドレイン領域またはソース領域
とも呼ぶことができる。

図１（Ａ）および図１（Ｂ）の薄膜トランジスタ１７１ａの作製方法を図３（Ａ）乃至（
Ｅ）を用いて説明する。

基板１００上にゲート電極層１０１、ゲート絶縁層１０２、導電膜１１７を形成する（図
３（Ａ）参照。）。基板１００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラ
ス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される
無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を
有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板
の表面に絶縁膜を設けた基板を適用しても良い。基板１００の大きさは、３２０ｍｍ×４
００ｍｍ、３７０ｍｍ×４７０ｍｍ、５５０ｍｍ×６５０ｍｍ、６００ｍｍ×７２０ｍｍ
、６８０ｍｍ×８８０ｍｍ、７３０ｍｍ×９２０ｍｍ、１０００ｍｍ×１２００ｍｍ、１
１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ
、１９００ｍｍ×２２００ｍｍ、２１６０ｍｍ×２４６０ｍｍ、２４００ｍｍ×２８００
ｍｍ、又は２８５０ｍｍ×３０５０ｍｍ等を用いることができる。

また基板１００上に下地膜として絶縁膜を形成してもよい。下地膜としては、ＣＶＤ法や
スパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素
膜の単層、又は積層で形成すればよい。

ゲート電極層１０１は、チタン、モリブデン、クロム、タンタル、タングステン、アルミ
ニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極層１０１は、ス
パッタ法や真空蒸着法で基板１００上に導電膜を形成し、当該導電膜上にフォトリソグラ
フィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエ
ッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペース
トを用いてインクジェット法により吐出し焼成して、ゲート電極層１０１を形成すること
ができる。なお、ゲート電極層１０１の密着性向上と基板や下地膜への拡散を防ぐバリア
メタルとして、上記金属材料の窒化物膜を、基板１００およびゲート電極層１０１の間に
設けてもよい。また、ゲート電極層１０１は単層構造としても積層構造としてもよく、例
えば基板１００側からモリブデン膜とアルミニウム膜との積層、モリブデン膜とアルミニ
ウムとネオジムとの合金膜との積層、チタン膜とアルミニウム膜との積層、チタン膜、ア
ルミニウム膜およびチタン膜との積層などを用いることができる。

なお、ゲート電極層１０１上には半導体膜や配線を形成するので、端部をテーパーを有す
る形状にエッチングすることで、段差形状による配線等の段切れを防ぐことができる。

ゲート絶縁層１０２は、ＣＶＤ法やスパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸
化窒化珪素膜、または窒化酸化珪素膜で形成することができる。図２に示す薄膜トランジ
スタ１７１ｂはゲート絶縁層１０２を積層する例である。

ゲート絶縁層１０２として、窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化
窒化珪素膜との順に積層して形成することができる。なお、ゲート絶縁層を２層とせず、
基板側から窒化珪素膜または窒化酸化珪素膜と、酸化珪素膜または酸化窒化珪素膜と、窒
化珪素膜または窒化酸化珪素膜との順に３層積層して形成することができる。また、ゲー
ト絶縁層を、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜の単層で
形成することができる。

また、ゲート絶縁層１０２は酸素雰囲気下（又は酸素９０％以上、希ガス（アルゴン、又
はヘリウムなど）１０％以下）で成膜することが好ましい。

また、ゲート絶縁層１０２として、プラズマＣＶＤ法によりゲート電極層１０１上に窒化
珪素膜を形成し、窒化珪素膜上にスパッタ法により酸化珪素膜を積層してもよい。プラズ
マＣＶＤ法によりゲート電極層１０１上に窒化珪素膜と酸化珪素膜を順に積層し、酸化珪
素膜上にさらにスパッタ法により酸化珪素膜を積層してもよい。

本明細書において、酸化窒化珪素膜とは、その組成として、窒素よりも酸素の含有量が多
いものであって、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓ
ｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）および水素前方散乱法（ＨＦＳ：Ｈｙ
ｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度
範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、Ｓｉが２５〜３５原子
％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化珪素膜とは
、その組成として、酸素よりも窒素の含有量が多いものであって、ＲＢＳおよびＨＦＳを
用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％
、Ｓｉが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。但し
、酸化窒化珪素膜または窒化酸化珪素膜を構成する原子の合計を１００原子％としたとき
、窒素、酸素、Ｓｉおよび水素の含有比率が上記の範囲内に含まれるものとする。

また、ゲート絶縁層１０２として、アルミニウム、イットリウム、又はハフニウムの酸化
物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２種以
上含む化合物を用いることもできる。

また、ゲート絶縁層１０２に、塩素、フッ素などのハロゲン元素を含ませてもよい。ゲー
ト絶縁層１０２中のハロゲン元素の濃度は、濃度ピークにおいて１×１０^１５ａｔｏｍｓ
／ｃｍ^３以上１×１０^２０ａｔｏｍｓ／ｃｍ^３以下とすればよい。

導電膜１１７は、アルミニウム、若しくは銅、シリコン、チタン、ネオジム、スカンジウ
ム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウ
ム合金の単層または積層で形成することが好ましい。また、後の工程で形成されるｎ型の
導電型を有するバッファ層と接する側の膜を、チタン、タンタル、モリブデン、タングス
テン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム
合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の
上面および下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素
の窒化物で挟んだ積層構造としてもよい。ここでは、導電膜１１７として、チタン膜、ア
ルミニウム膜、およびチタン膜の積層導電膜を用いる。

チタン膜、アルミニウム膜、チタン膜の積層を用いると低抵抗であり、かつアルミニウム
膜にヒロックが発生しにくい。

また、特に、バッファ層１０４ａ、１０４ｂに接する層がチタン膜であることが好適であ
る。

導電膜１１７は、スパッタ法や真空蒸着法で形成する。また、導電膜１１７は、銀、金、
銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐
出し焼成して形成しても良い。

次に導電膜１１７上にマスク１１８を形成し、マスク１１８を用いてエッチングにより導
電膜１１７を加工し、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを形成する（
図３（Ｂ）参照。）。

次いで、マスク１１８を除去し、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ上
にｎ型の導電型を有する金属酸化物を含む膜を形成する。例えば、スパッタリング法又は
パルスレーザー蒸着法（ＰＬＤ法）により成膜することができる。ここで、ソース電極層
又はドレイン電極層１０５ａ、１０５ｂの上面および側面は、ｎ型の導電型を有する金属
酸化物を含む膜で覆われ、ｎ型の導電型を有する金属酸化物を含む膜は、ソース電極層又
はドレイン電極層１０５ａ、１０５ｂを保護することができる。

次いで、ｎ型の導電型を有する金属酸化物を含む膜上にマスク１１６を形成し、マスク１
１６を用いてエッチングによりｎ型の導電型を有する金属酸化物を含む膜を加工し、金属
酸化物を含む層１１５ａ、１１５ｂを形成する（図３（Ｃ）参照。）。例えば、酸化チタ
ンのエッチング方法の一例として、ウェットエッチング法を挙げることができる。希釈し
たフッ酸、希塩酸又は希硫酸もしくは、アンモニア水と過酸化水素水と純水を１：１：５
の体積比で混合した溶液をエッチャントに用いることができる。

図３（Ｃ）では、ソース電極層又はドレイン電極層１０５ａ、１０５ｂを保護するために
、ｎ型の導電型を有する金属酸化物を含む膜でソース電極層又はドレイン電極層１０５ａ
、１０５ｂを覆うパターン形状としている。ただし、図３（Ｃ）に示すパターン形状に限
定されず、ソース電極層又はドレイン電極層１０５ａ、１０５ｂにおいて、少なくともゲ
ート電極に近い側の側面はｎ型の導電型を有する金属酸化物を含む膜で覆う必要があるが
、ゲート電極に遠い側の側面は特に覆わなくともよい。ソース電極層又はドレイン電極層
１０５ａ、１０５ｂにおいて、ゲート電極に近い側の側面がｎ型の導電型を有す金属酸化
物を含む膜で覆われていない場合、側面がチャネルを形成するＩＧＺＯ膜と直接接するこ
ととなり、ショットキー接合が形成され、コンタクト抵抗が高くなる恐れがある。

また、ｎ型の導電型を有する金属酸化物を含む膜を加工するエッチングにより形成された
金属酸化物を含む層１１５ａ、１１５ｂの間隔が、薄膜トランジスタのチャネル長となる
。金属酸化物を含む層１１５ａ、１１５ｂの間隔が一定であり、且つその間隔がゲート電
極上方に位置していれば位置ずれが生じてもほぼ同じ電気特性を得ることができるため、
薄膜トランジスタのバラツキを低減することができる。また、金属酸化物を含む層１１５
ａ、１１５ｂの間隔をエッチング条件によって自由に決定することができる。従来の薄膜
トランジスタはソース電極層とドレイン電極層の間隔がチャネル長となるが、導電率の高
い金属膜やヒロックが生じやすい金属膜を用いるため、狭い間隔とするとショートする恐
れがあった。

次いで、マスク１１６を除去して、金属酸化物を含む層１１５ａ、１１５ｂ上に半導体膜
１１１を形成する（図３（Ｄ）参照。）。

半導体膜１１１としては、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体膜を形成する。例
えば、半導体膜１１１として、スパッタ法を用いて、Ｉｎ、Ｇａ、およびＺｎを含む酸化
物半導体膜を膜厚５０ｎｍで形成すればよい。半導体膜１１１は酸素雰囲気下（又は酸素
９０％以上、希ガス（アルゴン、又はヘリウムなど）１０％以下）で成膜することが好ま
しい。

半導体膜１１１などの酸化物半導体膜のスパッタ法以外の他の成膜方法としては、パルス
レーザー蒸着法（ＰＬＤ法）および電子ビーム蒸着法などの気相法を用いることができる
。気相法の中でも、材料系の組成を制御しやすい点では、ＰＬＤ法が、量産性の点からは
、上述したようにスパッタ法が適している。

半導体膜１１１の具体的な成膜条件例としては、直径８インチのＩｎ、Ｇａ、およびＺｎ
を含む酸化物半導体ターゲットを用いて、基板とターゲットの間との距離を１７０ｍｍ、
圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜するこ
とができる。また、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均
一となるために好ましい。

次に半導体膜１１１を加工するためのマスク１１３を形成する（図３（Ｅ）参照。）。マ
スク１１３を用いて半導体膜１１１をエッチングすることで、半導体層１０３を形成する
ことができる。なお、半導体膜１１１などのＩＧＺＯ半導体膜のエッチングには、クエン
酸やシュウ酸などの有機酸をエッチャントに用いることができる。例えば、５０ｎｍの半
導体膜１１１はＩＴＯ０７Ｎ（関東化学社製）を使い１５０秒でエッチング加工できる。

また、同じマスク１１３を用いてエッチングしてバッファ層１０４ａ、１０４ｂを形成す
る。このため、図１に示すように、半導体層１０３の端部と、バッファ層１０４ａ、１０
４ｂの端部はほぼ一致する形状となる。例えば、バッファ層として酸化チタンを用いた場
合、希釈したフッ酸、塩酸又は硫酸もしくは、アンモニア水と過酸化水素水と純水を１：
１：５の体積比で混合した溶液をエッチャントに用いることができる。

また、半導体層１０３の端部をテーパーを有する形状にエッチングすることで、段差形状
による配線の段切れを防ぐことができる。

この後、マスク１１３を除去する。以上の工程により、薄膜トランジスタ１７１ａを形成
することができる。なお、薄膜トランジスタ１７１ａのチャネル長Ｌは、金属酸化物を含
む層１１５ａ、１１５ｂの間隔（バッファ層１０４ａ、１０４ｂの間隔）に相当する。従
って、金属酸化物を含む層１１５ａ、１１５ｂの間隔を変えずに、ソース電極層又はドレ
イン電極層１０５ａ、１０５ｂの間隔を広くすることができる。ソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂの間隔を広くすることにより、ヒロックが発生してソース電
極層とドレイン電極層の間で短絡が生じることを防止することができる。また、ソース電
極層又はドレイン電極層１０５ａ、１０５ｂの間隔を広くすることにより、ゲート電極と
重なる面積を縮小してゲート電極との寄生容量を低減することができるため、良好な動特
性、例えば高い周波数特性（ｆ特性と呼ばれる）を有する薄膜トランジスタを実現できる
。

さらに、薄膜トランジスタ１７１ａ上に保護膜として絶縁膜を形成してもよい。保護膜と
してはゲート絶縁層と同様に形成することができる。なお、保護膜は、大気中に浮遊する
有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好
ましい。例えば、薄膜トランジスタ１７１ａ上に保護膜として酸化珪素膜と窒化珪素膜と
の積層を形成すればよい。

また、半導体層１０３などの酸化物半導体膜は成膜後に加熱処理を行うことが好ましい。
加熱処理は成膜後であればどの工程で行ってもよいが、成膜直後、保護膜の形成後などで
行うことができる。また、他の加熱処理と兼ねて行ってもよい。また加熱温度は３００℃
以上４００℃以下、好ましくは３５０℃とすればよい。加熱処理は半導体層１０３とバッ
ファ層１０４ａ、１０４ｂと別工程で複数回行ってもよい。半導体層１０３に加熱処理を
行うことにより、薄膜トランジスタの特性が向上する。具体的には、オン電流が大きくな
り、トランジスタ特性のバラツキが減少する。

また、図２に示す薄膜トランジスタ１７１ｂの作製工程を図３を用いて説明する。なお、
図２に示す薄膜トランジスタ１７１ｂの作製工程は、図１（Ｂ）の薄膜トランジスタ１７
１ａと作製工程が一部異なるだけであるので、その部分を以下に説明する。

図２においては、図１（Ｂ）とは、ゲート絶縁層１０２が２層である点と、バッファ層の
端部の位置が半導体層の端部の位置と異なっている点が相違点である。

図３（Ｅ）に示すマスク１１３を用いてエッチングする際、半導体層１０３のみを選択的
にエッチングし、金属酸化物を含む層１１５ａ、１１５ｂを残存させると図２に示す薄膜
トランジスタ１７１ｂを得ることができる。図２においては、金属酸化物を含む層１１５
ａ、１１５ｂがバッファ層として機能する。また、薄膜トランジスタ１７１ｂ上にさらに
層間絶縁膜を形成して、層間絶縁膜上に配線を形成する場合、コンタクトホールの底面に
金属酸化物を含む層１１５ａ、１１５ｂが残存した状態であっても、配線とソース電極層
およびドレイン電極層と電気的に良好な接続を行うことができる。

バッファ層（金属酸化物を含む層）を設けない、ゲート電極層、ゲート絶縁層、ソース電
極層およびドレイン電極層、半導体層（Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体層）
という積層構造であると、ゲート電極層とソース電極層又はドレイン電極層との距離が近
くなり、間に生じる寄生容量が増加してしまう。さらに、この寄生容量の増加は、半導体
層の薄膜化によってより顕著になる。本実施の形態では、ｎ型の導電型を有する金属酸化
物を含む層というようなキャリア濃度が高いバッファ層を設ける、ゲート電極層、ゲート
絶縁層、ソース電極層およびドレイン電極層、バッファ層、半導体層という積層構造を有
する薄膜トランジスタとしているため、半導体層の膜厚が薄膜であっても寄生容量を抑制
することができる。

本実施の形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トラ
ンジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よっ
て、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することが
できる。

（実施の形態２）
本実施の形態は、マルチゲート構造の薄膜トランジスタである。従って、他は実施の形態
１と同様に行うことができ、実施の形態１と同一部分又は同様な機能を有する部分、およ
び工程の繰り返しの説明は省略する。

本実施の形態では、半導体装置に用いられる薄膜トランジスタについて、図４（Ａ）（Ｂ
）および図５（Ａ）（Ｂ）を用いて説明する。

図４（Ａ）は、薄膜トランジスタを示す平面図であり、図４（Ｂ）は、図４（Ａ）におけ
る線Ｅ１−Ｅ２の薄膜トランジスタ１７２ａを示す断面図に相当する。

図４（Ａ）（Ｂ）に示すように、基板１５０上に、ゲート電極層１５１ａ、１５１ｂ、ゲ
ート絶縁層１５２、ソース電極層又はドレイン電極層１５５ａ、１５５ｂ、バッファ層１
５４ａ、１５４ｂ、１５４ｃ、半導体層のチャネル形成領域１５３ａ、１５３ｂを含むマ
ルチゲート構造の薄膜トランジスタ１７２ａが設けられている。なお、マルチゲート構造
の薄膜トランジスタ１７２ａにおいて、第１のチャネル長Ｌ１は、バッファ層１５４ａ、
１５４ｃの間隔に相当し、第２のチャネル長Ｌ２は、バッファ層１５４ｂ、１５４ｃの間
隔に相当する。

半導体層のチャネル形成領域１５３ａ、１５３ｂは、Ｉｎ、Ｇａ、およびＺｎを含む酸化
物半導体層であり、バッファ層１５４ａ、１５４ｂ、１５４ｃはｎ型の導電型を有する金
属酸化物を含む層である。ソース領域又はドレイン領域として機能するバッファ層１５４
ａ、１５４ｂは、半導体層のチャネル形成領域１５３ａ、１５３ｂよりキャリア濃度が高
い。

半導体層のチャネル形成領域１５３ａと半導体層のチャネル形成領域１５３ｂとは、電気
的に接続している。また、半導体層のチャネル形成領域１５３ａはバッファ層１５４ａを
介してソース電極層又はドレイン電極層１５５ａと、半導体層のチャネル形成領域１５３
ｂはバッファ層１５４ｂを介してソース電極層又はドレイン電極層１５５ｂと電気的に接
続している。

図５に他の構成のマルチゲート構造の薄膜トランジスタ１７２ｂを示す。図５（Ａ）は、
薄膜トランジスタ１７２ｂを示す平面図であり、図５（Ｂ）は、図５（Ａ）における線Ｆ
１−Ｆ２の薄膜トランジスタ１７２ｂを示す断面図に相当する。図５の薄膜トランジスタ
１７２ｂにおいては、半導体層が複数に分かれており、ソース電極層又はドレイン電極層
１５５ａ、１５５ｂと同工程で形成される配線層１５６が設けられ、半導体層１５３ｃと
半導体層１５３ｄとはバッファ層１５４ｃ、１５４ｄを介して配線層１５６によって電気
的に接続されている。

なお、マルチゲート構造の薄膜トランジスタ１７２ｂにおいて、第１のチャネル長Ｌ１は
、バッファ層１５４ａ、１５４ｃの間隔に相当し、第２のチャネル長Ｌ２は、バッファ層
１５４ｂ、１５４ｄの間隔に相当する。

このように、本発明の一形態であるマルチゲート構造の薄膜トランジスタにおいては、各
ゲート電極層上に形成される半導体層は連続して設けられてもよいし、バッファ層および
配線層などを介して複数の半導体層が電気的に接続して設けられてもよい。

本発明の一形態であるマルチゲート構造の薄膜トランジスタは、オフ電流が少なく、その
ような薄膜トランジスタを含む半導体装置は高い電気特性および高信頼性を付与すること
ができる。

本実施の形態では、マルチゲート構造としてゲート電極層が２つのダブルゲート構造を示
したが、より多くのゲート電極層を有するトリプルゲート構造などにも適用することがで
きる。

本実施の形態は他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、半導体装置の一形態である表示装置において、同一基板上に少なくと
も駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説
明する。

画素部に配置する薄膜トランジスタは、実施の形態１または実施の形態２に従って形成す
る。また、実施の形態１または実施の形態２に示す薄膜トランジスタはｎチャネル型ＴＦ
Ｔであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の
一部を画素部の薄膜トランジスタと同一基板上に形成する。

本発明の一形態であるアクティブマトリクス型液晶表示装置のブロック図の一形態を図６
（Ａ）に示す。図６（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を
複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された
画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。

画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。

また、実施の形態１または実施の形態２のいずれか一に示す薄膜トランジスタは、ｎチャ
ネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図７を用い
て説明する。

図７に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２−１〜５６０
２−Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３および配線５６
２１−１〜５６２１−Ｍを有する。
スイッチ群５６０２−１〜５６０２−Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ
、第２の薄膜トランジスタ５６０３ｂおよび第３の薄膜トランジスタ５６０３ｃを有する
。

ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
および配線５６２１−１〜５６２１−Ｍに接続される。そして、スイッチ群５６０２−１
〜５６０２−Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６
１３およびスイッチ群５６０２−１〜５６０２−Ｍそれぞれに対応した配線５６２１−１
〜５６２１−Ｍに接続される。そして、配線５６２１−１〜５６２１−Ｍそれぞれは、第
１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂおよび第３の薄膜
トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５
６２１−Ｊ（配線５６２１−１〜配線５６２１−Ｍのうちいずれか一）は、スイッチ群５
６０２−Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０
３ｂおよび第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、
信号線Ｓｊ＋１に接続される。

なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。

なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２−１〜５６０２−Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２−１〜５６０２−
ＭとはＦＰＣなどを介して接続するとよい。

次に、図７に示した信号線駆動回路の動作について、図８のタイミングチャートを参照し
て説明する。なお、図８のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている
場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第
１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２および第３のサブ選択期間Ｔ３に分割さ
れている。さらに、図７の信号線駆動回路は、他の行の走査線が選択されている場合でも
図８と同様の動作をする。

なお、図８のタイミングチャートは、Ｊ列目の配線５６２１−Ｊが第１の薄膜トランジス
タ５６０３ａ、第２の薄膜トランジスタ５６０３ｂおよび第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。

なお、図８のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１
の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラン
ジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０
３ｃのオン・オフのタイミング５７０３ｃおよびＪ列目の配線５６２１−Ｊに入力される
信号５７２１−Ｊを示している。

なお、配線５６２１−１〜配線５６２１−Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２および第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力され
る。例えば、第１のサブ選択期間Ｔ１において配線５６２１−Ｊに入力されるビデオ信号
は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１−Ｊに入力
されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２
１−Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択
期間Ｔ１、第２のサブ選択期間Ｔ２および第３のサブ選択期間Ｔ３において、配線５６２
１−Ｊに入力されるビデオ信号をそれぞれＤａｔａ−ｊ−１、Ｄａｔａ−ｊ、Ｄａｔａ−
ｊ＋１とする。

図８に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａ
がオンし、第２の薄膜トランジスタ５６０３ｂおよび第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
および第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１−Ｊに入
力されるＤａｔａ−ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力
される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第
１の薄膜トランジスタ５６０３ａおよび第２の薄膜トランジスタ５６０３ｂがオフする。
このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊ＋１が、第３の薄膜トランジスタ
５６０３ｃを介して信号線Ｓｊ＋１に入力される。

以上のことから、図７の信号線駆動回路は、１ゲート選択期間を３つに分割することで、
１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力すること
ができる。したがって、図７の信号線駆動回路は、ドライバＩＣ５６０１が形成される基
板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすること
ができる。接続数が約１／３になることによって、図７の信号線駆動回路は、信頼性、歩
留まりなどを向上できる。

なお、図７のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択
期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力す
ることができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。

例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタおよび薄膜トランジスタを制御す
るための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に
分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又
は３つのサブ選択期間に分割されることが望ましい。

別の例として、図９のタイミングチャートに示すように、１つの選択期間をプリチャージ
期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ３
に分割してもよい。さらに、図９のタイミングチャートは、ｉ行目の走査線Ｇｉが選択さ
れるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３
ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄
膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃおよびＪ列目の配線５６
２１−Ｊに入力される信号５８２１−Ｊを示している。図９に示すように、プリチャージ
期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３
ｂおよび第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１−Ｊに
入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂおよび第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓ
ｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第
１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂおよび第
３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１−Ｊに入力される
Ｄａｔａ−ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力
される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第
１の薄膜トランジスタ５６０３ａおよび第３の薄膜トランジスタ５６０３ｃがオフする。
このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊが、第２の薄膜トランジスタ５６
０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トラ
ンジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａおよび第２の薄膜トラ
ンジスタ５６０３ｂがオフする。このとき、配線５６２１−Ｊに入力されるＤａｔａ−ｊ
＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。

以上のことから、図９のタイミングチャートを適用した図７の信号線駆動回路は、サブ選
択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできるため
、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図９において、図８
と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分
の詳細な説明は省略する。

また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）およびスタートパルス信号（Ｓ
Ｐ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素の
トランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタ
を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。

走査線駆動回路の一部に用いるシフトレジスタの一形態について図１０および図１１を用
いて説明する。

図１０にシフトレジスタの回路構成を示す。図１０に示すシフトレジスタは、複数のフリ
ップフロップ５７０１−ｉ（フリップフロップ５７０１−１〜５７０１−ｎのうちいずれ
か一）で構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス
信号、リセット信号が入力されて動作する。

図１０のシフトレジスタの接続関係について説明する。図１０のシフトレジスタは、ｉ段
目のフリップフロップ５７０１−ｉ（フリップフロップ５７０１−１〜５７０１−ｎのう
ちいずれか一）は、図１１に示した第１の配線５５０１が第７の配線５７１７−ｉ−１に
接続され、図１１に示した第２の配線５５０２が第７の配線５７１７−ｉ＋１に接続され
、図１１に示した第３の配線５５０３が第７の配線５７１７−ｉに接続され、図１１に示
した第６の配線５５０６が第５の配線５７１５に接続される。

また、図１１に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１１に示した第５の配線５５０５が第４の配線５７１４に接続される。

ただし、１段目のフリップフロップ５７０１−１の図１１に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１−ｎの図１１に示す第
２の配線５５０２は第６の配線５７１６に接続される。

なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。

次に、図１０に示すフリップフロップの詳細について、図１１に示す。図１１に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７お
よび第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１
、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラ
ンジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６
、第７の薄膜トランジスタ５５７７および第８の薄膜トランジスタ５５７８は、ｎチャネ
ル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を
上回ったとき導通状態になるものとする。

次に、図１１に示すフリップフロップの接続構成について、以下に示す。

第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。

第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。

第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。

第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。

第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。

第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。

第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。

なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極および第７の薄膜トランジスタ５５７７の第２の電極の接続箇所を
ノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の
薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極
、第６の薄膜トランジスタ５５７６のゲート電極および第８の薄膜トランジスタ５５７８
の第２の電極の接続箇所をノード５５４４とする。

なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３および第４の配線
５５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。

また、信号線駆動回路および走査線駆動回路を実施の形態１または実施の形態２に示すｎ
チャネル型ＴＦＴのみで作製することも可能である。実施の形態１または実施の形態２に
示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を
高くすることが可能となる。また、実施の形態１または実施の形態２に示すｎチャネル型
ＴＦＴはｎ型の導電型を有する金属酸化物を含むバッファ層により寄生容量が低減される
ため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１または実施の形態
２に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることが出来る
ため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現す
ることが出来る。

さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。

また、本発明の一形態であるアクティブマトリクス型発光表示装置を作製する場合、少な
くとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置
することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一形態を図６
（Ｂ）に示す。

図６（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する
画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２および第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。

図６（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合
、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態とな
る。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積
階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動
させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する
期間を制御することによって、階調表示を行う駆動法である。

発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。

なお、図６（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電流
制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１の
走査線に入力される信号を第１の走査線駆動回路５４０２で生成し、電流制御用ＴＦＴの
ゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成
している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力され
る信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、ス
イッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御す
るのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、
複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし
、複数の各走査線駆動回路で生成しても良い。

また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路および走査線駆動回路を実施の形態１または実施の形態２に示す
ｎチャネル型ＴＦＴのみで作製することも可能である。

また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同
じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という
利点を有している。

電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。

このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も必要なく、厚さや重さが半減する。

上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。

また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１または実施の形
態２の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができ
る。

なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。

以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。

本実施の形態は、実施の形態１または実施の形態２に記載した構成と適宜組み合わせて実
施することが可能である。

（実施の形態４）
実施の一形態として、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらに
は駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することが
できる。また、薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に
一体形成し、システムオンパネルを形成することができる。

表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一形態は、該表
示装置を作製する過程における、表示素子が完成する前の素子基板に関し、該素子基板は
、電流または電圧を表示素子に供給するための手段を複数の各画素に備える。素子基板は
、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極と
なる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であって
も良いし、あらゆる形態があてはまる。

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。

本実施の形態では、本発明の一形態として液晶表示装置を示す。

図１２（Ａ）（Ｂ）に、本発明の一形態を適用したアクティブマトリクス型の液晶表示装
置を示す。図１２（Ａ）は液晶表示装置の平面図であり、図１２（Ｂ）は図１２（Ａ）に
おける線Ｖ−Ｘの断面図である。なお、図１２（Ａ）は、基板２００上に形成された薄膜
トランジスタ２０１および電極層２５５の平面図を示している。半導体装置に用いられる
薄膜トランジスタ２０１としては、実施の形態２で示す薄膜トランジスタと同様に作製で
き、ＩＧＺＯ半導体層およびｎ型の導電型を有する金属酸化物を含むバッファ層を有する
信頼性の高い薄膜トランジスタである。また、実施の形態１で示す薄膜トランジスタも本
実施の薄膜トランジスタ２０１として適用することもできる。

図１２（Ａ）の本実施の一形態の液晶表示装置は、ソース配線層２０２、マルチゲート構
造の逆スタガ型の薄膜トランジスタ２０１、ゲート配線層２０３、容量配線層２０４を含
む。

また、図１２（Ｂ）において、本実施の形態の液晶表示装置は、マルチゲート構造の薄膜
トランジスタ２０１、絶縁層２１１、絶縁層２１２、絶縁層２１３、および表示素子に用
いる電極層２５５、配向膜として機能する絶縁層２６１、偏光板２６８が設けられた基板
２００と、配向膜として機能する絶縁層２６３、表示素子に用いる電極層２６５、カラー
フィルタとして機能する着色層２６４、偏光板２６７が設けられた基板２６６とが液晶層
２６２を挟持して対向しており、液晶表示素子２６０を有している。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層２６２に用
いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１
００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい
。

なお図１２は透過型液晶表示装置であるが、本実施の形態は、反射型液晶表示装置でも半
透過型液晶表示装置でも適用できる。

また、図１２の液晶表示装置では、基板２６６の外側（視認側）に偏光板２６７を設け、
内側に着色層２６４、表示素子に用いる電極層２６５という順に設ける例を示すが、偏光
板２６７は基板２６６の内側に設けてもよい。また、偏光板と着色層の積層構造も図１２
に限定されず、偏光板および着色層の材料や作製工程条件によって適宜設定すればよい。
また、ブラックマトリクスとして機能する遮光膜を設けてもよい。

また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、および薄膜トラ
ンジスタの信頼性を向上させるため、実施の形態２で得られた薄膜トランジスタを保護膜
や平坦化絶縁膜として機能する絶縁層（絶縁層２１１、絶縁層２１２、絶縁層２１３）で
覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気など
の汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、ＣＶＤ法
、またはスパッタ法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、または窒化
酸化珪素膜の単層、又は積層で形成すればよい。また、保護膜として、プロセスガスに有
機シランガスと酸素を用いて、プラズマＣＶＤ法で酸化珪素膜を形成してもよい。

有機シランとは、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）、テトラメチル
シラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラシロキサン（Ｔ
ＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラ
ザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、またはトリスジメ
チルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などの化合物である。

保護膜の一層目として絶縁層２１１を形成する。絶縁層２１１は、アルミニウム膜のヒロ
ック防止に効果がある。ここでは、絶縁層２１１として、プラズマＣＶＤ法を用いて酸化
珪素膜を形成する。酸化珪素膜の成膜用プロセスガスには、ＴＥＯＳ、およびＯ_２を用い
、その流量比は、ＴＥＯＳ／Ｏ_２＝１５／７５０である。成膜工程の基板温度は３００℃
である。

また、保護膜の二層目として絶縁層２１２を形成する。ここでは、絶縁層２１２として、
プラズマＣＶＤ法を用いて窒化珪素膜を形成する。窒化珪素膜の成膜用プロセスガスには
、ＳｉＨ_４、Ｎ_２、ＮＨ_３およびＨ_２を用いる。保護膜の一層として窒化珪素膜を用いる
と、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させ
ることを抑制することができる。

また、保護膜を形成した後に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行
ってもよい。

また、平坦化絶縁膜として絶縁層２１３を形成する。絶縁層２１３としては、ポリイミド
、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料
を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シ
ロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いること
ができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはアリー
ル基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶縁膜
を複数積層させることで、絶縁層２１３を形成してもよい。

なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。

絶縁層２１３の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピン
コート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オ
フセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコータ
ー等を用いることができる。絶縁層２１３を材料液を用いて形成する場合、ベークする工
程で同時に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁
層２１３の焼成工程とＩＧＺＯ半導体層のアニールを兼ねることで効率よく半導体装置を
作製することが可能となる。

画素電極層として機能する電極層２５５、２６５は、酸化タングステンを含むインジウム
酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸
化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す
。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性材料を用いることができる。

また、電極層２５５、２６５として、導電性高分子（導電性ポリマーともいう）を含む導
電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、
シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上である
ことが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ
以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる
。

本実施の形態は、実施の形態１乃至３のいずれか一に記載した構成と適宜組み合わせて実
施することが可能である。

（実施の形態５）
本実施の形態では、半導体装置の一形態として電子ペーパーを示す。

図１３は、本発明の一形態として、アクティブマトリクス型の電子ペーパーを示す。半導
体装置に用いられる薄膜トランジスタ５８１としては、実施の形態２で示す薄膜トランジ
スタと同様に作製でき、ＩＧＺＯ半導体層およびｎ型の導電型を有する金属酸化物を含む
バッファ層を有する信頼性の高い薄膜トランジスタである。また、実施の形態１で示す薄
膜トランジスタも本実施の薄膜トランジスタ５８１として適用することもできる。

図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置である。ツイストボ
ール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第
１の電極層および第２の電極層の間に配置し、第１の電極層および第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。

薄膜トランジスタ５８１はマルチゲート構造の逆スタガ型の薄膜トランジスタであり、ソ
ース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する
開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との
間には黒色領域５９０ａおよび白色領域５９０ｂを有し、周りに液体で満たされているキ
ャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等
の充填材５９５で充填されている（図１３参照。）。

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。

以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。

本実施の形態は、実施の形態１乃至３のいずれか一に記載した構成と適宜組み合わせて実
施することが可能である。

（実施の形態６）
本実施の形態では、半導体装置の一形態として発光表示装置を示す。
表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光
素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化
合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、
後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。

図１４（Ａ）（Ｂ）は、半導体装置の一形態としてアクティブマトリクス型の発光表示装
置を示す。図１４（Ａ）は発光表示装置の平面図であり、図１４（Ｂ）は図１４（Ａ）に
おける線Ｙ−Ｚの断面図である。なお、図１４（Ａ）は、基板３００上に形成された薄膜
トランジスタ３０１、３０２および第１の電極層３２０の平面図を示している。また、図
１５に、図１４に示す発光表示装置の等価回路を示す。

半導体装置に用いられる薄膜トランジスタ３０１、３０２としては、実施の形態１および
実施の形態２で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層およびｎ型の
導電型を有する金属酸化物を含むバッファ層を有する信頼性の高い薄膜トランジスタであ
る。

図１４（Ａ）および図１５に示す本実施の形態の発光表示装置は、マルチゲート構造の薄
膜トランジスタ３０１、薄膜トランジスタ３０２、発光素子３０３、容量素子３０４、ソ
ース配線層３０５、ゲート配線層３０６、電源線３０７を含む。薄膜トランジスタ３０１
、３０２はｎチャネル型薄膜トランジスタである。

また、図１４（Ｂ）において、本実施の形態の発光表示装置は、薄膜トランジスタ３０２
、絶縁層３１１、絶縁層３１２、絶縁層３１３、隔壁３２１、および発光素子３０３に用
いる第１の電極層３２０、電界発光層３２２、第２の電極層３２３を有している。

絶縁層３１３は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン
を用いて形成することが好ましい。

本実施の形態では画素の薄膜トランジスタ３０２がｎ型であるので、画素電極層である第
１の電極層３２０は陰極となる。具体的には、陰極を形成するために、仕事関数が小さい
材料、例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。

隔壁３２１は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特
に感光性の材料を用い、第１の電極層３２０上に開口部を形成し、その開口部の側壁が連
続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層３２２は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。

電界発光層３２２を覆うように、陽極となる第２の電極層３２３を形成する。第２の電極
層３２３は、実施の形態４に画素電極層として列挙した透光性を有する導電性材料を用い
た透光性導電膜で形成することができる。上記透光性導電膜の他に、窒化チタン膜または
チタン膜を用いても良い。第１の電極層３２０と電界発光層３２２と第２の電極層３２３
とが重なり合うことで、発光素子３０３が形成されている。この後、発光素子３０３に酸
素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層３２３および隔壁３２
１上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ
膜等を形成することができる。

さらに、実際には、図１４（Ｂ）まで完成したら、さらに外気に曝されないように気密性
が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等
）やカバー材でパッケージング（封入）することが好ましい。

次に、発光素子の構成について、図１６を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１６（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１で示す薄膜トランジスタと同様に作製でき、ＩＧＺＯ半導体層およびｎ型の導
電型を有する金属酸化物を含むバッファ層を有する信頼性の高い薄膜トランジスタである
。また、実施の形態２で示す薄膜トランジスタをＴＦＴ７００１、７０１１、７０２１と
して適用することもできる。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタおよび発光素子を形成し、基板とは逆側の面から発光を
取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側および基板とは
反対側の面から発光を取り出す両面射出構造の発光素子があり、本実施の形態の画素構成
はどの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図１６（Ａ）を用いて説明する。

図１６（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１６（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７
００４は、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設け
る必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。

陰極７００３および陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２
に相当する。図１６（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、
矢印で示すように陽極７００５側に射出する。

次に、下面射出構造の発光素子について図１６（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図１６（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図１６（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図１６（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
１６（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。

陰極７０１３および陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１
２に相当する。図１６（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は
、矢印で示すように陰極７０１３側に射出する。

次に、両面射出構造の発光素子について、図１６（Ｃ）を用いて説明する。図１６（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図１６（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図１６（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図１６（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図１６（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。

なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。

なお本実施の形態で示す半導体装置は、図１６に示した構成に限定されるものではなく、
適宜変形が可能である。

以上の工程により、半導体装置として信頼性の高い発光表示装置を作製することができる
。

本実施の形態は、実施の形態１乃至３のいずれか一に記載した構成と適宜組み合わせて実
施することが可能である。

（実施の形態７）
本実施の形態では、半導体装置の一形態である表示パネルの構成について、以下に示す。
本実施の形態では、表示素子として液晶素子を有する液晶表示装置の一形態である液晶表
示パネル（液晶パネルともいう）、表示素子として発光素子を有する半導体装置の一形態
である発光表示パネル（発光パネルともいう）について説明する。

まず、半導体装置の一形態に相当する発光表示パネルの外観および断面について、図１７
を用いて説明する。図１７（Ａ）は、第１の基板上に形成されたＩＧＺＯ半導体層および
ｎ型の導電型を有する金属酸化物を含むバッファ層を有する信頼性の高い薄膜トランジス
タおよび発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図で
あり、図１７（Ｂ）は、図１７（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、および走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０
５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、お
よび走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている
。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、および走査線駆動回
路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５
０６とによって、充填材４５０７と共に密封されている。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、および走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有
しており、図１７（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、
信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

薄膜トランジスタ４５０９、４５１０は、ＩＧＺＯ半導体層およびｎ型の導電型を有する
金属酸化物を含むバッファ層を有する薄膜トランジスタに相当し、実施の形態１、又は実
施の形態２に示す薄膜トランジスタを適用することができる。本実施の形態において、薄
膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、本実施の形態に示した構成に限定さ
れない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構
成は適宜変えることができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号および電位は、ＦＰＣ４５１８ａ、４５１
８ｂから供給されている。

本実施の形態では、接続端子４５１５が、第２の電極層４５１２と同じ導電膜から形成さ
れ、配線４５１６は、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から
形成されている。

接続端子４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して
電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素
を用いた。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、および走査線駆動回路４５０４ａ、４５０４ｂ
は、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動
回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動
回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１７の構成
に限定されない。

次に、本発明の一形態に相当する液晶表示パネルの外観および断面について、図１８を用
いて説明する。図１８は、第１の基板４００１上に形成されたＩＧＺＯ半導体層およびｎ
型の導電型を有する金属酸化物を含むバッファ層を有する信頼性の高い薄膜トランジスタ
４０１０、４０１１、および液晶素子４０１３を、第２の基板４００６との間にシール材
４００５によって封止した、パネルの上面図であり、図１８（Ｂ）は、図１８（Ａ１）（
Ａ２）のＭ−Ｎにおける断面図に相当する。

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１８（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１８（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。

薄膜トランジスタ４０１０、４０１１は、ＩＧＺＯ半導体層およびｎ型の導電型を有する
金属酸化物を含むバッファ層を有する薄膜トランジスタに相当し、実施の形態１、または
実施の形態２に示す薄膜トランジスタを適用することができる。本実施の形態において、
薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。

また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。

なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。

また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。

本実施の形態では、接続端子４０１５が、液晶素子４０１３が有する画素電極層４０３０
と同じ導電膜から形成され、配線４０１６は、薄膜トランジスタ４０１０、４０１１のゲ
ート電極層と同じ導電膜で形成されている。

接続端子４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電
気的に接続されている。

また図１８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。

図１９は、上記実施の形態を適用して作製されるＴＦＴ基板２６００を用いて液晶表示モ
ジュールを構成する一形態を示している。

図１９は液晶表示モジュールの一形態であり、ＴＦＴ基板２６００と対向基板２６０１が
シール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含
む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０
５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応
した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１
の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は
冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル
配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロ
ール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に
位相差板を有した状態で積層してもよい。

液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。

以上の工程により、半導体装置として信頼性の高い表示パネルを作製することができる。

本実施の形態は、実施の形態１乃至６のいずれか一に記載した構成と適宜組み合わせて実
施することが可能である。

（実施の形態８）
本発明の一形態である半導体装置は、電子ペーパーとして適用することができる。電子ペ
ーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能であ
る。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗
り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができ
る。ここでは、電子ペーパーを用いた電子機器の一形態を図２０、図２１に示す。

図２０（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、上記実施の形態を適用
した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。

また、図２０（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、上記実施の形態を適
用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えるこ
とができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告２６３
２は無線で情報を送受信できる構成としてもよい。

また、図２１は、電子書籍２７００の一形態を示している。例えば、電子書籍２７００は
、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および
筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉
動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可
能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２１では表示部２７０５）に文章を表示し、左側の表示部
（図２１では表示部２７０７）に画像を表示することができる。

また、図２１では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。

本実施の形態は、実施の形態１乃至３のいずれか一、または実施の形態５に記載した構成
と適宜組み合わせて実施することが可能である。

（実施の形態９）
実施の形態１乃至８に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用す
ることができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビ
ジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデ
オカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、
携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙
げられる。

図２２（Ａ）は、テレビジョン装置９６００の一形態を示している。テレビジョン装置９
６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、
映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０
１を支持した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図２２（Ｂ）は、デジタルフォトフレーム９７００の一形態を示している。例えば、デジ
タルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表
示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮
影した画像データを表示させることで、通常の写真立てと同様に機能させることができる
。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２３（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２３（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも上記実施
の形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図２３（Ａ）に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図２３（Ａ）に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。

図２３（Ｂ）は大型遊技機であるスロットマシン９９００の一形態を示している。スロッ
トマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロッ
トマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイ
ン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述
のものに限定されず、少なくとも上記実施の形態に係る半導体装置を備えた構成であれば
よく、その他付属設備が適宜設けられた構成とすることができる。

図２４は、携帯電話機１０００の一形態を示している。携帯電話機１０００は、筐体１０
０１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４
、スピーカ１００５、マイク１００６などを備えている。

図２４に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００
２を指などで触れることにより行うことができる。

表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。

また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。

表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 半導体層
１１１ 半導体膜
１１３ マスク
１１６ マスク
１１７ 導電膜
１１８ マスク
１５０ 基板
１５２ ゲート絶縁層
１５６ 配線層
２００ 基板
２０１ 薄膜トランジスタ
２０２ ソース配線層
２０３ ゲート配線層
２０４ 容量配線層
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２５５ 電極層
２６０ 液晶表示素子
２６１ 絶縁層
２６２ 液晶層
２６３ 絶縁層
２６４ 着色層
２６５ 電極層
２６６ 基板
２６７ 偏光板
２６８ 偏光板
３００ 基板
３０１ 薄膜トランジスタ
３０２ 薄膜トランジスタ
３０３ 発光素子
３０４ 容量素子
３０５ ソース配線層
３０６ ゲート配線層
３０７ 電源線
３１１ 絶縁層
３１２ 絶縁層
３１３ 絶縁層
３２０ 第１の電極層
３２１ 隔壁
３２２ 電界発光層
３２３ 第２の電極層
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 第１の電極層
５８８ 第２の電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
１０４ａ バッファ層
１０４ｂ バッファ層
１０５ａ ソース電極層又はドレイン電極層
１０５ｂ ソース電極層又はドレイン電極層
１１５ａ 金属酸化物を含む層
１１５ｂ 金属酸化物を含む層
１５１ａ ゲート電極層
１５１ｂ ゲート電極層
１５３ａ チャネル形成領域
１５３ｂ チャネル形成領域
１５３ｃ 半導体層
１５３ｄ 半導体層
１５４ａ バッファ層
１５４ｂ バッファ層
１５４ｃ バッファ層
１５４ｄ バッファ層
１５５ａ ソース電極層又はドレイン電極層
１５５ｂ ソース電極層又はドレイン電極層
１７１ａ 薄膜トランジスタ
１７１ｂ 薄膜トランジスタ
１７２ａ 薄膜トランジスタ
１７２ｂ 薄膜トランジスタ
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 第１の基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子
４０１６ 配線
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５０１ 第１の基板
４５０２ 画素部
４５０５ シール材
４５０６ 第２の基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 第２の電極層
４５１５ 接続端子
４５１６ 配線
４５１７ 第１の電極層
４５１９ 異方性導電膜
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 第１の走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 第２の走査線駆動回路
５５０１ 第１の配線
５５０２ 第２の配線
５５０３ 第３の配線
５５０４ 第４の配線
５５０５ 第５の配線
５５０６ 第６の配線
５５４３ ノード
５５４４ ノード
５５７１ 第１の薄膜トランジスタ
５５７２ 第２の薄膜トランジスタ
５５７３ 第３の薄膜トランジスタ
５５７４ 第４の薄膜トランジスタ
５５７５ 第５の薄膜トランジスタ
５５７６ 第６の薄膜トランジスタ
５５７７ 第７の薄膜トランジスタ
５５７８ 第８の薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６１１ 第１の配線
５６１２ 第２の配線
５６１３ 第３の配線
５６２１ 配線
５７０１ フリップフロップ
５７１１ 第１の配線
５７１２ 第２の配線
５７１３ 第３の配線
５７１４ 第４の配線
５７１５ 第５の配線
５７１６ 第６の配線
５７１７ 第７の配線
５７２１ 信号
５８２１ 信号
５９０ａ 黒色領域
５９０ｂ 白色領域
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
５６０３ａ 第１の薄膜トランジスタ
５６０３ｂ 第２の薄膜トランジスタ
５６０３ｃ 第３の薄膜トランジスタ
５７０３ａ タイミング
５７０３ｂ タイミング
５７０３ｃ タイミング
５８０３ａ タイミング
５８０３ｂ タイミング
５８０３ｃ タイミング

Claims (4)

1. ゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上に、ソース電極層及びドレイン電極層を形成し、
   前記ソース電極層上及び前記ドレイン電極層上にバッファ層を形成し、
   前記バッファ層上に酸化物半導体層を形成し、
   前記バッファ層は、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、または酸化錫であることを特徴とする半導体装置の作製方法。
2. ゲート電極層を形成し、
   前記ゲート電極層上にゲート絶縁層を形成し、
   前記ゲート絶縁層上に、ソース電極層及びドレイン電極層を形成し、
   前記ソース電極層上及び前記ドレイン電極層上にバッファ層を形成し、
   前記バッファ層をエッチングし、前記ソース電極層の上面及び側面を覆う第１のバッファ層と、前記ドレイン電極層の上面及び側面を覆う第２のバッファ層とを形成し、
   前記第１及び前記第２のバッファ層上に酸化物半導体層を形成し、
   前記バッファ層は、酸化チタン、酸化モリブデン、酸化亜鉛、酸化インジウム、酸化タングステン、酸化マグネシウム、酸化カルシウム、または酸化錫であることを特徴とする半導体装置の作製方法。
3. 請求項１または請求項２において、
   前記ソース電極層及び前記ドレイン電極層は、チタンまたはタングステンを含むことを特徴とする半導体装置の作製方法。
4. 請求項１乃至請求項３のいずれか一において、
   前記バッファ層は、インジウム、ガリウム、アルミニウム、錫または亜鉛を不純物として含むことを特徴とする半導体装置の作製方法。

Images