KR20190056479A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20190056479A
KR20190056479A KR1020170153418A KR20170153418A KR20190056479A KR 20190056479 A KR20190056479 A KR 20190056479A KR 1020170153418 A KR1020170153418 A KR 1020170153418A KR 20170153418 A KR20170153418 A KR 20170153418A KR 20190056479 A KR20190056479 A KR 20190056479A
Authority
KR
South Korea
Prior art keywords
dielectric constant
layer
gate electrode
high dielectric
insulating layer
Prior art date
Application number
KR1020170153418A
Other languages
English (en)
Other versions
KR102456299B1 (ko
Inventor
전우석
김병범
배철민
황진호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170153418A priority Critical patent/KR102456299B1/ko
Priority to US16/185,492 priority patent/US10573701B2/en
Publication of KR20190056479A publication Critical patent/KR20190056479A/ko
Application granted granted Critical
Publication of KR102456299B1 publication Critical patent/KR102456299B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • H01L27/3258
    • H01L27/3262
    • H01L27/3265
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시 장치는 기판, 기판 상에 배치되는 액티브층, 액티브층 상에 배치되는 게이트 전극, 게이트 전극 상에 배치되고, 탄소가 도핑된 제1 고유전율 절연층 및 탄소가 도핑된 제1 고유전율 절연층 상에 배치되는 제1 암모니아층을 포함하는 제1 고유전율 절연 구조물, 제1 고유전율 절연 구조물 상에 배치되고, 액티브층 및 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들 및 소스 및 드레인 전극들 상에 배치되는 발광 구조물을 포함할 수 있다. 이에 따라, 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 및 제2 고유전율 절연 구조물들에 포함된 구성 물질은 결정화되지 않아 누설 전류를 줄일 수 있고, 상대적으로 작은 결합 에너지를 갖기 때문에 건식 식각 공정이 용이하게 수행될 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 고유전율 절연 구조물을 포함하는 유기 발광 표시 장치에 관한 것이다.
평판 표시 장치는 경량 및 박형 등의 특성으로 인하여, 음극선관 표시 장치를 대체하는 표시 장치로서 사용되고 있다. 이러한 평판 표시 장치의 대표적인 예로서 액정 표시 장치와 유기 발광 표시 장치가 있다.
최근 고유전율 절연층을 이용하여 고속 및/또는 저주파로 구동될 수 있는 고해상도 및/또는 고휘도의 유기 발광 표시 장치가 개발되고 있다. 이러한 고유전율 절연층은 유기 발광 표시 장치에 포함된 커패시터의 유전층으로 사용될 수 있다. 다만, 유기 발광 표시 장치에 포함된 커패시터의 종류에 따라 상대적으로 두꺼운 두께로 상기 유전층이 제조될 경우, 상기 유전층의 구성 물질인 금속 산화물이 결정화되어 커패시터의 누설 전류(leakage)가 증가되는 문제점이 있다. 또한, 고유전율 절연층은 상대적으로 결합 에너지가 커서 건식 식각 공정에 어려움이 있다.
본 발명의 목적은 고유전율 절연 구조물을 포함하는 유기 발광 표시 장치를 제공하는 것이다.
그러나, 본 발명이 상술한 목적들에 의해 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 기판, 상기 기판 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되고, 탄소가 도핑된 제1 고유전율 절연층 및 상기 탄소가 도핑된 제1 고유전율 절연층 상에 배치되는 제1 암모니아층을 포함하는 제1 고유전율 절연 구조물, 상기 제1 고유전율 절연 구조물 상에 배치되고, 상기 액티브층 및 상기 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들 및 상기 소스 및 드레인 전극들 상에 배치되는 발광 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 고유전율 절연 구조물은 적어도 하나의 상기 탄소가 도핑된 제1 고유전율 절연층들 및 적어도 하나의 상기 제1 암모니아층들을 포함하는 다층 구조를 가질 수 있다.
예시적인 실시예들에 있어서, 상기 탄소가 도핑된 제1 고유전율 절연층과 상기 제1 암모니아층은 교번하여 반복적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 고유전율 절연층의 두께는 상기 제1 암모니아층의 두께보다 클 수 있다.
예시적인 실시예들에 있어서, 상기 제1 고유전율 절연 구조물은 100 나노미터 이상의 두께를 가지며, 상기 제1 암모니아층의 두께는 20 나노미터 이하의 두께를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
예시적인 실시예들에 있어서, 상기 제1 고유전율 절연층은 탄소가 도핑된 비정질 금속 산화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 고유전율 절연층은 탄소가 도핑된 비정질 지르코늄 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극과 이격되어 배치되고, 상기 게이트 전극과 동일한 층에 위치하는 제1 게이트 전극 패턴 및 상기 제1 게이트 전극 패턴 상에 중첩하여 배치되고, 상기 제1 게이트 전극 패턴과 함께 제1 커패시터를 구성하는 제2 게이트 전극 패턴을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 및 제2 게이트 전극 패턴들 사이에 상기 제1 고유전율 절연 구조물이 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층과 게이트 전극 사이에 개재되는 게이트 절연층 및 상기 제2 게이트 전극 패턴 상에 배치되는 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 및 드레인 전극들과 이격되어 배치되고, 상기 소스 및 드레인 전극들과 동일한 층에 위치하는 제1 전극 패턴, 상기 제1 전극 패턴 상에 중첩하여 배치되고, 상기 제1 전극 패턴과 함께 제2 커패시터를 구성하는 제2 전극 패턴 및 상기 제1 및 제2 전극 패턴들 사이에 개재되고, 탄소가 도핑된 제2 고유전율 절연층 및 상기 탄소가 도핑된 제2 고유전율 절연층 상에 배치되는 제2 암모니아층을 포함하는 제2 고유전율 절연 구조물을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 고유전율 절연 구조물은 적어도 하나의 상기 탄소가 도핑된 제2 고유전율 절연층들 및 적어도 하나의 상기 제2 암모니아층들을 포함하는 다층 구조를 갖고, 상기 탄소가 도핑된 제2 고유전율 절연층과 상기 제2 암모니아층은 교번하여 반복적으로 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 제2 고유전율 절연층의 두께는 상기 제2 암모니아층의 두께보다 작고, 상기 제2 고유전율 절연층은 탄소가 도핑된 비정질 지르코늄 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 발광 구조물은 상기 반도체 소자 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 발광층 및 상기 발광층 상에 배치되는 상부 전극을 더 포함할 수 있다.
전술한 본 발명의 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 기판, 상기 기판 상에 배치되는 액티브층, 상기 액티브층 상에 배치되는 게이트 전극, 상기 게이트 전극 상에 배치되고, 탄소가 도핑된 제1 고유전율 절연층 및 상기 탄소가 도핑된 제1 고유전율 절연층 상에 배치되며 상기 제1 고유전율 절연층보다 낮은 유전율을 갖는 제1 절연층을 포함하는 제1 고유전율 절연 구조물, 상기 제1 고유전율 절연 구조물 상에 배치되고, 상기 액티브층 및 상기 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들 및 상기 소스 및 드레인 전극들 상에 배치되는 발광 구조물을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 고유전율 절연층의 두께는 상기 제1 절연층의 두께보다 클 수 있다.
예시적인 실시예들에 있어서, 상기 제1 고유전율 절연층은 탄소가 도핑된 비정질 지르코늄 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극과 이격되어 배치되고, 상기 게이트 전극과 동일한 층에 위치하는 제1 게이트 전극 패턴 및 상기 제1 게이트 전극 패턴 상에 중첩하여 배치되고, 상기 제1 게이트 전극 패턴과 함께 제1 커패시터를 구성하는 제2 게이트 전극 패턴을 더 포함하고, 상기 제1 및 제2 게이트 전극 패턴들 사이에 상기 제1 고유전율 절연 구조물이 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 액티브층과 게이트 전극 사이에 개재되는 게이트 절연층 및 상기 제2 게이트 전극 패턴 상에 배치되는 층간 절연층을 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 및 드레인 전극들과 이격되어 배치되고, 상기 소스 및 드레인 전극들과 동일한 층에 위치하는 제1 전극 패턴, 상기 제1 전극 패턴 상에 중첩하여 배치되고, 상기 제1 전극 패턴과 함께 제2 커패시터를 구성하는 제2 전극 패턴 및 상기 제1 및 제2 전극 패턴들 사이에 개재되고, 탄소가 도핑된 제2 고유전율 절연층 및 상기 탄소가 도핑된 제2 고유전율 절연층 상에 배치되며 상기 제1 고유전율 절연층보다 낮은 유전율을 갖는 제2 절연층을 포함하는 제2 고유전율 절연 구조물을 더 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 및 제2 고유전율 절연 구조물들을 포함함으로써, 제1 및 제2 커패시터들의 항복 전압 특성이 상대적으로 개선되며 누설 전류를 줄일 수 있다. 또한, 제1 및 제2 고유전율 절연 구조물들이 상대적으로 두꺼운 두께를 가지므로 제1 및 제2 커패시터들은 단락되지 않을 수 있다. 제1 및 제2 고유전율 절연 구조물들에 포함된 구성 물질은 상대적으로 작은 결합 에너지를 갖기 때문에 제1 및 제2 고유전율 절연 구조물들을 제거하기 위한 건식 식각 공정이 용이하게 수행될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 상대적으로 높은 항복 전압을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 및 제2 고유전율 절연 구조물들을 포함함으로써, 제1 및 제2 커패시터들의 주변에서 고전압이 인가되는 배선이 위치하더라도 제1 및 제2 커패시터들은 상기 고전압에 의한 영향을 상대적으로 덜 받을 수 있다.
다만, 본 발명의 효과들이 상술한 효과들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 2는 도 1의 유기 발광 표시 장치의 'A'영역을 확대 도시한 단면도이다.
도 3은 도 1의 유기 발광 표시 장치의 'B'영역을 확대 도시한 단면도이다.
도 4A는 비교예의 지르코늄 산화물의 결정화도를 나타내는 그래프이다.
도 4B는 도 1의 탄소가 도핑된 지르코늄 산화물의 결정화도를 나타내는 그래프이다.
도 4C는 비교예들 및 도 1의 탄소가 도핑된 지르코늄 산화물 간의 식각률을 나타내는 그래프이다.
도 5 내지 도 18은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 19는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 20은 도 19의 유기 발광 표시 장치의'C'영역을 확대 도시한 단면도이다.
도 21은 도 19의 유기 발광 표시 장치의 'D'영역을 확대 도시한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법에 대하여 상세하게 설명한다. 첨부한 도면들에 있어서, 동일하거나 유사한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이고, 도 2는 도 1의 유기 발광 표시 장치의 'A'영역을 확대 도시한 단면도이며, 도 3은 도 1의 유기 발광 표시 장치의 'B'영역을 확대 도시한 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 유기 발광 표시 장치(100)는 기판(110), 반도체 소자(250), 제1 커패시터(260), 제2 커패시터(280), 게이트 절연층(150), 제1 고유전율(a high dielectric constant: high-k) 절연 구조물(300), 층간 절연층(190), 제2 고유전율 절연 구조물(400), 평탄화층(270), 화소 정의막(310), 발광 구조물(200) 등을 포함할 수 있다. 여기서, 반도체 소자(250)는 액티브층(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 발광 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다. 또한, 제1 커패시터(260)는 제1 게이트 전극 패턴(172) 및 제2 게이트 전극 패턴(174)을 포함할 수 있고, 제2 커패시터(280)는 제1 전극 패턴(232) 및 제2 전극 패턴(234)을 포함할 수 있다. 더욱이, 제1 고유전율 절연 구조물(300)은 탄소가 도핑된 제1 고유전율 절연층들(301, 303, 305) 및 제1 암모니아층들(302, 304, 306)을 포함할 수 있고, 제2 고유전율 절연 구조물(400)은 탄소가 도핑된 제2 고유전율 절연층들(401, 403, 405) 및 제2 암모니아층들(402, 404, 406)을 포함할 수 있다. 유기 발광 표시 장치(100)가 제1 고유전율 절연 구조물(300) 및 제2 고유전율 절연 구조물(400)을 포함함으로써 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 커패시터의 유전층을 갖는 유기 발광 표시 장치로 기능할 수 있다. 여기서, 상기 '고유전율'이라 함은 유전 상수 K가 8 이상임을 의미한다.
기판(110)이 제공될 수 있다. 기판(110)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영(synthetic quartz) 기판, 불화칼슘 기판, 불소가 도핑된 석영(F-doped quartz) 기판, 소다라임(sodalime) 유리 기판, 무알칼리(non-alkali) 유리 기판 등을 포함할 수 있다. 선택적으로, 기판(110)은 연성을 갖는 투명 수지 기판으로 이루어질 수 있다. 기판(110)으로 이용될 수 있는 투명 수지 기판의 예로는 폴리이미드 기판을 들 수 있다. 이러한 경우, 상기 폴리이미드 기판은 제1 폴리이미드층, 배리어 필름층, 제2 폴리이미드층 등으로 구성될 수 있다. 예를 들면, 상기 폴리이미드 기판은 경질의 유리 기판 상에 제1 폴리이미드층, 배리어 필름층 및 제2 폴리이미드층이 적층된 구성을 가질 수 있다. 상기 폴리이미드 기판의 제2 폴리이미드층 상에 절연층(예를 들어, 버퍼층)을 배치한 후, 상기 절연층 상에 상부 구조물(예를 들어, 반도체 소자(250), 제1 커패시터(260), 제2 커패시터(280), 발광 구조물(200) 등)이 배치될 수 있다. 이러한 상부 구조물의 형성 후, 상기 경질의 유리 기판이 제거될 수 있다. 즉, 상기 폴리이미드 기판은 얇고 플렉서블하기 때문에, 상기 폴리이미드 기판 상에 상부 구조물을 직접 형성하기 어려울 수 있다. 이러한 점을 고려하여, 상기 경질의 유리 기판을 이용하여 상부 구조물을 형성한 다음, 상기 유리 기판을 제거함으로써, 상기 폴리이미드 기판이 기판(110)으로 이용될 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 배치될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 배치될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 반도체 소자(250), 제1 커패시터(260), 제2 커패시터(280) 및 발광 구조물(200)로 확산되는 현상을 방지할 수 있으며, 액티브층(130)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층(130)을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 포함할 수 있다.
액티브층(130)이 기판(110) 상에 배치될 수 있다. 예를 들면, 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘(amorphous silicon), 폴리 실리콘(poly silicon)) 또는 유기물 반도체 등을 포함할 수 있다.
기판(110) 및 액티브층(130) 상에는 게이트 절연층(150)이 배치될 수 있다. 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮을 수 있고, 기판(110) 상에 전체적으로 배치될 수 있다. 예를 들면, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮으며, 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy), 실리콘 산탄화물(SiOxCy), 실리콘 탄질화물(SiCxNy), 실리콘 산탄화물(SiOxCy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등으로 구성될 수 있다.
게이트 전극(170)은 게이트 절연층(150) 상에 배치될 수 있다. 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 배치될 수 있다. 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 게이트 전극(170)은 다층 구조를 가질 수도 있다.
제1 게이트 전극 패턴(172)이 게이트 절연층(150) 상에서 게이트 전극(170)과 이격되어 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극 패턴(172)은 게이트 전극(170)과 동일한 층에 위치할 수 있고, 제1 게이트 전극 패턴(172) 및 게이트 전극(170)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 제1 게이트 전극 패턴(172)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 예를 들면, 제1 게이트 전극 패턴(172)은 금(Au), 은(Ag), 알루미늄(Al), 백금(Pt), 니켈(Ni), 티타늄(Ti), 팔라듐(Pd), 마그네슘(Mg), 칼슘(Ca), 리튬(Li), 크롬(Cr), 탄탈륨(Ta), 몰리브데늄(Mo), 스칸듐(Sc), 네오디뮴(Nd), 이리듐(Ir), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물(TiNx), 탄탈륨 질화물(TaNx), 스트론튬 루테늄 산화물(SrRuxOy), 아연 산화물(ZnOx), 인듐 주석 산화물(ITO), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극 패턴(172)은 다층 구조를 가질 수도 있다.
게이트 절연층(150), 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 제1 고유전율 절연 구조물(300)이 배치될 수 있다. 제1 고유전율 절연 구조물(300)은 게이트 절연층(150) 상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮을 수 있고, 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 예를 들면, 제1 고유전율 절연 구조물(300)은 게이트 절연층(150) 상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮으며, 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 제1 고유전율 절연 구조물(300)은 게이트 절연층(150)상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 충분히 덮을 수 있으며, 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다.
예시적인 실시예들에 있어서, 제1 고유전율 절연 구조물(300)은 탄소가 도핑된 제1 고유전율 절연층들(301, 303, 305) 및 제1 암모니아층들(302, 304, 306)을 포함하는 다층 구조를 가질 수 있다. 도 2에 도시된 바와 같이, 제1 게이트 전극 패턴(172) 상에 제1 고유전율 절연층(301)이 배치될 수 있고, 제1 고유전율 절연층(301) 상에 제1 암모니아층(302)이 배치될 수 있다. 즉, 제1 고유전율 절연층들(301, 303, 305) 및 제1 암모니아층들(302, 304, 306)은교번하여 반복적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 고유전율 절연 구조물(300)의 두께는 대략100 나노미터 이상일 수 있고, 제1 암모니아층들(302, 304, 306) 각각의 두께는 대략 20 나노미터 이하의 두께를 가질 수 있다. 또한, 제1 고유전율 절연층들(301, 303, 305) 각각의 두께는 제1 암모니아층들(302, 304, 306) 각각의 두께보다 클 수 있다. 예를 들면, 제1 고유전율 절연층(301)이 형성된 후, 제1 고유전율 절연층(301) 상에 암모니아(NH3)를 이용한 플라즈마 처리 공정을 수행하여 제1 고유전율 절연층(301) 상에 제1 암모니아층(302)이 형성될 수 있다. 제1 암모니아층(302)의 두께가 대략 20 나노미터 이하로 형성될 경우, 제1 고유전율 절연층(301)의 유전율의 상승폭이 최대가 될 수 있다. 제1 고유전율 절연층들(301, 303, 305) 각각은 탄소가 도핑된 비정질 금속 산화물을 포함할 수 있다. 예를 들면, 제1 고유전율 절연층들(301, 303, 305) 각각은 탄소가 도핑된 알루미늄 산화물(또는 알루미나)(AlxOy), 탄소가 도핑된 지르코늄 산화물(ZrOx), 탄소가 도핑된 하프늄 산화물(HfOx) 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 고유전율 절연층들(301, 303, 305) 각각은 탄소가 도핑된 비정질 지르코늄 산화물(C-doped amorphous ZrOx)로 구성될 수 있다.
예를 들면, 종래의 유전층(예를 들어, 도 1의 제1 고유전율 절연 구조물(300)에 대응)은 수 나노미터로 제조될 수 있었다. 이러한 경우, 상대적으로 작은 두께를 갖는 유전층 때문에 커패시터의 항복 전압 특성이 저하될 수 있고, 파티클들에 의한 단락 현상이 쉽게 발생될 수 있다. 이를 방지하기 위해, 상대적으로 두꺼운 두께로 종래의 유전층을 제조하는 경우, 상기 종래의 유전층의 구성 물질인 금속 산화물이 결정화될 수 있다. 이러한 경우, 상기 커패시터에서 누설 전류가 증가될 수 있고, 상기 금속 산화물은 상대적으로 큰 결합 에너지를 갖기 때문에 상기 유전층을제거하기 위한 건식 식각 공정을 수행하는데 어려움이 있다.
예시적인 실시예들에 있어서, 제1 고유전율 절연 구조물(300)을 형성하는 과정(예를 들어, 원자층 증착 공정)에 있어서, 전구체로 지르코늄이 과량으로 공급되어 지르코늄 산화물이 게이트 절연층(150), 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 형성될 수 있다. 이러한 경우, 탄소 함량이 상대적으로 높은 지르코늄 산화물이 형성될 수 있고, 탄소가 도핑된 지르코늄 산화물의 결정화가 억제될 수 있다. 다시 말하면, 탄소가 도핑된 비정질의 지르코늄 산화물을 수득할 수 있다. 탄소가 도핑된 지르코늄 산화물이 형성된 후 상기 탄소가 도핑된 지르코늄 산화물 상에 암모니아를 이용한 플라즈마 처리 공정이 수행될 수 있다. 탄소가 지르코늄 산화물에 도핑되는 경우 제1 커패시터(260)의 항복 전압 특성이 상대적으로 개선되며 제1 커패시터(260)의 누설 전류를 줄일 수 있지만, 상기 탄소 때문에 지르코늄 산화물의 유전율이 감소될 수 있다. 다만, 상기 탄소가 도핑된 지르코늄 산화물 상에 암모니아를 플라즈마 처리하는 경우, 유전율이 상대적으로 상승될 수 있다. 따라서, 고유전율의 유전층을 수득할 수 있다. 이러한 공정을 반복 수행하여 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 고유전율 절연 구조물(300)이 형성될 수 있다.
제2 게이트 전극 패턴(174)이 제1 고유전율 절연 구조물(300) 상에 배치될 수 있다. 제2 게이트 전극 패턴(174)은 제1 고유전율 절연 구조물(300) 중에서 하부에 제1 게이트 전극 패턴(172)이 위치하는 부분 상에 배치될 수 있다. 다시 말하면, 제2 게이트 전극 패턴(174)은 제1 게이트 전극 패턴(172) 상에 중첩하여 배치될 수 있고, 제1 게이트 전극 패턴(172)과 함께 제1 커패시터(260)를 구성할 수 있다. 제2 게이트 전극 패턴(174)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 게이트 전극 패턴(174)은 다층 구조를 가질 수도 있다.
제1 고유전율 절연 구조물(300) 및 제2 게이트 전극 패턴(174) 상에 층간 절연층(190)이 배치될 수 있다. 층간 절연층(190)은 제1 고유전율 절연 구조물(300) 상에서 제2 게이트 전극 패턴(174)을 덮을 수 있고, 제1 고유전율 절연 구조물(300) 상에 전체적으로 배치될 수 있다. 예를 들면, 층간 절연층(190)은 제1 고유전율 절연 구조물(300) 상에서 제2 게이트 전극 패턴(174)을 덮으며, 제2 게이트 전극 패턴(174)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 층간 절연층(190)은 제1 고유전율 절연 구조물(300) 상에서 제2 게이트 전극 패턴(174)을 충분히 덮을 수 있으며, 제2 게이트 전극 패턴(174)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
층간 절연층(190) 상에 소스 전극(210) 및 드레인 전극(230)이 배치될 수 있다. 소스 전극(210)은 층간 절연층(190), 제1 고유전율 절연 구조물(300) 및 게이트 절연층(150)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 층간 절연층(190), 제1 고유전율 절연 구조물(300) 및 게이트 절연층(150)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 다층 구조를 가질 수도 있다. 이에 따라, 액티브층(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다. 선택적으로, 소스 전극(210) 및 드레인 전극(230)이 제2 고유전율 절연 구조물(400) 상에 배치될 수도 있고, 이러한 경우, 소스 전극(210), 드레인 전극(230) 및 제2 전극 패턴(234)은 동일한 물질을 사용하여 동시에 형성될 수 있다.
다만, 반도체 소자(250)가 상부 게이트 구조를 갖는 것으로 설명하였으나, 본 발명의 구성이 이에 한정되는 것은 아니다. 예를 들면, 반도체 소자(250)는 하부 게이트 구조 또는 2중 게이트 구조를 가질 수도 있다.
제1 전극 패턴(232)이 층간 절연층(190) 상에서 소스 전극(210) 및 드레인 전극(230)과 이격되어 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 전극 패턴(232)은 소스 전극(210) 및 드레인 전극(230)과 동일한 층에 위치할 수 있고, 제1 전극 패턴(232), 소스 전극(210) 및 드레인 전극(230)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 제1 전극 패턴(232)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 전극 패턴(232)은 다층 구조를 가질 수도 있다.
소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232) 상에 제2 고유전율 절연 구조물(400)이 배치될 수 있다. 제2 고유전율 절연 구조물(400)은 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 덮을 수 있고, 층간 절연층(190) 상에 전체적으로 배치될 수 있다. 예를 들면, 제2 고유전율 절연 구조물(400)은 층간 절연층(190) 상에서 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 덮으며, 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 제2 고유전율 절연 구조물(400)은 층간 절연층(190) 상에서 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 충분히 덮을 수 있으며, 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다.
예시적인 실시예들에 있어서, 제2 고유전율 절연 구조물(400)은 탄소가 도핑된 제2 고유전율 절연층들(401, 403, 405) 및 제2 암모니아층들(402, 404, 406)을 포함하는 다층 구조를 가질 수 있다. 도 3에 도시된 바와 같이, 제1 전극 패턴(232) 상에 제2 고유전율 절연층(401)이 배치될 수 있고, 제2 고유전율 절연층(401) 상에 제2 암모니아층(402)이 배치될 수 있다. 즉, 제2 고유전율 절연층들(401, 403, 405) 및 제2 암모니아층들(402, 404, 406)은교번하여 반복적으로 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 고유전율 절연 구조물(400)의 두께는 대략100 나노미터 이상일 수 있고, 제2 암모니아층들(402, 404, 406) 각각의 두께는 대략 20 나노미터 이하의 두께를 가질 수 있다. 또한, 제2 고유전율 절연층들(401, 403, 405) 각각의 두께는 제2 암모니아층들(402, 404, 406) 각각의 두께보다 클 수 있다. 예를 들면, 제2 고유전율 절연층(401)이 형성된 후, 제2 고유전율 절연층(401) 상에 암모니아를 이용한 플라즈마 처리 공정을 수행하여 제2 고유전율 절연층(401) 상에 제2 암모니아층(402)이 형성될 수 있다. 제2 암모니아층(402)의 두께가 대략 20 나노미터 이하로 형성될 경우, 제2 고유전율 절연층(401)의 유전율의 상승폭이 최대가 될 수 있다. 제2 고유전율 절연층들(401, 403, 405) 각각은 탄소가 도핑된 비정질 금속 산화물을 포함할 수 있다. 예를 들면, 제2 고유전율 절연층들(401, 403, 405) 각각은 탄소가 도핑된 알루미늄 산화물, 탄소가 도핑된 지르코늄 산화물, 탄소가 도핑된 하프늄 산화물 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 고유전율 절연층들(401, 403, 405) 각각은 탄소가 도핑된 비정질 지르코늄 산화물로 구성될 수 있다.
예시적인 실시예들에 있어서, 제2 고유전율 절연 구조물(400)을 형성하는 과정(예를 들어, 원자층 증착 공정)에 있어서, 전구체로 지르코늄이 과량으로 공급되어 지르코늄 산화물이 제1 고유전율 절연 구조물(300), 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232) 상에 형성될 수 있다. 이러한 경우, 탄소 함량이 상대적으로 높은 지르코늄 산화물이 형성될 수 있고, 탄소가 도핑된 지르코늄 산화물의 결정화가 억제될 수 있다. 다시 말하면, 탄소가 도핑된 비정질의 지르코늄 산화물을 수득할 수 있다. 탄소가 도핑된 지르코늄 산화물이 형성된 후 탄소가 도핑된 지르코늄 산화물상에 암모니아를 이용한 플라즈마 처리 공정이 수행될 수 있다. 탄소가 지르코늄 산화물에 도핑되는 경우 제2 커패시터(280)의 항복 전압 특성이 상대적으로 개선되며 제2 커패시터(280)의 누설 전류를 줄일 수 있지만, 상기 탄소 때문에 지르코늄 산화물의 유전율이 감소될 수 있다. 다만, 상기 탄소가 도핑된 지르코늄 산화물 상에 암모니아를 플라즈마 처리하는 경우, 유전율이 상대적으로 상승될 수 있다. 따라서, 고유전율의 유전층을 수득할 수 있다. 이러한 공정을 반복 수행하여 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 제2 고유전율 절연 구조물(400)이 형성될 수 있다. 다시 말하면, 제1 고유전율 절연 구조물(300)과 제2 고유전율 절연 구조물(400) 실질적으로 동일한 구조를 가질 수 있다.
제2 전극 패턴(234)이 제2 고유전율 절연 구조물(400) 상에 배치될 수 있다. 제2 전극 패턴(234)은 제2 고유전율 절연 구조물(400) 중에서 하부에 제1 전극 패턴(232)이 위치하는 부분 상에 배치될 수 있다. 다시 말하면, 제2 전극 패턴(234)은 제1 전극 패턴(232) 상에 중첩하여 배치될 수 있고, 제1 전극 패턴(232)과 함께 제2 커패시터(280)를 구성할 수 있다. 제2 전극 패턴(234)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 전극 패턴(234)은 다층 구조를 가질 수도 있다.
제2 고유전율 절연 구조물(400) 및 제2 전극 패턴(234) 상에 평탄화층(270)이 배치될 수 있다. 평탄화층(270)은 제2 전극 패턴(234)을 덮을 수 있고, 제2 고유전율 절연 구조물(400) 상에 전체적으로 배치될 수 있다. 예를 들면, 평탄화층(270)은 제2 고유전율 절연 구조물(400) 상에서 제2 전극 패턴(234)을 충분히 덮도록 상대적으로 두꺼운 두께로 배치될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등으로 구성될 수 있다.
하부 전극(290)은 평탄화층(270) 상에 배치될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 평탄화층(270) 중 하부에 반도체 소자(250)가 위치하는 부분 상에 배치될 수 있고. 평탄화층(270)의 일부를 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 배치될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 배치될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 배치(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지로 구성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 배치될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮을 수 있고, 발광층(330) 및 화소 정의막(310) 상에 전체적으로 배치될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 다층 구조를 가질 수도 있다. 이에 따라, 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함하는 발광 구조물(200)이 구성될 수 있다.
봉지 기판(미도시)은 상부 전극(340) 상에 배치될 수 있다. 상기 봉지 기판은 실질적으로 기판(110)과 동일한 재료로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다 라임 유리 기판, 무알칼리 유리 기판 등을 포함할 수 있다. 다른 예시적인 실시예들에 있어서, 상기 봉지 기판은 투명 무기 물질 또는 플렉서블 플라스틱으로 구성될 수 있다. 예를 들면, 상기 봉지 기판은 연성을 갖는 투명 수지 기판을 포함할 수도 있다. 이러한 경우, 유기 발광 표시 장치(100)의 가요성을 향상시키기 위하여 적어도 하나의 무기층 및 적어도 하나의 유기층이 교대로 적층되는 구조를 가질 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(100)는 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 및 제2 고유전율 절연 구조물들(300, 400)을 포함함으로써, 제1 및 제2 커패시터들(260, 280)의 항복 전압 특성이 상대적으로 개선되며 누설 전류를 줄일 수 있다. 또한, 제1 및 제2 고유전율 절연 구조물들(300, 400)이 상대적으로 두꺼운 두께를 가지므로 제1 및 제2 커패시터들(260, 280)은 단락되지 않을 수 있다. 제1 및 제2 고유전율 절연 구조물들(300, 400)에 포함된 구성 물질은 상대적으로 작은 결합 에너지를 갖기 때문에 제1 및 제2 고유전율 절연 구조물들(300, 400)을 제거하기 위한 건식 식각 공정이 용이하게 수행될 수 있다.
암모니아를 이용한 플라즈마 처리 공정이 수행되는 경우 항복 전압, 누설 전류 및 유전율에 대해 측정하였다. 측정 결과는 하기의 표 1에 기재된 바와 같다.
[표 1]
Figure pat00001
상기 표 1에 나타난 바와 같이, 탄소가 지르코늄 산화물에 도핑되는 경우, 항복 전압 특성이 상대적으로 개선되며 누설 전류를 줄일 수 있지만, 상기 탄소가 지르코늄 산화물의 유전율이 감소됨을 알 수 있다.
또한, 탄소가 도핑된 지르코늄 산화물 상에 암모니아를 이용한 플라즈마 처리 공정이 수행되는 경우, 유전율이 상대적으로 상승됨을 알 수 있다. 예를 들면, 암모니아층의 두께가 대략 20 나노미터 이하로 형성될 경우, 탄소가 도핑된 지르코늄 산화물의 유전율의 상승폭이 최대가 될 수 있다.
도 4A는 비교예의 지르코늄 산화물의 결정화도를 나타내는 그래프이고, 도 4B는 도 1의 탄소가 도핑된 지르코늄 산화물의 결정화도를 나타내는 그래프이고,
실험예: 탄소 도핑에 따른 지르코늄 산화물의 결정화 여부 측정
비교예에 따른 지르코늄 산화물을 형성한 후 지르코늄 산화물의 결정화 여부를 측정하였다(도 4A 참조).
또한, 실시예에 따른 탄소와 함께 지르코늄 산화물을 형성한 후 지르코늄 산화물의 결정화 여부를 측정하였다(도 4B 참조).
도 4A에 도시된 바와 같이, 비교예에 따른 지르코늄 산화물에서는 피크들(611, 612, 613, 614)이 존재하므로 비교예에 따른 지르코늄 산화물에서는 결정화가 일어났음을 알 수 있다.
도 4B에 도시된 바와 같이, 실시예에 따른 탄소가 도핑된 지르코늄 산화물에서는 피크가 존재하지 않으므로 실시예에 따른 탄소가 도핑된 지르코늄 산화물에서는 결정화가 일어나지 않음을 알 수 있다. 이와 같이, 탄소가 도핑된 비정질의 지르코늄 산화물이 수득될 수 있다.
도 4C는 비교예들 및 도 1의 탄소가 도핑된 지르코늄 산화물 간의 식각률을 나타내는 그래프이다.
실험예: 탄소 도핑에 따른 지르코늄 산화물의 식각률 측정
비교예에 따른 지르코늄 산화물을 형성한 후 염소(Cl2)와 아르곤(Ar)을 이용한 건식 식각을 수행하여 식각률을 측정하였다.
실시예에 따른 탄소가 도핑된 지르코늄 산화물을 형성한 후 염소와 아르곤을 이용한 건식 식각 공정을 수행하여 식각률을 측정하였다.
도 4C에 도시된 바와 같이, 동일한 조건에서 비교예에 따른 지르코늄 산화물의 식각률보다 실시예에 따른 탄소가 도핑된 지르코늄 산화물의 식각률이 높음을 알 수 있다. 이와 같이, 탄소가 도핑된 지르코늄 산화물의 건식 식각 공정이 상대적으로 용이하게 수행될 수 있다.
도 5 내지 도 18은본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 나타내는 단면도들이다.
도 5를 참조하면, 기판(110)이 제공될 수 있다. 기판(110)은 투명한 또는 불투명한 재료로 구성될 수 있다. 예를 들면, 기판(110)은 석영 기판, 합성 석영 기판, 불화칼슘 기판, 불소가 도핑된 석영 기판, 소다라임 유리 기판, 무알칼리 유리 기판 등을 사용하여 형성될 수 있다.
기판(110) 상에는 버퍼층(도시되지 않음)이 형성될 수도 있다. 상기 버퍼층은 기판(110) 상에 전체적으로 형성될 수 있다. 상기 버퍼층은 기판(110)으로부터 금속 원자들이나 불순물들이 반도체 소자, 커패시터들 및 발광 구조물로 확산되는 현상을 방지할 수 있으며, 액티브층을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 액티브층을 수득하게 할 수 있다. 또한, 상기 버퍼층은 기판(110)의 표면이 균일하지 않을 경우, 기판(110)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 기판(110)의 유형에 따라 기판(110) 상에 두 개 이상의 버퍼층이 제공될 수 있거나 상기 버퍼층이 배치되지 않을 수 있다. 예를 들면, 상기 버퍼층은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
액티브층(130)이 기판(110) 상에 형성될 수 있다. 예를 들면, 액티브층(130)은 산화물 반도체, 무기물 반도체(예를 들면, 아몰퍼스 실리콘, 폴리 실리콘) 또는 유기물 반도체 등을 사용하여 형성될 수 있다.
기판(110) 및 액티브층(130) 상에는 게이트 절연층(150)이 형성될 수 있다. 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮을 수 있고, 기판(110) 상에 전체적으로 형성될 수 있다. 예를 들면, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 덮으며, 액티브층(130)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 이와는 달리, 게이트 절연층(150)은 기판(110) 상에서 액티브층(130)을 충분히 덮을 수 있으며, 액티브층(130)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 게이트 절연층(150)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다. 예를 들면, 게이트 절연층(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 산탄화물, 실리콘 탄질화물, 실리콘 산탄화물, 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 티타늄 산화물 등을 포함할 수 있다.
도 6을 참조하면, 게이트 전극(170)은 게이트 절연층(150) 상에 형성될 수 있다. 게이트 전극(170)은 게이트 절연층(150) 중에서 하부에 액티브층(130)이 위치하는 부분 상에 형성될 수 있다. 게이트 전극(170)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 게이트 전극(170)은 다층 구조를 가질 수도 있다.
제1 게이트 전극 패턴(172)이 게이트 절연층(150) 상에서 게이트 전극(170)과 이격되어 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극 패턴(172)은 게이트 전극(170)과 동일한 층에 위치할 수 있고, 제1 게이트 전극 패턴(172) 및 게이트 전극(170)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면, 예비 게이트 전극층이 게이트 절연층(150) 상에 전체적으로 형성된 후, 상기 예비 게이트 전극층을 선택적으로 식각하여 게이트 전극(170) 및 제1 게이트 전극 패턴(172)이 동시에 형성될 수 있다. 제1 게이트 전극 패턴(172)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 예를 들면, 제1 게이트 전극 패턴(172)은 금, 은, 알루미늄, 백금, 니켈, 티타늄, 팔라듐, 마그네슘, 칼슘, 리튬, 크롬, 탄탈륨, 몰리브데늄, 스칸듐, 네오디뮴, 이리듐, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리를 함유하는 합금, 몰리브데늄을 함유하는 합금, 티타늄 질화물, 탄탈륨 질화물, 스트론튬 루테늄 산화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 게이트 전극 패턴(172)은 다층 구조를 가질 수도 있다.
도 7을 참조하면, 게이트 절연층(150), 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 제1 고유전율 절연층(301)이 형성될 수 있다. 제1 고유전율 절연층(301)이 게이트 절연층(150) 상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮을 수 있고, 게이트 절연층(150) 상에 전체적으로 형성될 수 있다. 예를 들면, 제1 고유전율 절연층(301)은 게이트 절연층(150) 상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮으며, 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 제1 고유전율 절연층(301)은 탄소가 도핑된 알루미늄 산화물, 탄소가 도핑된 지르코늄 산화물, 탄소가 도핑된 하프늄 산화물 등을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 제1 고유전율 절연층(301)은 원자층 증착 공정을 통해 형성될 수 있다. 예를 들면, 전구체로 지르코늄이 과량으로 공급되어 지르코늄 산화물이 층간 절연층(190), 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 형성될 수 있다. 이러한 경우, 탄소 함량이 상대적으로 높은 지르코늄 산화물이 형성될 수 있고, 탄소가 도핑된 지르코늄 산화물의 결정화가 억제될 수 있다. 다시 말하면, 탄소가 도핑된 비정질의 지르코늄 산화물을 수득할 수 있고, 제1 고유전율 절연층(301)은 탄소가 도핑된 비정질의 지르코늄 산화물로 구성될 수 있다.
도 8 및 도 9를 참조하면, 제1 고유전율 절연층(301) 상에 암모니아를 이용한 플라즈마 처리 공정이 수행될 수 있다. 암모니아를 이용한 플라즈마 처리 공정이 수행된 후, 제1 고유전율 절연층(301) 상에 제1 암모니아층(302)이 형성될 수 있다. 제1 암모니아층(302)은 대략 20 나노미터 이하의 두께를 가질 수 있고, 제1 고유전율 절연층(301)의 두께는 제1 암모니아층(302)의 두께보다 클 수 있다. 탄소가 지르코늄 산화물에 도핑되는 경우 이후 설명될 제1 커패시터(260)의 항복 전압 특성이 상대적으로 개선되며 제1 커패시터(260)의 누설 전류를 줄일 수 있지만, 상기 탄소가 지르코늄 산화물의 유전율이 감소될 수 있다. 다만, 상기 탄소가 도핑된 지르코늄 산화물 상에 암모니아를 플라즈마 처리하는 경우, 유전율이 상대적으로 상승될 수 있다. 따라서, 고유전율의 유전층을 수득할 수 있다. 예를 들면, 제1 암모니아층(302)의 두께가 대략 20 나노미터 이하로 형성될 경우, 제1 고유전율 절연층(301)의 유전율의 상승폭이 최대가 될 수 있다.
도 10을 참조하면, 도 8 및 도 9에 도시된 공정을 반복 수행하여 제1 고유전율 절연층(303), 제1 암모니아층(304), 제1 고유전율 절연층(305) 및 제1 암모니아층(306)이 형성될 수 있다. 다시 말하면, 제1 고유전율 절연층(301)은 제1 고유전율 절연층(303) 및 제1 고유전율 절연층(305)과 실질적으로 동일할 수 있고, 제1 암모니아층(302)은 제1 암모니아층(304) 및 제1 암모니아층(306)과 실질적으로 동일할 수 있다. 이에 따라, 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 고유전율 절연 구조물(300)이 게이트 절연층(150), 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 형성될 수 있다.
도 11을 참조하면, 제2 게이트 전극 패턴(174)이 제1 고유전율 절연 구조물(300) 상에 형성될 수 있다. 제2 게이트 전극 패턴(174)은 제1 고유전율 절연 구조물(300) 중에서 하부에 제1 게이트 전극 패턴(172)이 위치하는 부분 상에 형성될 수 있다. 다시 말하면, 제2 게이트 전극 패턴(174)은 제1 게이트 전극 패턴(172) 상에 중첩하여 형성될 수 있고, 제1 게이트 전극 패턴(172)과 함께 제1 커패시터(260)를 구성할 수 있다. 제2 게이트 전극 패턴(174)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 게이트 전극 패턴(174)은 다층 구조를 가질 수도 있다.
도 12를 참조하면, 제1 고유전율 절연 구조물(300) 및 제2 게이트 전극 패턴(174) 상에 층간 절연층(190)이 형성될 수 있다. 층간 절연층(190)은 제1 고유전율 절연 구조물(300) 상에서 제2 게이트 전극 패턴(174)을 덮을 수 있고, 제1 고유전율 절연 구조물(300) 상에 전체적으로 형성될 수 있다. 예를 들면, 층간 절연층(190)은 제1 고유전율 절연 구조물(300) 상에서 제2 게이트 전극 패턴(174)을 덮으며, 제2 게이트 전극 패턴(174)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 이와는 달리, 층간 절연층(190)은 제1 고유전율 절연 구조물(300) 상에서 제2 게이트 전극 패턴(174)을 충분히 덮을 수 있으며, 제2 게이트 전극 패턴(174)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다. 층간 절연층(190)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
층간 절연층(190) 상에 소스 전극(210) 및 드레인 전극(230)이 형성될 수 있다. 소스 전극(210)은 층간 절연층(190), 제1 고유전율 절연 구조물(300) 및 게이트 절연층(150)의 제1 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 소스 영역에 접속될 수 있고, 드레인 전극(230)은 층간 절연층(190), 제1 고유전율 절연 구조물(300) 및 게이트 절연층(150)의 제2 부분을 제거하여 형성된 콘택홀을 통해 액티브층(130)의 드레인 영역에 접속될 수 있다. 소스 전극(210) 및 드레인 전극(230) 각각은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 다른 예시적인 실시예들에 있어서, 소스 전극(210) 및 드레인 전극(230) 각각은 다층 구조를 가질 수도 있다. 이에 따라, 액티브층(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함하는 반도체 소자(250)가 구성될 수 있다.
제1 전극 패턴(232)이 층간 절연층(190) 상에서 소스 전극(210) 및 드레인 전극(230)과 이격되어 형성될 수 있다. 예시적인 실시예들에 있어서, 제1 전극 패턴(232)은 소스 전극(210) 및 드레인 전극(230)과 동일한 층에 위치할 수 있고, 제1 전극 패턴(232), 소스 전극(210) 및 드레인 전극(230)은 동일한 물질을 사용하여 동시에 형성될 수 있다. 예를 들면,
예비 전극층이 층간 절연층(190) 상에 전체적으로 형성된 후, 상기 예비 전극층을 선택적으로 식각하여 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)이 동시에 형성될 수 있다. 제1 전극 패턴(232)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제1 전극 패턴(232)은 다층 구조를 가질 수도 있다.
도 13을 참조하면, 층간 절연층(190), 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232) 상에 제2 고유전율 절연층(401)이 형성될 수 있다. 제2 고유전율 절연층(401)이 층간 절연층(190) 상에서 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 덮을 수 있고, 층간 절연층(190) 상에 전체적으로 형성될 수 있다. 예를 들면, 제2 고유전율 절연층(401)은 층간 절연층(190) 상에서 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 덮으며, 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)의 프로파일을 따라 실질적으로 동일한 두께로 형성될 수 있다. 제2 고유전율 절연층(401)은 탄소가 도핑된 알루미늄 산화물, 탄소가 도핑된 지르코늄 산화물, 탄소가 도핑된 하프늄 산화물 등을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 제2 고유전율 절연층(401)은 원자층 증착 공정을 통해 형성될 수 있다. 예를 들면, 전구체로 지르코늄이 과량으로 공급되어 지르코늄 산화물이 층간 절연층(190), 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232) 상에 형성될 수 있다. 이러한 경우, 탄소 함량이 상대적으로 높은 지르코늄 산화물이 형성될 수 있고, 탄소가 도핑된 지르코늄 산화물의 결정화가 억제될 수 있다. 다시 말하면, 탄소가 도핑된 비정질의 지르코늄 산화물을 수득할 수 있고, 제2 고유전율 절연층(401)은 탄소가 도핑된 비정질의 지르코늄 산화물로 구성될 수 있다.
도 14 및 도 15를 참조하면, 제2 고유전율 절연층(401) 상에 암모니아를 이용한 플라즈마 처리 공정이 수행될 수 있다. 암모니아를 이용한 플라즈마 처리 공정이 수행된 후, 제2 고유전율 절연층(401) 상에 제2 암모니아층(402)이 형성될 수 있다. 제2 암모니아층(402)은 대략 20 나노미터 이하의 두께를 가질 수 있고, 제2 고유전율 절연층(401)의 두께는 제2 암모니아층(402)의 두께보다 클 수 있다. 탄소가 지르코늄 산화물에 도핑되는 경우 이후 설명될 제2 커패시터(280)의 항복 전압 특성이 상대적으로 개선되며 제2 커패시터(280)의 누설 전류를 줄일 수 있지만, 상기 탄소 때문에 지르코늄 산화물의 유전율이 감소될 수 있다. 다만, 상기 탄소가 도핑된 지르코늄 산화물 상에 암모니아를 플라즈마 처리하는 경우, 유전율이 상대적으로 상승될 수 있다. 따라서, 고유전율의 유전층을 수득할 수 있다. 예를 들면, 제2 암모니아층(402)의 두께가 대략 20 나노미터 이하로 형성될 경우, 제2 고유전율 절연층(401)의 유전율의 상승폭이 최대가 될 수 있다.
도 16을 참조하면, 도 14 및 도 15에 도시된 공정을 반복 수행하여 제2 고유전율 절연층(403), 제2 암모니아층(404), 제2 고유전율 절연층(405) 및 제2 암모니아층(406)이 형성될 수 있다. 다시 말하면, 제2 고유전율 절연층(401)은 제2 고유전율 절연층(403) 및 제2 고유전율 절연층(405)과 실질적으로 동일할 수 있고, 제2 암모니아층(402)은 제2 암모니아층(404) 및 제2 암모니아층(406)과 실질적으로 동일할 수 있다. 이에 따라, 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 제2 고유전율 절연 구조물(400)이 층간 절연층(190), 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232) 상에 형성될 수 있다.
도 17을 참조하면, 제2 전극 패턴(234)이 제2 고유전율 절연 구조물(400) 상에 형성될 수 있다. 제2 전극 패턴(234)은 제2 고유전율 절연 구조물(400) 중에서 하부에 제1 전극 패턴(232)이 위치하는 부분 상에 형성될 수 있다. 다시 말하면, 제2 전극 패턴(234)은 제1 전극 패턴(232) 상에 중첩하여 형성될 수 있고, 제1 전극 패턴(232)과 함께 제2 커패시터(280)를 구성할 수 있다. 제2 전극 패턴(234)은 금속, 금속 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 제2 전극 패턴(234)은 다층 구조를 가질 수도 있다.
도 18을 참조하면, 제2 고유전율 절연 구조물(400) 및 제2 전극 패턴(234) 상에 평탄화층(270)이 형성될 수 있다. 평탄화층(270)은 제2 전극 패턴(234)을 덮을 수 있고, 제2 고유전율 절연 구조물(400) 상에 전체적으로 형성될 수 있다. 예를 들면, 평탄화층(270)은 제2 고유전율 절연 구조물(400) 상에서 제2 전극 패턴(234)을 충분히 덮도록 상대적으로 두꺼운 두께로 형성될 수 있고, 이러한 경우, 평탄화층(270)은 실질적으로 평탄한 상면을 가질 수 있으며, 이와 같은 평탄화층(270)의 평탄한 상면을 구현하기 위하여 평탄화층(270)에 대해 평탄화 공정이 추가될 수 있다. 평탄화층(270)은 유기 물질 또는 무기 물질 등을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 평탄화층(270)은 유기 물질을 포함할 수 있다. 예를 들면, 평탄화층(270)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실롯산계 수지, 아크릴계 수지, 에폭시계 수지 등으로 구성될 수 있다.
하부 전극(290)은 평탄화층(270) 상에 형성될 수 있다. 다른 예시적인 실시예들에 있어서, 하부 전극(290)은 평탄화층(270) 중 하부에 반도체 소자(250)가 위치하는 부분 상에 형성될 수 있고. 평탄화층(270)의 일부를 관통하여 드레인 전극(230)과 접속할 수 있다. 또한, 하부 전극(290)은 반도체 소자(250)와 전기적으로 연결될 수 있다. 하부 전극(290) 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 하부 전극(290)은 다층 구조를 가질 수도 있다.
화소 정의막(310)은 하부 전극(290)의 일부 및 평탄화층(270) 상에 형성될 수 있다. 화소 정의막(310)은 하부 전극(290)의 양측부를 덮을 수 있고, 하부 전극(290)의 일부를 노출시킬 수 있다. 화소 정의막(310)은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다. 예시적인 실시예들에 있어서, 화소 정의막(310)은 유기 물질을 포함할 수 있다.
발광층(330)은 화소 정의막(310)에 의해 노출된 하부 전극(290) 상에 형성될 수 있다. 발광층(330)은 서브 화소들에 따라 상이한 색광들(즉, 적색광, 녹색광, 청색광 등)을 방출시킬 수 있는 발광 물질들 중 적어도 하나를 사용하여 형성될 수 있다. 이와는 달리, 발광층(330)은 적색광, 녹색광, 청색광 등의 다른 색광들을 발생시킬 수 있는 복수의 발광 물질들을 적층하여 전체적으로 백색광을 방출할 수 있다. 이러한 경우, 발광층(330) 상에 컬러 필터가 형성(예를 들어, 봉지 기판(미도시)의 저면에 발광층(330)과 중첩되도록 배치)될 수도 있다. 상기 컬러 필터는 적색 컬러 필터, 녹색 컬러 필터, 청색 컬러 필터 중 적어도 하나를 포함할 수 있다. 선택적으로, 상기 컬러 필터는 황색(Yellow) 컬러 필터, 청남색(Cyan) 컬러 필터 및 자주색(Magenta) 컬러 필터를 포함할 수도 있다. 상기 컬러 필터는 감광성 수지를 사용하여 형성될 수 있다.
상부 전극(340)은 화소 정의막(310) 및 발광층(330) 상에 형성될 수 있다. 상부 전극(340)은 발광층(330) 및 화소 정의막(310)을 덮을 수 있고, 발광층(330) 및 화소 정의막(310) 상에 전체적으로 형성될 수 있다. 상부 전극(340)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 선택적으로, 상부 전극(340)은 다층 구조를 가질 수도 있다. 이에 따라, 도 1에 도시된 유기 발광 표시 장치(100)가 제조될 수 있다.
도 19는 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이고, 도 20은 도 19의 유기 발광 표시 장치의 'C'영역을 확대 도시한 단면도이며, 도 21은 도 19의 유기 발광 표시 장치의 'D'영역을 확대 도시한 단면도이다. 도 11, 도 12 및 도 13에 예시한 유기 발광 표시 장치(1000)는 제1 고유전율 절연 구조물(1300) 및 제2 고유전율 절연 구조물(1400)을 제외하고 도 1, 도 2 및 도 3을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일한 구성을 가질 수 있다. 도 19, 도 20 및 도 21에 있어서, 도 1, 도 2 및 도 3을 참조하여 설명한 구성 요소들과 실질적으로 동일하거나 유사한 구성 요소들에 대해 중복되는 설명은 생략한다.
도 19, 도 20 및 도 21을 참조하면, 유기 발광 표시 장치(1000)는 기판(110), 반도체 소자(250), 제1 커패시터(1260), 제2 커패시터(1280), 게이트 절연층(150), 제1 고유전율 절연 구조물(1300), 층간 절연층(190), 제2 고유전율 절연 구조물(1400), 평탄화층(270), 화소 정의막(310), 발광 구조물(200) 등을 포함할 수 있다. 여기서, 반도체 소자(250)는 액티브층(130), 게이트 전극(170), 소스 전극(210) 및 드레인 전극(230)을 포함할 수 있고, 발광 구조물(200)은 하부 전극(290), 발광층(330) 및 상부 전극(340)을 포함할 수 있다. 또한, 제1 커패시터(260)는 제1 게이트 전극 패턴(172) 및 제2 게이트 전극 패턴(174)을 포함할 수 있고, 제2 커패시터(280)는 제1 전극 패턴(232) 및 제2 전극 패턴(234)을 포함할 수 있다. 더욱이, 제1 고유전율 절연 구조물(1300)은 탄소가 도핑된 제1 고유전율 절연층(1301) 및 제1 절연층(1302)을 포함할 수 있고, 제2 고유전율 절연 구조물(1400)은 탄소가 도핑된 제2 고유전율 절연층(1401) 및 제2 절연층(1402)을 포함할 수 있다. 유기 발광 표시 장치(1000)가 제1 고유전율 절연 구조물(1300) 및 제2 고유전율 절연 구조물(1400)을 포함함으로써 고유전율을 가지면서 상대적으로 두꺼운 두께를 갖는 커패시터의 유전층을 갖는 유기 발광 표시 장치로 기능할 수 있다. 여기서, 상기 '고유전율'이라 함은 유전 상수 K가 8 이상임을 의미한다.
게이트 절연층(150), 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 제1 고유전율 절연 구조물(1300)이 배치될 수 있다. 제1 고유전율 절연 구조물(1300)은 게이트 절연층(150) 상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮을 수 있고, 게이트 절연층(150) 상에 전체적으로 배치될 수 있다. 예를 들면, 제1 고유전율 절연 구조물(300)은 게이트 절연층(150) 상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 덮으며, 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 제1 고유전율 절연 구조물(300)은 게이트 절연층(150)상에서 게이트 전극(170) 및 제1 게이트 전극 패턴(172)을 충분히 덮을 수 있으며, 게이트 전극(170) 및 제1 게이트 전극 패턴(172)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다.
예시적인 실시예들에 있어서, 제1 고유전율 절연 구조물(1300)은 탄소가 도핑된 제1 고유전율 절연층(1301) 및 제1 절연층(1302)을 포함할 수 있다. 도 20에 도시된 바와 같이, 제1 게이트 전극 패턴(172) 상에 제1 고유전율 절연층(1301)이 배치될 수 있고, 제1 고유전율 절연층(1301) 상에 제1 절연층(1302)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 고유전율 절연층(1301)의 두께는 제1 절연층(1302)의 두께보다 클 수 있다. 제1 고유전율 절연층(1301)은 탄소가 도핑된 비정질 금속 산화물을 포함할 수 있다. 예를 들면, 제1 고유전율 절연층(1301)은 탄소가 도핑된 알루미늄 산화물, 탄소가 도핑된 지르코늄 산화물, 탄소가 도핑된 하프늄 산화물 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 고유전율 절연층(1301)은 탄소가 도핑된 비정질 지르코늄 산화물로 구성될 수 있다. 제1 절연층(1302)은 제1 고유전율 절연층(1301)보다 낮은 유전율을 가질 수 있다. 제1 절연층(1302)은 실리콘 산화물, 실리콘 질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 제1 고유전율 절연 구조물(1300)을 형성하는 과정(예를 들어, 원자층 증착 공정)에 있어서, 전구체로 지르코늄이 과량으로 공급되어 지르코늄 산화물이 게이트 절연층(150), 게이트 전극(170) 및 제1 게이트 전극 패턴(172) 상에 형성될 수 있다. 이러한 경우, 탄소 함량이 상대적으로 높은 지르코늄 산화물이 형성될 수 있고, 탄소가 도핑된 지르코늄 산화물의 결정화가 억제될 수 있다. 다시 말하면, 탄소가 도핑된 비정질의 지르코늄 산화물을 수득할 수 있다. 탄소가 도핑된 지르코늄 산화물이 형성된 후 상기 탄소가 도핑된 지르코늄 산화물 상에 상대적으로 저유전율을 갖는 실리콘 나이트라이드가 형성될 수 있다.
예를 들면, 도 1의 유기 발광 표시 장치(100)에 포함된 제1 고유전율 절연 구조물(300)과 비교했을 때, 제1 고유전율 절연 구조물(1300)은 상대적으로 높은 항복 전압을 가질 수 있고, 상대적으로 누설 전류를 줄일 수 있다(표 1 참조). 이러한 경우, 도 19의 제1 커패시터(1260) 주변에서 고전압이 인가되는 배선이 위치하더라도 제1 커패시터(1260)는 상기 고전압에 의한 영향을 상대적으로 덜 받을 수 있다. 다시 말하면, 커패시터의 주변 환경에 따라 상기 커패시터의 유전층으로 도 1의 제1 고유전율 절연 구조물(300) 또는 도 19의 제1 고유전율 절연 구조물(1300)이 선택적으로 적용될 수 있다. 또한, 누설 전류를 더욱 줄이기 위해 상대적으로 낮은 유전율을 갖는 제1 절연층(1302)이 제1 고유전율 절연층(1301) 상에 배치될 수 있다. 이에 따라, 상대적으로 높은 항복 전압을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 고유전율 절연 구조물(1300)이 형성될 수 있다.
소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232) 상에 제2 고유전율 절연 구조물(1400)이 배치될 수 있다. 제2 고유전율 절연 구조물(1400)은 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 덮을 수 있고, 층간 절연층(190) 상에 전체적으로 배치될 수 있다. 예를 들면, 제2 고유전율 절연 구조물(1400)은 층간 절연층(190) 상에서 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 덮으며, 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)의 프로파일을 따라 실질적으로 동일한 두께로 배치될 수 있다. 이와는 달리, 제2 고유전율 절연 구조물(1400)은 층간 절연층(190) 상에서 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)을 충분히 덮을 수 있으며, 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232)의 주위에 단차를 생성시키지 않고 실질적으로 평탄한 상면을 가질 수 있다.
예시적인 실시예들에 있어서, 제2 고유전율 절연 구조물(1400)은 탄소가 도핑된 제2 고유전율 절연층(1401) 및 제2 절연층(1402)을 포함할 수 있다. 도 21에 도시된 바와 같이, 제1 전극 패턴(232) 상에 제2 고유전율 절연층(1401)이 배치될 수 있고, 제2 고유전율 절연층(1401) 상에 제2 절연층(1402)이 배치될 수 있다. 예시적인 실시예들에 있어서, 제2 고유전율 절연층(1401)의 두께는 제2 절연층(1402)의 두께보다 클 수 있다. 제2 고유전율 절연층(1401)은 탄소가 도핑된 비정질 금속 산화물을 포함할 수 있다. 예를 들면, 제2 고유전율 절연층(1401)은 탄소가 도핑된 알루미늄 산화물, 탄소가 도핑된 지르코늄 산화물, 탄소가 도핑된 하프늄 산화물 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제2 고유전율 절연층(1401)은 탄소가 도핑된 비정질 지르코늄 산화물로 구성될 수 있다. 제2 절연층(1402)은 제2 고유전율 절연층(1401)보다 낮은 유전율을 가질 수 있다. 제2 절연층(1402)은 실리콘 산화물, 실리콘 질화물을 포함할 수 있다.
예시적인 실시예들에 있어서, 제2 고유전율 절연 구조물(1400)을 형성하는 과정(예를 들어, 원자층 증착 공정)에 있어서, 전구체로 지르코늄이 과량으로 공급되어 지르코늄 산화물이 층간 절연층(190), 소스 전극(210), 드레인 전극(230) 및 제1 전극 패턴(232) 상에 형성될 수 있다. 이러한 경우, 탄소 함량이 상대적으로 높은 지르코늄 산화물이 형성될 수 있고, 탄소가 도핑된 지르코늄 산화물의 결정화가 억제될 수 있다. 다시 말하면, 탄소가 도핑된 비정질의 지르코늄 산화물을 수득할 수 있다. 탄소가 도핑된 지르코늄 산화물이 형성된 후 상기 탄소가 도핑된 지르코늄 산화물 상에 상대적으로 저유전율을 갖는 실리콘 나이트라이드가 형성될 수 있다.
예를 들면, 도 1의 유기 발광 표시 장치(100)에 포함된 제2 고유전율 절연 구조물(400)과 비교했을 때, 제2 고유전율 절연 구조물(1400)은 상대적으로 높은 항복 전압을 가질 수 있고, 상대적으로 누설 전류를 줄일 수 있다(표 1 참조). 이러한 경우, 도 19의 제2 커패시터(1280) 주변에서 고전압이 인가되는 배선이 위치하더라도 제2 커패시터(1280)는 상기 고전압에 의한 영향을 상대적으로 덜 받을 수 있다. 다시 말하면, 커패시터의 주변 환경에 따라 상기 커패시터의 유전층으로 도 1의 제2 고유전율 절연 구조물(400) 또는 도 19의 제2 고유전율 절연 구조물(1400)이 선택적으로 적용될 수 있다. 또한, 누설 전류를 더욱 줄이기 위해 상대적으로 낮은 유전율을 갖는 제2 절연층(1402)이 제2 고유전율 절연층(1401) 상에 배치될 수 있다. 이에 따라, 상대적으로 높은 항복 전압을 가지면서 상대적으로 두꺼운 두께를 갖는 제2 고유전율 절연 구조물(1400)이 형성될 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치(1000)는 상대적으로 높은 항복 전압을 가지면서 상대적으로 두꺼운 두께를 갖는 제1 및 제2 고유전율 절연 구조물들(1300, 1400)을 포함함으로써, 제1 및 제2 커패시터들(1260, 1280)의 주변에서 고전압이 인가되는 배선이 위치하더라도 제1 및 제2 커패시터들(1260, 1280)은 상기 고전압에 의한 영향을 상대적으로 덜 받을 수 있다.
상술한 바에서는, 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.
본 발명은 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수많은 디스플레이 기기들에 적용 가능하다.
100, 1000: 유기 발광 표시 장치 110: 기판
130: 액티브층 150: 게이트 절연층
170: 게이트 전극 172: 제1 게이트 전극 패턴
174: 제2 게이트 전극 패턴 190: 층간 절연층
200: 발광 구조물 210: 소스 전극
230: 드레인 전극 232: 제1 전극 패턴
234: 제2 전극 패턴 250: 반도체 소자
260, 1260: 제1 커패시터 270: 평탄화층
280, 1280: 제2 커패시터 290: 하부 전극
330: 발광층
301, 303, 305. 1301: 탄소가 도핑된 제1 고유전율 절연층
302, 304, 306: 제1 암모니아층 340: 상부 전극
300, 1300: 제1 고유전율 절연 구조물
310: 화소 정의막
400, 1400: 제2 고유전율 절연 구조물
401, 403, 405, 1401: 탄소가 도핑된 제2 고유전율 절연층
402, 404, 406: 제2 암모니아층 1302: 제1 절연층
1402: 제2 절연층

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되고, 탄소가 도핑된 제1 고유전율 절연층(carbon-doped first high dielectric constant (high-k) insulation layer) 및 상기 탄소가 도핑된 제1 고유전율 절연층 상에 배치되는 제1 암모니아층을 포함하는 제1 고유전율 절연 구조물;
    상기 제1 고유전율 절연 구조물 상에 배치되고, 상기 액티브층 및 상기 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들; 및
    상기 소스 및 드레인 전극들 상에 배치되는 발광 구조물을 포함하는 유기 발광 표시 장치.
  2. 제 1 항에 있어서, 상기 제1 고유전율 절연 구조물은 적어도 하나의 상기 탄소가 도핑된 제1 고유전율 절연층들 및 적어도 하나의 상기 제1 암모니아층들을 포함하는 다층 구조를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제 2 항에 있어서, 상기 탄소가 도핑된 제1 고유전율 절연층과 상기 제1 암모니아층은 교번하여 반복적으로 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제 1 항에 있어서, 상기 제1 고유전율 절연층의 두께는 상기 제1 암모니아층의 두께보다 큰 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제 1 항에 있어서, 상기 제1 고유전율 절연 구조물은 100 나노미터 이상의 두께를 가지며, 상기 제1 암모니아층의 두께는 20 나노미터 이하의 두께를 갖는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제 1 항에 있어서, 상기 제1 고유전율 절연층은 탄소가 도핑된 비정질 금속 산화물을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제 6 항에 있어서, 상기 제1 고유전율 절연층은 탄소가 도핑된 비정질 지르코늄 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제 1 항에 있어서,
    상기 게이트 전극과 이격되어 배치되고, 상기 게이트 전극과 동일한 층에 위치하는 제1 게이트 전극 패턴; 및
    상기 제1 게이트 전극 패턴 상에 중첩하여 배치되고, 상기 제1 게이트 전극 패턴과 함께 제1 커패시터를 구성하는 제2 게이트 전극 패턴을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제 8 항에 있어서, 상기 제1 및 제2 게이트 전극 패턴들 사이에 상기 제1 고유전율 절연 구조물이 개재되는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제 8 항에 있어서,
    상기 액티브층과 게이트 전극 사이에 개재되는 게이트 절연층; 및
    상기 제2 게이트 전극 패턴 상에 배치되는 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제 1 항에 있어서,
    상기 소스 및 드레인 전극들과 이격되어 배치되고, 상기 소스 및 드레인 전극들과 동일한 층에 위치하는 제1 전극 패턴;
    상기 제1 전극 패턴 상에 중첩하여 배치되고, 상기 제1 전극 패턴과 함께 제2 커패시터를 구성하는 제2 전극 패턴; 및
    상기 제1 및 제2 전극 패턴들 사이에 개재되고, 탄소가 도핑된 제2 고유전율 절연층 및 상기 탄소가 도핑된 제2 고유전율 절연층 상에 배치되는 제2 암모니아층을 포함하는 제2 고유전율 절연 구조물을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제 11 항에 있어서, 상기 제2 고유전율 절연 구조물은 적어도 하나의 상기 탄소가 도핑된 제2 고유전율 절연층들 및 적어도 하나의 상기 제2 암모니아층들을 포함하는 다층 구조를 갖고, 상기 탄소가 도핑된 제2 고유전율 절연층과 상기 제2 암모니아층은 교번하여 반복적으로 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제 11 항에 있어서, 상기 제2 고유전율 절연층의 두께는 상기 제2 암모니아층의 두께보다 작고, 상기 제2 고유전율 절연층은 탄소가 도핑된 비정질 지르코늄 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제 1 항에 있어서, 상기 발광 구조물은,
    상기 반도체 소자 상에 배치되는 하부 전극;
    상기 하부 전극 상에 배치되는 발광층; 및
    상기 발광층 상에 배치되는 상부 전극을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 기판;
    상기 기판 상에 배치되는 액티브층;
    상기 액티브층 상에 배치되는 게이트 전극;
    상기 게이트 전극 상에 배치되고, 탄소가 도핑된 제1 고유전율 절연층 및 상기 탄소가 도핑된 제1 고유전율 절연층 상에 배치되며 상기 제1 고유전율 절연층보다 낮은 유전율을 갖는 제1 절연층을 포함하는 제1 고유전율 절연 구조물;
    상기 제1 고유전율 절연 구조물 상에 배치되고, 상기 액티브층 및 상기 게이트 전극과 함께 반도체 소자를 구성하는 소스 및 드레인 전극들; 및
    상기 소스 및 드레인 전극들 상에 배치되는 발광 구조물을 포함하는 유기 발광 표시 장치.
  16. 제 15 항에 있어서, 상기 제1 고유전율 절연층의 두께는 상기 제1 절연층의 두께보다 큰 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제 15 항에 있어서, 상기 제1 고유전율 절연층은 탄소가 도핑된 비정질 지르코늄 산화물로 구성되는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제 15 항에 있어서,
    상기 게이트 전극과 이격되어 배치되고, 상기 게이트 전극과 동일한 층에 위치하는 제1 게이트 전극 패턴; 및
    상기 제1 게이트 전극 패턴 상에 중첩하여 배치되고, 상기 제1 게이트 전극 패턴과 함께 제1 커패시터를 구성하는 제2 게이트 전극 패턴을 더 포함하고,
    상기 제1 및 제2 게이트 전극 패턴들 사이에 상기 제1 고유전율 절연 구조물이 개재되는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제 18 항에 있어서,
    상기 액티브층과 게이트 전극 사이에 개재되는 게이트 절연층; 및
    상기 제2 게이트 전극 패턴 상에 배치되는 층간 절연층을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제 15 항에 있어서,
    상기 소스 및 드레인 전극들과 이격되어 배치되고, 상기 소스 및 드레인 전극들과 동일한 층에 위치하는 제1 전극 패턴;
    상기 제1 전극 패턴 상에 중첩하여 배치되고, 상기 제1 전극 패턴과 함께 제2 커패시터를 구성하는 제2 전극 패턴; 및
    상기 제1 및 제2 전극 패턴들 사이에 개재되고, 탄소가 도핑된 제2 고유전율 절연층 및 상기 탄소가 도핑된 제2 고유전율 절연층 상에 배치되며 상기 제1 고유전율 절연층보다 낮은 유전율을 갖는 제2 절연층을 포함하는 제2 고유전율 절연 구조물을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020170153418A 2017-11-16 2017-11-16 유기 발광 표시 장치 KR102456299B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170153418A KR102456299B1 (ko) 2017-11-16 2017-11-16 유기 발광 표시 장치
US16/185,492 US10573701B2 (en) 2017-11-16 2018-11-09 Organic light emitting display device having high dielectric constant insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170153418A KR102456299B1 (ko) 2017-11-16 2017-11-16 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20190056479A true KR20190056479A (ko) 2019-05-27
KR102456299B1 KR102456299B1 (ko) 2022-10-20

Family

ID=66433439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170153418A KR102456299B1 (ko) 2017-11-16 2017-11-16 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US10573701B2 (ko)
KR (1) KR102456299B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767786A (zh) * 2018-07-25 2020-02-07 隆达电子股份有限公司 发光二极管装置
CN110752245A (zh) * 2019-11-01 2020-02-04 京东方科技集团股份有限公司 一种显示面板和显示面板的制备方法
KR20220077322A (ko) * 2020-12-01 2022-06-09 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070257250A1 (en) * 2006-05-02 2007-11-08 Toppoly Optoelectronics Corp. Organic electroluminescent device and fabrication methods thereof
US20130334511A1 (en) * 2012-06-13 2013-12-19 Plasmasi, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050050003A (ko) 2003-11-24 2005-05-27 삼성전자주식회사 원자층증착 기술을 사용하여 탄소 불순물들을 함유하는유전막을 형성하는 방법
KR100668827B1 (ko) 2004-07-01 2007-01-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US8987095B2 (en) 2011-08-19 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a carbon-free dielectric layer over a carbon-doped dielectric layer
US8815695B2 (en) 2012-12-27 2014-08-26 Intermolecular, Inc. Methods to improve leakage for ZrO2 based high K MIM capacitor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070257250A1 (en) * 2006-05-02 2007-11-08 Toppoly Optoelectronics Corp. Organic electroluminescent device and fabrication methods thereof
US20130334511A1 (en) * 2012-06-13 2013-12-19 Plasmasi, Inc. Method for deposition of high-performance coatings and encapsulated electronic devices

Also Published As

Publication number Publication date
US20190148472A1 (en) 2019-05-16
KR102456299B1 (ko) 2022-10-20
US10573701B2 (en) 2020-02-25

Similar Documents

Publication Publication Date Title
US11626461B2 (en) Display device
US10170525B2 (en) Organic light emitting display device
US10937838B2 (en) Organic light emitting display device
KR20240144765A (ko) 유기 발광 표시 장치
US10811631B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
KR20170074252A (ko) 투명 표시 장치
US10553660B2 (en) Light emitting display device
US10700307B2 (en) Organic light emitting display device and method of manufacturing organic light emitting display device
US10847594B2 (en) Organic light emitting display device
JP2017175022A (ja) 薄膜トランジスタ
US10573701B2 (en) Organic light emitting display device having high dielectric constant insulation layer
KR20180043434A (ko) 유기 발광 표시 장치
KR20150061076A (ko) 어레이기판 및 이의 제조방법
KR20180030341A (ko) 정전기 방지 다이오드 및 정전기 방지 구조물을 포함하는 유기 발광 표시 장치
KR20160103235A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10224511B2 (en) Organic light emitting display device
KR102525989B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6779839B2 (ja) 有機el表示パネル及び有機el表示パネルの製造方法
KR102707562B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right