JP5590366B2 - アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法 - Google Patents
アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法 Download PDFInfo
- Publication number
- JP5590366B2 JP5590366B2 JP2008221717A JP2008221717A JP5590366B2 JP 5590366 B2 JP5590366 B2 JP 5590366B2 JP 2008221717 A JP2008221717 A JP 2008221717A JP 2008221717 A JP2008221717 A JP 2008221717A JP 5590366 B2 JP5590366 B2 JP 5590366B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- organic compound
- effect transistor
- containing organic
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
本発明は，アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法に関する。
電界効果型トランジスタ（以下「ＦＥＴ」と表す）は、バイポーラトランジスタと並んで最も一般的なトランジスタであり、プロセッサ、メモリやアクティブマトリックスディスプレイのスイッチング素子として広く用いられている。プロセッサやメモリに用いられるＦＥＴは高速動作することが求められ、単結晶シリコン上に形成される。一方、アクティブマトリックスディスプレイの画素制御用のＦＥＴは、単結晶シリコンＦＥＴほど高速動作が要求されず、大面積にＦＥＴアレイを配する必要から、蒸着アモルファスシリコンを用いたＦＥＴ（ａ−Ｓｉ-ＦＥＴ）が利用されている。
このａ−Ｓｉ−ＦＥＴは、フォトリソグラフと真空プロセスにより作製されており、その製法上、高温（３００〜４００℃）が必要となるため基板材料が限られ、また、フォトリソグラフと真空プロセスを用いるため作製コストが大面積化に伴い急速に高価となるということが課題である。
近年、ａ−Ｓｉに匹敵する特性を持つ、溶液に可溶あるいは微粒子として分散可能な有機あるいは無機の半導体が見出され、印刷あるいは塗布により作製可能なＰｒｉｎｔａｂｌｅ−ＦＥＴが注目を集めている。Ｐｒｉｎｔａｂｌｅ−ＦＥＴは構成する材料の一部あるいは全てを印刷あるいは塗布の手法で作製することが可能であり、安価に大面積のＦＥＴアレイが形成できると期待されている。また、低温プロセスにより形成されるとともに、薄く、柔軟な有機基板と組み合わせることができるため、軽量で柔軟なデバイスの実現が可能となる。
ＦＥＴの動作原理は、ゲート絶縁膜を挟んで半導体／ゲート電極間に電圧をかけ、それにより半導体内に生じた電界が半導体内に高濃度にキャリアを発生させ、ソース-ドレイン間が導通状態となる。この際、半導体にかかる電界強度が高い程キャリア濃度が上がるため、高移動度となる。よって、ゲート絶縁膜の膜厚が薄いほどＦＥＴ特性上有利である。しかしながら、ゲート絶縁膜を薄くした場合、ゲート絶縁膜には高い電界強度がかかり、それに耐える高い絶縁耐圧と体積抵抗率そして膜欠陥のないことが求められる。
このように、薄膜化が求められるゲート絶縁膜であるが、Ｐｒｉｎｔａｂｌｅ−ＦＥＴのゲート絶縁膜を印刷あるいは塗布により形成する場合には膜欠陥の発生が課題となっている。これは、ゲート絶縁膜の被着体表面が電極、基板、表面処理剤、半導体等様々な材料で構成されていることから、この上にゲート絶縁膜の溶液を印刷あるいは塗布した場合、各材料間の親和性の違いにより、膜厚ムラや点欠陥が生じるためである。このような膜厚ムラや点欠陥を有するゲート絶縁膜を用いたＦＥＴでは絶縁膜を通したリーク電流の増加によりＦＥＴとして動作しないデバイスの割合（デバイスエラー率）が増加することとなる。
特開２００６−２４４９２７号公報
以上のことから、印刷あるいは塗布により形成された薄膜のゲート絶縁膜が、膜厚ムラや点欠陥を有さず、これら欠陥によるデバイスエラー率の増加を起こさないことが求められている。そこで、本発明ではゲート絶縁膜の膜厚ムラや点欠陥を低減し、デバイスエラー率が低減可能なゲート絶縁膜を有する電界効果型トランジスタ（ＦＥＴ）を提供することを目的とする。
本発明は以下の通りである。
（１）ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタの作製に使用されるアルミニウム含有有機化合物溶液であって、アルミニウム含有有機化合物を０.５〜２重量％含み前記ゲート絶縁膜を形成させる際、被着体の界面に化成処理被膜であるアルミニウム含有有機化合物層を厚み０．１〜２０ｎｍで形成する電界効果型トランジスタの作製用途に使用されるアルミニウム含有有機化合物溶液。
（２）アルミニウム含有有機化合物が、１から３個のアルコキシ、フェノキシ、ハロゲン、アセトアセテート、ヒドロキシキノリナートまたは、これらを組み合わせた有機配位子を含む化合物およびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする前記のアルミニウム含有有機化合物溶液。
（３）ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、前記ゲート絶縁膜が絶縁性有機高分子からなり、前記ゲート絶縁膜を形成させる際、被着体の界面に、前記のアルミニウム含有有機化合物溶液により化成処理被膜であるアルミニウム含有有機化合物層を形成してなる、電界効果型トランジスタ。
（４）被着体が、ゲート電極、ソース-ドレイン電極、チャネル層を構成する半導体層のいずれかである、前記の電界効果型トランジスタ。
（５）ゲート絶縁膜である絶縁性有機高分子が、熱硬化性樹脂、ポリエステル、ポリカーボネート、ポリビニルアルコール、ポリビニルフェノール、ポリビニルブチラール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、ポリブテン、ポリペンテン、エチレン-プロピレン共重合体、ポリブタジエン、ポリスチレンおよびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする前記の電界効果型トランジスタ。
（６）熱硬化性樹脂が、エポキシ樹脂、ビストリアジン樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹脂、シリコン樹脂、不飽和ポリエステル樹脂、シアン酸エステル樹脂、イソシアネート樹脂、ポリベンズオキサゾール樹脂またはこれらの種々の変性樹脂類から選ばれる少なくとも１種であることを特徴とする前記の電界効果型トランジスタ。
（７）ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタの作製方法において、ゲート絶縁膜を形成する際、被着体表面をあらかじめアルミニウム含有有機化合物あるいはアルミニウム含有有機化合物を０.５〜２重量％含むアルミニウム含有有機化合物溶液により表面処理を施すことにより被着体表面に化成処理被膜であるアルミニウム含有有機化合物層を厚み０．１〜２０ｎｍで形成することを特徴とする電界効果型トランジスタの作製方法。
（８）被着体が、ゲート電極、ソース-ドレイン電極、チャネル層を構成する半導体層のいずれかである、前記の電界効果型トランジスタの作製方法。
（９）アルミニウム含有有機化合物が、１から３個のアルコキシ、フェノキシ、ハロゲン、アセトアセテート、ヒドロキシキノリナートまたは、これらを組み合わせた有機配位子を含む化合物およびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする、前記の電界効果型トランジスタの作製方法。
（１０）ゲート絶縁膜および化成処理被膜であるアルミニウム含有有機化合物層が、湿式工程によって形成されることを特徴とする前記の電界効果型トランジスタの作製方法。
（１１）湿式工程が、ディップコーティング、スピンコーティング、スプレーコーティング、ロールコーティング、インクジェットコーティング、オフセットコーティング、インクジェット印刷法、転写法、オフセット印刷法、スクリーン印刷法、凸版印刷法、凹版印刷、ソフトリソグラフ、ディスペンサ印刷から選ばれる方法によって行われることを特徴とする前記の電界効果型トランジスタの作製方法。
（１）ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタの作製に使用されるアルミニウム含有有機化合物溶液であって、アルミニウム含有有機化合物を０.５〜２重量％含み前記ゲート絶縁膜を形成させる際、被着体の界面に化成処理被膜であるアルミニウム含有有機化合物層を厚み０．１〜２０ｎｍで形成する電界効果型トランジスタの作製用途に使用されるアルミニウム含有有機化合物溶液。
（２）アルミニウム含有有機化合物が、１から３個のアルコキシ、フェノキシ、ハロゲン、アセトアセテート、ヒドロキシキノリナートまたは、これらを組み合わせた有機配位子を含む化合物およびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする前記のアルミニウム含有有機化合物溶液。
（３）ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、前記ゲート絶縁膜が絶縁性有機高分子からなり、前記ゲート絶縁膜を形成させる際、被着体の界面に、前記のアルミニウム含有有機化合物溶液により化成処理被膜であるアルミニウム含有有機化合物層を形成してなる、電界効果型トランジスタ。
（４）被着体が、ゲート電極、ソース-ドレイン電極、チャネル層を構成する半導体層のいずれかである、前記の電界効果型トランジスタ。
（５）ゲート絶縁膜である絶縁性有機高分子が、熱硬化性樹脂、ポリエステル、ポリカーボネート、ポリビニルアルコール、ポリビニルフェノール、ポリビニルブチラール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、ポリブテン、ポリペンテン、エチレン-プロピレン共重合体、ポリブタジエン、ポリスチレンおよびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする前記の電界効果型トランジスタ。
（６）熱硬化性樹脂が、エポキシ樹脂、ビストリアジン樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹脂、シリコン樹脂、不飽和ポリエステル樹脂、シアン酸エステル樹脂、イソシアネート樹脂、ポリベンズオキサゾール樹脂またはこれらの種々の変性樹脂類から選ばれる少なくとも１種であることを特徴とする前記の電界効果型トランジスタ。
（７）ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタの作製方法において、ゲート絶縁膜を形成する際、被着体表面をあらかじめアルミニウム含有有機化合物あるいはアルミニウム含有有機化合物を０.５〜２重量％含むアルミニウム含有有機化合物溶液により表面処理を施すことにより被着体表面に化成処理被膜であるアルミニウム含有有機化合物層を厚み０．１〜２０ｎｍで形成することを特徴とする電界効果型トランジスタの作製方法。
（８）被着体が、ゲート電極、ソース-ドレイン電極、チャネル層を構成する半導体層のいずれかである、前記の電界効果型トランジスタの作製方法。
（９）アルミニウム含有有機化合物が、１から３個のアルコキシ、フェノキシ、ハロゲン、アセトアセテート、ヒドロキシキノリナートまたは、これらを組み合わせた有機配位子を含む化合物およびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする、前記の電界効果型トランジスタの作製方法。
（１０）ゲート絶縁膜および化成処理被膜であるアルミニウム含有有機化合物層が、湿式工程によって形成されることを特徴とする前記の電界効果型トランジスタの作製方法。
（１１）湿式工程が、ディップコーティング、スピンコーティング、スプレーコーティング、ロールコーティング、インクジェットコーティング、オフセットコーティング、インクジェット印刷法、転写法、オフセット印刷法、スクリーン印刷法、凸版印刷法、凹版印刷、ソフトリソグラフ、ディスペンサ印刷から選ばれる方法によって行われることを特徴とする前記の電界効果型トランジスタの作製方法。
本発明によれば、ゲート絶縁膜塗布時の膜厚ムラや点欠陥を抑制することが可能となり、デバイスエラー率を低減できる電界効果型トランジスタ（ＦＥＴ）を提供することが可能となる。
本発明の電界効果型トランジスタは、ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、ゲート絶縁膜が絶縁性有機高分子からなり、前記ゲート絶縁膜を形成させる際、被着体の界面がアルミニウム含有有機化合物層を有することを特徴とする。
通常、前記被着体とは、電界効果型トランジスタが形成される基板、半導体層、基板表面処理層、ゲート電極あるいはソース-ドレイン電極を指している。また、使用する材料としては、一般的に、基板が、プラスチック基板、樹脂シート、金属シート、ガラス基板、石英基板またはシリコン基板からなる群より選ばれ、表面処理層が、シランカップリング剤、チタネートカップリング剤、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、絶縁性有機高分子からなる群より選ばれ、ゲートおよびソース-ドレイン電極が、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金、ニッケル、クロム（Ｃｒ）、カルシウム、タンタル、白金、パラジウム、チタンの他、インジウム錫酸化物（ＩＴＯ）、酸化錫（ＳｎＯ）の透明電極または有機伝導体材料としてポリエチレンジオキシチオフェン-ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）、カーボンナノチューブ、グラフェンシート、テトラチアフルバレン-テトラシアノキノジメタン（ＴＴＦ−ＴＣＮＱ）からなる群より選ばれ、また、半導体層が、ペンタセン、ポリチオフェン、銅フタロシアニン、ポリアニリン、ポリピロール、ポリフェニレンビニレン、ポルフルオレン、カーボンナノチューブ、ＳｎＯ、酸化亜鉛（ＺｎＯ）、シリコン粒子分散液、ＳｎＯ前駆体溶液、ＺｎＯ前駆体溶液またはこれらの誘導体からなる群より選ばれる。
通常、前記被着体とは、電界効果型トランジスタが形成される基板、半導体層、基板表面処理層、ゲート電極あるいはソース-ドレイン電極を指している。また、使用する材料としては、一般的に、基板が、プラスチック基板、樹脂シート、金属シート、ガラス基板、石英基板またはシリコン基板からなる群より選ばれ、表面処理層が、シランカップリング剤、チタネートカップリング剤、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、絶縁性有機高分子からなる群より選ばれ、ゲートおよびソース-ドレイン電極が、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、アルミニウム合金、ニッケル、クロム（Ｃｒ）、カルシウム、タンタル、白金、パラジウム、チタンの他、インジウム錫酸化物（ＩＴＯ）、酸化錫（ＳｎＯ）の透明電極または有機伝導体材料としてポリエチレンジオキシチオフェン-ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）、カーボンナノチューブ、グラフェンシート、テトラチアフルバレン-テトラシアノキノジメタン（ＴＴＦ−ＴＣＮＱ）からなる群より選ばれ、また、半導体層が、ペンタセン、ポリチオフェン、銅フタロシアニン、ポリアニリン、ポリピロール、ポリフェニレンビニレン、ポルフルオレン、カーボンナノチューブ、ＳｎＯ、酸化亜鉛（ＺｎＯ）、シリコン粒子分散液、ＳｎＯ前駆体溶液、ＺｎＯ前駆体溶液またはこれらの誘導体からなる群より選ばれる。
また、本発明は、電界効果型トランジスタ（ＦＥＴ）に関し、より詳細には、ゲート絶縁膜を挟んでゲート電極と半導体層があり、その半導体層に接してソース-ドレイン電極を有するＦＥＴにおいて、前記ゲート絶縁膜が、ｉ）基板および基板上に先に形成された電極、あるいは半導体層に対し、アルミニウム含有有機化合物を塗布、乾燥した上に、ｉｉ）絶縁性有機高分子のゲート絶縁膜を形成することを特徴とするＦＥＴに関する。また、アルミニウム含有有機化合物による表面処理をすることにより、ピンホール状の膜欠陥が少ない絶縁性有機高分子のゲート絶縁膜形成が可能となることを特徴とするＦＥＴの作製方法に関する。
さらに、基板および基板上に先に設けられた電極および半導体層表面にアルミニウム含有有機化合物を塗布あるいは印刷により一層設けた後、ゲート絶縁膜を形成するＦＥＴに関する。
さらに、基板および基板上に先に設けられた電極および半導体層表面にアルミニウム含有有機化合物を塗布あるいは印刷により一層設けた後、ゲート絶縁膜を形成するＦＥＴに関する。
以下、本発明をより詳細に説明する。
本発明に係るＦＥＴは、基板上にゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、ゲート電極とチャネル層に挟まれたゲート絶縁膜とを備えたＦＥＴにおいて、ゲート絶縁膜が絶縁性有機高分子からなり、このゲート絶縁膜を形成させる際、被着体の界面にアルミニウム含有有機化合物層を有することを特徴とするＦＥＴである。基本的な素子構造を図１から図５に示すが、本発明はこれらの図で示される素子構成に限定されるものではない。
また、本発明のＦＥＴは、前記ゲート絶縁膜を形成させる際、被着体の界面に、アルミニウム含有有機化合物溶液によりアルミニウム含有有機化合物層が形成される。通常、アルミニウム含有有機化合物溶液は、アルミニウム含有有機化合物を適当な溶媒に溶解し、作製される。また、アルミニウム含有有機化合物溶液は、アルミニウム含有有機化合物を０.５〜２重量％含むことが好ましい。
本発明に係るＦＥＴは、基板上にゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、ゲート電極とチャネル層に挟まれたゲート絶縁膜とを備えたＦＥＴにおいて、ゲート絶縁膜が絶縁性有機高分子からなり、このゲート絶縁膜を形成させる際、被着体の界面にアルミニウム含有有機化合物層を有することを特徴とするＦＥＴである。基本的な素子構造を図１から図５に示すが、本発明はこれらの図で示される素子構成に限定されるものではない。
また、本発明のＦＥＴは、前記ゲート絶縁膜を形成させる際、被着体の界面に、アルミニウム含有有機化合物溶液によりアルミニウム含有有機化合物層が形成される。通常、アルミニウム含有有機化合物溶液は、アルミニウム含有有機化合物を適当な溶媒に溶解し、作製される。また、アルミニウム含有有機化合物溶液は、アルミニウム含有有機化合物を０.５〜２重量％含むことが好ましい。
本発明でいうアルミニウム含有有機化合物としては、１から３個のアルコキシ、フェノキシ、ハロゲン、アセトアセテート、ヒドロキシキノリナートまたは、これらを組み合わせた有機配位子を含む化合物およびこれらの混合物が挙げられる。
上記アルミニウム含有有機化合物としては、アルミニウムｎ-ブトキシド、アルミニウムt-ブトキシド、アルミニウムｓ-ブトキシド、アルミニウムエトキシド、アルミニウムイソプロポキシド、アルミニウム（アセチルアセトナート）、アルミニウムトリフルオロアセチルアセトナート、アルミニウムヘキサフルオロアセチルアセトナート、トリス（２,２,６,６-テトラメチル-３,５-ヘプタンジオナト）アルミニウム、（エチルアセトアセテート）アルミニウムジイソプロポキシド、（オクタデセンアセトアセテート）アルミニウムジイソプロポキシド、トリス（８-ヒドロキシルキノリナート）アルミニウム、トリス（エチルアセトアセテート）アルミニウムが好ましく、より好ましくはアルミニウムキレート化合物である。
アルミニウム含有有機化合物層を均一に形成するためにアルミニウム含有有機化合物を付着させる表面をあらかじめエッチング処理、コロナ処理、プラズマ処理で洗浄しておいてもよい。
上記アルミニウム含有有機化合物の加水分解物を数百℃で焼付するとガラスになることが知られているが、当該発明は化成処理皮膜であり、ガラスにする必要はない。そのため、塗布溶液の乾燥のみで十分であり、乾燥温度は６０〜２００℃が、さらに好ましくは８０〜１２０℃が奨められる。なお、ここでいう乾燥とは、アルミニウム含有有機化合物層の上にゲート絶縁膜が形成されていない状態をいう。
このようにして設けられたアルミニウム含有有機化合物層をエリプソメトリーにより測定した厚みは、ＦＥＴの特性を変化させない厚みが好ましく、厚みは２０ｎｍから０.１ｎｍが、より好ましくは１０ｎｍから０.５ｎｍがよく、さらに好ましくは５ｎｍから１ｎｍが奨められる。
上記ゲート絶縁膜の樹脂としては、特に限定されないが、絶縁特性を示すほとんどの有機高分子が適用でき、その好適な絶縁性有機高分子の具体例として、熱硬化性樹脂、ポリエステル、ポリカーボネート、ポリビニルアルコール、ポリビニルフェノール、ポリビニルブチラール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、ポリブテン、ポリペンテン、エチレン-プロピレン共重合体、ポリブタジエン、ポリスチレンおよびこれらの混合物を含むが、これに限定されない。
上記熱硬化性樹脂としては、熱により硬化して接着作用を呈するものであれば良く、特に限定されないが、例えば、エポキシ樹脂、ビストリアジン樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹脂、シリコン樹脂、不飽和ポリエステル樹脂、シアン酸エステル樹脂、イソシアネート樹脂、ポリベンズオキサゾール樹脂、ポリベンゾシクロブテン樹脂またはこれらの種々の変性樹脂類が好適である。
上記エポキシ樹脂としては、特に限定されないが、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、サリチルアルデヒドノボラック型エポキシ樹脂、ビスフェノールＦノボラック型エポキシ樹脂、脂環式エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ヒダントイン型エポキシ樹脂、イソシアヌレート型エポキシ樹脂、脂肪族環状エポキシ樹脂、およびそれらのハロゲン化物、水素添加物を挙げることができ、これらは単独で用いても２種以上を併用しても構わない。
本発明のゲート絶縁膜には、必要に応じて、硬化剤を添加してもよい。硬化剤としては、用いる絶縁性有機高分子により適宜決定すればよく、特に限定されないが、例えば、絶縁性有機高分子がエポキシ樹脂である場合には、酸無水物化合物、一級または二級アミン、ポリアミン、ポリアミド、ジシアンジアミド、重縮合型アリーロキシシラン化合物、フェノール水酸基を１分子中に２個以上有する化合物である、ビスフェノールＡ樹脂、ビスフェノールＦ樹脂、フェノールノボラック樹脂、ビスフェノールノボラック樹脂、クレゾールノボラック樹脂、サリチルアルデヒドノボラック樹脂及びこれらのフェノール樹脂のハロゲン化物、水素化物、トリアジン構造含有物等を使用できる。これらの硬化剤は１種または２種以上併用してもよい。
硬化剤の配合量は、特に限定されないが、例えば、絶縁性有機高分子としてエポキシ樹脂を用いる場合には、エポキシ当量に対して水酸基当量が０.５〜２.０当量の範囲となるように配合することが好ましい。
また、本発明のゲート絶縁膜には、必要に応じて、硬化促進剤を添加してもよい。硬化促進剤としては、特に限定されないが、例えば、絶縁性有機高分子がエポキシ樹脂である場合には、イミダゾール化合物、有機リン化合物、第３級アミン、第４級アンモニウム塩、ルイス酸、トリアルキルオキソニウム塩、カルボニウム塩、ジアゾニウム塩、アルキル化剤、スルホニウム塩、ジアリルアイオドニウム塩を使用することができる。
本発明によれば、前述したアルミニウム含有有機化合物層およびゲート絶縁膜の成膜は、例えば、ゲート電極上へ塗布あるいは印刷し、乾燥することにより行うことができる。また、ゲート絶縁膜では必要に応じ硬化処理を行うことができる。アルミニウム含有有機化合物およびゲート絶縁膜の塗布、印刷方法としては、所望の塗布厚で各々の材料を塗布、印刷することが可能な方法を適用することができ、例えば、塗布方法としてディップコーティング、スピンコーティング、スプレーコーティング、インクジェットコーティング、オフセットコーティング、ロールコーティングが挙げられ、印刷方法としてはインクジェット印刷法、転写法、オフセット印刷法、スクリーン印刷法、凸版印刷、凹版印刷、ソフトリソグラフ、ディスペンサ法が挙げられる。
このようにして形成されたアルミニウム含有有機化合物層を含むゲート絶縁膜は、ＦＩＢにより処理した断面サンプルのＳＴＥＭ／ＥＤＸ観察あるいはＥＥＬＳ観察によりアルミニウム含有有機化合物層を検出できる。
本発明に係るＦＥＴにおいて、半導体層として用いられる半導体は、塗布または印刷形成可能な有機半導体や無機半導体として用いられる公知の全ての材料を用いて製造できる。好ましい半導体層は、ペンタセン、ポリチオフェン、銅フタロシアニン、ポリアニリン、ポリピロール、ポリフェニレンビニレン、ポルフルオレン、カーボンナノチューブ、ＳｎＯ粒子、ＺｎＯ粒子、シリコン粒子、ＳｎＯ前駆体溶液、ＺｎＯ前駆体溶液またはこれらの誘導体から製造できるが、これに制限されない。
本発明に係るＦＥＴの基板、ゲート電極、およびソース-ドレイン電極の材質は、ＦＥＴの分野で公知の全ての材料を含む。より好ましくは、基板はプラスチック基板、樹脂シート、金属シート、ガラス基板、石英基板またはシリコン基板であり、ゲートおよびソース-ドレイン電極は導電性の材料からなり、好ましくはＡｕ、Ａｇ、Ｃｕ、Ａｌ、アルミニウム合金、ニッケル、Ｃｒ、カルシウム、タンタル、白金、パラジウム、チタンの他、ＩＴＯ、ＳｎＯの透明電極または有機伝導体材料としてＰＥＤＯＴ−ＰＳＳ、カーボンナノチューブ、グラフェンシート、ＴＴＦ−ＴＣＮＱが挙げられるが、これに制限されない。
本発明の好適なＦＥＴ形態としては基板上にゲート電極を設け、そのゲート電極の上にアルミニウム含有有機化合物層を、塗布あるいは印刷によって形成し、乾燥した後、前記アルミニウム含有有機化合物層の上に絶縁性有機高分子のゲート絶縁膜を塗布あるいは印刷によって形成し、乾燥、硬化した後、その直上に半導体層を形成する。次に、ソース-ドレイン電極を形成し、あるいはソース-ドレイン電極を形成した後、半導体層を形成することにより製造することができる。また、基板上にソース-ドレイン電極を設け、そのソース-ドレイン電極の上に半導体層を形成する。あるいは半導体層を形成した後、ソース-ドレイン電極を設ける。半導体層の上あるいはソース-ドレイン電極上にアルミニウム含有有機化合物層を、塗布あるいは印刷によって形成し、乾燥した後、前記アルミニウム含有有機化合物層の上に絶縁性有機高分子のゲート絶縁膜を塗布あるいは印刷によって形成し、乾燥、硬化した後、その直上にゲート電極を形成することにより製造することができる。
以下、本発明を実施例に基づき説明するが、本発明は以下実施例に限定されるものではない。
（実施例１）
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）に（エチルアセトアセテート）アルミニウムジイソプロポキシド（和光純薬工業製）の１重量％プロピレングリコールモノメチルエーテルアセテート溶液（東京化成工業製）を１５００回転、２０秒でスピンコートし、１００℃で３分間乾燥することにより、基板表面にアルミニウム含有有機化合物層を空気中で形成した。
（実施例１）
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）に（エチルアセトアセテート）アルミニウムジイソプロポキシド（和光純薬工業製）の１重量％プロピレングリコールモノメチルエーテルアセテート溶液（東京化成工業製）を１５００回転、２０秒でスピンコートし、１００℃で３分間乾燥することにより、基板表面にアルミニウム含有有機化合物層を空気中で形成した。
製造例１：ビスフェノールＦのジフェニルシリル化体の製造
セパラブルフラスコに、ビスフェノールＦ（本州化学工業製）１６０ｇ（０.８０ｍｏｌ）、ジメトキシジフェニルシラン（ＡＺ−６１８３：東レダウコーニングアジア製）９５.３ｇ（０.８ｍｏｌ）、リン触媒（ＰＰＱ：北興化学工業製）０.８０ｇ（０.５重量％）を仕込み、１３０℃で溶解させ１５時間攪拌した。この時発生するメタノールは系外に除去した。その後、加熱減圧下さらに２０時間反応を行うことで、ビスフェノールＦのジフェニルシリル化体を２７０ｇ得た。
セパラブルフラスコに、ビスフェノールＦ（本州化学工業製）１６０ｇ（０.８０ｍｏｌ）、ジメトキシジフェニルシラン（ＡＺ−６１８３：東レダウコーニングアジア製）９５.３ｇ（０.８ｍｏｌ）、リン触媒（ＰＰＱ：北興化学工業製）０.８０ｇ（０.５重量％）を仕込み、１３０℃で溶解させ１５時間攪拌した。この時発生するメタノールは系外に除去した。その後、加熱減圧下さらに２０時間反応を行うことで、ビスフェノールＦのジフェニルシリル化体を２７０ｇ得た。
ついで、ビスフェノールＡノボラック型エポキシ樹脂（Ｎ−８６５:大日本インキ化学工業製）０.５０ｇ、製造例１に従い合成したビスフェノールＦのジフェニルシリル化体０.３４ｇ、１-シアノエチル-２-フェニルイミダゾール（２ＰＺ−ＣＮ:四国化成工業製）１重量％をプロピレングリコールモノメチルエーテルアセテート４.３７ｇに溶解させた樹脂溶液を調整し、４０００回転３０秒の条件でスピンコートし、１００℃で１０分乾燥の後１８０℃で１５分硬化させることによって膜厚３００ｎｍのゲート絶縁膜を形成した。
（実施例２）
アルミニウム含有有機化合物層を形成する化合物として、トリス（エチルアセトアセテート）アルミニウム（和光純薬工業製）を用いた以外、実施例１と同様の方法でゲート絶縁膜を形成した。
アルミニウム含有有機化合物層を形成する化合物として、トリス（エチルアセトアセテート）アルミニウム（和光純薬工業製）を用いた以外、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例３）
アルミニウム含有有機化合物層を形成する化合物として、トリス（８-ヒドロキシルキノリナート）アルミニウム（和光純薬工業製）を用いた以外、実施例１と同様の方法でゲート絶縁膜を形成した。
アルミニウム含有有機化合物層を形成する化合物として、トリス（８-ヒドロキシルキノリナート）アルミニウム（和光純薬工業製）を用いた以外、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例４）
アルミニウム含有有機化合物として、アルミニウム（ｓ-ブトキサイド）（和光純薬工業製）を用いて窒素雰囲気中でアルミニウム金属含有有機化合物層を形成した以外、実施例１と同様の方法でゲート絶縁膜を形成した。
アルミニウム含有有機化合物として、アルミニウム（ｓ-ブトキサイド）（和光純薬工業製）を用いて窒素雰囲気中でアルミニウム金属含有有機化合物層を形成した以外、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例５）
実施例１と同様の方法でアルミニウム含有有機化合物層を施した後、Ｎ−８６５；０.５０ｇ、ビスフェノールＡノボラック樹脂（ＶＨ−４１７０:大日本インキ化学工業製）０.２７ｇ、２ＰＺ−ＣＮ１重量％０.０７ｇをプロピレングリコールモノメチルエーテルアセテート５.１０ｇに溶解させた樹脂溶液を調整し、実施例１と同様の方法でゲート絶縁膜を形成した。
実施例１と同様の方法でアルミニウム含有有機化合物層を施した後、Ｎ−８６５；０.５０ｇ、ビスフェノールＡノボラック樹脂（ＶＨ−４１７０:大日本インキ化学工業製）０.２７ｇ、２ＰＺ−ＣＮ１重量％０.０７ｇをプロピレングリコールモノメチルエーテルアセテート５.１０ｇに溶解させた樹脂溶液を調整し、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例６）
実施例１と同様の方法でアルミニウム含有有機化合物層を施した後、実施例１のゲート絶縁膜の代りに、ポリメタクリル酸メチル（和光純薬工業製）を７５重量％となるようトルエンに溶解させた樹脂溶液を調整し、３０００回転３０秒の条件でスピンコートし、１００℃の下１０分乾燥させることによって膜厚３００ｎｍのゲート絶縁膜を形成した。
実施例１と同様の方法でアルミニウム含有有機化合物層を施した後、実施例１のゲート絶縁膜の代りに、ポリメタクリル酸メチル（和光純薬工業製）を７５重量％となるようトルエンに溶解させた樹脂溶液を調整し、３０００回転３０秒の条件でスピンコートし、１００℃の下１０分乾燥させることによって膜厚３００ｎｍのゲート絶縁膜を形成した。
（実施例７）
実施例１と同様の方法でアルミニウム含有有機化合物層を施した後、実施例１のゲート絶縁膜の代りに、ポリビニルフェノール（和光純薬工業製）を３０ｍｇ／ｍlとなるよう脱水テトラヒドロフラン（和光純薬工業製）に溶解させた樹脂溶液に１,６-ビストリクロロシリルへキサン（Ａｌｄｒｉｃｈ製）を３０ｍｇ／ｍlとなる脱水テトラヒドロフラン溶液を同等量で混合させた溶液を１５００回転３０秒の条件でスピンコートし、１００℃の下１０分乾燥させることによって膜厚３００ｎｍのゲート絶縁膜を形成した。
実施例１と同様の方法でアルミニウム含有有機化合物層を施した後、実施例１のゲート絶縁膜の代りに、ポリビニルフェノール（和光純薬工業製）を３０ｍｇ／ｍlとなるよう脱水テトラヒドロフラン（和光純薬工業製）に溶解させた樹脂溶液に１,６-ビストリクロロシリルへキサン（Ａｌｄｒｉｃｈ製）を３０ｍｇ／ｍlとなる脱水テトラヒドロフラン溶液を同等量で混合させた溶液を１５００回転３０秒の条件でスピンコートし、１００℃の下１０分乾燥させることによって膜厚３００ｎｍのゲート絶縁膜を形成した。
（実施例８）
Ａl（９１.２重量％）‐Ｎｄをスパッタにより１００ｎｍ設けたガラス基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
Ａl（９１.２重量％）‐Ｎｄをスパッタにより１００ｎｍ設けたガラス基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例９）
Ｃｒを２００ｎｍ蒸着したシリコン基板（水戸精工製）を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
Ｃｒを２００ｎｍ蒸着したシリコン基板（水戸精工製）を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例１０）
高ドープシリコン基板（エレクトロニクス エンド マテリアルズ コーポレイション製）を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
高ドープシリコン基板（エレクトロニクス エンド マテリアルズ コーポレイション製）を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例１１）
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上にＡｕ（高純度化学研究所製）を、真空蒸着装置（トッキ製）を用い、０.０５ｎｍ／ｓの速度で５０ｎｍ蒸着した基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上にＡｕ（高純度化学研究所製）を、真空蒸着装置（トッキ製）を用い、０.０５ｎｍ／ｓの速度で５０ｎｍ蒸着した基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例１２）
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上にＡｇ（和光純薬工業製）を、真空蒸着装置（トッキ製）を用い、０.０６ｎｍ／ｓの速度で５０ｎｍ蒸着した基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上にＡｇ（和光純薬工業製）を、真空蒸着装置（トッキ製）を用い、０.０６ｎｍ／ｓの速度で５０ｎｍ蒸着した基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例１３）
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上にＣｕ（和光純薬工業製）を、真空蒸着装置（トッキ製）を用い、０.０５ｎｍ／ｓの速度で５０ｎｍ蒸着した基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上にＣｕ（和光純薬工業製）を、真空蒸着装置（トッキ製）を用い、０.０５ｎｍ／ｓの速度で５０ｎｍ蒸着した基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
（実施例１４）
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上に、ホモジナイザーを用いて５分間分散させたＰＥＤＯＴ／ＰＳＳ水溶液（Ｈ.Ｃ.Ｓｔａｒｃｋ製）を１５００回転４０秒の条件でスピンコートし、２００℃の下１０分乾燥させることでＰＥＤＯＴ／ＰＳＳからなるゲート電極を設けた基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
アルミニウムを１００ｎｍ蒸着したシリコン基板（水戸精工製）上に、ホモジナイザーを用いて５分間分散させたＰＥＤＯＴ／ＰＳＳ水溶液（Ｈ.Ｃ.Ｓｔａｒｃｋ製）を１５００回転４０秒の条件でスピンコートし、２００℃の下１０分乾燥させることでＰＥＤＯＴ／ＰＳＳからなるゲート電極を設けた基板を用いた以外は、実施例１と同様の方法でゲート絶縁膜を形成した。
（比較例１）
実施例１におけるアルミニウム含有有機化合物層を施さず、実施例１と同様の方法によってゲート絶縁膜を形成した。
実施例１におけるアルミニウム含有有機化合物層を施さず、実施例１と同様の方法によってゲート絶縁膜を形成した。
（比較例２）
実施例２におけるアルミニウム含有有機化合物層を施さず、実施例５と同様の方法によってゲート絶縁膜を形成した。
実施例２におけるアルミニウム含有有機化合物層を施さず、実施例５と同様の方法によってゲート絶縁膜を形成した。
（比較例３）
実施例３におけるアルミニウム含有有機化合物層を施さず、実施例６と同様の方法によってゲート絶縁膜を形成した。
実施例３におけるアルミニウム含有有機化合物層を施さず、実施例６と同様の方法によってゲート絶縁膜を形成した。
（比較例４）
実施例４におけるアルミニウム含有有機化合物層を施さず、実施例７と同様の方法によってゲート絶縁膜を形成した。
実施例４におけるアルミニウム含有有機化合物層を施さず、実施例７と同様の方法によってゲート絶縁膜を形成した。
（比較例５）
実施例５におけるアルミニウム含有有機化合物層を施さず、実施例８と同様の方法によってゲート絶縁膜を形成した。
実施例５におけるアルミニウム含有有機化合物層を施さず、実施例８と同様の方法によってゲート絶縁膜を形成した。
（比較例６）
実施例６におけるアルミニウム含有有機化合物層を施さず、実施例９と同様の方法によってゲート絶縁膜を形成した。
実施例６におけるアルミニウム含有有機化合物層を施さず、実施例９と同様の方法によってゲート絶縁膜を形成した。
（比較例７）
実施例７におけるアルミニウム含有有機化合物層を施さず、実施例１０と同様の方法によってゲート絶縁膜を形成した。
実施例７におけるアルミニウム含有有機化合物層を施さず、実施例１０と同様の方法によってゲート絶縁膜を形成した。
（比較例８）
実施例８におけるアルミニウム含有有機化合物層を施さず、実施例１１と同様の方法によってゲート絶縁膜を形成した。
実施例８におけるアルミニウム含有有機化合物層を施さず、実施例１１と同様の方法によってゲート絶縁膜を形成した。
（比較例９）
実施例９におけるアルミニウム含有有機化合物層を施さず、実施例１２と同様の方法によってゲート絶縁膜を形成した。
実施例９におけるアルミニウム含有有機化合物層を施さず、実施例１２と同様の方法によってゲート絶縁膜を形成した。
（比較例１０）
実施例１０におけるアルミニウム含有有機化合物層を施さず、実施例１３と同様の方法によってゲート絶縁膜を形成した。
実施例１０におけるアルミニウム含有有機化合物層を施さず、実施例１３と同様の方法によってゲート絶縁膜を形成した。
（比較例１１）
実施例１１におけるアルミニウム含有有機化合物層を施さず、実施例１４と同様の方法によってゲート絶縁膜を形成した。
実施例１１におけるアルミニウム含有有機化合物層を施さず、実施例１４と同様の方法によってゲート絶縁膜を形成した。
<ピンホール数>
これらのゲート絶縁膜において、１ｃｍ２当たりに存在するピンホールを顕微鏡（×５００）により拡大して数えた。結果を表１、表２に示した。
これらのゲート絶縁膜において、１ｃｍ２当たりに存在するピンホールを顕微鏡（×５００）により拡大して数えた。結果を表１、表２に示した。
<ＦＥＴの作製および評価>
ついで、このゲート絶縁膜に半導体層としてペンタセン（Ａｌｄｒｉｃｈ製）を真空蒸着装置（トッキ製）によりチャンバー圧力１０-５Ｐａ、基板温度２５℃、成膜速度０.０２〜０.０４ｎｍ／ｓの条件でメタルマスクを用いて５０ｎｍ成膜した後、ソース-ドレイン電極として、Ａｕ（高純度化学研究所製）を真空蒸着装置（トッキ製）によりメタルマスクを用いて３０ｎｍ成膜することによってＦＥＴを作製した。このときチャネル幅（Ｗ）は１ｎｍ、チャネル長（Ｌ）は２００μｍとした。得られたＦＥＴの電気特性はｐＡ ＭＥＴＥＲ／ＤＣ ＶＯＬＴＡＧＥ ＳＯＵＲＣＥ（４１４０Ｂ：ＹＯＫＯＧＡＷＡ Ｈｅｗｌｅｔ−Ｐａｃｋａｒｄ製）、エレクトロメータ（ＴＲ８６５４：アドバンテスト製）、ポジショナ、ペルチェ素子を用いた温度可変ステージを組み合わせた装置を用いた。以下、装置の詳細について述べる。
ついで、このゲート絶縁膜に半導体層としてペンタセン（Ａｌｄｒｉｃｈ製）を真空蒸着装置（トッキ製）によりチャンバー圧力１０-５Ｐａ、基板温度２５℃、成膜速度０.０２〜０.０４ｎｍ／ｓの条件でメタルマスクを用いて５０ｎｍ成膜した後、ソース-ドレイン電極として、Ａｕ（高純度化学研究所製）を真空蒸着装置（トッキ製）によりメタルマスクを用いて３０ｎｍ成膜することによってＦＥＴを作製した。このときチャネル幅（Ｗ）は１ｎｍ、チャネル長（Ｌ）は２００μｍとした。得られたＦＥＴの電気特性はｐＡ ＭＥＴＥＲ／ＤＣ ＶＯＬＴＡＧＥ ＳＯＵＲＣＥ（４１４０Ｂ：ＹＯＫＯＧＡＷＡ Ｈｅｗｌｅｔ−Ｐａｃｋａｒｄ製）、エレクトロメータ（ＴＲ８６５４：アドバンテスト製）、ポジショナ、ペルチェ素子を用いた温度可変ステージを組み合わせた装置を用いた。以下、装置の詳細について述べる。
図６に、測定装置の接続概略図を示す。ＦＥＴ特性の評価では、ｐＡメータのＬｏを電圧源に、Ｈｉ側を測定対象に接続した。このように接続すると、ｐＡメータの指示値は正負反転するが、外来ノイズやケーブルのリーク電流の影響を排除することができる。また、ゲート電極は、素子を乗せるプレートに接続したが、リーク電流の影響を避けるため、ゲート電極用銅板（ｐＡメータのＨｉへ接続）／ゲート絶縁膜（ｔ＝０.４ｍｍ）／銅板（ｐＡメータのＬｏへ接続）の構成とした。なお、ｐＡ ＭＥＴＥＲ／ＤＣ ＶＯＬＴＡＧＥ ＳＯＵＲＣＥのＶＡはゲート側、ＶＢはドレイン側を駆動するよう接続した。各測定装置は、ＧＰＩＢおよびＲＳ−２３２Ｃによってパソコンへ接続し、Ｉｇｏｒ Ｐｒｏ（Ｗａｖｅ Ｍｅｔｒｉｃｓ製）上で作成したプログラムによって設定、データの取り込みを行うようにした。
外来ノイズや外光の影響を排除するため、評価素子への接続部は遮光シールドボックス内に設置した。ソース、ドレイン電極の接続には、ポジショナ（ＸＹＺ−５００ＴＩＭ：Ｑｕｔｅｒ製）、スプリングプローブ（ＢＬ−０３ＲＡ-００：エスケイ工機製）を組み合わせたプローバを用いた。ポジショナは着磁性ステンレスプレート上に設置した。また、スプリングプローブを素子上で位置合わせするため、ＸＹＺステージに設置したＣＣＤカメラによって、素子表面観察できるようにした。
<電荷移動度および閾値電圧>
電荷移動度は、下記飽和領域における電流式から求められる。下記式（１）に基づき、（ＩＤＳ）１／２とゲート電圧ＶＧを変数とした電流伝達特性のグラフを得、その傾きから電荷移動度を求めた（図７、図８参照）。電流伝達特性評価は、乾燥窒素雰囲気下、室温（２５℃）において、ゲート-ソース間に一定電圧（-１０Ｖ）をかけながら、ソース-ドレイン間の電圧値を-２０Ｖから３０Ｖまで変化させ、これに対応して変化するソース-ドレイン間電流を測定した。結果を表１、表２に示した。
（ＩＤＳ）１／２＝（μ・Ｃｉ・Ｗ／（２Ｌ））１／２・（ＶＧ−Ｖｔｈ）（１）
（式中、ＩＤＳはソース-ドレイン間電流、μは電荷移動度、Ｃｉはゲート絶縁膜の静電容量、Ｗはチャネル幅、Ｌはチャネル長、ＶＧはゲート電圧、Ｖｔｈは閾値電圧である）
電荷移動度は、下記飽和領域における電流式から求められる。下記式（１）に基づき、（ＩＤＳ）１／２とゲート電圧ＶＧを変数とした電流伝達特性のグラフを得、その傾きから電荷移動度を求めた（図７、図８参照）。電流伝達特性評価は、乾燥窒素雰囲気下、室温（２５℃）において、ゲート-ソース間に一定電圧（-１０Ｖ）をかけながら、ソース-ドレイン間の電圧値を-２０Ｖから３０Ｖまで変化させ、これに対応して変化するソース-ドレイン間電流を測定した。結果を表１、表２に示した。
（ＩＤＳ）１／２＝（μ・Ｃｉ・Ｗ／（２Ｌ））１／２・（ＶＧ−Ｖｔｈ）（１）
（式中、ＩＤＳはソース-ドレイン間電流、μは電荷移動度、Ｃｉはゲート絶縁膜の静電容量、Ｗはチャネル幅、Ｌはチャネル長、ＶＧはゲート電圧、Ｖｔｈは閾値電圧である）
<閾値電圧>
閾値電圧は（ＩＤＳ）１／２とゲート電圧ＶＧのグラフの線形部分の延長線とＶＧ軸との交点から求めた。結果を表１、表２に示した。
閾値電圧は（ＩＤＳ）１／２とゲート電圧ＶＧのグラフの線形部分の延長線とＶＧ軸との交点から求めた。結果を表１、表２に示した。
<ＩＯＮ／ＩＯＦＦ比>
ＩＯＮ／ＩＯＦＦ比はオン状態での最大電流値とオフ状態での最小電流値との比から求めた。結果を表１、表２に示した。
ＩＯＮ／ＩＯＦＦ比はオン状態での最大電流値とオフ状態での最小電流値との比から求めた。結果を表１、表２に示した。
<デバイスエラー率>
デバイスエラー率はＶＧとゲート電流ＩＧを変数としたグラフを得、２０Ｖから-３０Ｖの測定範囲内でＩＧが２.３×１０-１０Ａ／ｃｍ２を超える電流値を示すデバイスをエラーと見なした。結果を表１、表２に示した。
デバイスエラー率はＶＧとゲート電流ＩＧを変数としたグラフを得、２０Ｖから-３０Ｖの測定範囲内でＩＧが２.３×１０-１０Ａ／ｃｍ２を超える電流値を示すデバイスをエラーと見なした。結果を表１、表２に示した。
本発明によれば、ゲート絶縁膜塗布時の膜厚ムラや点欠陥を抑制することが可能となり、デバイスエラー率を低減できるＦＥＴを提供することが可能となった。
１１、２１、３１、４１、５１、６１、７１、８１、９１：基板
１２、２２、３２、４２、５２、６２、７２、８２、８２’、９２、９２’：ゲート電極
１３、２３、３３、４３、５３、６３、７３、８３、８３’、９３、９３’：アルミニウム含有有機化合物層
１４、２４、３４、４４、５４、６４、７４、８４、８４’、９４、９４’：ゲート絶縁膜
１５、２５、３５、４５、５５、６５、７５、８５、９５：半導体層
１６、１７、２６、２７、３６、３７、４６、４７、５６、５７、６６、６７、７６、７７、８６、８７、９６、９７：ソース-ドレイン電極
１２、２２、３２、４２、５２、６２、７２、８２、８２’、９２、９２’：ゲート電極
１３、２３、３３、４３、５３、６３、７３、８３、８３’、９３、９３’：アルミニウム含有有機化合物層
１４、２４、３４、４４、５４、６４、７４、８４、８４’、９４、９４’：ゲート絶縁膜
１５、２５、３５、４５、５５、６５、７５、８５、９５：半導体層
１６、１７、２６、２７、３６、３７、４６、４７、５６、５７、６６、６７、７６、７７、８６、８７、９６、９７：ソース-ドレイン電極
Claims (11)
- ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタの作製に使用されるアルミニウム含有有機化合物溶液であって、アルミニウム含有有機化合物を０.５〜２重量％含み前記ゲート絶縁膜を形成させる際、被着体の界面に化成処理被膜であるアルミニウム含有有機化合物層を厚み０．１〜２０ｎｍで形成する電界効果型トランジスタの作製用途に使用されるアルミニウム含有有機化合物溶液。
- アルミニウム含有有機化合物が、１から３個のアルコキシ、フェノキシ、ハロゲン、アセトアセテート、ヒドロキシキノリナートまたは、これらを組み合わせた有機配位子を含む化合物およびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする請求項１に記載のアルミニウム含有有機化合物溶液。
- ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、前記ゲート絶縁膜が絶縁性有機高分子からなり、前記ゲート絶縁膜を形成させる際、被着体の界面に、請求項１または請求項２に記載のアルミニウム含有有機化合物溶液により化成処理被膜であるアルミニウム含有有機化合物層を形成してなる、電界効果型トランジスタ。
- 被着体が、ゲート電極、ソース-ドレイン電極、チャネル層を構成する半導体層のいずれかである、請求項３に記載の電界効果型トランジスタ。
- ゲート絶縁膜である絶縁性有機高分子が、熱硬化性樹脂、ポリエステル、ポリカーボネート、ポリビニルアルコール、ポリビニルフェノール、ポリビニルブチラール、ポリアセタール、ポリアリレート、ポリアミド、ポリアミドイミド、ポリフェニレンエーテル、ポリフェニレンスルファイド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリベンズイミダゾール、ポリカルボジイミド、ポリシロキサン、ポリメチルメタクリレート、ポリメタクリルアミド、ニトリルゴム、アクリルゴム、ポリエチレンテトラフルオライド、ポリブテン、ポリペンテン、エチレン-プロピレン共重合体、ポリブタジエン、ポリスチレンおよびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする請求項３または請求項４に記載の電界効果型トランジスタ。
- 熱硬化性樹脂が、エポキシ樹脂、ビストリアジン樹脂、ポリイミド樹脂、フェノール樹脂、メラミン樹脂、シリコン樹脂、不飽和ポリエステル樹脂、シアン酸エステル樹脂、イソシアネート樹脂、ポリベンズオキサゾール樹脂またはこれらの種々の変性樹脂類から選ばれる少なくとも１種であることを特徴とする請求項５に記載の電界効果型トランジスタ。
- ゲート電極と、ソース-ドレイン電極と、チャネル層を構成する半導体層と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタの作製方法において、ゲート絶縁膜を形成する際、被着体表面をあらかじめアルミニウム含有有機化合物あるいはアルミニウム含有有機化合物を０.５〜２重量％含むアルミニウム含有有機化合物溶液により表面処理を施すことにより被着体表面に化成処理被膜であるアルミニウム含有有機化合物層を厚み０．１〜２０ｎｍで形成することを特徴とする電界効果型トランジスタの作製方法。
- 被着体が、ゲート電極、ソース-ドレイン電極、チャネル層を構成する半導体層のいずれかである、請求項７に記載の電界効果型トランジスタの作製方法。
- アルミニウム含有有機化合物が、１から３個のアルコキシ、フェノキシ、ハロゲン、アセトアセテート、ヒドロキシキノリナートまたは、これらを組み合わせた有機配位子を含む化合物およびこれらの混合物からなる群より選ばれる少なくとも１種であることを特徴とする、請求項７または請求項８に記載の電界効果型トランジスタの作製方法。
- ゲート絶縁膜および化成処理被膜であるアルミニウム含有有機化合物層が、湿式工程によって形成されることを特徴とする請求項７〜請求項９いずれかに記載の電界効果型トランジスタの作製方法。
- 湿式工程が、ディップコーティング、スピンコーティング、スプレーコーティング、ロールコーティング、インクジェットコーティング、オフセットコーティング、インクジェット印刷法、転写法、オフセット印刷法、スクリーン印刷法、凸版印刷法、凹版印刷、ソフトリソグラフ、ディスペンサ印刷から選ばれる方法によって行われることを特徴とする請求項１０に記載の電界効果型トランジスタの作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008221717A JP5590366B2 (ja) | 2008-08-29 | 2008-08-29 | アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008221717A JP5590366B2 (ja) | 2008-08-29 | 2008-08-29 | アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010056408A JP2010056408A (ja) | 2010-03-11 |
| JP5590366B2 true JP5590366B2 (ja) | 2014-09-17 |
Family
ID=42071985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008221717A Expired - Fee Related JP5590366B2 (ja) | 2008-08-29 | 2008-08-29 | アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5590366B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110776B (zh) * | 2010-12-03 | 2012-10-03 | 中国科学院化学研究所 | 一种高性能有机场效应晶体管及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH083445A (ja) * | 1994-06-27 | 1996-01-09 | Toray Ind Inc | 水溶性ポリイミド前駆体、ポリイミド前駆体水溶液、およびその製造方法 |
| JP2003347552A (ja) * | 2002-05-29 | 2003-12-05 | Konica Minolta Holdings Inc | 有機トランジスタ及びその製造方法 |
| JP2004063977A (ja) * | 2002-07-31 | 2004-02-26 | Mitsubishi Chemicals Corp | 電界効果トランジスタ |
| DE602004004519T2 (de) * | 2003-04-16 | 2007-11-08 | Matsushita Electric Industrial Co., Ltd., Kadoma | Ausstosslösung, verfahren zur erzeugung von mustern sowie verfahren zur herstellung eines elektronischen gerätes unter verwendung dieser lösung, und elektronisches gerät |
| JP2006024862A (ja) * | 2004-07-09 | 2006-01-26 | Nippon Hoso Kyokai <Nhk> | 有機トランジスタおよび有機トランジスタの製造方法 |
| JP4882256B2 (ja) * | 2004-12-06 | 2012-02-22 | 凸版印刷株式会社 | 薄膜トランジスタ |
| JP5050315B2 (ja) * | 2005-03-04 | 2012-10-17 | 日立化成工業株式会社 | ゲート絶縁膜及びこれを用いた薄膜トランジスタ |
| JP2007012986A (ja) * | 2005-07-01 | 2007-01-18 | Univ Of Tokyo | 有機半導体装置 |
| JP2007200588A (ja) * | 2006-01-24 | 2007-08-09 | Seiko Epson Corp | 強誘電体薄膜形成用組成物の製造方法 |
| KR101243809B1 (ko) * | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 및 이를 이용한 ｔｆｔ 어레이기판의 제조방법 |
| JP5212600B2 (ja) * | 2006-08-11 | 2013-06-19 | 日産化学工業株式会社 | ゲート絶縁膜および有機トランジスタ |
| WO2008075714A1 (ja) * | 2006-12-21 | 2008-06-26 | Seiko Epson Corporation | 薄膜電子デバイス接合基板の製造方法、及び電子機器 |
-
2008
- 2008-08-29 JP JP2008221717A patent/JP5590366B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010056408A (ja) | 2010-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010108986A (ja) | ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法 | |
| JP6061858B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| Raghuwanshi et al. | Flexible organic field-effect transistors with TIPS-Pentacene crystals exhibiting high electrical stability upon bending | |
| US8134145B2 (en) | Organic electronic device | |
| EP2975649A1 (en) | Field effect transistor | |
| KR100986148B1 (ko) | 탄소나노튜브층과 유기반도체층이 적층된 구조의 활성층을구비하는 박막 트랜지스터 및 그 제조방법 | |
| JP2008085315A (ja) | 薄膜トランジスタおよびその製造方法 | |
| TWI677104B (zh) | 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置 | |
| WO2016115824A1 (zh) | 薄膜晶体管、阵列基板及其制作方法 | |
| JPWO2015076334A1 (ja) | トランジスタの製造方法およびトランジスタ | |
| JP2014199919A (ja) | ゲート絶縁膜、組成物、硬化膜、半導体素子、半導体素子の製造方法および表示装置 | |
| US7977214B2 (en) | Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device | |
| US20090045396A1 (en) | Composition for forming passivation layer and organic thin film transistor comprising the passivation layer | |
| Heidler et al. | Ferroelectric field-effect transistors based on solution-processed electrochemically exfoliated graphene | |
| Zhang et al. | High-resolution inkjet-printed oxide thin-film transistors with a self-aligned fine channel bank structure | |
| WO2010053171A1 (ja) | スイッチング素子及びその製造方法 | |
| JP5590366B2 (ja) | アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法 | |
| JP2010123951A (ja) | 薄膜トランジスタおよび半導体組成物 | |
| JP4443944B2 (ja) | トランジスタとその製造方法 | |
| JP4419425B2 (ja) | 有機薄膜トランジスタ素子 | |
| Shi et al. | High performance tetrathienoacene-DDP based polymer thin-film transistors using a photo-patternable epoxy gate insulating layer | |
| JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
| TWI450429B (zh) | 有機薄膜電晶體及其製造方法 | |
| JP2007027524A (ja) | 有機絶縁膜の形成方法、有機絶縁膜、半導体装置の製造方法、および半導体装置 | |
| JP5696882B2 (ja) | 帯電体並びにそれを用いた電界効果トランジスタ及びメモリ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140716 |
|
| LAPS | Cancellation because of no payment of annual fees |