JP2010108986A - ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法 - Google Patents
ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2010108986A JP2010108986A JP2008276720A JP2008276720A JP2010108986A JP 2010108986 A JP2010108986 A JP 2010108986A JP 2008276720 A JP2008276720 A JP 2008276720A JP 2008276720 A JP2008276720 A JP 2008276720A JP 2010108986 A JP2010108986 A JP 2010108986A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- epoxy resin
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 ゲート電極、ソース−ドレイン電極、チャネル層を構成する半導体層及びゲート電極とチャネル層とに挟まれたゲート絶縁膜を備えた電界効果型トランジスタ用のゲート絶縁膜層形成材料であって、前記ゲート絶縁膜がエポキシ樹脂からなり、このエポキシ樹脂の硬化剤として下記一般式(1)で示される重縮合型アリーロキシシラン化合物を用いるゲート絶縁膜層形成材料。
【選択図】 図1
Description
また、有機物からなるゲート絶縁膜としては、ポリイミド、BCB(benzocyclobutene)、フォトアクリル、シルセスキオキサン系化合物等が用いられているが、無機絶縁膜を代替する程の、FET特性を示していないのが実情である(特許文献1、2参照)。
そこで、本発明では、FET特性値の向上が可能である、ゲート絶縁膜層形成材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法を提供することを目的とする。
(1)ゲート電極、ソース−ドレイン電極、チャネル層を構成する半導体層及びゲート電極とチャネル層とに挟まれたゲート絶縁膜を備えた電界効果型トランジスタ用のゲート絶縁膜層形成材料であって、前記ゲート絶縁膜がエポキシ樹脂からなり、このエポキシ樹脂の硬化剤として下記一般式(1)で示される重縮合型アリーロキシシラン化合物を用いるゲート絶縁膜層形成材料。
(3)項(1)又は(2)において、一般式(1)中のR3が、ヒドロキノン、レゾルシン、カテコール、ピロガロール、フロログリシン、1,2,4−ヒドロキシベンゼン、o,o’−ビフェノール、o,m’−ビフェノール、o,p’−ビフェノール、m,m’−ビフェノール、m,p’−ビフェノール、p,p’−ビフェノール、ビスフェノールA、ビスフェノールF、ビスフェノールS、1,2−ジヒドロキシナフタレン、1,3−ジヒドロキシナフタレン、1,4−ジヒドロキシナフタレン、1,5−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレン、1,7−ジヒドロキシナフタレン、1,8−ジヒドロキシナフタレン、2,3−ジヒドロキシナフタレン、2,6−ジヒドロキシナフタレン、2,7−ジヒドロキシナフタレン、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル樹脂、ナフトールアラルキル樹脂、トリフェノールメタン型ノボラック樹脂から少なくとも一つ以上を選んでなるゲート絶縁膜層形成材料。
(4)項(1)乃至(3)の何れかにおいて、エポキシ樹脂が、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、サリチルアルデヒドノボラック型エポキシ樹脂、ビスフェノールFノボラック型エポキシ樹脂、脂肪族環状式エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ヒダントイン型エポキシ樹脂、イソシアヌレート型エポキシ樹脂及びそれらのハロゲン化物、水素化物から少なくとも一つ以上を選んでなるゲート絶縁膜層形成材料。
(5)項(1)乃至(4)の何れかにおいて、更に、イミダゾール化合物、有機リン化合物、第3級アミン、第4級アンモニウム塩、ルイス酸、トリアルキルオキソニウム塩、カルボニウム塩、ジアゾニウム塩、アルキル化剤、スルホニウム塩、ジアリルアイオドニウム塩から選ばれる硬化促進剤を含有するゲート絶縁膜層形成材料。
(6)ゲート電極、ソース−ドレイン電極、チャネル層を構成する半導体層と、ゲート電極とチャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、前記ゲート絶縁膜がエポキシ樹脂からなり、このエポキシ樹脂の硬化剤として、請求項1乃至5の何れかに記載される硬化剤を有する電界効果型トランジスタ。
(7)項(6)において、ゲート電極及びソース−ドレイン電極が、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、アルミニウム合金、ニッケル、クロム(Cr)、カルシウム、タンタル、白金、パラジウム、チタン、インジウム錫酸化物(ITO)、酸化錫(SnO)の透明電極、又は、有機伝導体材料としてポリエチレンジオキシチオフェン−ポリスチレンスルホン酸(PEDOT−PSS)、カーボンナノチューブ、グラフェンシート、テトラチアフルバレン−テトラシアノキノジメタン(TTF−TCNQ)から少なくとも一つ以上を選らんでなる電界効果型トランジスタ。
(8)項(6)又は(7)において、半導体層が、ペンタセン、ポリチオフェン、銅フタロシアニン、ポリアニリン、ポリピロール、ポリフェニレンビニレン、ポルフルオレン、カーボンナノチューブ、SnO、酸化亜鉛(ZnO)、シリコン粒子分散液、SnO前駆体溶液、ZnO前駆体溶液又はこれらの誘導体から少なくとも一つ以上を選んでなる電界効果型トランジスタ。
(9)項(6)乃至(8)の何れかにおいて、ゲート絶縁膜が、湿式工程によって形成される電界効果型トランジスタの製造方法。
(10)項(9)において、湿式工程が、ディップコーティング、スピンコーティング、スプレーコーティング、ロールコーティング、インクジェットコーティング、オフセットコーティング、インクジェット印刷法、転写法、オフセット印刷法、スクリーン印刷法、凸版印刷法、凹版印刷、ソフトリソグラフ、又はディスペンサ印刷から選ばれる電界効果型トランジスタの製造方法。
本発明に係るFETは、基板上にゲート電極、ソース−ドレイン電極、チャネル層を構成する半導体層と、ゲート電極とチャネル層に挟まれたゲート絶縁膜とを備えたものにおいて、ゲート絶縁膜がエポキシ樹脂からなり、エポキシ樹脂の硬化剤に重縮合型アリーロキシシラン化合物を用いるものである。
基本的な素子構造を図1から図5に示すが、本発明はこれらの図で示される素子構成に限定されるものではない。
図1は、本発明の1実施例を示すFETの断面であり、基板11の上に、ゲート電極12、ゲート絶縁膜13を積層し、更に、ソース−ドレイン電極15、16と半導体層14を設けている。
図2は、本発明の別の実施例を示すFETの断面であり、基板21の上に、ゲート電極22及びゲート絶縁膜23を形成し、更に、ソース−ドレイン電極25、26と半導体層24を設けている。
図3は、本発明の別の実施例を示すFETの断面であり、基板31の上に、ソース−ドレイン電極35、36及び半導体層34を形成し、更に、ゲート絶縁膜33を形成した上に、ゲート電極32を設けている。
図4は、本発明の別の実施例を示すFETの断面であり、基板41の上に、ゲート電極42、ソース−ドレイン電極45、46を形成し、更に、半導体層44を積層するが、ゲート電極42と半導体層44の間に空間を設け、接触しないようにしている。
図5は、本発明の別の実施例を示すFETの断面であり、基板51の上に、ゲート電極52及びゲート絶縁膜53を形成し、その上に、ソース−ドレイン電極55、56及び半導体層54を積層させ、更に、ゲート絶縁膜53’とその上に設けられるゲート電極52’を備えている。
また、R3は直接結合、例えばメチレン、エチレン、イソプロピリデン等の2価の炭化水素基、O、S、SO2であり、mは0以上の整数、好ましくは0又は1、より好ましくは1である。より具体的には、ヒドロキノン、レゾルシン、カテコール、ピロガロール、フロログリシン、1,2,4−ヒドロキシベンゼン、o,o’−ビフェノール、o,m’−ビフェノール、o,p’−ビフェノール、m,m’−ビフェノール、m,p’−ビフェノール、p,p’−ビフェノール、ビスフェノールA、ビスフェノールF、ビスフェノールS、1,2−ジヒドロキシナフタレン、1,3−ジヒドロキシナフタレン、1,4−ジヒドロキシナフタレン、1,5−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレン、1,7−ジヒドロキシナフタレン、1,8−ジヒドロキシナフタレン、2,3−ジヒドロキシナフタレン、2,6−ジヒドロキシナフタレン、2,7−ジヒドロキシナフタレン、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル樹脂、ナフトールアラルキル樹脂、トリフェノールメタン型ノボラック樹脂等の多価フェノール類の残基があげられる。これらの中では、2価のフェノール類残基であることが好ましい。
また、基板上にソース−ドレイン電極を設け、そのソース−ドレイン電極の上に半導体層を形成する。その後、半導体層の上に化学的処理を施した層を、塗布あるいは印刷によって形成、ゲート絶縁膜形成材料を塗布あるいは印刷によって形成し、乾燥、硬化した後、その直上にゲート電極を形成することにより製造することができる。
アルミニウムを100nm蒸着したシリコン基板(水戸精工製株式会社製)に、(エチルアセトアセテート)アルミニウムジイソプロポキシド(和光純薬工業株式会社製)の1質量%プロピレングリコールモノメチルエーテルアセテート溶液(東京化成工業株式会社製)を、1500回転/分、20秒でスピンコートし、100℃で3分間乾燥することにより、基板表面に化学的処理を施した。
セパラブルフラスコに、ビスフェノールF(本州化学工業株式会社製):160g(0.80mol)、ジメトキシジフェニルシラン(東レ・ダウコーニング株式会社製、商品名:AZ−6183):95.3g(0.8mol)、リン触媒(北興化学工業株式会社製、商品名:PPQ):0.80g(0.5質量%)を仕込み、130℃で溶解させ、15時間攪拌した。この時発生するメタノールは、系外に除去した。その後、加熱減圧下更に20時間反応を行うことで、ビスフェノールFのジフェニルシリル化体を、270g得た。
実施例1のゲート絶縁膜材料の代わりに、後述する製造例2に従い合成したビスフェノールFのジメチルシリル化体を用いて、ゲート絶縁膜を形成した。
セパラブルフラスコに、ビスフェノールF(本州化学工業株式会社製):16.6g(0.167mol)、ジメトキシジメチルシラン(信越化学工業株式会社製):10.0g(0.167mol)、リン触媒(北興化学工業製、商品名:PPQ):0.13g(0.5質量%)を仕込み、100℃で7時間還流した。その後、130℃で5時間反応を行い、その際、発生するメタノールを系外に除去した。その後、加熱減圧下更に6時間反応を行うことで、ビスフェノールFのジメチルシリル化体を、18g得た。
実施例1のゲート絶縁膜材料の代わりに、後述する製造例3に従い合成したビスフェノールSのジフェニルシリル化体を用いてゲート絶縁膜を形成した。
セパラブルフラスコに、ビスフェノールS(和光純薬工業株式会社製):10.0g(0.039mol)、ジフェニルジメトキシシラン(東レ・ダウコーニング株式会社製、商品名:AZ−6183):8.00g(0.039mol)、シクロヘキサノン(和光純薬製工業株式会社製):4ml、リン触媒(北興化学工業株式会社製、商品名:PPQ):0.11g(0.5質量%)を仕込み、130℃で5時間反応を行い、その際、発生するメタノールを系外に除去した。その後、加熱減圧下更に6時間反応を行うことで、ビスフェノールSのジフェニルシリル化体を、14.3g得た。
実施例1のゲート絶縁膜材料の代わりに、後述する製造例4に従い合成したビスフェノールAノボラックのトリメチルシリル化体を用いてゲート絶縁膜を形成した。
セパラブルフラスコに、ビスフェノールAノボラック樹脂(大日本インキ化学工業株式会社製、商品名:VH−4170):5.46g、メトキシトリメチルシラン(信越化学工業株式会社製):5.00g(0.048mol)、シクロヘキサノン(和光純薬工業株式会社製):3ml、リン触媒(北興化学工業株式会社製、商品名:PPQ):0.1g(0.5質量%)を仕込み、100℃で12時間還流した。その後、130℃で5時間反応を行い、その際、発生するメタノールを系外に除去した。その後、加熱減圧下更に6時間反応を行うことで、ビスフェノールAノボラック樹脂のトリメチルシリル化体を、7.32g得た。
実施例1のゲート絶縁膜材料の代わりに、ビスフェノールAノボラック型エポキシ樹脂(大日本インキ化学工業株式会社製、商品名:N−865):0.50g、ビスフェノールAノボラック樹脂(大日本インキ化学工業株式会社製、商品名:H−4170):0.27g、2PZ−CN(四国化成工業株式会社製、商品名):1質量%、0.07gをプロピレングリコールモノメチルエーテルアセテート:5.10gに溶解させた樹脂溶液を調整し、実施例1と同様の方法でゲート絶縁膜を形成した。
実施例1のゲート絶縁膜材料の代わりに、ポリビニルフェノール(和光純薬工業株式会社製)を30mg/mlとなるよう脱水テトラヒドロフラン(和光純薬工業株式会社製)に溶解させた樹脂溶液に、1,6−ビストリクロロシリルへキサン(Aldrich株式会社製)を30mg/mlとなるよう脱水テトラヒドロフラン溶液を同等量で混合させた溶液を、1500回転/分で、30秒の条件でスピンコートし、100℃にて、10分乾燥させることによって、膜厚300nmのゲート絶縁膜を形成した。
実施例1のゲート絶縁膜材料の代わりに、ポリ(ピロメリット酸無水物−4,4’−オキシジアニリン)アミック酸(Aldrich株式会社製)を、60質量%となるよう脱水N−メチルピロリジノン(Aldrich株式会社製)に溶解させた樹脂溶液を調整し、1500回転/分で、30秒の条件でスピンコートし、100℃にて、1時間乾燥させ、その後200℃、300℃でそれぞれ1時間イミドの閉環を行うことによって、膜厚300nmのゲート絶縁膜を形成した。
ついで、このゲート絶縁膜にソース−ドレイン電極として、Au(株式会社高純度化学研究所製)を、真空蒸着装置(トッキ株式会社製)によりチャンバー圧力:10−5Pa、基板温度:25℃、成膜速度:0.02〜0.04nm/sの条件で、メタルマスクを用いて30nm成膜した。その後、M001(Merck株式会社製商品名、SAM膜材料)を基板上に塗布し、1分後、500回転/分で、20秒の条件でスピンコートし、次いでイソプロパノールを用いて洗浄、乾燥させることで、ソース−ドレイン電極上にSAM膜を形成した。その後、S1096(Merck株式会社製商品名、塗布型有機半導体)を基板上に塗布し、500回転/分で、10秒、1500回転/分で、20秒の二段階条件で半導体層を形成しFETを作製した。このときチャネル幅(W)は、1nm、チャネル長(L)は200μmとした。得られたFETの電気特性は、pA METER/DC VOLTAGE SOURCE (4140B:YOKOGAWA Hewlet−Packard株式会社製商品名)、エレクトロメータ(TR8654:株式会社アドバンテスト製商品名)、ポジショナ、ペルチェ素子を用いた温度可変ステージを組み合わせた装置を用いた。以下、装置の詳細について述べる。
また、ゲート電極は、素子を乗せるプレートに接続したが、リーク電流の影響を避けるため、ゲート電極用銅板(pAメータのHiへ接続)/ゲート絶縁膜(t=0.4mm)/銅板(pAメータのLoへ接続)の構成とした。尚、pA METER/DC VOLTAGE SOURCEのVAは、ゲート側、VBはドレイン側を駆動するよう接続した。各測定装置は、GPIB及びRS−232Cによってパソコンへ接続し、Igor Pro(Wave Metrics株式会社製)上で作成したプログラムによって設定、データの取り込みを行うようにした。
外来ノイズや外光の影響を排除するため、評価素子への接続部は、遮光シールドボックス内に設置した。ソース、ドレイン電極の接続には、ポジショナ(Quter株式会社製、商品名:XYZ−500TIM)、スプリングプローブ(株式会社エスケイ工機製、商品名:BL−03RA−00)を組み合わせたプローバを用いた。ポジショナは、着磁性ステンレスプレート上に設置した。また、スプリングプローブを素子上で位置合わせするため、XYZステージに設置したCCDカメラによって、素子表面観察できるようにした。
電荷移動度は、下記飽和領域における電流式から求められる。下記式に基づき、(IDS)1/2と、ゲート電圧VGを変数とした電流伝達特性のグラフを得、その傾きから電荷移動度を求めた。電流伝達特性評価は、乾燥窒素雰囲気下、室温(25℃)において、ゲート−ソース間に一定電圧(−10V)をかけながら、ソース−ドレイン間の電圧値を−20V〜30Vまで変化させ、これに対応して変化するソース−ドレイン間電流を測定した。結果を表1に示した。
閾値電圧は、(IDS)1/2と、ゲート電圧VGのグラフの線形部分の延長線と、VG軸との交点から求めた。結果を表1に示した。
ION/IOFF比は、オン状態での最大電流値と、オフ状態での最小電流値との比から求めた。結果を表1に示した。
ヒステリシスは、ゲート−ソース間に一定電圧(−10V)をかけながら、ソース−ドレイン間の電圧値を、−20V〜30Vまで変化させて得られた、(IDS)1/2とゲート電圧VGを変数とした電流伝達特性のグラフから求めた、行き(VG減少時)と帰り(VG増加時)の閾値電圧の差を、ヒステリシスの大きさと定義し、求めた。結果を表1に示した。また、図7に、実施例1及び比較例1のFETの電流伝達特性曲線を示し、図8に実施例4と比較例3のFETの電流伝達特性曲線を示した。
Claims (10)
- 請求項1において、一般式(1)中のR1及びR2が、それぞれ同一又は異なる炭化水素基であって、メチル、エチル、イソプロピル、n−プロピル、イソブチル、n−ブチル、sec−ブチル、tert−ブチル、2−エチルへキシル、シクロヘキシル、ベンジル、トリフルオロメチル、2−エトキシエチル、ビニルの置換又は非置換のアルキル基、フェニル、2−,3−又は4−メチルフェニル、2−,3−又は4−エチルフェニル、2−,3−又は4−イソプロピルフェニル、2−,3−又は4−イソブチルフェニル、2−,3−又は4−tert−ブチルフェニル、2−,3−又は4−ベンジルフェニル、2−,3−又は4−クロルフェニル、2−,3−又は4−エトキシフェニル、2−,3−又は4−フェニルフェニルの置換又は非置換のアリール基の、少なくとも一つ以上を選んでなるゲート絶縁膜層形成材料。
- 請求項1又は2において、一般式(1)中のR3が、ヒドロキノン、レゾルシン、カテコール、ピロガロール、フロログリシン、1,2,4−ヒドロキシベンゼン、o,o’−ビフェノール、o,m’−ビフェノール、o,p’−ビフェノール、m,m’−ビフェノール、m,p’−ビフェノール、p,p’−ビフェノール、ビスフェノールA、ビスフェノールF、ビスフェノールS、1,2−ジヒドロキシナフタレン、1,3−ジヒドロキシナフタレン、1,4−ジヒドロキシナフタレン、1,5−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレン、1,7−ジヒドロキシナフタレン、1,8−ジヒドロキシナフタレン、2,3−ジヒドロキシナフタレン、2,6−ジヒドロキシナフタレン、2,7−ジヒドロキシナフタレン、フェノールノボラック樹脂、クレゾールノボラック樹脂、フェノールアラルキル樹脂、ナフトールアラルキル樹脂、トリフェノールメタン型ノボラック樹脂から少なくとも一つ以上を選んでなるゲート絶縁膜層形成材料。
- 請求項1乃至3の何れかにおいて、エポキシ樹脂が、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールAノボラック型エポキシ樹脂、サリチルアルデヒドノボラック型エポキシ樹脂、ビスフェノールFノボラック型エポキシ樹脂、脂肪族環状式エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、ヒダントイン型エポキシ樹脂、イソシアヌレート型エポキシ樹脂及びそれらのハロゲン化物、水素化物から少なくとも一つ以上を選んでなるゲート絶縁膜層形成材料。
- 請求項1乃至4の何れかにおいて、更に、イミダゾール化合物、有機リン化合物、第3級アミン、第4級アンモニウム塩、ルイス酸、トリアルキルオキソニウム塩、カルボニウム塩、ジアゾニウム塩、アルキル化剤、スルホニウム塩、ジアリルアイオドニウム塩から選ばれる硬化促進剤を含有するゲート絶縁膜層形成材料。
- ゲート電極、ソース−ドレイン電極、チャネル層を構成する半導体層と、ゲート電極とチャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、前記ゲート絶縁膜がエポキシ樹脂からなり、このエポキシ樹脂の硬化剤として、請求項1乃至5の何れかに記載される硬化剤を有する電界効果型トランジスタ。
- 請求項6において、ゲート電極及びソース−ドレイン電極が、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、アルミニウム合金、ニッケル、クロム(Cr)、カルシウム、タンタル、白金、パラジウム、チタン、インジウム錫酸化物(ITO)、酸化錫(SnO)の透明電極、又は、有機伝導体材料としてポリエチレンジオキシチオフェン−ポリスチレンスルホン酸(PEDOT−PSS)、カーボンナノチューブ、グラフェンシート、テトラチアフルバレン−テトラシアノキノジメタン(TTF−TCNQ)から少なくとも一つ以上を選らんでなる電界効果型トランジスタ。
- 請求項6又は7において、半導体層が、ペンタセン、ポリチオフェン、銅フタロシアニン、ポリアニリン、ポリピロール、ポリフェニレンビニレン、ポルフルオレン、カーボンナノチューブ、SnO、酸化亜鉛(ZnO)、シリコン粒子分散液、SnO前駆体溶液、ZnO前駆体溶液又はこれらの誘導体から少なくとも一つ以上を選んでなる電界効果型トランジスタ。
- 請求項6乃至8の何れかにおいて、ゲート絶縁膜が、湿式工程によって形成される電界効果型トランジスタの製造方法。
- 請求項9において、湿式工程が、ディップコーティング、スピンコーティング、スプレーコーティング、ロールコーティング、インクジェットコーティング、オフセットコーティング、インクジェット印刷法、転写法、オフセット印刷法、スクリーン印刷法、凸版印刷法、凹版印刷、ソフトリソグラフ、又はディスペンサ印刷から選ばれる電界効果型トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276720A JP2010108986A (ja) | 2008-10-28 | 2008-10-28 | ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276720A JP2010108986A (ja) | 2008-10-28 | 2008-10-28 | ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010108986A true JP2010108986A (ja) | 2010-05-13 |
Family
ID=42298164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008276720A Pending JP2010108986A (ja) | 2008-10-28 | 2008-10-28 | ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010108986A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101987729A (zh) * | 2010-11-08 | 2011-03-23 | 中国科学技术大学 | 一种用含硫化合物还原制备石墨烯的方法 |
WO2012067490A1 (en) * | 2010-11-15 | 2012-05-24 | Mimos Berhad | Ion selective electrode |
CN102515558A (zh) * | 2011-11-21 | 2012-06-27 | 江西理工大学 | 一种以组合法制备透明导电碳纳米管薄膜的方法 |
CN102557728A (zh) * | 2012-02-17 | 2012-07-11 | 上海大学 | 一种石墨烯膜及石墨烯复合碳膜的制备方法 |
JP2014502047A (ja) * | 2010-11-22 | 2014-01-23 | スリーエム イノベイティブ プロパティズ カンパニー | 組立品及びそれを含む電子デバイス |
US9035287B2 (en) | 2013-02-01 | 2015-05-19 | Polyera Corporation | Polymeric materials for use in metal-oxide-semiconductor field-effect transistors |
CN104659104A (zh) * | 2013-11-15 | 2015-05-27 | 中华映管股份有限公司 | 氧化物半导体组成物、氧化物薄膜晶体管及其制备方法 |
JP2015525000A (ja) * | 2012-07-25 | 2015-08-27 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ |
KR20150115298A (ko) * | 2014-04-03 | 2015-10-14 | 한국화학연구원 | 탄소나노튜브-그래핀 하이브리드 박막, 이의 제조방법, 및 이를 포함하는 투명전극 및 전계효과트랜지스터 |
JP2015193738A (ja) * | 2014-03-31 | 2015-11-05 | エア・ウォーター株式会社 | エポキシ樹脂の硬化剤、製法、組成物、硬化物およびその用途 |
CN106298961A (zh) * | 2016-11-11 | 2017-01-04 | 河南大学 | 薄膜晶体管及其制备方法 |
CN106935708A (zh) * | 2017-04-26 | 2017-07-07 | 江西师范大学 | 一种基于花生状金‑硫化铜核壳纳米棒的有机太阳能电池宽频带光吸收层薄膜及其制备方法 |
JP2022113732A (ja) * | 2010-09-13 | 2022-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008096850A1 (ja) * | 2007-02-08 | 2008-08-14 | Hitachi Chemical Co., Ltd. | 有機薄膜トランジスタ用絶縁膜材料及びこれを用いた有機薄膜トランジスタ |
-
2008
- 2008-10-28 JP JP2008276720A patent/JP2010108986A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008096850A1 (ja) * | 2007-02-08 | 2008-08-14 | Hitachi Chemical Co., Ltd. | 有機薄膜トランジスタ用絶縁膜材料及びこれを用いた有機薄膜トランジスタ |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022113732A (ja) * | 2010-09-13 | 2022-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7320108B2 (ja) | 2010-09-13 | 2023-08-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN101987729B (zh) * | 2010-11-08 | 2013-01-30 | 中国科学技术大学 | 一种用含硫化合物还原制备石墨烯的方法 |
CN101987729A (zh) * | 2010-11-08 | 2011-03-23 | 中国科学技术大学 | 一种用含硫化合物还原制备石墨烯的方法 |
WO2012067490A1 (en) * | 2010-11-15 | 2012-05-24 | Mimos Berhad | Ion selective electrode |
JP2014502047A (ja) * | 2010-11-22 | 2014-01-23 | スリーエム イノベイティブ プロパティズ カンパニー | 組立品及びそれを含む電子デバイス |
CN102515558A (zh) * | 2011-11-21 | 2012-06-27 | 江西理工大学 | 一种以组合法制备透明导电碳纳米管薄膜的方法 |
CN102515558B (zh) * | 2011-11-21 | 2013-12-04 | 江西理工大学 | 一种以组合法制备透明导电碳纳米管薄膜的方法 |
CN102557728A (zh) * | 2012-02-17 | 2012-07-11 | 上海大学 | 一种石墨烯膜及石墨烯复合碳膜的制备方法 |
JP2015525000A (ja) * | 2012-07-25 | 2015-08-27 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ |
US9035287B2 (en) | 2013-02-01 | 2015-05-19 | Polyera Corporation | Polymeric materials for use in metal-oxide-semiconductor field-effect transistors |
CN104659104A (zh) * | 2013-11-15 | 2015-05-27 | 中华映管股份有限公司 | 氧化物半导体组成物、氧化物薄膜晶体管及其制备方法 |
JP2015193738A (ja) * | 2014-03-31 | 2015-11-05 | エア・ウォーター株式会社 | エポキシ樹脂の硬化剤、製法、組成物、硬化物およびその用途 |
KR101598492B1 (ko) | 2014-04-03 | 2016-02-29 | 한국화학연구원 | 탄소나노튜브-그래핀 하이브리드 박막, 이의 제조방법, 및 이를 포함하는 투명전극 및 전계효과트랜지스터 |
KR20150115298A (ko) * | 2014-04-03 | 2015-10-14 | 한국화학연구원 | 탄소나노튜브-그래핀 하이브리드 박막, 이의 제조방법, 및 이를 포함하는 투명전극 및 전계효과트랜지스터 |
CN106298961A (zh) * | 2016-11-11 | 2017-01-04 | 河南大学 | 薄膜晶体管及其制备方法 |
CN106935708A (zh) * | 2017-04-26 | 2017-07-07 | 江西师范大学 | 一种基于花生状金‑硫化铜核壳纳米棒的有机太阳能电池宽频带光吸收层薄膜及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010108986A (ja) | ゲート絶縁膜層成形材料、電界効果型トランジスタ及びこの電界効果型トランジスタの製造方法 | |
Fritz et al. | Effect of dielectric roughness on performance of pentacene TFTs and restoration of performance with a polymeric smoothing layer | |
Liu et al. | Self‐Assembled Monolayers of Phosphonic Acids with Enhanced Surface Energy for High‐Performance Solution‐Processed N‐Channel Organic Thin‐Film Transistors | |
Zschieschang et al. | Microcontact-printed self-assembled monolayers as ultrathin gate dielectrics in organic thin-film transistors and complementary circuits | |
JP4450214B2 (ja) | 有機薄膜トランジスタ、電子デバイスおよび電子機器 | |
EP2975649A1 (en) | Field effect transistor | |
Chen et al. | Tuning the hole injection barrier at the organic/metal interface with self-assembled functionalized aromatic thiols | |
TW201114084A (en) | Solution processable passivation layers for organic electronic devices | |
Choi et al. | Monolithic metal oxide transistors | |
US7781763B2 (en) | Composition for forming passivation layer and organic thin film transistor comprising the passivation layer | |
US20110297920A1 (en) | Thin film transistor,method of manufacturing the same, and electronic device | |
Zhang et al. | High-resolution inkjet-printed oxide thin-film transistors with a self-aligned fine channel bank structure | |
TWI652369B (zh) | 半導體元件的製造方法 | |
JP6289617B2 (ja) | 有機半導体素子 | |
TWI623590B (zh) | 有機薄膜電晶體 | |
Guo et al. | Fröhlich polaron effect in flexible low-voltage organic thin-film transistors gated with high-k polymer dielectrics | |
Shi et al. | High performance tetrathienoacene-DDP based polymer thin-film transistors using a photo-patternable epoxy gate insulating layer | |
TWI573194B (zh) | 半導體用絕緣膜及使用其的有機薄膜電晶體 | |
JP5200377B2 (ja) | 有機半導体素子 | |
Lee et al. | Low-Voltage Organic Transistors with Carrier Mobilities over 10 cm2V–2s–1 Using Six-Branched Organic Azide | |
JP5590366B2 (ja) | アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法 | |
JP5870502B2 (ja) | 有機半導体素子およびその製造方法 | |
JP6973925B2 (ja) | 感光性樹脂組成物 | |
JP2004207596A (ja) | 回路基板、薄膜トランジスタ素子、有機薄膜トランジスタ素子、薄膜トランジスタ素子シート及び有機薄膜トランジスタ素子シート | |
EP3951890A1 (en) | N-type semiconductor element, method for producing n-type semiconductor element, wireless communication device and product tag |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130917 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140930 |