JP5745838B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5745838B2
JP5745838B2 JP2010291432A JP2010291432A JP5745838B2 JP 5745838 B2 JP5745838 B2 JP 5745838B2 JP 2010291432 A JP2010291432 A JP 2010291432A JP 2010291432 A JP2010291432 A JP 2010291432A JP 5745838 B2 JP5745838 B2 JP 5745838B2
Authority
JP
Japan
Prior art keywords
channel layer
drain electrode
gate insulating
oxide semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010291432A
Other languages
English (en)
Other versions
JP2012138532A (ja
Inventor
太郎 吉野
太郎 吉野
井上 和式
和式 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010291432A priority Critical patent/JP5745838B2/ja
Publication of JP2012138532A publication Critical patent/JP2012138532A/ja
Application granted granted Critical
Publication of JP5745838B2 publication Critical patent/JP5745838B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は、金属酸化物半導体を使用した薄膜トランジスタに関する。
近年、金属の酸化物による半導体(金属酸化物半導体、以下、単に「酸化物半導体」とも記述する)が注目されている。多くの金属酸化物は酸素欠陥と適切なドーパントの添加により半導体の性質を示す。とりわけ、亜鉛・インジウム・ガリウムなどを主成分とした酸化物半導体は、価電子帯と伝導帯のバンドギャップが3eV以上であり、可視光で透明であるという特徴を持つ。
さらにこれらの酸化物半導体は、酸素原子と金属原子との混成軌道によって生じる最外殻電子雲が球形であるため、原子間の結合が不秩序なアモルファス状態でも電子雲の重なりを確保でき、高移動度が期待できる。
上記の特徴を生かして、酸化物半導体は表示ディスプレイ用の薄膜トランジスタへの適用が試みられている(特許文献1参照)。
特開2007−73705号公報
しかし、酸化物半導体を薄膜トランジスタに適用した際、周囲の環境温度や通電に伴う発熱によって、半導体層から酸素が脱離し、トランジスタ特性が不安定になるという欠点があった。
特許文献1では、酸化物半導体層に保護膜を設けることにより酸素脱離の防止を図っているが、その効果はなお充分ではなく、特にトランジスタを線形領域で長時間使用した際に特性が変動することは依然として問題であった。
本発明は上述の問題に鑑み、安定した特性を示す金属酸化物半導体を用いた薄膜トランジスタとその製造方法の提供を目的とする。
本発明の薄膜トランジスタは、ゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、金属を含むドレイン電極と、前記ゲート絶縁膜上に前記ドレイン電極と隣接して設けられ、金属酸化物半導体で構成されたチャネル層とを備え、前記ドレイン電極は、前記チャネル層と接触する領域に、前記チャネル層を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体皮膜を備え、前記ゲート絶縁膜は、窒化シリコン層と、前記窒化シリコン層の前記チャネル層側の表面を覆い前記チャネル層と接触する酸化皮膜とを備える
本発明の薄膜トランジスタの製造方法は、(a)ゲート電極上に窒化シリコンよりなるゲート絶縁膜を形成する工程と、(b)前記ゲート絶縁膜上に金属で構成されるドレイン電極を形成する工程と、(c)酸素プラズマ処理によって前記ゲート絶縁膜の表面と前記ドレイン電極の所定の領域とを酸化する工程と、(d)前記ゲート絶縁膜上に前記ドレイン電極と隣接して、金属酸化物半導体で構成されるチャネル層を形成する工程とを備え、前記工程(c)は、前記チャネル層を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物皮膜を、前記ドレイン電極における前記チャネル層と接触する領域に形成するとともに、酸化皮膜を、前記窒化シリコンよりなるゲート絶縁膜における前記チャネル層と接触する領域に形成する工程を含む
本発明の薄膜トランジスタにおいて、ドレイン電極は、チャネル層と接触する領域に、前記チャネル層を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体皮膜を備え、ゲート絶縁膜は、窒化シリコン層と、窒化シリコン層のチャネル層側の表面を覆いチャネル層と接触する酸化皮膜とを備えるので、反転層のドレイン端部での酸素脱離反応を抑制し、安定した半導体特性を確保する。また、万一酸素欠損が発生した場合であっても、質量作用の法則により、第1ドレイン電極から反転層へ酸素の供給が行われ、半導体特性の変化を防止する。
本発明の薄膜トランジスタの製造方法は、(a)ゲート電極上に窒化シリコンよりなるゲート絶縁膜を形成する工程と、(b)前記ゲート絶縁膜上に金属で構成されるドレイン電極を形成する工程と、(c)酸素プラズマ処理によって前記ゲート絶縁膜の表面と前記ドレイン電極の所定の領域とを酸化する工程と、(d)前記ゲート絶縁膜上に前記ドレイン電極と隣接して、金属酸化物半導体で構成されるチャネル層を形成する工程とを備え、前記工程(c)は、前記チャネル層を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物皮膜を、前記ドレイン電極における前記チャネル層と接触する領域に形成するとともに、酸化皮膜を、前記窒化シリコンよりなるゲート絶縁膜における前記チャネル層と接触する領域に形成する工程を含むので、反転層のドレイン端部での酸素脱離反応を抑制し、安定した半導体特性を確保する。また、万一酸素欠損が発生した場合であっても、質量作用の法則により、第1ドレイン電極から反転層へ酸素の供給が行われ、半導体特性の変化を防止する。
実施の形態1に係る薄膜トランジスタの構成を示す断面図である。 実施の形態1に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態1に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態1に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態1に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態1に係る薄膜トランジスタの構成を示す断面図である。 実施の形態2に係る薄膜トランジスタの構成を示す断面図である。 実施の形態2に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態2に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態2に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態2に係る薄膜トランジスタの製造工程を示す断面図である。 実施の形態2に係る薄膜トランジスタの製造工程を示す断面図である。
(実施の形態1)
<構成>
図1は、本実施の形態の薄膜トランジスタの構成を示す断面図である。本実施の形態の薄膜トランジスタにおいて、ガラス等の透明絶縁性基板100上にゲート電極1が形成される。透明絶縁性基板100とゲート電極1上にはSiO2からなるゲート絶縁膜2が形成される。
ゲート絶縁膜2上にはソース電極、ドレイン電極の他、反転層を形成するチャネル層5が形成される。ソース電極とドレイン電極はそれぞれ、金属酸化物導電膜(第1ソース電極3A、第1ドレイン電極4A)と金属層(第2ソース電極3B、第2ドレイン電極4B)の2層構造である。
第1ソース、ドレイン電極3A,4Aは、例えば、mol比率で97.0%のZnOと3.0%のGa23で構成され、フェルミ準位が十分に縮退した金属酸化物導電膜からなる。このように第1ドレイン電極4AはZnOを主成分として構成されるが、「主成分として」とは、95%以上を指すものとする。
また、第2ソース、ドレイン電極4A,4Bは金属やアルミニウム系合金の単層膜で構成される。
ゲート電極1上にゲート絶縁膜2を介して形成されるチャネル層5は、例えば、mol比率で33.3%のIn23、33.3%のGa23、33.4%のZnOで構成された化合物であり、フェルミ準位が伝導帯−価電子帯のバンドギャップの中央付近に存在しており、チャネルを形成している酸化物半導体薄膜である。チャネル層5は、In23、Ga23、ZnOを主成分として構成されていればよく、「主成分として」とは、95%以上を指すものとする。
<製造工程>
図2〜図5を用いて本実施の形態の薄膜トランジスタの製造工程を説明する。
まず、ガラス基板などの透明絶縁性基板100を洗浄液や純水を用いて洗浄し、第1の金属膜を成膜する。第1の金属膜としては、例えばCr、Mo、Ti、W、Alやこれらに他の物質を微量に添加した合金等を用いる。このうち、Al系金属は他の金属に比べて比抵抗値が低いことから配線抵抗を低くすることが可能であるため、液晶表示装置用のTFT基板用途として好ましい。ただし、Al系金属を用いる場合には、パターン不良や歩留りの低下の原因となるヒロックと呼ばれる突起が配線上面方向に発生するのを防止するため、Fe、Co、Niの8族遷移元素や、La、Nd、Sm、Gd等の希土類元素を添加した合金を用いることが好ましい。また、これらの添加元素の組成範囲は0.2〜6at%が好ましい。0.2at%未満であると上面方向へのヒロック防止効果が不充分となり、一方、6at%を超えると比抵抗値が増大してCr、Mo、Tiに対する低抵抗の優位性が低くなるためである。
本実施の形態では、第1の金属膜として3at%のNiを添加したAl−Ni合金膜を、公知のArガスを用いたスパッタリング法により200nmの厚さで成膜した。その後、写真製版工程でフォトレジストパターンを形成し、これをマスクとして公知のリン酸、硝酸、及び酢酸を含む溶液でウェットエッチングした後に、フォトレジストパターンを除去してゲート電極1を形成する(図2)。
次に、化学気相成長(CVD:Chemical Vapor Deposition)法を用い、約450℃の基板加熱条件下で、ゲート絶縁膜2としてSiO2膜を300nm成膜する(図3)。
その後、フェルミ準位が充分に縮退して金属と同じような導電性を示すZnO膜と金属薄膜とを順次成膜し、フォトレジストパターンを用いてエッチングすることにより、第1ソース電極3A、第1ドレイン電極4A、第2ソース電極3B、第2ドレイン電極4Bを形成する。
本実施の形態では、ArガスによるDCスパッタリング法を用い、第1ソース電極3Aおよび第1ドレイン電極4Aを形成する金属酸化物膜として、ZnOを主成分とし、Gaを3mol%添加した膜を150nm、第2ソース電極3Bおよび第2ドレイン電極4Bを形成する金属膜として99.999%の純チタンを50nmの厚さで順次成膜する。その後、写真製版工程でフォトレジストパターンを形成し、これをマスクとしてリン酸などをエッチング溶液に用いたウェットエッチング法で金属酸化物膜をエッチングした後、公知のフッ素系ガスを用いたドライエッチングで金属膜をエッチングし、その後にフォトレジストパターンを除去して第1ソース電極3A、第1ドレイン電極4A、第2ソース電極3B、第2ドレイン電極4Bを形成する(図4)。
続いて、チャネル層5の形成を行う。本実施の形態では、ArガスによるDCスパッタリング法を用い、mol比率で33.3%のIn23、33.3%のGa23、33.4%のZnOで構成された酸化物半導体層を50nm成膜する。この酸化物半導体層は、In23、Ga23、ZnOを主成分としていれば良い。その後、写真製版工程でフォトレジストパターンを形成し、これをマスクとしてリン酸などをエッチング溶液に用いたウェットエッチング法でチャネル層5を形成する(図5)。
以降、保護膜形成、コンタクトホール穿孔、画素電極形成などの工程が続くが、これらは通常のTFT形成プロセスと同じであるので省略する。なお、第1ソース電極3Aおよび第1ドレイン電極4Aは、画素電極や保持容量としても使用可能である。
<酸化物生成自由エネルギー>
本実施の形態の薄膜トランジスタの線形領域動作において、チャネル層5に生じる反転層の形状を図6に示す。反転層101がゲート電極1とソース電極3A,3Bの電界でチャネル層5に誘起される。反転層101のドレイン端102においてチャネル層5を流れる電流は一点に集中するため、アバランシェ現象が発生して数百℃にも及ぶ発熱が起きる。その結果、チャネル層5を構成する金属酸化物の酸化物生成自由エネルギーは減少し、酸素が脱離しやすい状態となる。
ここで、1気圧、25℃の標準状態で各物質が生成するときに必要な標準生成自由エネルギーは、Gibbsの自由エネルギーを用いて以下の式(1)〜(9)で表される。
Figure 0005745838
Figure 0005745838
Figure 0005745838
Figure 0005745838
Figure 0005745838
Figure 0005745838
Figure 0005745838
Figure 0005745838
Figure 0005745838
チャネル層5を形成するIn23・Ga23・ZnOは各物質の酸素多面体で構成された層が長周期的構造を取ったものとみなすことが可能である。式(1)、(7)、(8)、(9)より、
Figure 0005745838
であるので、式(10)より、チャネル層5を形成するIn23・Ga23・ZnOから酸素分子1molが脱離するのに必要なエネルギーは、約150.05kJ/molであると分かる。
一方、第1ソース電極3A,第1ドレイン電極4Aを形成しているZnO・Ga23の場合、少量含まれているGa23を無視すると、式(1)、(9)から
Figure 0005745838
が導かれ、ZnOから酸素分子1molが脱離するのに必要なエネルギーは約173.14kJ/molとなり、チャネル層5の標準生成エネルギーより若干小さい値となる。
同様に、MoO3、WO3、TiO2、Al23、Cr23から酸素分子1molが脱離するのに必要なエネルギーは、式(1)〜(6)を用いて、それぞれ、445.31kJ/mol、509.35kJ/mol、944.7kJ/mol、591.41kJ/mol、705.33kJ/molと計算される。
もし、In23、Ga23およびZnOを主成分としたチャネル部と、Mo、W、Ti、Al、Crのような金属で構成されたソース/ドレイン電極とが直接接触していると、上記計算から分かるように、酸化物を形成するために必要な標準生成自由エネルギーの差が約300kJ/molと大きく異なるため、ドレイン電極の酸化反応が進行する。その結果、チャネル層の金属酸化物の酸素欠損が進行し、キャリア濃度が増大した結果、バンドギャップ内のフェルミ準位が上昇する結果となり半導体としての特性が変動する。そして、酸素欠損が更に進行した場合、金属酸化物はマグネリ相などに代表される還元された金属層と酸素欠損の無い酸化物層の層状構造を取ることになり、半導体としての性質は失われることとなる。
しかし、本実施の形態ではチャネル層5をIn23・Ga23・ZnOで構成すると共に、図6に示すようにドレイン電極を2層構造とし、反転層101のドレイン端102に接触する第1ドレイン電極4AをZnOを主成分とする金属酸化物半導体で構成する。第1ドレイン電極4Aにもチャネル層5にも豊富に酸素原子が存在しているため、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。
また、標準状態ではチャネル層5から酸素分子が1mol脱離するのに必要なエネルギーは約150kJ/molであり、これは同じく標準状態でドレイン電極から酸素分子が1mol脱離するのに必要なエネルギーである約173kJ/molとほぼ同じで、若干小さい。このため、万一、なんらかの事情でドレイン端102で酸素欠損が生じたとしても、質量作用の法則により第1ドレイン電極4Aからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制することとなる。
よって、第1ドレイン電極4AはZnOに限らず、チャネル層5を形成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体で構成されていれば良い。ここで、「若干小さい」とは、チャネル層5を形成する金属酸化物半導体の酸化物生成自由エネルギーの85%以上100%未満であることを指すものとする。
一方、ZnO等で構成された第1ドレイン電極4Aと、Mo、W、Ti、Al、Crのような金属で構成された第2ドレイン電極4Bとの接触部で温度が上昇する事態は想定し難い。とはいえ、万一、薄膜トランジスタの過度の負荷などにより、両者の界面で温度上昇が発生した場合、第1ドレイン電極4Aを構成するZnOから酸素が放出されることになる。この場合、ZnOの酸素欠損が増え、ドーパント濃度が増えた結果、第1ドレイン電極4Aの導電率が上昇する結果となるが、それは薄膜トランジスタ特性の見地からは致命的でない。
なお、さらに酸素脱離反応を抑制するために、ゲート絶縁膜2は酸化物であるか、少なくとも表面に酸化処理を施した薄膜であることが望ましい。
<効果>
本実施の形態の薄膜トランジスタは、ゲート電極1と、ゲート電極1上に設けられたゲート絶縁膜2と、ゲート絶縁膜2上に設けられたドレイン電極と、ゲート絶縁膜2上に前記ドレイン電極と隣接して設けられ、金属酸化物半導体で構成されたチャネル層5とを備え、前記ドレイン電極は、ゲート電極1への電圧印加によりチャネル層5に形成される反転層101と接触すべくゲート絶縁膜2上に設けられ、前記チャネル層を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体で構成された第1ドレイン電極4Aと、第1ドレイン電極4A上に設けられ、金属で構成された第2ドレイン電極4Bとを備える。第1ドレイン電極4Aにもチャネル層5にも豊富に酸素原子が存在しているため、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則により第1ドレイン電極4Aからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
また、本実施の形態の薄膜トランジスタにおいて、チャネル層5は酸化インジウム、酸化ガリウム、酸化亜鉛を主成分として構成され、第1ドレイン電極4Aは酸化亜鉛を主成分として構成されるので、第1ドレイン電極4Aにもチャネル層5にも豊富に酸素原子が存在しており、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則により第1ドレイン電極4Aからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
本実施の形態の薄膜トランジスタの製造方法は、(a)ゲート電極1上にゲート絶縁膜2を形成する工程と、(b)ゲート絶縁膜2上に、金属酸化物半導体で構成される第1ドレイン電極4A、金属で構成される第2ドレイン電極4Bを順に積層する工程と、(c)ゲート絶縁膜2上に第1ドレイン電極3Aと隣接して、金属酸化物半導体で構成されるチャネル層5を形成する工程とを備え、工程(b)は、チャネル層5を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体で構成される第1ドレイン電極4Aを形成する工程を含み、工程(c)は、ゲート電極1への電圧印加によりチャネル層5に形成される反転層101が、第1ドレイン電極4Aと接触するようにチャネル層5を形成する工程である。第1ドレイン電極4A、チャネル層5は豊富に酸素原子が存在するように形成されるので、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則により第1ドレイン電極4Aからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
また、本実施の形態の薄膜トランジスタの製造方法において、工程(b)は、酸化亜鉛を主成分として第1ドレイン電極3Aを形成する工程であり、工程(c)は、酸化インジウム、酸化ガリウム、酸化亜鉛を主成分としてチャネル層を形成する工程であるので、第1ドレイン電極4A、チャネル層5は豊富に酸素原子が存在するように形成され、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則により第1ドレイン電極4Aからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
(実施の形態2)
<構成>
図7は、本実施の形態の薄膜トランジスタの構成を示す断面図である。本実施の形態の薄膜トランジスタにおいて、ガラス等の透明絶縁性基板100上にゲート電極1が形成される。透明絶縁性基板100とゲート電極1上にはSiNからなるゲート絶縁膜2が形成される。
ゲート絶縁膜2上にはソース電極3C、ドレイン電極4Cの他、反転層を形成するチャネル層5が形成される。ソース電極、ドレイン電極3C,4Cは、例えばZn等の金属薄膜によって構成される。チャネル層5の反転層と接するソース電極、ドレイン電極3C,4Cの領域には、プラズマ酸化により形成された酸化物半導体皮膜3D,4Dがそれぞれ形成されており、ゲート絶縁膜2の反転層と接する領域にも、プラズマ酸化により形成された酸化皮膜2Aが形成されている。
ゲート電極1上にゲート絶縁膜2を介して形成されるチャネル層5は、ゲート絶縁膜2上においてソース電極3C、ドレイン電極4Cと接して設けられており、例えば、mol比率で33.3%のIn23、33.3%のGa23、33.4%のZnOで構成された化合物であり、フェルミ準位が伝導帯−価電子帯のバンドギャップの中央付近に存在しており、チャネルを形成している酸化物半導体薄膜である。なお、チャネル層5は、In23、Ga23、ZnOを主成分として構成されていればよく、「主成分として」とは、95%以上を指すものとする。
<製造工程>
図8〜図12を用いて本実施の形態の薄膜トランジスタの製造工程を説明する。
まず、ガラス基板などの透明絶縁性基板100を洗浄液や純水を用いて洗浄し、第1の金属膜を成膜する。
本実施の形態では実施の形態1と同様、第1の金属膜として3at%のNiを添加したAl−Ni合金膜を、公知のArガスを用いたスパッタリング法により200nmの厚さで成膜する。その後、写真製版工程でフォトレジストパターンを形成し、これをマスクとして公知のリン酸、硝酸、及び酢酸を含む溶液でウェットエッチングした後に、フォトレジストパターンを除去してゲート電極1を形成する(図8)。
次に、化学気相成長(CVD:Chemical Vapor Deposition)法を用い、約300℃の基板加熱条件下で、ゲート絶縁膜2としてSi34膜を400nm成膜する(図9)。
その後、金属膜を成膜し、フォトレジストパターン11を用いてエッチングすることにより、ソース、ドレイン電極3C,4Cを形成する(図10)。
本実施の形態では、金属膜について、Arガスを用いたDCスパッタリング法を用い、99.999%の亜鉛を50nmの厚さで順次成膜した後に、写真製版工程でフォトレジストパターン11を形成し、これをマスクとして塩酸や燐酸などをエッチング溶液に用いたウェットエッチング法で金属膜をエッチングする。
次に、基板を酸素プラズマに曝露させることにより、ソース、ドレイン電極3C,4Cの表面を酸化させてZnOからなる酸化物半導体皮膜3D,4Dを形成し、併せてゲート絶縁膜2の表面をもプラズマ酸化させてSi3(4-x)1.5xの組成をもつ酸化物皮膜2Aとする(図11)。この酸素プラズマ処理はレジストのアッシング工程も兼ねており、平行平板のプラズマ装置でアノード電極から給電してプラズマ放電を行う。条件は圧力15Pa、O2流量200sccm、RF密度1.1W/cmとする。その後、市販のレジスト剥離液を使用してフォトレジストの剥離および基板の洗浄を行う。
続いて、酸化物半導体によるチャネル層形成を行う。本実施の形態ではArガスによるDCスパッタリング法を用い、チャネル層5としてmol比率で33.3%のIn23、33.3%のGa23、33.4%のZnOで構成された酸化物半導体膜を50nm成膜する。その後、写真製版工程でフォトレジストパターンを形成し、これをマスクとして塩酸などをエッチング溶液に用いたウェットエッチング法でチャネル層5を形成する(図12)。
以降、保護膜形成、コンタクトホール穿孔、画素電極形成などの工程が続くが、これらは通常のTFT形成プロセスと同じであるので省略する。
チャネル層5に酸化物半導体を用いる本実施の形態の薄膜トランジスタは、線形領域で動作しているときに、反転層101のドレイン端102においてチャネルを流れる電流が一点に集中し、数百℃にも及ぶ発熱が起きる。そのため、ドレイン端102に隣接するドレイン電極が金属であるならば、チャネル層5の酸化物半導体が還元されてドレイン電極が酸化し、トランジスタ特性に変動をきたす。
そこで、本実施の形態の薄膜トランジスタでは、ドレイン電極4Cを亜鉛で形成し、ドレイン電極4Cのドレイン端と接触する領域にZnOからなる酸化物半導体皮膜4Dを形成する。チャネル層5にも酸化物半導体皮膜4Dにも豊富に酸素原子が存在しているため、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。
また、式(10)、(11)より、標準状態でチャネル層5から酸素分子が1mol脱離するのに必要なエネルギーは約150kJ/molであり、同じく標準状態でドレイン電極4Cの酸化物半導体皮膜4Dから酸素分子が1mol脱離するのに必要なエネルギーは約173kJ/molであり、これらがほぼ同じであるため、万一、なんらかの事情でドレイン端で酸素欠損が生じたとしても、質量作用の法則により酸化物半導体皮膜4Dからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
また、酸素プラズマ処理により、ゲート絶縁膜2にも多くの酸素が含まれた酸化物皮膜2Aが形成されていることも、薄膜トランジスタの安定性確保に寄与する。
<効果>
本実施の形態の薄膜トランジスタは、ゲート電極1と、ゲート電極1上に設けられたゲート絶縁膜2と、ゲート絶縁膜2上に設けられ、金属を含むドレイン電極4Cと、ゲート絶縁膜2上にドレイン電極4Cと隣接して設けられ、金属酸化物半導体で構成されたチャネル層5とを備え、ドレイン電極4Cは、ゲート電極1への電圧印加によりチャネル層5に形成される反転層101と接触する領域に、チャネル層5を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体皮膜を備える。ドレイン電極4Cの金属酸化物半導体皮膜にもチャネル層5にも豊富に酸素原子が存在しているため、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則によりドレイン電極4Cの金属酸化物半導体皮膜からチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
また、本実施の形態の薄膜トランジスタにおいて、チャネル層5は酸化インジウム、酸化ガリウム、酸化亜鉛を主成分として構成され、金属酸化物半導体皮膜は酸化亜鉛を主成分として構成されるので、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則によりドレイン電極4Cの金属酸化物半導体皮膜からチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
本実施の形態の薄膜トランジスタの製造方法は、(a)ゲート電極1上にゲート絶縁膜2を形成する工程と、(b)ゲート絶縁膜2上に金属で構成されるドレイン電極3Cを形成する工程と、(c)酸素プラズマ処理によってゲート絶縁膜2の表面とドレイン電極3Cの所定の領域とを酸化する工程と、(d)ゲート絶縁膜2上にドレイン電極3Cと隣接して、金属酸化物半導体で構成されるチャネル層5を形成する工程とを備え、工程(c)は、チャネル層5を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体皮膜4Dを、ゲート電極1への電圧印加によりチャネル層5に形成される反転層100と接触する領域に形成する工程を含む。ドレイン電極4Cの金属酸化物半導体皮膜4Dとチャネル層5は豊富に酸素原子が存在するように形成されるので、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則により金属酸化物半導体皮膜4Dからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
また、本実施の形態の薄膜トランジスタの製造方法において、工程(b)は、亜鉛を主成分としてドレイン電極4Cを形成する工程であり、工程(d)は、酸化インジウム、酸化ガリウム、酸化亜鉛を主成分としてチャネル層5を形成する工程であるので、ドレイン電極4Cの金属酸化物半導体皮膜4Dとチャネル層5は豊富に酸素原子が存在するように形成され、質量作用の法則により、チャネル層5のドレイン端102での酸素脱離反応は進行せず、安定した半導体特性が確保できる。また、ドレイン端102で酸素欠損が生じたとしても、質量作用の法則により第1ドレイン電極4Aからチャネル層5へある程度の酸素が補償され、チャネル層5の金属酸化物半導体層が金属へ還元される現象を抑制する。
1 ゲート電極、2 ゲート絶縁膜、3A 第1ソース電極、3B 第2ソース電極、3C ドレイン電極、3D,4D 金属酸化物半導体皮膜、4A 第1ドレイン電極、4B 第2ドレイン電極、5 チャネル層、11 フォトレジストパターン、100 透明絶縁性基板、101 反転層、102 ドレイン端。

Claims (4)

  1. ゲート電極と、
    前記ゲート電極上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられ、金属を含むドレイン電極と、
    前記ゲート絶縁膜上に前記ドレイン電極と隣接して設けられ、金属酸化物半導体で構成されたチャネル層とを備え、
    前記ドレイン電極は、前記チャネル層と接触する領域に、前記チャネル層を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体皮膜を備え、
    前記ゲート絶縁膜は、窒化シリコン層と、前記窒化シリコン層の前記チャネル層側の表面を覆い前記チャネル層に接触する酸化皮膜とを備える、
    薄膜トランジスタ。
  2. 前記チャネル層は酸化インジウム、酸化ガリウム、酸化亜鉛を主成分として構成され、
    前記金属酸化物半導体皮膜は酸化亜鉛を主成分として構成される、
    請求項1に記載の薄膜トランジスタ。
  3. (a)ゲート電極上に窒化シリコンよりなるゲート絶縁膜を形成する工程と、
    (b)前記ゲート絶縁膜上に金属で構成されるドレイン電極を形成する工程と、
    (c)酸素プラズマ処理によって前記ゲート絶縁膜の表面と前記ドレイン電極の所定の領域とを酸化する工程と、
    (d)前記ゲート絶縁膜上に前記ドレイン電極と隣接して、金属酸化物半導体で構成されるチャネル層を形成する工程とを備え、
    前記工程(c)は、前記チャネル層を構成する金属酸化物半導体よりも酸化物生成自由エネルギーが若干小さい金属酸化物半導体皮膜を、前記ドレイン電極における前記チャネル層と接触する領域に形成するとともに、酸化皮膜を、前記窒化シリコンよりなるゲート絶縁膜における前記チャネル層と接触する領域に形成する工程を含む、
    薄膜トランジスタの製造方法。
  4. 前記工程(b)は、亜鉛を主成分として前記ドレイン電極を形成する工程であり、
    前記工程(d)は、酸化インジウム、酸化ガリウム、酸化亜鉛を主成分としてチャネル層を形成する工程である、
    請求項3に記載の薄膜トランジスタの製造方法。
JP2010291432A 2010-12-28 2010-12-28 薄膜トランジスタ及びその製造方法 Active JP5745838B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010291432A JP5745838B2 (ja) 2010-12-28 2010-12-28 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010291432A JP5745838B2 (ja) 2010-12-28 2010-12-28 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012138532A JP2012138532A (ja) 2012-07-19
JP5745838B2 true JP5745838B2 (ja) 2015-07-08

Family

ID=46675706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010291432A Active JP5745838B2 (ja) 2010-12-28 2010-12-28 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5745838B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
WO2017187301A1 (en) * 2016-04-28 2017-11-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP2010093164A (ja) * 2008-10-10 2010-04-22 Konica Minolta Holdings Inc 薄膜トランジスタ及びその製造方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2012138532A (ja) 2012-07-19

Similar Documents

Publication Publication Date Title
JP5328083B2 (ja) 酸化物のエッチング方法
JP6004308B2 (ja) 薄膜デバイス
JP5852718B2 (ja) 半導体装置
JP5604130B2 (ja) 半導体装置
TWI527231B (zh) Electronic device, laminated structure and manufacturing method thereof
JP6023994B2 (ja) 薄膜デバイス及びその製造方法
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
JP6341198B2 (ja) 酸化物半導体ターゲット、酸化物半導体膜及びその製造方法、並びに薄膜トランジスタ
JP2008219008A (ja) 薄膜トランジスタ及びその製造方法
JP5437776B2 (ja) 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
TWI566402B (zh) 具有閘極間隔件之增強模式氮化鎵高電子遷移率電晶體元件及其製造方法
JP5745838B2 (ja) 薄膜トランジスタ及びその製造方法
TW201803130A (zh) 半導體裝置及半導體裝置之製造方法
TW201307187A (zh) 薄膜電晶體
WO2016035554A1 (ja) 薄膜トランジスタの酸化物半導体薄膜、薄膜トランジスタ、およびスパッタリングターゲット
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
TW201526118A (zh) 半導體裝置及半導體裝置之製造方法
TW201511288A (zh) 薄膜電晶體
JP2013191762A (ja) 不揮発性化合物の除去方法及び該方法により製造された電子デバイス
JP6173246B2 (ja) 薄膜トランジスタおよびその製造方法
JP6637783B2 (ja) 薄膜トランジスタ
WO2023092501A1 (zh) 场效应薄膜晶体管及其制造方法、显示面板
JP6179912B2 (ja) 薄膜デバイス及びその製造方法
JP2014007311A (ja) 薄膜トランジスタおよびその製造方法
JP2012124367A (ja) 酸化物絶縁膜、酸化物半導体薄膜トランジスタ素子およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150507

R150 Certificate of patent or registration of utility model

Ref document number: 5745838

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250