TW201803130A - 半導體裝置及半導體裝置之製造方法 - Google Patents

半導體裝置及半導體裝置之製造方法

Info

Publication number
TW201803130A
TW201803130A TW106102357A TW106102357A TW201803130A TW 201803130 A TW201803130 A TW 201803130A TW 106102357 A TW106102357 A TW 106102357A TW 106102357 A TW106102357 A TW 106102357A TW 201803130 A TW201803130 A TW 201803130A
Authority
TW
Taiwan
Prior art keywords
film
metal oxide
semiconductor film
semiconductor device
oxide semiconductor
Prior art date
Application number
TW106102357A
Other languages
English (en)
Other versions
TWI640098B (zh
Inventor
內山博幸
藤崎寿美子
森塚翼
Original Assignee
日立金屬股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立金屬股份有限公司 filed Critical 日立金屬股份有限公司
Publication of TW201803130A publication Critical patent/TW201803130A/zh
Application granted granted Critical
Publication of TWI640098B publication Critical patent/TWI640098B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明提高半導體裝置(薄膜電晶體)之特性。 將半導體裝置以如下方式構成：具有形成於基板SUB上之閘極電極GE、於其上介隔閘極絕緣膜GI形成之第1金屬氧化物半導體膜MO1、形成於其上之第2金屬氧化物半導體膜MO2、及形成於其上之源極、汲極電極SD。並且，使第1金屬氧化物半導體膜MO1之端部較第2金屬氧化物半導體膜MO2之端部後退。根據此種構成，能夠確保下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之距離。藉此，能夠防止源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1之短路，能夠提高電晶體特性。

Description

半導體裝置及半導體裝置之製造方法
本發明係關於一種半導體裝置及半導體裝置之製造方法，尤其關於一種適用於將由金屬氧化物構成之半導體膜用作通道層之具有場效電晶體之半導體裝置而有效之技術。
作為一種場效電晶體之薄膜電晶體(Thin Film Transistor；TFT)為於電子學技術中承擔重要作用之器件，用於液晶顯示器之像素開關等。目前，作為薄膜電晶體之通道層材料，廣泛使用非晶矽(amorphous silicon)，但近年來，作為該等矽材料之替代材料，將由金屬氧化物構成之半導體膜用作通道層之薄膜電晶體廣受關注。 例如，日本專利特開2006-165532號公報(專利文獻1)中揭示了一種使用了包含In、Ga及Zn之氧化物之半導體器件。 又，日本專利特開2008-243928號公報(專利文獻2)中揭示了一種使用了含有銦、錫、鋅及氧之非晶氧化物之薄膜電晶體。又，日本專利特開2012-033699號公報(專利文獻3)中揭示了一種使用由以氧化鋅及氧化錫作為主要材料之氧化物燒結體構成之氧化物半導體靶製造薄膜電晶體之技術。 又，日本專利第5503667號公報(專利文獻4)中揭示了一種氧化物半導體TFT，其具有以銦氧化物作為主要成分之第1半導體層、及於第1半導體層上以不含銦之鋅及錫氧化物作為主要成分之第2半導體層。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2006-165532號公報 [專利文獻2]日本專利特開2008-243928號公報 [專利文獻3]日本專利特開2012-033699號公報 [專利文獻4]日本專利第5503667號公報
[發明所欲解決之問題] 本發明者從事薄膜電晶體或適合用於該電晶體之金屬氧化物材料之研究、開發。 然而，對於用於薄膜電晶體之金屬氧化物材料，即便將開發材料僅應用於先前之構造或製造步驟中，有時反而會引起特性之劣化。詳細內容後述。 因此，除了開發材料之特性提高以外，還期望綜合研究其應用部位或製造步驟等，找到最佳之構造或製法。 本發明之上述目的及其它目的與新穎之特徵由本案說明書之記載及隨附圖式闡明。 [解決問題之技術手段] 若對本案所揭示之發明中之代表性內容之概要進行簡單說明，則如下所述。 本案所揭示之發明之中，代表性之實施形態所示之半導體裝置具有：形成於基板上之閘極電極、於閘極電極上介隔閘極絕緣膜形成之第1半導體膜、形成於第1半導體膜上之第2半導體膜、及形成於第2半導體膜上之源極、汲極電極。並且，第1半導體膜之端部較第2半導體膜之端部後退。 本案所揭示之發明之中，代表性之實施形態所示之半導體裝置之製造方法具有對第1半導體膜與第2半導體膜之積層膜進行蝕刻之步驟。並且，該蝕刻步驟具有：利用第1蝕刻液對積層膜進行蝕刻之步驟；以及於該步驟後，利用第2蝕刻液自積層膜之側壁對第1半導體膜進行蝕刻之步驟。 [發明之效果] 本案所揭示之發明之中，根據以下所示之代表實施形態所示之半導體裝置，能夠提高其特性。 本案所揭示之發明之中，根據以下所示之代表實施形態所示之半導體裝置之製造方法，能夠製造特性良好之半導體裝置。
於以下之實施形態中，於提及要素之數量等(包含個數、數值、量、範圍等)之情形時，除特別明示之情形及原理上明確地限於特定數量之情形等以外，不限於其特定數量，可為特定數量以上，亦可為特定數量以下。又，於以下之實施形態中，「第1」、「第2」、「第3」等表述係為了識別構成要素而賦予者，未必限定數量或順序。 又，圖式等中所示之各構成之位置、大小、範圍等未必與實際器件對應，為了使說明容易理解，有時恰當變更位置、大小、範圍等而顯示。 (實施形態1) 下面，一面參照圖式，一面對本實施形態之半導體裝置進行詳細說明。 [構造說明] 圖1及圖2係表示本實施形態之半導體裝置之構成之剖視圖。圖2係圖1之局部放大圖。圖1所示之半導體裝置為薄膜電晶體。而且，該薄膜電晶體為所謂之底閘極/頂部接觸(Bottom gate/Top contact)構造之電晶體。 該底閘極構造係指：閘極電極GE配置於較形成通道之半導體膜(通道層，此處為第1金屬氧化物半導體膜MO1及第2金屬氧化物半導體膜MO2之積層膜MO)更靠下層之構造。又，頂部接觸係指：源極、汲極電極SD配置於較上述半導體膜(此處為上述積層膜MO)更靠上層之構造。 即，如圖1所示，本實施形態之薄膜電晶體配置於基板SUB之主表面。具體而言，本實施形態之薄膜電晶體具有：配置於基板SUB上之閘極電極GE、於閘極電極GE上介隔閘極絕緣膜GI配置之作為半導體膜之上述積層膜MO、及配置於該積層膜MO上之源極、汲極電極SD。 該源極、汲極電極SD於閘極電極GE與積層膜MO之重疊區域上隔開特定之間隔配置。該特定之間隔之部分成為通道區域。 此處，上述積層膜MO具有第1金屬氧化物半導體膜(第1半導體膜)MO1、及配置於其上部之第2金屬氧化物半導體膜(第2半導體膜)MO2。第1金屬氧化物半導體膜(第1半導體膜)MO1為至少含有In元素及O元素作為主要成分之金屬氧化物。第2金屬氧化物半導體膜(第2半導體膜)MO2為至少含有Zn元素及O元素作為主要成分且不含In元素作為主要成分之金屬氧化物。此處，本案之主要成分係指：並非作為雜質而含有者，而係10原子%以上之含有率之元素。例如，第1金屬氧化物半導體膜(第1半導體膜)MO1之載子密度為1×1018 cm-3 以上1×1021 cm-3 以下，第2金屬氧化物半導體膜(第2半導體膜)MO2之載子密度為1×1015 cm-3 以上1×1017 cm-3 以下。 第1金屬氧化物半導體膜(第1半導體膜)MO1例如為ITO膜。ITO膜之膜厚例如為5 nm左右。ITO(Indium tin oxide、In-Sn-O、氧化銦錫、銦錫複合氧化物)膜為由錫、銦及氧構成之金屬氧化物。因此，ITO膜含有錫、銦及氧作為主要成分。 又，第2金屬氧化物半導體膜(第2半導體膜)MO2例如為ZTO膜。ZTO膜之膜厚例如為50 nm左右。ZTO(zinc-tin oxide、氧化鋅錫、鋅錫複合氧化物)膜為含有錫、鋅及氧作為主要成分之金屬氧化物。該ZTO膜不含稀有金屬作為主要成分，為於成本方面有利之材料。ZTO膜之載子密度為2×1016 cm-3 左右，ITO膜之載子密度為2×1019 cm-3 左右。 藉由使用此種積層構造之金屬氧化物(MO)通道層，相較於使用單層之氧化物半導體層、例如單層IGZO等作為通道層之情形，能夠提高導通特性(載子遷移率或導通電流)，能夠實現動作(驅動)之高速化等。又，關斷時之漏電流之低亦能夠維持單層IGZO等氧化物半導體之特性，實現節電化。 此處作為例而示出之由ITO層及ZTO層構成之積層構造通道由於具有如上所述之高導通特性，故而即便薄膜電晶體隨著像素尺寸之微細化而被予以微細化，亦能夠確保良好之導通電流。換言之，即便進行微細化，亦能夠維持充分之電晶體特性，於應用於4K、8K等超高精細顯示器之情形時，能夠達成高開口率，因此作為結果，能夠實現超高精細顯示器之高亮度、高對比度、動態範圍擴大等。 又，於上述之積層構造中，藉由於上層使用對向電極加工之耐性較高之ZTO膜，能夠應用低成本之背後通道蝕刻製程。進而，由於ZTO對藉由鈍化膜之形成步驟所產生之製程損傷亦具有耐性，因此與單層IGZO等通常之氧化物半導體製程相比，能夠實現製造成本之降低。 而且，下層之第1金屬氧化物半導體膜MO1之端部較上層之第2金屬氧化物半導體膜MO2之端部後退。換言之，下層之第1金屬氧化物半導體膜MO1之形成區域較上層之第2金屬氧化物半導體膜MO2之形成區域小一圈。將下層之第1金屬氧化物半導體膜MO1之端部與上層之第2金屬氧化物半導體膜MO2之端部之間之距離設為“L1”(參照圖2)。 因此，於下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之間產生間隙(空隙SP)。換言之，於上層之第2金屬氧化物半導體膜MO2之端部附近，配置有未形成下層之第1金屬氧化物半導體膜MO1之“底切部”。 如此，藉由使下層之第1金屬氧化物半導體膜MO1之端部後退，能夠確保下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之距離L2，能夠防止源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1之短路。藉此，能夠提高電晶體特性，尤其關斷特性。詳細內容後述。 [製法說明] 繼而，說明本實施形態之半導體裝置之製造步驟，並且使本實施形態之半導體裝置之構造更明確。 圖3～圖10係表示本實施形態之半導體裝置之製造步驟之剖視圖。 首先，如圖3所示，於基板SUB上形成閘極電極GE。作為基板SUB，例如可使用由玻璃、石英、藍寶石等構成之基板。又，亦可使用由塑料膜等構成之基板，所謂之柔性基板。 繼而，於基板SUB上，例如使用DC磁控濺鍍法等以100 nm左右之膜厚沈積鉬(Mo)膜作為閘極電極材料(導電性材料)。作為閘極電極材料，除了鉬(Mo)以外，可使用鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、鈦(Ti)、鎳(Ni)、銀(Ag)、金(Au)、鉑(Pt)、鉭(Ta)、鋅(Zn)等金屬材料。可將其等以單體使用，又，亦可將其等中之數種金屬作為合金使用。又，還可使用氮化鈦(TiN)等具有導電性之金屬氮化物。又，亦可使用含有雜質且載子(電子、電洞)較多之半導體。又，還可使用上述金屬化合物(金屬氧化物、金屬氮化物)或半導體、與金屬(包含合金)之積層體。對於閘極電極材料之成膜，除了濺鍍法以外，還可使用蒸鍍法、CVD(化學氣相沈積，Chemical Vapor Deposition)法等。 繼而，於閘極電極材料(Mo膜)上形成光阻膜(未圖示)，藉由曝光、顯影處理，而僅於閘極電極GE之形成區域使光阻膜殘留。繼而，將該光阻膜作為遮罩，藉由反應性離子蝕刻(RIE(Reactive Ion Etching))等對閘極電極材料(Mo膜)進行蝕刻，而形成閘極電極GE。可進行如反應性離子蝕刻之乾式蝕刻，又，亦可進行濕式蝕刻。該閘極電極GE之形狀(自上表面觀看時之平面形狀)例如為於與紙面交叉之方向具有長邊之大致矩形狀。 繼而，如圖4所示，於閘極電極GE上形成閘極絕緣膜GI。作為閘極絕緣膜GI，例如藉由PE-CVD法等沈積100 nm左右之氧化矽膜(SiOx)。除了氧化矽膜以外，還可使用氧化鋁膜等其它氧化膜。又，除氧化膜以外，亦可使用氮化矽膜或氮化鋁膜等無機絕緣膜。又，還可使用聚對二甲苯等有機絕緣膜。又，作為成膜方法，除了上述CVD法以外，還可使用濺鍍法或塗佈法等。 繼而，如圖5所示，於閘極絕緣膜GI上形成半導體膜(MO)。具體而言，於閘極絕緣膜GI上形成第1金屬氧化物半導體膜MO1，進而，於第1金屬氧化物半導體膜MO1上形成第2金屬氧化物半導體膜MO2。該第1金屬氧化物半導體膜MO1係構成薄膜電晶體之主要通道區域之膜，具有半導體之性質。此處，作為第1金屬氧化物半導體膜MO1，例如使用DC磁控濺鍍法以5 nm左右之膜厚沈積ITO膜。例如可使用錫組成10 at%、銦組成90 at%之靶材，於成膜條件：常溫、成膜壓力0.5 Pa、濺鍍氣體Ar/O2 混合氣體(氧添加比率約30%)、DC功率50 W下成膜ITO膜。作為第1金屬氧化物半導體膜MO1，除了上述ITO膜以外，還可使用IZO膜或IGZO膜。關於該等膜之應用例，於實施形態2中詳細說明。 繼而，於第1金屬氧化物半導體膜MO1上連續成膜第2金屬氧化物半導體膜MO2。該第2金屬氧化物半導體膜MO2亦係具有半導體之性質之膜。此處，作為第2金屬氧化物半導體膜MO2，例如使用DC磁控濺鍍法以50 nm左右之膜厚沈積ZTO膜。例如，可使用錫組成30 at%、鋅組成70 at%之靶材(添加Al 500 ppm)，於成膜條件：常溫、成膜壓力0.5 Pa、濺鍍氣體Ar/O2 混合氣體(氧添加比率約10%)下成膜ZTO膜。又，作為成膜方法，除了上述濺鍍法以外，還可使用CVD法、PLD法、塗佈法、印刷法等，但根據濺鍍法，能夠於大型基板上進行均勻性較高之成膜。進而，與化學蒸鍍法等相比，由於能夠於相對較低之溫度下成膜，因此有能夠選擇耐熱性較低之材料(例如，樹脂基板材料等)之優點。 以如此之方式，可形成第1金屬氧化物半導體膜(ITO膜)MO1、與配置於其上部之第2金屬氧化物半導體膜(ZTO膜)MO2之積層膜MO。 繼而，於積層膜MO上形成光阻膜PR1，藉由曝光、顯影處理，而僅於較閘極電極GE之形成區域大一圈之大致矩形狀之區域使光阻膜PR1殘留。繼而，藉由將該光阻膜PR1作為遮罩，對積層膜MO進行濕式蝕刻(第1蝕刻)，而形成上述形狀之積層膜MO。作為蝕刻液，可使用草酸系蝕刻液。蝕刻時間為3～4分鐘左右。草酸系蝕刻液係於ITO膜之蝕刻中通常使用之蝕刻液。又，草酸系蝕刻液能夠蝕刻ZTO膜。 此處，於將光阻膜PR1作為遮罩之蝕刻(所謂之圖案化步驟)中，被蝕刻膜之側面容易成為錐形狀。其原因在於，被蝕刻膜之上部更容易暴露於蝕刻劑，較下部更容易進行蝕刻。進而，關於使用草酸系蝕刻液之蝕刻速率(nm/min)，ITO膜為120，而相對於此，ZTO膜為215，相較於ZTO膜，ITO膜之蝕刻速率較小。因此，下層之ITO膜不易被蝕刻，錐角變得更小。此處所說之錐角係指基板表面與ITO膜之側面形成之角。 如此，於積層膜MO之端部，蝕刻端面成為錐形狀。換言之，成為如下狀態：第1金屬氧化物半導體膜(ITO膜)MO1之端部較第2金屬氧化物半導體膜(ZTO膜)MO2之端部向外側突出(圖6)。 繼而，去除光阻膜PR1。繼而，如圖7所示，對下層之第1金屬氧化物半導體膜(ITO膜)MO1進行濕式蝕刻(第2蝕刻)。藉此，於上層之第2金屬氧化物半導體膜(ZTO膜)MO2之端部下形成底切。作為蝕刻液，可使用稀硝酸(約0.7%)。蝕刻時間為2分鐘左右。關於稀硝酸(約0.7%)之蝕刻速率，ITO膜為5.0，而相對於此，ZTO膜為0.2，相較於ITO膜，ZTO膜之蝕刻速率較小，因此僅ITO膜被選擇性地蝕刻。因此，形成距ZTO膜之端部約10～15 nm左右之底切(側蝕)。換言之，ITO膜自ZTO膜之端部後退約10～15 nm左右。藉此，於ZTO膜之端部下，形成空隙(空間)SP。又，關於上述底切之程度，自器件設計方面、成膜技術等製程方面考慮，存在恰當之數值，能夠適當調整。 繼而，如圖8所示，於第2金屬氧化物半導體膜(ZTO膜)MO2上形成金屬膜MF作為導電性膜。該金屬膜MF成為源極、汲極電極SD。於第2金屬氧化物半導體膜(ZTO膜)MO2上例如使用DC磁控濺鍍法等以100 nm左右之膜厚沈積Mo膜作為金屬膜MF。作為金屬膜MF，除了鉬(Mo)以外，還可使用鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、鈦(Ti)、鎳(Ni)、鉭(Ta)、銀(Ag)、鋅(Zn)等金屬之單層膜。又，亦可使用含有上述複數種金屬中之2種以上金屬之合金膜。又，還可使用由上述金屬構成之膜及合金膜中之2種以上膜之積層膜。例如，可使用Mo膜/Al膜/Mo膜之積層膜。關於金屬膜MF之成膜，除了濺鍍法以外，還可使用蒸鍍法或CVD法等。此處，較佳為使用各向異性(指向性)高之成膜方法，以避免於第2金屬氧化物半導體膜(ZTO膜)MO2之端部下填埋空隙(空間)SP。例如，根據濺鍍法或蒸鍍法，ZTO膜之端部下之空隙(空間)SP不易被填埋，作為金屬膜MF之成膜方法而較佳。 藉由上述金屬膜MF之形成，積層膜MO之側面(側壁)被金屬膜MF覆蓋。此時，於ZTO膜之端部下，殘留空隙(空間)SP。 繼而，於金屬膜MF上形成光阻膜PR2，藉由曝光、顯影處理將閘極電極GE上方之光阻膜PR2去除。繼而，將該光阻膜PR2作為遮罩，對金屬膜MF進行濕式蝕刻，藉此形成源極、汲極電極SD(圖9)。作為蝕刻液，可使用PAN系蝕刻液等。此處，於金屬膜MF之蝕刻時，由於積層膜MO之上層為對金屬膜MF之蝕刻液(此處為PAN系蝕刻液)之耐性較高之第2金屬氧化物半導體膜(ZTO膜)MO2，因此能夠降低對積層膜MO產生之蝕刻損傷。因此，成為通道之積層膜MO之特性良好，能夠提高電晶體特性。將此種金屬膜MF之蝕刻步驟稱為BCE(Back-Channel-Etch，背後通道蝕刻)製程。 繼而，如圖10所示，於積層膜MO及源極、汲極電極SD上形成保護膜PRO。作為保護膜，例如可使用氧化矽膜與氮化矽膜之積層膜(SiNx/SiOx)。例如，於積層膜MO及源極、汲極電極SD上藉由PE-CVD法等形成氧化矽膜，進而，於氧化矽膜上藉由PE-CVD法等形成氮化矽膜。 藉由以上步驟，大致完成本實施形態之薄膜電晶體。 如此，根據本實施形態，由於將第1及第2金屬氧化物半導體膜(MO1、MO2)之積層膜MO用作通道層，並使下層之第1金屬氧化物半導體膜MO1自上層之第2金屬氧化物半導體膜MO2後退，因此能夠防止源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1之短路。藉此，能夠獲得特性良好之薄膜電晶體。 相對於此，於未使下層之第1金屬氧化物半導體膜MO1自上層之第2金屬氧化物半導體膜MO2後退，而形成源極、汲極電極SD之比較例之情形時，源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1短路，不具有電晶體特性。 圖11係表示本實施形態之比較例之半導體裝置(薄膜電晶體)之構成之剖視圖。比較例之半導體裝置係於一面參照圖6一面進行說明的、ITO膜之端部較ZTO膜之端部更向外側突出之狀態之積層膜MO上形成源極、汲極電極SD而成之裝置。圖12係表示比較例之半導體裝置之構成之圖。(A)為剖面SEM照片，(B)為模式性地表示(A)之照片之圖。如圖12所示，於將光阻膜PR作為遮罩而對積層膜(ZTO、ITO)MO進行蝕刻之情形時，積層膜MO之端面成為錐形狀(參照由虛線包圍之區域)。 於此種情形時，如圖11所示，由於源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1接觸，因此於其等之間產生短路。於此種產生短路之薄膜電晶體中，已經無法進行電晶體動作。圖13係表示比較例之半導體裝置之電流-電壓特性之圖。於圖13中，橫軸為閘極電壓(Vg、[V])，縱軸為汲極電流[A]，3條曲線係汲極電壓(Vd、[V])為0.1 V、1 V、10 V時之曲線。如由圖13亦明確，未能確認到汲極電流之上升，可知無法進行電晶體動作。 圖14係表示本實施形態之半導體裝置之構成之圖。(A)為剖面SEM照片，(B)為模式性地表示(A)之照片之圖。如圖14所示，可知藉由將光阻膜PR作為遮罩而對積層膜(ZTO、ITO)MO進行蝕刻，並進而進行上述第2蝕刻，從而於積層膜(ZTO、ITO)MO之端面，下層之ITO後退。如此，於使下層之ITO後退而設置空隙SP之情形時，由於源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1不接觸，因此能夠確認良好之電晶體動作。圖15係表示本實施形態之半導體裝置之電流-電壓特性之圖。即，表示使用ZTO/ITO作為積層膜MO時之電流-電壓特性。如由圖15亦明確，能夠確認到汲極電流之上升，可知能夠進行電晶體動作。於圖15中，橫軸為閘極電壓(Vg、[V])，縱軸為汲極電流[A]，自上而下3條曲線係汲極電壓(Vd、[V])為0.1 V、1 V、10 V時之曲線。又，最下方之曲線表示載子之遷移率(cm2 /Vs)。如由該曲線明確可知，能夠確認到遷移率39.5 cm2 /Vs之良好電晶體特性。 藉由形成上述本案之通道端部之構造，能夠實用地製造、利用具有良好導通特性之積層通道構造TFT。能夠實現8K等超高精細顯示器之高亮度、高對比度、高動態範圍化。 又，根據於本實施形態中說明之製造步驟，使積層膜MO之下層之第1金屬氧化物半導體膜MO1以上層之第2金屬氧化物半導體膜MO2作為遮罩而後退。即，不增加遮罩，且以步驟數之最小限度之增加，便能夠製造特性良好之薄膜電晶體。即，能夠實現低成本製程。又，能夠避免製造步驟之繁雜化，並提高製造良率。 又，根據於本實施形態中說明之製造步驟，與使用雷射退火之低溫多晶矽製程不同，亦可應用於大畫面顯示器。雷射退火步驟不適於大面積之處理，但根據於本實施形態中說明之製造步驟，亦能夠容易地應對基板之大面積化。亦即，相較於使用雷射退火之低溫多晶矽，能夠以低成本製造顯示器。 再者，於本實施形態中，使下層之第1金屬氧化物半導體膜MO1之端部與上層之第2金屬氧化物半導體膜MO2之端部之間之距離L1、和下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之距離L2表示為相同程度(圖2)，但亦可為L1＞L2。圖16係表示本實施形態之半導體裝置之其它構成之剖視圖。 於圖16中，下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之距離L2小於下層之第1金屬氧化物半導體膜MO1之端部與上層之第2金屬氧化物半導體膜MO2之端部之間之距離L1(L1＞L2)。例如，於成為源極、汲極電極SD之金屬膜之成膜時(參照圖8)，即便於少量金屬膜進入了上層之第2金屬氧化物半導體膜MO2之端部下之情形時，只要確保下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之距離L2，便能夠防止其等之間之短路。 (關於蝕刻液) 於上述製造步驟中，作為用於對第1金屬氧化物半導體膜(ITO膜)MO1與第2金屬氧化物半導體膜(ZTO膜)MO2之積層膜MO進行蝕刻之第1蝕刻液，使用了草酸系蝕刻液，作為用於對下層之第1金屬氧化物半導體膜(ITO膜)MO1進行蝕刻之第2蝕刻液，使用了稀硝酸(約0.7%)，但亦可使用其它蝕刻液。 第1蝕刻液為能夠蝕刻第2金屬氧化物半導體膜(ZTO膜)MO2及金屬氧化物半導體膜(ITO膜)MO1之蝕刻液。各自之蝕刻速率較佳為例如與第2蝕刻液之情形相比更接近。尤其，草酸系蝕刻液之通用性較高，適合用作第1蝕刻液。草酸系蝕刻液為至少含有草酸之蝕刻液。 第2蝕刻液係第1金屬氧化物半導體膜(ITO膜)MO1之蝕刻速率R1大於第2金屬氧化物半導體膜(ZTO膜)MO2之蝕刻速率R2(R1＞R2)。其為下層之第1金屬氧化物半導體膜(ITO膜)MO1更容易被蝕刻之蝕刻液。作為此種第2蝕刻液，除了稀硝酸以外，還可使用硫酸、鹽酸、氫氟酸等。硫酸之濃度例如可使用1.0%左右之濃度，鹽酸之濃度可使用例如為0.4%左右之濃度，氫氟酸之濃度可使用例如為0.03%左右之濃度。此處之濃度以重量%計。又，上述濃度為一例，包括處理時間，均能夠適當調整。除此之外，可使用PAN系之蝕刻液、磷酸-硝酸系之蝕刻液。PAN系之蝕刻液含有磷酸、硝酸及乙酸。磷酸-硝酸系之蝕刻液含有磷酸及硝酸。 表1係表示金屬氧化物半導體膜與蝕刻液之蝕刻速率之關係之表。例如，示出了於使用上述蝕刻液之情形時之ZTO膜、ITO膜於常溫(25℃)時之蝕刻速率。再者，於表1中，括號內之數值為於40℃之蝕刻速率。又，於該表1中，除了ITO膜以外，還示出了關於IZO膜、IGZO膜之蝕刻速率。 表1
Figure TW201803130AD00001
 單位(nm/min) 於本實施形態中，作為高載子密度之第1金屬氧化物半導體膜，使用了ITO膜，但亦可使用IZO膜或IGZO膜。對於該等膜之應用例，於實施形態2中進行說明。 (實施形態2) 於本實施形態中，對於作為第1金屬氧化物半導體膜MO1使用了IZO膜之情形(第1例)、及使用了IGZO膜之情形(第2例)進行說明。 (第1例) 於上述實施形態1中，作為第1金屬氧化物半導體膜MO1使用了ITO膜，但亦可使用IZO膜。再者，除了第1金屬氧化物半導體膜MO1之具體之膜種類以外，與實施形態1之情形同樣。即，與一面參照圖1等、一面進行說明之構成同樣，能夠藉由與一面參照圖3～圖10、一面進行說明之製造步驟同樣之步驟而形成。 本第1例之半導體裝置與實施形態1之情形同樣為底閘極/頂部接觸構造之薄膜電晶體(參照圖1、圖2)。 於該本第1例之半導體裝置中，上述積層膜MO具有第1金屬氧化物半導體膜(第1半導體膜)MO1及配置於其上部之第2金屬氧化物半導體膜(第2半導體膜)MO2。第1金屬氧化物半導體膜(第1半導體膜)MO1為IZO膜。IZO膜之膜厚例如為4 nm左右。IZO(In-Zn-O、氧化銦鋅、銦鋅複合氧化物)膜為含有鋅、銦及氧作為主要成分之金屬氧化物。換言之，為含有氧化鋅(ZnO)及氧化銦(InO2 )之金屬氧化物。 而且，第2金屬氧化物半導體膜(第2半導體膜)MO2為ZTO膜。ZTO膜之膜厚例如為50 nm左右。ZTO(zinc-tin oxide、氧化鋅錫)膜為含有錫、鋅及氧作為主要成分之金屬氧化物。換言之，為含有氧化錫及氧化鋅之金屬氧化物。 ZTO膜之載子密度為1.2×1016 cm-3 左右，IZO膜之載子密度為1×1019 cm-3 左右。如此，藉由使用IZO膜，使得載子密度提高，藉此，與實施形態1之情形同樣地能夠實現上述導通特性之提高、動作之高速化、關斷洩漏之減少等效果。進而，即便進行微細化，亦能夠維持充分之電晶體特性，能夠實現超高精細顯示器之高亮度、高對比度。 而且，下層之第1金屬氧化物半導體膜MO1之端部較上層之第2金屬氧化物半導體膜MO2之端部後退(參照圖1、圖2)。因此，於下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之間產生間隙(空隙SP)。 如此，藉由使下層之第1金屬氧化物半導體膜MO1之端部後退，能夠確保下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之距離L2，能夠防止源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1之短路。藉此，能夠提高電晶體特性。 第1例之半導體裝置之製造步驟與實施形態1之情形同樣(圖3～圖10)。即，於基板SUB上形成閘極電極GE，於其上形成閘極絕緣膜GI。然後，於閘極絕緣膜GI上形成第1金屬氧化物半導體膜MO1，進而，於第1金屬氧化物半導體膜MO1上形成第2金屬氧化物半導體膜MO2。此處，作為第1金屬氧化物半導體膜MO1，例如使用DC磁控濺鍍法以4 nm左右之膜厚沈積IZO膜。例如，可使用鋅組成10 at%、銦組成90 at%之靶材，於成膜條件：常溫、成膜壓力0.5 Pa、濺鍍氣體Ar/O2 混合氣體(氧添加比率約50%)、DC功率50 W下成膜IZO膜。 繼而，於第1金屬氧化物半導體膜MO1上連續成膜第2金屬氧化物半導體膜MO2。作為第2金屬氧化物半導體膜MO2，例如使用DC磁控濺鍍法以50 nm左右之膜厚沈積ZTO膜。例如，可使用錫組成30 at%、鋅組成70 at%之靶材(添加Al 500 ppm)，於成膜條件：常溫、成膜壓力0.5 Pa、濺鍍氣體Ar/O2 混合氣體(氧添加比率約10%)下成膜ZTO膜。 以如此之方式，能夠形成第1金屬氧化物半導體膜(IZO膜)MO1及配置於其上部之第2金屬氧化物半導體膜(ZTO膜)MO2之積層膜MO。 繼而，藉由對積層膜MO進行第1蝕刻，而形成上述形狀之積層膜MO。作為蝕刻液，可使用草酸系蝕刻液。蝕刻時間為3～4分鐘左右。草酸系蝕刻液為於ITO膜等金屬氧化物之蝕刻中通常使用之蝕刻液。草酸系蝕刻液能夠蝕刻ZTO膜，關於蝕刻速率(nm/min)，IZO膜為290，而相對於此，ZTO膜為215，蝕刻速率為相同程度。因此，此時，於積層膜MO之端部，蝕刻端面能夠成為錐形狀(參照圖6)。但，由於蝕刻速率為相同程度，因此錐角較實施形態1(圖6)之情形時大。 繼而，藉由對下層之第1金屬氧化物半導體膜(ITO膜)MO1進行第2蝕刻，而於上層之第2金屬氧化物半導體膜(ZTO膜)MO2之端部下形成底切。作為蝕刻液，可使用稀硫酸(約0.1%)。蝕刻時間為2～3分鐘左右。關於稀硫酸(約0.1%)之蝕刻速率，IZO膜為43，而相對於此，ZTO膜為0.8，相較於IZO膜，ZTO膜之蝕刻速率較小，因此僅IZO膜被選擇性地蝕刻。因此，形成距ZTO膜之端部約10～20 nm左右之底切(側蝕)。換言之，距ZTO膜之端部約10～20 nm左右之IZO膜後退。藉此，於ZTO膜之端部下形成空隙(空間、SP)(參照圖7)。 此處，作為蝕刻液使用稀硫酸(約0.1%)，但亦可使用磷酸-硫酸系蝕刻液。磷酸-硫酸系蝕刻液通常用作Mo或Cu之蝕刻液。於使用磷酸-硫酸系蝕刻液之情形時，蝕刻時間為20秒左右即可。相對於該磷酸-硫酸系蝕刻液，ZTO膜具有充分之耐性，不易被蝕刻。因此，IZO膜自ZTO膜之端部後退。 繼而，於第2金屬氧化物半導體膜(ZTO膜)MO2上形成金屬膜(MF)作為導電性膜，藉由進行濕式蝕刻而形成源極、汲極電極SD。繼而，於積層膜MO及源極、汲極電極SD上形成保護膜PRO。藉由以上之步驟，大致完成本第1例之薄膜電晶體。 如此，於本第1例中，亦將第1及第2金屬氧化物半導體膜(MO1、MO2)之積層膜MO用作通道層，使下層之第1金屬氧化物半導體膜MO1自上層之第2金屬氧化物半導體膜MO2後退，因此能夠防止源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1之短路。藉此，能夠獲得良好之電晶體特性。圖17係表示本實施形態之第1例之半導體裝置之電流-電壓特性之圖。即，表示使用ZTO/IZO作為積層膜MO之情形時之電流-電壓特性。於圖17中，橫軸為閘極電壓(Vg、[V])，縱軸為汲極電流[A]，自上而下3條曲線係汲極電壓(Vd、[V])為0.1 V、1 V、10 V時之曲線。又，最下方之曲線為表示載子之遷移率(cm2 /Vs)之曲線。如由圖17亦明確，能夠確認到汲極電流之上升，可知能夠進行電晶體動作。又，如由最下方之曲線明確可知，能夠確認到遷移率30.7 cm2 /Vs之良好電晶體特性。 再者，於本第1例中，亦可使用草酸系蝕刻液作為第1蝕刻液，作為第2蝕刻液，除了稀硫酸或磷酸-硝酸系之蝕刻液以外，亦可使用硝酸、鹽酸、氫氟酸、PAN系蝕刻液等(參照表1)。 (第2例) 於上述實施形態1中，作為第1金屬氧化物半導體膜MO1使用了ITO膜，但亦可使用IGZO膜。再者，除了第1金屬氧化物半導體膜MO1之具體之膜種類以外，與實施形態1之情形同樣。即，與一面參照圖1等、一面進行說明之構成同樣，能夠藉由與一面參照圖3～圖10、一面進行說明之製造步驟同樣之步驟而形成。 本第2例之半導體裝置與實施形態1之情形同樣為底閘極/頂部接觸構造之薄膜電晶體(參照圖1、圖2)。 於該本第2例之半導體裝置中，上述積層膜MO具有第1金屬氧化物半導體膜(第1半導體膜)MO1及配置於其上部之第2金屬氧化物半導體膜(第2半導體膜)MO2。第1金屬氧化物半導體膜(第1半導體膜)MO1為IGZO膜。IGZO膜之膜厚例如為25 nm左右。IGZO(In-Ga-Zn-O、氧化銦鎵鋅、銦鎵鋅複合氧化物)膜為含有鋅、銦、鎵及氧之金屬氧化物。 並且，第2金屬氧化物半導體膜(第2半導體膜)MO2為ZTO膜。ZTO膜之膜厚例如為5 nm左右。ZTO(zinc-tin oxide，氧化鋅錫)膜為含有錫、鋅及氧之金屬氧化物。換言之，為含有氧化錫及氧化鋅之金屬氧化物。例如，有時表示為Zn2 SnO4 ，但有時組成比會變化。 ZTO膜之載子密度為7×1016 cm-3 左右，IGZO膜之載子密度為5×1018 cm-3 左右。如此，藉由使用IGZO膜，使得載子密度之提高，藉此，與實施形態1之情形同樣地能夠實現上述導通特性之提高、動作之高速化、關斷洩漏之減少等效果。進而，即便進行微細化，亦能夠維持充分之電晶體特性，能夠實現顯示器之高亮度、高對比度。 而且，下層之第1金屬氧化物半導體膜MO1之端部較上層之第2金屬氧化物半導體膜MO2之端部後退(參照圖1、圖2)。因此，於下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之間產生有間隙(空隙SP)。 如此，藉由使下層之第1金屬氧化物半導體膜MO1之端部後退，能夠確保下層之第1金屬氧化物半導體膜MO1與源極、汲極電極SD之距離L2，能夠防止源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1之短路。藉此，能夠提高電晶體特性。 第2例之半導體裝置之製造步驟與實施形態1之情形同樣(圖3～圖10)。即，於基板SUB上形成閘極電極GE，於其上形成閘極絕緣膜GI。然後，於閘極絕緣膜GI上形成第1金屬氧化物半導體膜MO1，進而，於第1金屬氧化物半導體膜MO1上形成第2金屬氧化物半導體膜MO2。此處，作為第1金屬氧化物半導體膜MO1，例如使用DC磁控濺鍍法以5 nm左右之膜厚沈積IGZO膜。例如，可使用In:Ga:Zn組成為4:1:1、2:2:1、或1:1:1之靶材，於成膜條件：常溫、成膜壓力0.5 Pa、濺鍍氣體Ar/O2 混合氣體(氧添加比率約10%)、DC功率50 W下，成膜IGZO膜。 繼而，於第1金屬氧化物半導體膜MO1上連續成膜第2金屬氧化物半導體膜MO2。作為第2金屬氧化物半導體膜MO2，例如使用DC磁控濺鍍法以25 nm左右之膜厚沈積ZTO膜。例如，可使用錫組成30 at%、鋅組成70 at%之靶材(添加Al：300 ppm、添加Si：100 ppm)，於成膜條件：常溫、成膜壓力0.5 Pa、濺鍍氣體Ar/O2 混合氣體(氧添加比率約10%)下，成膜ZTO膜。 以如此之方式，能夠形成第1金屬氧化物半導體膜(IGZO膜)MO1及配置於其上部之第2金屬氧化物半導體膜(ZTO膜)MO2之積層膜MO。 繼而，藉由對積層膜MO進行第1蝕刻，而形成上述形狀之積層膜MO。作為蝕刻液，可使用草酸系蝕刻液。蝕刻時間為3～4分鐘左右。草酸系蝕刻液為於ITO膜等金屬氧化物之蝕刻中通常使用之蝕刻液。草酸系蝕刻液能夠蝕刻ZTO膜，關於蝕刻速率(nm/min)，IGZO膜為220～290，而ZTO膜為215，蝕刻速率為相同程度。因此，此時，於積層膜MO之端部，蝕刻端面能夠成為錐形狀(參照圖6)。但，由於蝕刻速率為相同程度，因此錐角較實施形態1(圖6)之情形時大。 繼而，藉由對下層之第1金屬氧化物半導體膜(IGZO膜)MO1進行第2蝕刻，而於上層之第2金屬氧化物半導體膜(ZTO膜)MO2之端部下形成底切。作為蝕刻液，可使用稀硫酸(約0.1%)。關於稀硫酸(約0.1%)之蝕刻速率，IGZO膜為43～52，而相對於此，ZTO膜為0.8，相較於IGZO膜，ZTO膜之蝕刻速率較小，因此僅IGZO膜被選擇性地蝕刻。因此，於ZTO膜之端部下形成底切(側蝕)，於ZTO膜之端部下形成空隙(空間、SP)(參照圖7)。 繼而，於第2金屬氧化物半導體膜(ZTO膜)MO2上形成金屬膜MF作為導電性膜，藉由進行濕式蝕刻，形成源極、汲極電極SD。繼而，於積層膜MO及源極、汲極電極SD上形成保護膜PRO。藉由以上之步驟，大致完成本第2例之形態之薄膜電晶體。 如此，於本第2例中，亦將第1及第2金屬氧化物半導體膜(MO1、MO2)之積層膜MO用作通道層，使下層之第1金屬氧化物半導體膜MO1自上層之第2金屬氧化物半導體膜MO2後退，因此能夠防止源極、汲極電極SD與下層之第1金屬氧化物半導體膜MO1之短路。藉此，能夠獲得良好之電晶體特性。圖18係表示本實施形態之第2例之半導體裝置之電流-電壓特性之圖。即，表示於使用了ZTO/IGZO作為積層膜MO之情形時之電流-電壓特性。(a)表示In:Ga:Zn組成為4:1:1之半導體裝置之電流-電壓特性，(b)表示In:Ga:Zn組成為2:2:1之半導體裝置之電流-電壓特性，(c)表示In:Ga:Zn組成為1:1:1之半導體裝置之電流-電壓特性。於圖18中，橫軸為閘極電壓(Vg、[V])，縱軸為汲極電流[A]，自上而下3條曲線係汲極電壓(Vd、[V])為0.1 V、1 V、10 V時之曲線。又，最下方之曲線為表示載子之遷移率(cm2 /Vs)之曲線。如由圖18之(a)～(c)之曲線圖亦明確可知，於使用任一組成之IGZO之情形時，均能夠確認到汲極電流之上升，可知能夠進行電晶體動作。又，如由圖18(a)～(c)之各曲線圖之最下方之曲線可知，於使用任一組成之IGZO之情形時，均能夠確認到遷移率良好之電晶體特性。具體而言，(a)所示之In:Ga:Zn組成為4:1:1之半導體裝置之遷移率為20 cm2 /Vs。又，(b)所示之In:Ga:Zn組成為2:2:1之半導體裝置之遷移率為17.8 cm2 /Vs，(c)所示之In:Ga:Zn組成為1:1:1之半導體裝置之遷移率為12.5 cm2 /Vs。於使用IGZO之情形時，其遷移率與In組成成比例，於上述情形時In組成為4(In:Ga:Zn組成為4:1:1)時表示最大之遷移率。 IGZO膜對PAN系蝕刻液等之耐性不充分，容易被蝕刻。因此，於使用單層IGZO膜作為半導體膜(MO)之情形時，未能耐受源極、汲極電極SD形成時之蝕刻。因此，無法採用低成本之BCE製程。然而，如本第2例般使用ZTO/IGZO作為積層膜MO之情形時，由於對PAN系蝕刻液等之耐性較大之ZTO膜成為蝕刻終止層，因此可採用IGZO膜作為半導體膜(MO)。 又，於本第2例中，亦可使用草酸系蝕刻液作為第1蝕刻液，作為第2蝕刻液，除了稀硫酸以外，亦可使用硝酸、鹽酸、氫氟酸等(參照表1)。除此之外，還可使用PAN系之蝕刻液、磷酸-硝酸系之蝕刻液。 (實施形態3) 於上述實施形態1、2中說明之薄膜電晶體之應用例並無限制，例如能夠應用於在顯示器(液晶顯示裝置、半導體裝置)等光電裝置中使用之主動矩陣基板(陣列基板)。 圖19係表示主動矩陣基板之構成之電路圖。又，圖20係表示主動矩陣基板之構成之俯視圖。 如圖19所示，陣列基板於顯示部(顯示區域)內具有配置於Y方向之複數條資料線DL(源極線)及配置於X方向之複數條閘極線GL。又，各像素於資料線DL與閘極線GL之交點以矩陣狀配置有複數個。該像素具有像素電極PE及薄膜電晶體T。例如，資料線DL由資料線驅動電路DDC驅動，又，閘極線GL由閘極線驅動電路GDC驅動。 如圖20所示，例如，薄膜電晶體T之閘極電極GE與於X方向延伸之閘極線GL連接。此處，閘極電極GE與閘極線GL成為一體。於該閘極電極GE之上層，介隔閘極絕緣膜配置有半導體膜(MO)，於該半導體膜(MO)之兩側配置有源極、汲極電極SD。源極、汲極電極SD之中，例如源極電極(圖20中之左側)與於Y方向延伸之資料線DL連接，汲極電極(圖20中之右側)與像素電極PE連接。 藉由於此種陣列基板與形成有對向電極之對向基板之間密封液晶，而形成顯示器。 於顯示器中，若掃描信號被供給至閘極線GL，則薄膜電晶體T導通，通過該導通之薄膜電晶體T，將來自於圖中Y方向延伸之資料線DL之影像信號供給至像素電極PE。因此，由閘極線GL與資料線DL選擇之像素部成為顯示狀態。 如此，使用於實施形態1、2中說明之薄膜電晶體作為顯示器之薄膜電晶體，藉此能夠提高顯示器之特性。具體而言，如上所述，即便應用於被稱為4K、8K之高精細顯示器中，並且薄膜電晶體隨著像素尺寸之微細化而被予以微細化，亦能夠確保每單位面積之電流值。換言之，即便進行微細化，亦能夠維持充分之電晶體特性，能夠實現超高精細顯示器之高亮度、高對比度。 又，於上述中，於構成像素之薄膜電晶體T中應用了上述實施形態1、2之薄膜電晶體，但亦可作為上述之資料線驅動電路DDC或閘極線驅動電路GDC中之邏輯電路應用上述實施形態1、2之薄膜電晶體。 又，作為有機EL(電致發光)之底板用之薄膜電晶體，亦可使用上述實施形態1、2之薄膜電晶體。有機EL需要大電流驅動，適合使用上述實施形態1、2之薄膜電晶體。 以上，對於由本發明者等完成之發明，根據其實施形態進行了具體說明，但本發明不限於上述實施形態，不言而喻能夠於不脫離其宗旨之範圍內進行各種變更。 例如，對於上述實施形態中所示之各膜之膜厚、成膜方法、加工(蝕刻)方法等，當然能夠根據所要製造之器件所要求之特性，進行各種變更。又，能夠於不脫離發明宗旨之範圍內，將某一實施形態之構成之一部分替換為其它實施形態之構成，又，能夠於某一實施形態之構成中添加其它實施形態之構成。又，對於各實施形態之構成之一部分，能夠進行其它構成之追加、刪除、替換。
DDC‧‧‧資料線驅動電路
DL‧‧‧資料線
GDC‧‧‧閘極線驅動電路
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
GL‧‧‧閘極線
L1‧‧‧距離
L2‧‧‧距離
MF‧‧‧金屬膜
MO‧‧‧積層膜
MO1‧‧‧第1金屬氧化物半導體膜
MO2‧‧‧第2金屬氧化物半導體膜
PE‧‧‧像素電極
PR‧‧‧光阻膜
PR1‧‧‧光阻膜
PR2‧‧‧光阻膜
PRO‧‧‧保護膜
SD‧‧‧源極、汲極電極
SP‧‧‧空隙
SUB‧‧‧基板
T‧‧‧薄膜電晶體
Vd‧‧‧汲極電壓
Vg‧‧‧閘極電壓
X‧‧‧方向
Y‧‧‧方向
圖1係表示實施形態1之半導體裝置之構成之剖視圖。 圖2係表示實施形態1之半導體裝置之構成之剖視圖。 圖3係表示實施形態1之半導體裝置之製造步驟之剖視圖。 圖4係表示實施形態1之半導體裝置之製造步驟之剖視圖，且係表示繼圖3之後之步驟之剖視圖。 圖5係表示實施形態1之半導體裝置之製造步驟之剖視圖，且係表示繼圖4之後之步驟之剖視圖。 圖6係表示實施形態1之半導體裝置之製造步驟之剖視圖，且係表示繼圖5之後之步驟之剖視圖。 圖7係表示實施形態1之半導體裝置之製造步驟之剖視圖，且係表示繼圖6之後之步驟之剖視圖。 圖8係表示實施形態1之半導體裝置之製造步驟之剖視圖，且係表示繼圖7之後之步驟之剖視圖。 圖9係表示實施形態1之半導體裝置之製造步驟之剖視圖，且係表示繼圖8之後之步驟之剖視圖。 圖10係表示實施形態1之半導體裝置之製造步驟之剖視圖，且係表示繼圖9之後之步驟之剖視圖。 圖11係表示實施形態1之比較例之半導體裝置之構成之剖視圖。 圖12(A)、(B)係表示比較例之半導體裝置之構成之圖。 圖13係表示比較例之半導體裝置之電流-電壓特性之圖。 圖14(A)、(B)係表示實施形態1之半導體裝置之構成之圖。 圖15係表示實施形態1之半導體裝置之電流-電壓特性之圖。 圖16係表示實施形態1之半導體裝置之其它構成之剖視圖。 圖17係表示實施形態2之第1例之半導體裝置之電流-電壓特性之圖。 圖18(a)-(c)係表示實施形態2之第2例之半導體裝置之電流-電壓特性之圖。 圖19係表示主動矩陣基板之構成之電路圖。 圖20係表示主動矩陣基板之構成之俯視圖。
GE‧‧‧閘極電極
GI‧‧‧閘極絕緣膜
MO‧‧‧積層膜
MO1‧‧‧第1金屬氧化物半導體膜
MO2‧‧‧第2金屬氧化物半導體膜
SD‧‧‧源極、汲極電極
SP‧‧‧空隙
SUB‧‧‧基板

Claims (17)

  1. 一種半導體裝置，其具有：閘極電極，其形成於基板上； 第1半導體膜，其由含有第1金屬氧化物之半導體構成，於上述閘極電極上介隔閘極絕緣膜而形成； 第2半導體膜，其由含有第2金屬氧化物之半導體構成，形成於上述第1半導體膜上；及 源極、汲極電極，其形成於上述第2半導體膜上；且 上述第1金屬氧化物至少含有In元素及O元素， 上述第2金屬氧化物至少含有Zn元素及O元素， 上述第1半導體膜之端部較上述第2半導體膜之端部後退。
  2. 如請求項1之半導體裝置，其中 於上述第2半導體膜下，於上述第1半導體膜之端部與上述第2半導體膜之端部之間具有空隙。
  3. 如請求項2之半導體裝置，其中 上述第1半導體膜之載子密度為1×1018 cm-3 以上1×1021 cm-3 以下，上述第2半導體膜之載子密度為1×1015 cm-3 以上1×1017 cm-3 以下。
  4. 如請求項2之半導體裝置，其中 上述第1金屬氧化物含有ITO(銦錫複合氧化物)、IZO(銦鋅複合氧化物)及IGZO(銦鎵鋅複合氧化物)中之任一種。
  5. 如請求項4之半導體裝置，其中 上述第2金屬氧化物含有ZTO(鋅錫複合氧化物)。
  6. 一種半導體裝置，其具有：閘極電極，其形成於基板上； 第1半導體膜，其由含有第1金屬氧化物之半導體構成，於上述閘極電極上介隔閘極絕緣膜而形成； 第2半導體膜，其由含有第2金屬氧化物之半導體構成，形成於上述第1半導體膜上；及 源極、汲極電極，其形成於上述第2半導體膜上，覆蓋上述第2半導體膜之側壁；且 上述第1金屬氧化物至少含有In元素及O元素， 上述第2金屬氧化物至少含有Zn元素及O元素， 上述第1半導體膜之端部與上述源極、汲極電極之間相離。
  7. 如請求項6之半導體裝置，其中 於上述第2半導體膜下，於上述第1半導體膜之端部與上述源極、汲極電極之間具有空隙。
  8. 如請求項7之半導體裝置，其中 上述第1半導體膜之載子密度為1×1018 cm-3 以上1×1021 cm-3 以下，上述第2半導體膜之載子密度為1×1015 cm-3 以上1×1017 cm-3 以下。
  9. 如請求項7之半導體裝置，其中 上述第1金屬氧化物含有ITO(銦錫複合氧化物)、IZO(銦鋅複合氧化物)及IGZO(銦鎵鋅複合氧化物)中之任一種。
  10. 如請求項9之半導體裝置，其中上述第2金屬氧化物含有ZTO(鋅錫複合氧化物)。
  11. 一種半導體裝置之製造方法，其具有： (a)於基板上形成閘極電極之步驟； (b)於上述閘極電極上介隔閘極絕緣膜形成由含有第1金屬氧化物之半導體構成之第1半導體膜之步驟； (c)於上述第1半導體膜上形成由含有第2金屬氧化物之半導體構成之第2半導體膜之步驟； (d)對上述第1半導體膜及上述第2半導體膜之積層膜進行蝕刻之步驟，即 (d1)利用第1蝕刻液對上述積層膜進行蝕刻之步驟， (d2)上述(d1)步驟後，自上述積層膜之側壁利用第2蝕刻液對第1半導體膜進行蝕刻之步驟；及 (e)於上述(d)步驟後，於上述第2半導體膜上形成導電性膜，進行圖案化，藉此形成源極、汲極電極之步驟；且 上述第1金屬氧化物至少含有In元素及O元素， 上述第2金屬氧化物至少含有Zn元素及O元素。
  12. 如請求項11之半導體裝置之製造方法，其中 於上述(d2)步驟中，上述第1半導體膜之端部較上述第2半導體膜之端部後退。
  13. 如請求項12之半導體裝置之製造方法，其中 於上述(e)步驟中，於上述第2半導體膜下，於上述第1半導體膜之端部與上述源極、汲極電極之間具有空隙。
  14. 如請求項11之半導體裝置之製造方法，其中 上述第1金屬氧化物含有ITO(銦錫複合氧化物)、IZO(銦鋅複合氧化物)及IGZO(銦鎵鋅複合氧化物)中之任一種。
  15. 如請求項14之半導體裝置之製造方法，其中 上述第2金屬氧化物含有ZTO(鋅錫複合氧化物)。
  16. 如請求項11之半導體裝置之製造方法，其中 上述第1蝕刻液為含有草酸之液體。
  17. 如請求項11之半導體裝置之製造方法，其中 上述第2蝕刻液為含有選自硝酸、硫酸、鹽酸及氫氟酸中之酸之液體。
TW106102357A 2016-01-29 2017-01-23 半導體裝置及半導體裝置之製造方法 TWI640098B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016015091 2016-01-29
JP??2016-015091 2016-01-29
JP2016215164A JP6747247B2 (ja) 2016-01-29 2016-11-02 半導体装置および半導体装置の製造方法
JP??2016-215164 2016-11-02

Publications (2)

Publication Number Publication Date
TW201803130A true TW201803130A (zh) 2018-01-16
TWI640098B TWI640098B (zh) 2018-11-01

Family

ID=59565099

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106102357A TWI640098B (zh) 2016-01-29 2017-01-23 半導體裝置及半導體裝置之製造方法

Country Status (3)

Country Link
JP (1) JP6747247B2 (zh)
KR (1) KR101896975B1 (zh)
TW (1) TWI640098B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102172878B1 (ko) * 2018-08-17 2020-11-02 재단법인대구경북과학기술원 쇼트 채널 tft 제작 방법 및 쇼트채널 tft 구조
US20220059632A1 (en) * 2018-09-18 2022-02-24 Sharp Kabushiki Kaisha Display device and manufacturing method of display device
KR102563516B1 (ko) * 2018-12-18 2023-08-04 엘지디스플레이 주식회사 트랜지스터 및 전자장치
KR102276687B1 (ko) * 2020-01-23 2021-07-12 청주대학교 산학협력단 반도체 소자

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553667A (en) 1978-06-22 1980-01-11 Mitsubishi Electric Corp Punch-through type constant-voltage diode
US6107641A (en) * 1997-09-10 2000-08-22 Xerox Corporation Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
TWI478356B (zh) * 2008-10-31 2015-03-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8704216B2 (en) * 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI476917B (zh) * 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
US20120280227A1 (en) * 2009-11-27 2012-11-08 Hironori Wakana Oxide semiconductor device and method of manufacturing the same
JP5540972B2 (ja) 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
US8629445B2 (en) * 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
WO2013021632A1 (ja) * 2011-08-11 2013-02-14 出光興産株式会社 薄膜トランジスタ
JP5679933B2 (ja) * 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
JP6025595B2 (ja) * 2013-02-15 2016-11-16 三菱電機株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
JP6747247B2 (ja) 2020-08-26
TWI640098B (zh) 2018-11-01
KR101896975B1 (ko) 2018-09-12
KR20170090995A (ko) 2017-08-08
JP2017139445A (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
US20230387276A1 (en) Method for manufacturing semiconductor device
JP6845292B2 (ja) 半導体装置
JP5400019B2 (ja) 薄膜トランジスタ、その製造方法及び薄膜トランジスタを具備した有機電界発光装置
TWI639235B (zh) 半導體裝置
US8319217B2 (en) Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
TWI640098B (zh) 半導體裝置及半導體裝置之製造方法
US20160181290A1 (en) Thin film transistor and fabricating method thereof, and display device
CN107026208B (zh) 半导体装置和半导体装置的制造方法
JP2015144176A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
CN118039702A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
JP5846563B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置