JP5604130B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5604130B2
JP5604130B2 JP2010028283A JP2010028283A JP5604130B2 JP 5604130 B2 JP5604130 B2 JP 5604130B2 JP 2010028283 A JP2010028283 A JP 2010028283A JP 2010028283 A JP2010028283 A JP 2010028283A JP 5604130 B2 JP5604130 B2 JP 5604130B2
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
thin film
film transistor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010028283A
Other languages
English (en)
Other versions
JP2010219506A5 (ja
JP2010219506A (ja
Inventor
敏和 今藤
英幸 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010028283A priority Critical patent/JP5604130B2/ja
Publication of JP2010219506A publication Critical patent/JP2010219506A/ja
Publication of JP2010219506A5 publication Critical patent/JP2010219506A5/ja
Application granted granted Critical
Publication of JP5604130B2 publication Critical patent/JP5604130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Optics & Photonics (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

本発明は、酸化物半導体層を用いて形成される薄膜トランジスタ及びその作製方法に関する。また、当該薄膜トランジスタを用いて作製される半導体装置に関する。
なお、本明細書において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路及び電気機器は全て半導体装置である。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られている（特許文献１乃至４、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎを有する多元系酸化物半導体として知られている（非特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トランジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
本発明の一態様は、薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマイナスシフトを予防することを課題の一とする。
また、本発明の一態様は、薄膜トランジスタのソース電極層及びドレイン電極層と、酸化物半導体層との接合をオーミック接合にすることを課題の一とする。
また、本発明の一態様は、薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマイナスシフトが予防された高性能な薄膜トランジスタを効率よく作製することを課題の一とする。
また、本発明の一態様は、薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマイナスシフトが予防され、且つ薄膜トランジスタのソース電極層及びドレイン電極層と、酸化物半導体層との接合がオーミック接合である高性能な薄膜トランジスタを効率よく作製することを課題の一とする。
また、本発明の一態様は、高品質、又は高信頼性の半導体装置を提供することを課題の一とする。
本発明の一態様は、酸化物半導体層上にバッファ層が設けられ、該バッファ層上にソース電極層及びドレイン電極層が設けられた逆スタガ型の薄膜トランジスタである。なお、当該バッファ層は、酸化物半導体層の両端部上に設けられた一対の導電層と、酸化物半導体層の中央部上に設けられ、一対の導電層と同じ金属元素を有し、且つ一対の導電層よりも酸素濃度が高い、前記一対の導電層に挟まれた絶縁体又は半導体である金属酸化物層と、を有する。
また、上記構成に加え、当該バッファ層が、酸化物半導体層の両端部上に設けられた一対の酸素濃度が低下した酸化物半導体層と、該一対の酸素濃度が低下した酸化物半導体層上に設けられた一対の高濃度に酸素を含有する導電層と、を有する薄膜トランジスタも本発明の一態様である。
なお、本明細書において、絶縁体とはその電気抵抗率が１０６（Ω・ｍ）以上である物質を指し、半導体とはその電気抵抗率が１０−３（Ω・ｍ）以上、１０６（Ω・ｍ）未満である物質を指し、導電体とはその電気抵抗率が１０−３（Ω・ｍ）未満である物質を指すこととする。
また、本発明の一態様は、金属酸化物層が、酸化物半導体層と同一工程において形成された導電層に対し、酸化処理を行うことによって形成される薄膜トランジスタの作製方法である。なお、当該酸化処理は、ソース電極層及びドレイン電極層の形成に用いられるレジストをマスクとして転用している。そのため、当該導電層の両端部は、当該酸化処理では酸化されず、残存する。その結果、当該酸化処理によって、一対の導電層と、該一対の導電層に挟まれた金属酸化物層とが形成される。
また、本発明の一態様は、金属酸化物層が、酸化物半導体層と同一工程で形成された導電層に対し、酸化処理を行うことにより形成され、次いで、一対の高濃度に酸素を含有する導電層及び一対の酸素濃度が低下した酸化物半導体層が、熱処理によって酸素が拡散することにより形成される薄膜トランジスタの作製方法である。
また、本発明の一態様は、金属酸化物層、一対の高濃度に酸素を含有する導電層、及び一対の酸素濃度が低下した酸化物半導体層が、熱酸化処理を行うことによって形成される薄膜トランジスタの作製方法である。
また、本発明の一態様は、金属酸化物層、一対の高濃度に酸素を含有する導電層、及び一対の酸素濃度が低下した酸化物半導体層が、酸化処理及び熱酸化処理を行うことによって形成される薄膜トランジスタの作製方法である。
また、本発明の一態様は、当該薄膜トランジスタと、当該薄膜トランジスタ上に設けられた層間絶縁層とを有する半導体装置である。
本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、酸化物半導体層の中央部上に、絶縁体又は半導体である金属酸化物層を有する。該金属酸化物層は、酸化物半導体層への不純物（水素又は水など）の侵入を抑制する保護層として機能する。そのため、薄膜トランジスタのオフ電流の増加、又はしきい値電圧のマイナスシフトを予防することができる。
また、本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、酸化物半導体層の両端部と該酸化物半導体層の両端部上に設けられた一対の導電層の間に、一対の高濃度に酸素を含有する導電層及び一対の酸素濃度が低下した酸化物半導体層を有する。一対の酸素濃度が低下した酸化物半導体層は、酸化物半導体層と比較し抵抗が低い。そのため、ソース電極層及びドレイン電極層と、酸化物半導体層との接合をオーミック接合とすることができる。
また、本発明の一態様は、当該金属酸化物層が、酸化物半導体層と同一工程で形成される導電層を基に形成される。そのため、効率よく高性能の薄膜トランジスタを形成することができる。
また、本発明の一態様は、当該金属酸化物層が酸化物半導体層と同一工程で形成される導電層を基に形成され、且つ当該一対の酸素濃度が低下した酸化物半導体層が、当該導電層へと酸素が拡散することによって形成される。そのため、効率よく高性能の薄膜トランジスタを形成することができる。
また、本発明の一態様は、半導体装置の有する薄膜トランジスタとして、酸化物半導体層への不純物（水素又は水など）の侵入を抑制する保護層を有する薄膜トランジスタを適用する。これにより、薄膜トランジスタ上に設けられる層間絶縁層を、目的に応じて各種材料、作製方法から選択することができる。すなわち、高品質、又は高信頼性の半導体装置を提供することができる。
実施の形態１で説明する薄膜トランジスタの断面図。 実施の形態２で説明する薄膜トランジスタの作製工程を示す断面図。 実施の形態２で説明する薄膜トランジスタの作製工程を示す断面図。 実施の形態３で説明する液晶表示装置の画素を示す上面図。 実施の形態３で説明する液晶表示装置の画素を示す断面図。 実施の形態３で説明する液晶表示装置の画素を示す等価回路図。 実施の形態４で説明する発光表示装置の画素を示す上面図。 実施の形態４で説明する発光表示装置の画素を示す断面図。 実施の形態４で説明する発光表示装置の画素を示す等価回路図。 実施の形態５で説明する電子ペーパーの断面図。 実施例１で説明する計算によって求めた状態密度図。 実施例１で説明する計算によって求めた状態密度図。 実施例１で説明する計算によって求めた状態密度図。 実施例１で説明する計算によって求めたチタン層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後の原子配置を示す図。 実施例１で説明する計算によって求めたチタン層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後のチタン濃度及び酸素濃度を示す図。 実施例１で説明する計算によって求めたチタン酸化物層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後の原子配置を示す図。 実施例１で説明する計算によって求めたチタン酸化物層とＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層との接合界面における熱処理前後のチタン濃度及び酸素濃度を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
また、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。また、本明細書にて用いる「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、本発明の一態様の薄膜トランジスタの構造について図１（ａ）、（ｂ）を用いて説明する。次いで、該薄膜トランジスタが持つ特性について説明する。
図１（ａ）は、基板１００上に形成された薄膜トランジスタ１５０の断面図を示している。薄膜トランジスタ１５０は、基板１００上に設けられたゲート電極層１０１と、ゲート電極層１０１上に設けられたゲート絶縁層１０２と、ゲート絶縁層１０２上に設けられた酸化物半導体層１０３と、酸化物半導体層１０３上に設けられた、導電体である一対の導電層１０４ａ、１０４ｂ、及び絶縁体又は半導体である金属酸化物層１０５を有するバッファ層１０６と、導電層１０４ａ（一対の導電層１０４ａ、１０４ｂの一方）上に設けられたソース電極層１０７ａと、導電層１０４ｂ（一対の導電層１０４ａ、１０４ｂの他方）上に設けられたドレイン電極層１０７ｂと、を有する。なお、一対の導電層１０４ａ、１０４ｂは、酸化物半導体層１０３の両端部上に設けられ、金属酸化物層１０５は、酸化物半導体層１０３の中央部上に設けられる。
別言すると、図１（ａ）の薄膜トランジスタ１５０は、酸化物半導体層１０３とソース電極層１０７ａ及びドレイン電極層１０７ｂの間に、一対の導電層１０４ａ、１０４ｂ及び金属酸化物層１０５が設けられたバッファ層１０６を有する逆スタガ型の薄膜トランジスタである。
図１（ｂ）は、基板上に形成された薄膜トランジスタ１５１の断面図を示している。薄膜トランジスタ１５１は、図１（ａ）に示した薄膜トランジスタ１５０の構成に加え、酸化物半導体層１０３の両端部上に設けられた一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂと、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂ上に設けられた一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂとを有する。
別言すると、図１（ｂ）の薄膜トランジスタ１５１は、酸化物半導体層１０３とソース電極層１０７ａ及びドレイン電極層１０７ｂの間に、一対の導電層１０４ａ、１０４ｂ、金属酸化物層１０５、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂ、及び一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂが設けられたバッファ層１１０を有する逆スタガ型の薄膜トランジスタである。
基板１００としては、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板等を用いることができる。
ゲート電極層１０１としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
ゲート絶縁層１０２としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、これらの絶縁体からなる積層構造を適用しても良い。なお、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう。
酸化物半導体層１０３としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｏ系酸化物半導体、Ｇａ−Ｚｎ−Ｏ系酸化物半導体、またはＺｎ−Ｏ系酸化物半導体などの酸化物半導体を適用することができる。また、これらの酸化物半導体に窒素（Ｎ）、シリコン（Ｓｉ）を添加した酸化物半導体を適用することもできる。また、これらの材料の積層構造を適用することもできる。
一対の導電層１０４ａ、１０４ｂとしては、チタン（Ｔｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）などを適用することができる。また、上述した金属元素を有する合金を適用することもできる。さらに、これらの材料の積層構造を適用することもできる。
金属酸化物層１０５としては、一対の導電層１０４ａ、１０４ｂと同じ材料を適用することができる。ただし、金属酸化物層１０５は、一対の導電層１０４ａ、１０４ｂよりも酸素濃度が高い。すなわち、金属酸化物層１０５は、一対の導電層１０４ａ、１０４ｂと同じ金属元素を有し、且つ導電層１０４ａ、１０４ｂよりも酸素濃度が高い。
ソース電極層１０７ａ及びドレイン電極層１０７ｂとしては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することができる。
一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂとしては、酸化物半導体層１０３と同じ材料を適用することができる。ただし、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂは、酸化物半導体層１０３よりも酸素濃度が低い。すなわち、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂは、酸化物半導体層１０３と同じ金属元素を有し、且つ酸化物半導体層１０３よりも酸素濃度が低い。
一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂとしては、一対の導電層１０４ａ、１０４ｂ及び金属酸化物層１０５と同じ材料を適用することができる。ただし、一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂは、一対の導電層１０４ａ、１０４ｂよりも酸素濃度が高く、金属酸化物層１０５よりも酸素濃度が低い。すなわち、一対の高濃度に酸素を含有する導電層１０９ａ、１０９ｂは、一対の導電層１０４ａ、１０４ｂ及び金属酸化物層１０５と同じ金属元素を有し、且つ導電層１０４ａ、１０４ｂよりも酸素濃度が高く、金属酸化物層１０５よりも酸素濃度が低い。
図１（ａ）に示した薄膜トランジスタ１５０は、ソース電極層１０７ａ及びドレイン電極層１０７ｂと酸化物半導体層１０３の間にバッファ層１０６が設けられている。バッファ層１０６は、酸化物半導体層１０３の中央部上に、絶縁体又は半導体である金属酸化物層１０５を有する。金属酸化物層１０５は、酸化物半導体層１０３への不純物（水素又は水など）の侵入を抑制する保護層として機能する。そのため、薄膜トランジスタ１５０のオフ電流の増加、又はしきい値電圧のマイナスシフトを予防することができる。
図１（ｂ）に示した薄膜トランジスタ１５１のバッファ層１１０は、オフ電流の増加、又はしきい値電圧のマイナスシフトを予防する金属酸化物層１０５とともに、酸化物半導体層１０３の両端部上に、一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂを有する。一対の酸素濃度が低下した酸化物半導体層１０８ａ、１０８ｂは、酸化物半導体層１０３と比較し、抵抗が低い。そのため、ソース電極層１０７ａ及びドレイン電極層１０７ｂと、酸化物半導体層１０３との接合をオーミック接合とすることができる。
（実施の形態２）
本実施の形態では、実施の形態１で説明した薄膜トランジスタの作製方法の一例について図２及び図３を用いて説明する。
また、本実施の形態において、「膜」とは、基板全面に形成されたものであって、後にフォトリソグラフィ工程等によって所望の形状に加工されるものが、加工前の状態にあるものをいう。そして、「層」とは、「膜」からフォトリソグラフィ工程等により所望の形状に加工、形成されたもの、及び基板全面に形成することを目的としたもののことをいう。
基板２００上に、第１の導電膜２０１を形成する。第１の導電膜２０１の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、有機金属気相成長法などに代表される薄膜堆積法を用いることができる。次いで、第１の導電膜２０１上に第１のレジスト２０２を形成する。ここまでの工程を終えた段階の断面図が図２（ａ）に相当する。
次いで、第１のレジスト２０２をマスクとして、第１の導電膜２０１を選択的にエッチングすることによりゲート電極層２０３を形成する。なお、基板２００及び第１の導電膜２０１（ゲート電極層２０３）の材料は、実施の形態１で挙げた材料を用いることができるため、ここでは前述の説明を援用する。また、第１のレジスト２０２は、ゲート電極層２０３形成後に除去する。ここまでの工程を終えた段階の断面図が図２（ｂ）に相当する。
次いで、基板２００及びゲート電極層２０３上にゲート絶縁層２０４を形成する。ゲート絶縁層２０４の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、有機金属気相成長法、プラズマＣＶＤ法などに代表される薄膜堆積法を用いることができる。
次いで、酸化物半導体膜２０５を形成する。酸化物半導体膜２０５の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、有機金属気相成長法などに代表される薄膜堆積法を用いることができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体をスパッタ法によって形成する場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯを焼結したターゲットを用いることが好ましい。スパッタガスにはアルゴンに代表される希ガスを用いる。スパッタ法による成膜条件の一は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、圧力０．４Ｐａ、直流（ＤＣ）電源５００Ｗ、アルゴンガス流量を３０ｓｃｃｍ、酸素ガス流量を１５ｓｃｃｍとするものである。また、酸化物半導体膜２０５成膜後に、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行うことが好ましい。当該熱処理により酸化物半導体の原子レベルの再配列が行われる。当該熱処理（光アニール等も含む）は、酸化物半導体膜２０５中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。
次いで、酸化物半導体膜２０５上に第２の導電膜２０６を形成する。第２の導電膜２０６の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、有機金属気相成長法などに代表される薄膜堆積法を用いる。第２の導電膜２０６の材料としては、チタン（Ｔｉ）、銅（Ｃｕ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）などを用いることができる。また、上述した金属元素を有する合金を用いることもできる。さらに、これらの材料の積層構造を用いることもできる。次いで、第２の導電膜２０６上に第２のレジスト２０７を形成する。ここまでの工程を終えた段階の断面図が図２（ｃ）に相当する。
次いで、第２のレジスト２０７をマスクとして、酸化物半導体膜２０５及び第２の導電膜２０６を選択的にエッチングすることにより酸化物半導体層２０８及び導電層２０９を形成する。なお、ゲート絶縁層２０４及び酸化物半導体膜２０５（酸化物半導体層２０８）の材料は、実施の形態１で挙げた材料を用いることができるため、ここでは前述の説明を援用する。また、第２のレジスト２０７は、酸化物半導体層２０８及び導電層２０９を形成後に除去する。ここまでの工程を終えた段階の断面図が図２（ｄ）に相当する。
次いで、ゲート絶縁層２０４及び導電層２０９上に第３の導電膜２１０を形成する。第３の導電膜２１０の形成には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、有機金属気相成長法などに代表される薄膜堆積法を用いることができる。次いで、第３の導電膜２１０上に第３のレジスト２１１ａ、２１１ｂを形成する。ここまでの工程を終えた段階の断面図が図３（ａ）に相当する。
次いで、第３のレジスト２１１ａ、２１１ｂをマスクとして第３の導電膜２１０を選択的にエッチングすることによりソース電極層２１２ａ及びドレイン電極層２１２ｂを形成する。また、当該エッチング工程において、ソース電極層２１２ａ及びドレイン電極層２１２ｂと重畳しない領域（露出部）の導電層２０９も一部エッチングされ、ソース電極層２１２ａ及びドレイン電極層２１２ｂと重畳しない領域（露出部）に凹部を有する導電層２１３が形成される。なお、第３の導電膜２１０（ソース電極層２１２ａ及びドレイン電極層２１２ｂ）の材料は、実施の形態１で挙げた材料を用いることができるため、ここでは前述の説明を援用する。ここまでの工程を終えた段階の断面図が図３（ｂ）に相当する。
次いで、第３のレジスト２１１ａ、２１１ｂをマスクとして酸化処理を行う。該酸化処理としては、酸化雰囲気下での熱酸化処理、プラズマ酸化処理、酸素イオン注入などを用いることができる。また、酸化雰囲気下での熱酸化処理を行った後に、プラズマ酸化処理を行うなど、複数を組み合わせることも可能である。なお、熱酸化処理を行う酸化雰囲気としては、乾燥酸素雰囲気、酸素及び希ガスの混合雰囲気、大気雰囲気などを適用することができる。当該酸化処理によって、酸化物半導体層２０８上に設けられた導電層２１３の中央部（露出部）が酸化され、絶縁体又は半導体である金属酸化物層２１４が形成される。また、金属酸化物層２１４の形成に伴い、一対の導電層２１５ａ、２１５ｂが酸化物半導体層２０８の両端部上に形成される。具体的には、ソース電極層２１２ａ及びドレイン電極層２１２ｂと重畳する領域（非露出部）の導電層２１３は、ソース電極層２１２ａ及びドレイン電極層２１２ｂ並びに第３のレジスト２１１ａ、２１１ｂによって、酸化から保護される。その結果、一対の導電層２１５ａ、２１５ｂが残存する。なお、当該酸化処理によって酸化される領域の体積は増大する。すなわち、金属酸化物層２１４の体積は、酸化前の導電層２１３の中央部の体積よりも大きい。ここまでの工程を終えた段階の断面図が図３（ｃ）に相当する。また、ここまでの工程を終えた段階で図１（ａ）に示した薄膜トランジスタ１５０が完成する。
なお、本実施の形態の薄膜トランジスタは、図１（ａ）、図３（ｃ）に示した構成に限定されない。具体的には、図１（ａ）、図３（ｃ）では、当該酸化処理によって、ソース電極層２１２ａ及びドレイン電極層２１２ｂと重畳しない領域（中央部）の導電層２１３のみが酸化され、金属酸化物層２１４が形成された薄膜トランジスタを示しているが、その他の領域が酸化された薄膜トランジスタも本実施の形態の薄膜トランジスタには含まれる。例えば、当該酸化処理によって、第３のレジスト２１１ａ、２１１ｂに覆われていないソース電極層２１２ａ及びドレイン電極層２１２ｂの側部が酸化された薄膜トランジスタも本実施の形態の薄膜トランジスタに含まれる。なお、ソース電極層２１２ａ及びドレイン電極層２１２ｂの側部が酸化される場合、当該酸化を側部表面領域に留めることにより、ソース電極層２１２ａ及びドレイン電極層２１２ｂを電極として機能させることができる。同様に、当該酸化処理によって、ソース電極層２１２ａ及びドレイン電極層２１２ｂと重畳する領域（非露出部）の導電層２１３の一部が内部酸化された薄膜トランジスタも本実施の形態の薄膜トランジスタに含まれる。
また、図１（ａ）、図３（ｃ）では、当該酸化処理によって形成された金属酸化物層２１４の膜厚が一対の導電層２１５ａ、２１５ｂの膜厚よりも厚い薄膜トランジスタを示しているが、金属酸化物層２１４の膜厚が一対の導電層２１５ａ、２１５ｂの膜厚よりも薄い薄膜トランジスタも本実施の形態の薄膜トランジスタには含まれる。なお、金属酸化物層２１４は、凹部を有する導電層２１３に対して酸化処理を行うことによって形成される。また、当該凹部は、ソース電極層２１２ａ及びドレイン電極層２１２ｂを形成するエッチング工程の際に形成される。すなわち、ソース電極層２１２ａ及びドレイン電極層２１２ｂを形成するエッチング工程の条件を制御することによって、金属酸化物層２１４の膜厚を制御することができる。具体的には、ソース電極層２１２ａ及びドレイン電極層２１２ｂを形成の際のオーバーエッチングの時間を長くすることによって、当該凹部を深くすることができる。これにより、金属酸化物層２１４の膜厚を一対の導電層２１５ａ、２１５ｂの膜厚よりも薄くすることができる。
図１（ｂ）に示した薄膜トランジスタ１５１を作製する場合は、次いで、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行う。該熱処理によって、酸化物半導体層２０８中の酸素が一対の導電層２１５ａ、２１５ｂへと拡散する。なお、当該酸素の一対の導電層２１５ａ、２１５ｂへの拡散と、金属酸化物層２１４への拡散を比較した場合、一対の導電層２１５ａ、２１５ｂへと拡散する酸素量の方が多い。そのため、酸化物半導体層２０８の両端部上に一対の酸素濃度が低下した酸化物半導体層２１６ａ、２１６ｂが形成され、一対の酸素濃度が低下した酸化物半導体層２１６ａ、２１６ｂ上に一対の高濃度に酸素を含有する導電層２１７ａ、２１７ｂが形成される。その後、第３のレジスト２１１ａ、２１２ｂを除去する。ここまでの工程を終えた段階の断面図が図３（ｄ）に相当する。
ここでは、図１（ｂ）に示した薄膜トランジスタ１５１を作製する場合に行う熱処理を酸化処理後に行う作製工程を示したが、当該熱処理のタイミングは、第２の導電膜２０６形成後であれば、どのタイミングで行うことも可能である。また、当該熱処理は、前述した酸化物半導体層２０８の原子レベルの再配列のための熱処理を兼ねることができる。
また、形成される薄膜トランジスタの特性という観点から見ると、酸化処理後に熱処理を行うことが好ましい。酸化処理前（金属酸化物層２１４形成前）に熱処理を行うと、酸化物半導体層２０８の上方両端部のみならず、上方全体に酸素濃度が低下した酸化物半導体層が形成されることになり、形成される薄膜トランジスタのオフ電流が増加するためである。
また、作製工程という観点から見ると、上述した酸化処理として、一対の酸素濃度が低下した酸化物半導体層２１６ａ、２１６ｂ、及び一対の高濃度に酸素を含有する導電層２１７ａ、２１７ｂが形成される温度での酸化雰囲気下での熱酸化処理を行うことが好ましい。金属酸化物層２１４、酸素濃度が低下した酸化物半導体層２１６ａ、２１６ｂ、及び高濃度に酸素を含有する導電層２１７ａ、２１７ｂを同一工程で形成できるためである。当該酸化処理及び当該熱処理を兼ねる処理条件の一は、乾燥酸素雰囲気下での３５０℃、１時間の熱酸化処理である。
また、形成される薄膜トランジスタの信頼性という観点から見ると、熱酸化処理と酸化処理を組み合わせて行うことが好ましい。金属酸化物層２１４の膜厚を厚くすることにより、酸化物半導体層２０８への不純物（水素又は水など）の侵入を抑制する保護層としての機能を向上させることができるためである。
薄膜トランジスタ１５０は、酸化物半導体層２０８と同一工程で形成される導電層２０９（導電層２１３）を基に、オフ電流の増加、又はしきい値電圧のマイナスシフトを予防する機能を有する金属酸化物層２１４が形成されるため、効率よく高性能の薄膜トランジスタを形成することができる。同様に、薄膜トランジスタ１５１は、酸化物半導体層２０８と同一工程で形成される導電層２０９（導電層２１３）を基に、オフ電流の増加、又はしきい値電圧のマイナスシフトを予防する機能を有する金属酸化物層２１４が形成され、且つ酸化物半導体層２０８と、ソース電極層２１２ａ及びドレイン電極層２１２ｂとをオーミック接合とする機能を有する一対の酸素濃度が低下した酸化物半導体層２１６ａ、２１６ｂが、一対の導電層２１５ａ、２１５ｂへと酸素が拡散することによって形成されるため、効率よく高性能の薄膜トランジスタを形成することができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明した薄膜トランジスタを用いた半導体装置の一例を示す。具体的には、当該薄膜トランジスタをアクティブマトリクス基板の画素部に設けられる薄膜トランジスタに適用した液晶表示装置について図４乃至図６に示す。次いで、当該液晶表示装置について説明する。
なお、半導体装置内において、薄膜トランジスタのソース及びドレインは、動作条件等によって入れ替わるため、いずれがソース又はドレインであるかを特定することが困難である。そこで、本実施の形態以降においては、ソース電極層及びドレイン電極層の一方を第１電極層、ソース電極層及びドレイン電極層の他方を第２電極層と表記し、区別することとする。
図４は、アクティブマトリクス基板の１画素を示す上面図である。本実施の形態の液晶表示装置の画素は、３つの副画素によって構成される。それぞれの副画素には、薄膜トランジスタ３００及び液晶層へ電圧を印加する画素電極３０１が設けられる。実施の形態１で示した薄膜トランジスタは、図４中の薄膜トランジスタ３００に適用することができる。画素部には、上述した画素が複数設けられる。また、複数のゲート配線３０２、複数のソース配線３０３、複数の容量配線３０４が設けられる。
図５は、図４のＡ−Ｂ線に対応する断面図である。図５に含まれる薄膜トランジスタ４５０は、図１（ａ）に示した薄膜トランジスタである。つまり、薄膜トランジスタ４５０は、基板４００上に設けられたゲート電極層４０１と、ゲート電極層４０１上に設けられたゲート絶縁層４０２と、ゲート絶縁層４０２上に設けられた酸化物半導体層４０３と、酸化物半導体層４０３上に設けられた、一対の導電層４０４ａ、４０４ｂ及び金属酸化物層４０５を有するバッファ層４０６と、導電層４０４ａ上に設けられた第１電極層４０７ａと、導電層４０４ｂ上に設けられた第２電極層４０７ｂと、を有する薄膜トランジスタである。
基板４００乃至第１電極層４０７ａ及び第２電極層４０７ｂに適用可能な材料及び作製方法は、実施の形態１で説明した材料及び実施の形態２で説明した作製方法を用いることができるため、ここでは前述の説明を援用する。
また、副画素は容量素子４５１を有する。容量素子４５１は、薄膜トランジスタ４５０のゲート電極層４０１と同一材料である容量配線４０８と、ゲート絶縁層４０２と、副画素に延在する薄膜トランジスタ４５０の第２電極層４０７ｂとによって構成される。
薄膜トランジスタ４５０及び容量素子４５１上には、層間絶縁層４０９が設けられる。図５に示す薄膜トランジスタ４５０には、酸化物半導体層４０３への不純物（水素又は水など）の侵入を抑制する金属酸化物層４０５が設けられているため、層間絶縁層４０９として各種材料、作製方法を適用することができる。例えば、層間絶縁層４０９として、プラズマＣＶＤ法やスパッタ法を用いて、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。また、層間絶縁層４０９に設けられたコンタクトホール４１０において、薄膜トランジスタ４５０の第２電極層４０７ｂが画素電極４１１と電気的に接続している。
図６は、図４の副画素に対応する等価回路図である。薄膜トランジスタ５００のゲート電極はゲート配線５０１に電気的に接続され、第１電極はソース配線５０２に電気的に接続される。容量素子５０３の一方の電極は薄膜トランジスタ５００の第２電極に電気的に接続され、他方の電極は容量配線５０４に電気的に接続される。画素電極を介して電圧が印加される液晶層５０５は、薄膜トランジスタ５００の第２電極及び容量素子５０３の一方の電極に電気的に接続される。
液晶表示装置は、アクティブマトリクス基板と、表面に対向電極が設けられた対向基板とによって挟持された液晶層を有する。液晶層を構成する液晶分子は、アクティブマトリクス基板の画素電極及び対向基板の対向電極間に印加される電圧によって配向が制御される。液晶表示装置は、当該液晶層の液晶分子が配向することによって、バックライトからの光を透過又は遮光することにより、画像の表示を行っている。液晶表示装置において、アクティブマトリクス基板の画素部の薄膜トランジスタは、液晶層に印加される電圧を制御するスイッチング素子である。
本実施の形態の液晶表示装置は、酸化物半導体層４０３上に金属酸化物層４０５が設けられた薄膜トランジスタ４５０をアクティブマトリクス基板の画素部の薄膜トランジスタとして用いている。金属酸化物層４０５は、酸化物半導体層４０３への不純物（水素又は水など）の侵入を抑制する保護層として機能する。そのため、目的に応じて、層間絶縁層４０９の材料、作製方法を選択することが可能である、結果として、高品質、又は高信頼性の液晶表示装置を提供することが可能となる。なお、ここでは図１（ａ）に示した薄膜トランジスタを適用した液晶表示装置について示したが、図１（ｂ）に示した薄膜トランジスタを適用した場合も同様の効果を奏する。
（実施の形態４）
本実施の形態では、実施の形態１で説明した薄膜トランジスタを用いた半導体装置の一例を示す。具体的には、当該薄膜トランジスタをアクティブマトリクス基板の画素部に設けられる薄膜トランジスタに適用した発光表示装置について図７乃至図９に示す。次いで、本実施の形態の発光表示装置について説明する。なお、本実施の形態の発光表示装置が有する表示素子として、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図７は、アクティブマトリクス基板の１画素を示す上面図である。本実施の形態の発光表示装置の画素は、３つの副画素によって構成される。それぞれの副画素には、薄膜トランジスタ６００、６０１、発光素子へ電圧を印加する画素電極６０２が設けられる（便宜のため画素電極６０２の一部は図示しない）。実施の形態１で示した薄膜トランジスタは、図６中の薄膜トランジスタ６００、６０１に適用することができる。画素部には、上述した画素が複数設けられる。また、複数のゲート配線６０３、複数のソース配線６０４、複数の電源線６０５が設けられる。なお、電源線６０５には、高電源電位ＶＤＤが設定されている。
図８は、図７のＣ−Ｄ線、Ｅ−Ｆ線に対応する断面図である。薄膜トランジスタ７５０、７５１は、図１（ａ）に示した薄膜トランジスタである。つまり、薄膜トランジスタ７５０、７５１は、基板７００上に設けられたゲート電極層７０１と、ゲート電極層７０１上に設けられたゲート絶縁層７０２と、ゲート絶縁層７０２上に設けられた酸化物半導体層７０３と、酸化物半導体層７０３上に設けられた、導電層７０４ａ、７０４ｂ及び金属酸化物層７０５を有するバッファ層７０６と、導電層７０４ａ上に設けられた第１電極層７０７ａと、導電層７０４ｂ上に設けられた第２電極層７０７ｂと、を有する薄膜トランジスタである。
基板７００乃至第１電極層７０７ａ及び第２電極層７０７ｂに適用可能な材料及び作製方法は、実施の形態１で説明した材料及び実施の形態２で説明した作製方法を用いることができるため、ここでは前述の説明を援用する。
また、副画素は容量素子７５２を有する。容量素子７５２は、薄膜トランジスタ７５０、７５１のゲート電極層７０１と同一材料である容量配線７０８と、ゲート絶縁層７０２と、副画素に延在する薄膜トランジスタ７５１の第１電極層７０７ａと、によって構成される。
薄膜トランジスタ７５０、７５１及び容量素子７５２上には、層間絶縁層７０９が設けられる。図８に示す薄膜トランジスタ７５０、７５１には、酸化物半導体層７０３への不純物（水素又は水など）の侵入を抑制する金属酸化物層７０５が設けられているため、層間絶縁層７０９として各種材料、作製方法を適用することができる。例えば、層間絶縁層７０９として、プラズマＣＶＤ法やスパッタ法を用いて、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。また、層間絶縁層７０９には、複数のコンタクトホール７１０ａ、７１０ｂ、７１０ｃが設けられる。薄膜トランジスタ７５１の第２電極層７０７ｂは、コンタクトホール７１０ｃにおいて、画素電極７１１と電気的に接続されている。
図９は、図７の副画素に対応する等価回路図である。薄膜トランジスタ８００のゲート電極はゲート配線８０１に電気的に接続され、第１電極はソース配線８０２に電気的に接続される。容量素子８０３の一方の電極は薄膜トランジスタ８００の第２電極に電気的に接続され、他方の電極は電源線８０４に電気的に接続される。薄膜トランジスタ８０５のゲート電極は薄膜トランジスタ８００の第２電極に電気的に接続され、第１電極は電源線８０４及び容量素子８０３の他方の電極に接続される。画素電極を介して電圧が印加される有機ＥＬ素子８０６は、薄膜トランジスタ８０５の第２電極に電気的に接続される。
発光表示装置は、アクティブマトリクス基板の画素電極上に設けられた有機ＥＬ素子と、該有機ＥＬ素子上に設けられた共通電極と、を有する。なお、共通電極には低電源電位ＶＳＳが設定されている。当該有機ＥＬ素子は、薄膜トランジスタを介して画素電極に与えられる高電源電位ＶＤＤと、共通電極に与えられる低電源電位ＶＳＳとの電位差分の電圧が印加された際に電流が流れ、発光する。発光表示装置において、アクティブマトリクス基板の画素部の薄膜トランジスタは、有機ＥＬ素子に流れる電流を制御するスイッチング素子である。
本実施の形態の発光表示装置は、酸化物半導体層７０３上に金属酸化物層７０５が設けられた薄膜トランジスタ７５０、７５１をアクティブマトリクス基板の画素部の薄膜トランジスタとして用いている。金属酸化物層７０５は、酸化物半導体層７０３への不純物（水素又は水など）の侵入を抑制する保護層として機能する。そのため、目的に応じて、層間絶縁層７０９の材料、作製方法を選択することが可能である、結果として、高品質、又は高信頼性の発光表示装置を提供することが可能となる。なお、ここでは図１（ａ）に示した薄膜トランジスタを適用した発光表示装置について示したが、図１（ｂ）に示した薄膜トランジスタを適用した場合も同様の効果を奏する。
（実施の形態５）
本実施の形態では、実施の形態１で説明した薄膜トランジスタを用いた半導体装置の一例を示す。具体的には、当該薄膜トランジスタをアクティブマトリクス基板に設けられる薄膜トランジスタに適用した電子ペーパーについて図１０に示す。次いで、本実施の形態の電子ペーパーについて説明する。
図１０は、アクティブマトリクス型の電子ペーパーの断面図である。第１の基板（アクティブマトリクス基板）９００上に設けられた薄膜トランジスタ９５０は、図１（ａ）に示した薄膜トランジスタである。つまり、薄膜トランジスタ９５０は、第１の基板９００上に設けられたゲート電極層９０１と、ゲート電極層９０１上に設けられたゲート絶縁層９０２と、ゲート絶縁層９０２上に設けられた酸化物半導体層９０３と、酸化物半導体層９０３上に設けられた、一対の導電層９０４ａ、９０４ｂ及び金属酸化物層９０５を有するバッファ層９０６と、導電層９０４ａ上に設けられた第１電極層９０７ａと、導電層９０４ｂ上に設けられた第２電極層９０７ｂと、を有する薄膜トランジスタである。
基板９００乃至第１電極層９０７ａ及び第２電極層９０７ｂに適用可能な材料及び作製方法は、実施の形態１で説明した材料及び実施の形態２で説明した作製方法を用いることができるため、ここでは前述の説明を援用する。
薄膜トランジスタ９５０上には、層間絶縁層９０８が設けられる。図１０に示す薄膜トランジスタ９５０には、酸化物半導体層９０３への不純物（水素又は水など）の侵入を抑制する金属酸化物層９０５が設けられているため、層間絶縁層９０８として各種材料、作製方法を適用することができる。例えば、層間絶縁層９０８として、プラズマＣＶＤ法やスパッタ法を用いて、酸化シリコン層、酸化窒化シリコン層、窒化シリコン層、又は窒化酸化シリコン層等を形成することができる。また、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂などを用いて、スピンコート法などの塗布法により形成することができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を用いても良い。有機基は、フルオロ基を有していてもよい。また、層間絶縁層９０８には、コンタクトホール９０９が設けられる。薄膜トランジスタ９５０の第２電極層９０７ｂは、コンタクトホール９０９において、画素電極９１０と電気的に接続されている。
画素電極９１０と第２の基板９１１上に設けられた共通電極９１２の間には、黒色領域９１３ａ及び白色領域９１３ｂを有し周りに液体で満たされているキャビティ９１４を含むツイストボール９１５が設けられている。なお、ツイストボール９１５の周囲は樹脂等の充填材９１６で充填されている。
本実施の形態の電子ペーパーは、ツイストボール表示方式を用いている。当該電子ペーパーは、白と黒に塗り分けられたツイストボールを画素電極及び共通電極間に有する。ツイストボールは、第１の基板の画素電極及び第２の基板の共通電極間に印加される電圧によって向きが制御されることによって表示を行っている。電子ペーパーにおいて、アクティブマトリクス基板の薄膜トランジスタは、ツイストボールに印加される電圧を制御するスイッチング素子である。
本実施の形態の発光表示装置は、酸化物半導体層９０３上に金属酸化物層９０５が設けられた薄膜トランジスタ９５０をアクティブマトリクス基板の薄膜トランジスタとして用いている。金属酸化物層９０５は、酸化物半導体層９０３への不純物（水素又は水など）の侵入を抑制する保護層として機能する。そのため、目的に応じて、層間絶縁層９０８の材料、作製方法を選択することが可能である、結果として、高品質、又は高信頼性の電子ペーパーを提供することが可能となる。なお、ここでは図１（ａ）に示した薄膜トランジスタを適用した電子ペーパーについて示したが、図１（ｂ）に示した薄膜トランジスタを適用した場合も同様の効果を奏する。
ここでは、酸素含有量の違いによるチタン及びチタン酸化物の電子状態の変化、酸化物半導体層の酸素欠損に伴う電子状態の変化、熱処理下におけるチタン層及び酸化物半導体層の接合界面近傍における酸素の挙動、並びに熱処理下におけるチタン酸化物層及び酸化物半導体層の接合界面近傍における酸素の挙動に関する計算結果を示す。次いで、バッファ層の構成材料にチタンを適用した実施の形態１の薄膜トランジスタについて検証する。
まず、酸素含有量の違いによるチタン及びチタン酸化物の電子状態の変化を検証する。ここでは、チタン及び複数のチタン酸化物の結晶構造のエネルギー状態密度を密度汎関数理論（Ｄｅｎｓｉｔｙ Ｆｕｎｃｔｉｏｎａｌ Ｔｈｅｏｒｙ：ＤＦＴ）に基づく平面波−擬ポテンシャル法を用いた第一原理計算による構造最適化によって求めた結果について示す。具体的には、Ｔｉ、ＴｉＯ（ＮａＣｌ型）、Ｔｉ２Ｏ３（Ａｌ２Ｏ３型）、ＴｉＯ２（Ａｎａｔａｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、及びＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）の構造を最適化した後の状態密度図を示す。なお、計算プログラムとしてはＣＡＳＴＥＰを、交換相関汎関数としてはＧＧＡ−ＰＢＥを用いた。
図１１（ａ）、（ｂ）、（ｃ）は、それぞれＴｉ、ＴｉＯ（ＮａＣｌ型）、Ｔｉ２Ｏ３（Ａｌ２Ｏ３型）の状態密度図である。図１１（ａ）、（ｂ）、（ｃ）には、バンドギャップはない。つまり、Ｔｉ、ＴｉＯ（ＮａＣｌ型）、Ｔｉ２Ｏ３（Ａｌ２Ｏ３型）は、導電体である。
図１２（ａ）、（ｂ）、（ｃ）は、それぞれＴｉＯ２（Ａｎａｔａｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、ＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）の状態密度図である。図１２（ａ）、（ｂ）、（ｃ）のフェルミ準位（０ｅＶ）は、価電子帯の上端に存在し、バンドギャップがある。つまり、ＴｉＯ２（Ａｎａｔａｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、ＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）は、絶縁体又は半導体である。
図１１、図１２から、チタンは、ある量以下の酸素を含有しても導電体であること、ある量以上の酸素を含有すると絶縁体化又は半導体化することが分かる。
次いで、酸化物半導体層の酸素欠損に伴う電子状態の変化を検証する。ここでは、酸化物半導体層としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４）を用いる場合について計算を行っている。
まず、古典分子動力学（Ｃｌａｓｓｉｃａｌ Ｍｏｌｅｃｕｌａｒ Ｄｙｎａｍｉｃｓ）計算によるｍｅｌｔ−ｑｕｅｎｃｈ法を用いてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の非晶質構造を作成した。なお、ここで作成した非晶質構造は、総原子数が８４個、密度が５．９ｇ／ｃｍ３の構造である。また、原子間ポテンシャルは金属−酸素間および酸素−酸素間についてはＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型のポテンシャルを、金属−金属間についてはＬｅｎｎａｒｄ−Ｊｏｎｅｓ型のポテンシャルを用い、ＮＶＴアンサンブルで計算を行った。計算プログラムとしては、Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒを用いた。
その後、上記計算により得られた構造に対して、密度汎関数理論（Ｄｅｎｓｉｔｙ Ｆｕｎｃｔｉｏｎａｌ Ｔｈｅｏｒｙ：ＤＦＴ）に基づく平面波−擬ポテンシャル法を用いた第一原理分子動力学法（Ｆｉｒｓｔ Ｐｒｉｎｃｉｐｌｅ Ｍｏｌｅｃｕｌａｒ Ｄｙｎａｍｉｃｓ：以下、第一原理ＭＤという）によるアニールを室温（２９８Ｋ）で行った後に構造の最適化を行い、状態密度を求めた。また、ランダムに酸素原子を一つ取り除いた構造（酸素欠損構造）に対しても第一原理ＭＤ計算と構造最適化を行い、状態密度を計算した。なお、計算プログラムとしてはＣＡＳＴＥＰを、交換相関汎関数としてはＧＧＡ−ＰＢＥを用い、第一原理ＭＤはＮＶＴアンサンブルに対して行った。
図１３（ａ）、（ｂ）は、上記計算により得られたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の状態密度図である。図１３（ａ）は、酸素欠損のない構造の状態密度図であり、図１３（ｂ）は、酸素欠損構造の状態密度図である。図１３（ａ）において、フェルミ準位（０ｅＶ）は価電子帯の上端に存在し、バンドギャップがあるのに対し、図１３（ｂ）においては、フェルミ準位（０ｅＶ）は伝導帯内に存在している。つまり、酸素欠損構造は、酸素欠損がない構造と比較し、より抵抗が低い構造であることが分かる。
次いで、熱処理におけるチタン層及び酸化物半導体層の接合界面近傍における酸素の挙動について検証する。ここでは、前述の第一原理計算によって得られたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の非晶質構造上にチタンを積層し、当該構造に対して構造の最適化を行った後に、ＮＶＴアンサンブルで第一原理ＭＤ計算を行った。計算プログラムとしてはＣＡＳＴＥＰを、交換相関汎関数としてはＧＧＡ−ＰＢＥを用いた。また、温度条件は３５０℃（６２３Ｋ）とした。
図１４に第一原理ＭＤ前後の構造を示す。図１４（ａ）は、第一原理ＭＤ前の構造であり、図１４（ｂ）は、第一原理ＭＤ後の構造である。さらに、図１５に第一原理ＭＤ前後における、チタン及び酸素のｃ軸方向の密度を示す。図１５は、図１４の各原子にガウス分布型の密度を割り当て、全原子の足し合わせで求められた密度分布である。また、図１５の横軸は原子密度、縦軸はｃ軸を表している。図１５中の各曲線はそれぞれ、第一原理ＭＤ前のチタンの密度（Ｔｉ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後のチタンの密度（Ｔｉ＿ａｆｔｅｒ）、第一原理ＭＤ前の酸素の密度（Ｏ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後の酸素の密度（Ｏ＿ａｆｔｅｒ）を表している。図１５から、Ｏ＿ａｆｔｅｒがＯ＿ｂｅｆｏｒｅよりもｃ軸のプラス方向にあり、第一原理ＭＤ前後でチタン中に含まれる酸素濃度が増加していることが分かる。つまり、３５０℃（６２３Ｋ）の熱処理によって、酸化物半導体層中の酸素がチタン層へと拡散することが分かる。
次いで、熱処理におけるチタン酸化物（ここでは、ＴｉＯ２（Ｒｕｔｉｌｅ型）を用いた）層及び酸化物半導体層の接合界面近傍における酸素の挙動について検証する。ここでは、前述の第一原理計算によって得られたＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の非晶質構造上にＴｉＯ２（Ｒｕｔｉｌｅ型）を積層し、当該構造に対して構造の最適化を行った後に、ＮＶＴアンサンブルで第一原理ＭＤ計算を行った。計算プログラムとしてはＣＡＳＴＥＰを、交換相関汎関数としてはＧＧＡ−ＰＢＥを用いた。また、温度条件は７００℃（９７３Ｋ）とした。
図１６に第一原理ＭＤ前後の構造を示す。図１６（ａ）は、第一原理ＭＤ前の構造であり、図１６（ｂ）は、第一原理ＭＤ後の構造である。さらに、図１７に第一原理ＭＤ前後における、チタン及び酸素のｃ軸方向の密度を示す。図１７は、図１６の各原子にガウス分布型の密度を割り当て、全原子の足し合わせで求められた密度分布である。また、図１７の横軸は原子密度、縦軸はｃ軸を表している。図１７中の各曲線はそれぞれ、第一原理ＭＤ前のチタンの密度（Ｔｉ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後のチタンの密度（Ｔｉ＿ａｆｔｅｒ）、第一原理ＭＤ前の酸素の密度（Ｏ＿ｂｅｆｏｒｅ）、第一原理ＭＤ後の酸素の密度（Ｏ＿ａｆｔｅｒ）を表している。図１７には、図１５で見られたようなＯ＿ａｆｔｅｒとＯ＿ｂｅｆｏｒｅの間に大きな違いはない。つまり、７００℃（９７３Ｋ）の熱処理を行っても、酸化物半導体層とＴｉＯ２（Ｒｕｔｉｌｅ型）層の間での酸素の拡散は、３５０℃での酸化物半導体層とチタン層の間の拡散ほど活発ではないことが分かる。
本実施例で行った計算結果について以下にまとめる。
図１１及び図１２から、複数のチタン酸化物は、それぞれ電子状態が異なり、酸素濃度が高くなると絶縁体化又は半導体化することが分かった。具体的には、ＴｉＯ（ＮａＣｌ型）、Ｔｉ２Ｏ３（Ａｌ２Ｏ３型）は導電体であり、ＴｉＯ２（Ａｎａｔａｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、ＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）は絶縁体又は半導体であることが分かった。つまり、チタン酸化物は、酸素含有量が多いと絶縁体化又は半導体化し、その電子状態は、酸素の比率に応じて変化することが分かった。
図１３から、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、酸素欠損構造となることによって、電子状態が変化し、低抵抗化することが分かった。なお、図１３では、総原子数８４（Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４）を有する非晶質構造と、当該構造から酸素原子を１つ取り除いた構造の電子状態を比較している。別言すると、酸素濃度が約５７．１ａｔ．％（酸素原子数４８／全原子数８４）の構造と、酸素濃度が約５６．６ａｔ．％（酸素原子数４７／全原子数８３）の構造とを比較している。これより、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体は、前述のチタンと比較し、酸素濃度の変化が電子状態に与える影響が大きい材料であると言える。
図１４及び図１５から、チタン層及びＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層の積層に対し、３５０℃の熱処理を行うと、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層中の酸素がチタン層へ拡散することがわかった。別言すると、熱処理により、熱処理前のチタン層よりも高濃度に酸素を含有するチタン層と、熱処理前の酸化物半導体層よりも酸素濃度が低下した酸化物半導体層とが形成されることが分かった。また、前述のチタン及びＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の酸素濃度の変化が、それぞれの電子状態に与える影響を鑑みると、高濃度に酸素を含有するチタン層は、チタン層と比較し、抵抗がそれほど増加しないのに対し、酸素濃度が低下した酸化物半導体層は、酸化物半導体層と比較し、抵抗が低下すると考えられる。
図１６及び図１７から、ＴｉＯ２（Ｒｕｔｉｌｅ型）層及びＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層の積層に対し、７００℃という高温での熱処理を行っても、３５０℃での酸化物半導体層とチタン層の積層における拡散よりも、拡散が起きにくいことが分かった。別言すると、熱処理を行っても、酸化物半導体層とチタン層の積層よりも酸素濃度が低下した酸化物半導体層が形成されにくいことが分かった。
次いで、実施の形態１の薄膜トランジスタのバッファ層にチタンを適用した場合について検証する。チタン層に酸化処理を行い、絶縁体又は半導体であるＴｉＯ２（Ａｎａｔａｓｅ型）、ＴｉＯ２（Ｒｕｔｉｌｅ型）、ＴｉＯ２（Ｂｒｏｏｋｉｔｅ型）といったチタン酸化物を形成することによって、バッファ層の金属酸化物層として適用することができる。また、３５０℃の熱処理を行うことによって、酸化物半導体層からの酸素がチタン層に拡散し、高濃度に酸素を含有するチタン層及び酸素濃度が低下した酸化物半導体層が形成される。そのため、酸化物半導体層を効果的に低抵抗化し、バッファ層を介したソース電極層及びドレイン電極層と、酸化物半導体層との接合をオーミック接合とすることができる。加えて、酸化物半導体層と金属酸化物層の界面においては、酸化物半導体層と導電層の界面と比較し、酸素の拡散が起きにくい。そのため、当該界面において、低抵抗な、酸素濃度が低下した酸化物半導体層が形成されにくく、薄膜トランジスタのオフ電流の増加を抑制することができる。
以上より、チタンは、実施の形態１の薄膜トランジスタのバッファ層に適用する材料として好ましい材料であることが分かった。
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０４ａ 導電層
１０４ｂ 導電層
１０５ 金属酸化物層
１０６ バッファ層
１０７ａ ソース電極層
１０７ｂ ドレイン電極層
１０８ａ 酸素濃度が低下した酸化物半導体層
１０８ｂ 酸素濃度が低下した酸化物半導体層
１０９ａ 高濃度に酸素を含有する導電層
１０９ｂ 高濃度に酸素を含有する導電層
１１０ バッファ層
１５０ 薄膜トランジスタ
１５１ 薄膜トランジスタ
２００ 基板
２０１ 第１の導電膜
２０２ 第１のレジスト
２０３ ゲート電極層
２０４ ゲート絶縁層
２０５ 酸化物半導体膜
２０６ 第２の導電膜
２０７ 第２のレジスト
２０８ 酸化物半導体層
２０９ 導電層
２１０ 第３の導電膜
２１１ａ 第３のレジスト
２１１ｂ 第３のレジスト
２１２ａ ソース電極層
２１２ｂ ドレイン電極層
２１３ 導電層
２１４ 金属酸化物層
２１５ａ 導電層
２１５ｂ 導電層
２１６ａ 酸素濃度が低下した酸化物半導体層
２１６ｂ 酸素濃度が低下した酸化物半導体層
２１７ａ 高濃度に酸素を含有する導電層
２１７ｂ 高濃度に酸素を含有する導電層
３００ 薄膜トランジスタ
３０１ 画素電極
３０２ ゲート配線
３０３ ソース配線
３０４ 容量配線
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ａ 導電層
４０４ｂ 導電層
４０５ 金属酸化物層
４０６ バッファ層
４０７ａ 第１電極層
４０７ｂ 第２電極層
４０８ 容量配線
４０９ 層間絶縁層
４１０ コンタクトホール
４１１ 画素電極
４５０ 薄膜トランジスタ
４５１ 容量素子
５００ 薄膜トランジスタ
５０１ ゲート配線
５０２ ソース配線
５０３ 容量素子
５０４ 容量配線
５０５ 液晶層
６００ 薄膜トランジスタ
６０１ 薄膜トランジスタ
６０２ 画素電極
６０３ ゲート配線
６０４ ソース配線
６０５ 電源線
７００ 基板
７０１ ゲート電極層
７０２ ゲート絶縁層
７０３ 酸化物半導体層
７０４ａ 導電層
７０４ｂ 導電層
７０５ 金属酸化物層
７０６ バッファ層
７０７ａ 第１電極層
７０７ｂ 第２電極層
７０８ 容量配線
７０９ 層間絶縁層
７１０ａ コンタクトホール
７１０ｂ コンタクトホール
７１０ｃ コンタクトホール
７１１ 画素電極
７５０ 薄膜トランジスタ
７５１ 薄膜トランジスタ
７５２ 容量素子
８００ 薄膜トランジスタ
８０１ ゲート配線
８０２ ソース配線
８０３ 容量素子
８０４ 電源線
８０５ 薄膜トランジスタ
８０６ 有機ＥＬ素子
９００ 基板
９０１ ゲート電極層
９０２ ゲート絶縁層
９０３ 酸化物半導体層
９０４ａ 導電層
９０４ｂ 導電層
９０５ 金属酸化物層
９０６ バッファ層
９０７ａ 第１電極層
９０７ｂ 第２電極層
９０８ 層間絶縁層
９０９ コンタクトホール
９１０ 画素電極
９１１ 基板
９１２ 共通電極
９１３ａ 黒色領域
９１３ｂ 白色領域
９１４ キャビティ
９１５ ツイストボール
９１６ 充填材
９５０ 薄膜トランジスタ

Claims (2)

  1. ゲート電極層と、
    前記ゲート電極層上のゲート絶縁層と、
    前記ゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極と、
    前記酸化物半導体層上のドレイン電極と、
    前記ソース電極と、前記酸化物半導体層との間の第１のバッファ層と、
    前記ドレイン電極と、前記酸化物半導体層との間の第２のバッファ層と、
    前記酸化物半導体層上の第３のバッファ層と、を有し、
    前記第３のバッファ層は、前記第１のバッファ層よりも酸素濃度が高い領域を有し、
    前記第３のバッファ層は、前記第２のバッファ層よりも酸素濃度が高い領域を有し、
    前記酸化物半導体層は、前記第１のバッファ層と接する領域を有し、
    前記酸化物半導体層は、前記第２のバッファ層と接する領域を有し、
    前記酸化物半導体層は、前記第３のバッファ層と接する領域を有し、
    前記第１のバッファ層は、チタンを有し、
    前記第２のバッファ層は、チタンを有し、
    前記第３のバッファ層は、チタンを有することを特徴とする半導体装置。
  2. 請求項１において、
    前記ソース電極は、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、又はスカンジウムを有し、
    前記ドレイン電極は、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、又はスカンジウムを有することを特徴とする半導体装置。
JP2010028283A 2009-02-20 2010-02-11 半導体装置 Active JP5604130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010028283A JP5604130B2 (ja) 2009-02-20 2010-02-11 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009037912 2009-02-20
JP2009037912 2009-02-20
JP2010028283A JP5604130B2 (ja) 2009-02-20 2010-02-11 半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2013015723A Division JP5269266B2 (ja) 2009-02-20 2013-01-30 半導体装置の作製方法
JP2013146398A Division JP5671583B2 (ja) 2009-02-20 2013-07-12 半導体装置
JP2013211193A Division JP5679486B2 (ja) 2009-02-20 2013-10-08 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010219506A JP2010219506A (ja) 2010-09-30
JP2010219506A5 JP2010219506A5 (ja) 2013-03-14
JP5604130B2 true JP5604130B2 (ja) 2014-10-08

Family

ID=42621713

Family Applications (12)

Application Number Title Priority Date Filing Date
JP2010028283A Active JP5604130B2 (ja) 2009-02-20 2010-02-11 半導体装置
JP2013015723A Active JP5269266B2 (ja) 2009-02-20 2013-01-30 半導体装置の作製方法
JP2013146398A Active JP5671583B2 (ja) 2009-02-20 2013-07-12 半導体装置
JP2013211193A Active JP5679486B2 (ja) 2009-02-20 2013-10-08 半導体装置の作製方法
JP2014264128A Active JP6023161B2 (ja) 2009-02-20 2014-12-26 半導体装置の作製方法、及び半導体装置
JP2016197729A Expired - Fee Related JP6271673B2 (ja) 2009-02-20 2016-10-06 半導体装置
JP2017027131A Withdrawn JP2017143268A (ja) 2009-02-20 2017-02-16 半導体装置
JP2017250539A Withdrawn JP2018081322A (ja) 2009-02-20 2017-12-27 半導体装置
JP2019200550A Active JP6942168B2 (ja) 2009-02-20 2019-11-05 半導体装置
JP2021145535A Active JP7165796B2 (ja) 2009-02-20 2021-09-07 半導体装置
JP2022169987A Active JP7376663B2 (ja) 2009-02-20 2022-10-24 半導体装置
JP2023183933A Active JP7543518B2 (ja) 2009-02-20 2023-10-26 表示装置

Family Applications After (11)

Application Number Title Priority Date Filing Date
JP2013015723A Active JP5269266B2 (ja) 2009-02-20 2013-01-30 半導体装置の作製方法
JP2013146398A Active JP5671583B2 (ja) 2009-02-20 2013-07-12 半導体装置
JP2013211193A Active JP5679486B2 (ja) 2009-02-20 2013-10-08 半導体装置の作製方法
JP2014264128A Active JP6023161B2 (ja) 2009-02-20 2014-12-26 半導体装置の作製方法、及び半導体装置
JP2016197729A Expired - Fee Related JP6271673B2 (ja) 2009-02-20 2016-10-06 半導体装置
JP2017027131A Withdrawn JP2017143268A (ja) 2009-02-20 2017-02-16 半導体装置
JP2017250539A Withdrawn JP2018081322A (ja) 2009-02-20 2017-12-27 半導体装置
JP2019200550A Active JP6942168B2 (ja) 2009-02-20 2019-11-05 半導体装置
JP2021145535A Active JP7165796B2 (ja) 2009-02-20 2021-09-07 半導体装置
JP2022169987A Active JP7376663B2 (ja) 2009-02-20 2022-10-24 半導体装置
JP2023183933A Active JP7543518B2 (ja) 2009-02-20 2023-10-26 表示装置

Country Status (5)

Country Link
US (12) US8247276B2 (ja)
JP (12) JP5604130B2 (ja)
KR (12) KR101479917B1 (ja)
CN (4) CN104733515B (ja)
TW (4) TWI479655B (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102054650B1 (ko) * 2009-09-24 2019-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101787353B1 (ko) * 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20110060479A (ko) * 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 오믹 콘택층으로 산화물 반도체층을 갖는 박막 트랜지스터 및 그 제조방법
KR20180001562A (ko) 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
WO2011111781A1 (ja) * 2010-03-11 2011-09-15 シャープ株式会社 半導体装置およびその製造方法
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI539453B (zh) 2010-09-14 2016-06-21 半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
KR101457833B1 (ko) * 2010-12-03 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102001577B1 (ko) * 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
KR101981808B1 (ko) * 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
CN103477441B (zh) * 2011-04-18 2016-05-18 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI444742B (zh) * 2011-07-08 2014-07-11 Au Optronics Corp 電泳顯示面板
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103247532B (zh) * 2012-02-14 2016-07-06 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
WO2013128577A1 (ja) * 2012-02-28 2013-09-06 富士通株式会社 半導体装置及びその製造方法
KR101951260B1 (ko) * 2012-03-15 2019-02-25 삼성디스플레이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 포함하는 표시 장치 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치
JP5636392B2 (ja) 2012-05-24 2014-12-03 株式会社東芝 表示装置
CN104380473B (zh) * 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP5983163B2 (ja) * 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
KR101980196B1 (ko) * 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
CN103208526B (zh) * 2012-12-28 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
KR102109166B1 (ko) 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US9076825B2 (en) 2013-01-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102069192B1 (ko) 2013-02-08 2020-01-23 삼성디스플레이 주식회사 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
JP6250883B2 (ja) * 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
CN103199114B (zh) * 2013-03-25 2016-11-16 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2015079946A (ja) 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9805952B2 (en) 2013-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102658554B1 (ko) 2013-12-27 2024-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI536464B (zh) * 2014-01-15 2016-06-01 友達光電股份有限公司 電晶體及其製造方法
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP6580863B2 (ja) 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
TW201601220A (zh) * 2014-06-20 2016-01-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
KR102334986B1 (ko) 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102517127B1 (ko) 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP6970511B2 (ja) 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI713004B (zh) * 2016-09-16 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子裝置
CN107464848B (zh) * 2017-06-21 2020-08-25 北京大学深圳研究生院 底栅氧化物半导体薄膜晶体管及其制备方法
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR102155331B1 (ko) 2017-07-06 2020-09-11 주식회사 엘지화학 무선 배터리 관리 시스템 및 이를 포함하는 배터리팩
CN107658345B (zh) 2017-09-22 2020-12-01 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
CN109103140B (zh) * 2018-08-03 2020-10-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109473448A (zh) * 2018-11-06 2019-03-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
CN109659355B (zh) * 2018-12-06 2020-11-24 中国电子科技集团公司第十三研究所 常关型氧化镓场效应晶体管结构
KR102605621B1 (ko) * 2019-01-25 2023-11-23 삼성전자주식회사 매립 게이트 전극들을 가지는 반도체 소자의 제조 방법
CN110729250A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法及阵列基板
CN110854204B (zh) * 2019-11-26 2023-10-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、像素电路及显示面板
CN111508836B (zh) * 2020-04-20 2022-12-23 Tcl华星光电技术有限公司 防止材料扩散的方法及薄膜晶体管器件
JP2023007092A (ja) * 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法
JP2024111434A (ja) * 2023-02-06 2024-08-19 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (245)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH04218926A (ja) * 1990-12-19 1992-08-10 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH04302438A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜トランジスタ
US5352907A (en) 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3537854B2 (ja) 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR100356452B1 (ko) 1998-10-02 2002-10-18 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 그 제조 방법
JP2000171834A (ja) * 1998-10-02 2000-06-23 Hitachi Ltd 液晶表示装置とその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6956236B1 (en) 1998-12-14 2005-10-18 Lg. Phillips Lcd Co., Ltd. Wiring, TFT substrate using the same and LCD
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
US6514804B1 (en) 1999-05-20 2003-02-04 Nec Corporation Thin-film transistor and fabrication method thereof
US6380559B1 (en) 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW466700B (en) * 2000-12-04 2001-12-01 United Microelectronics Corp Manufacturing method of salicide
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100792466B1 (ko) 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100806891B1 (ko) 2001-07-10 2008-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
JP4250893B2 (ja) 2001-12-21 2009-04-08 セイコーエプソン株式会社 電子装置の製造方法
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4502585B2 (ja) 2003-03-03 2010-07-14 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
WO2004090853A1 (en) * 2003-04-07 2004-10-21 Samsung Electronics Co., Ltd. Display panel
JP2004327809A (ja) 2003-04-25 2004-11-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7598129B2 (en) 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN1272664C (zh) * 2003-12-03 2006-08-30 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
KR101126968B1 (ko) 2004-03-30 2012-03-28 이데미쓰 고산 가부시키가이샤 유기 전기 발광 표시장치
KR101054341B1 (ko) * 2004-04-30 2011-08-04 삼성전자주식회사 유기 발광 표시 장치 및 이의 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR100669720B1 (ko) * 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
WO2006031017A1 (en) 2004-09-17 2006-03-23 Jae-Sang Ro Method for annealing silicon thin films using conductive layerand polycrystalline silicon thin films prepared therefrom
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4761981B2 (ja) 2005-01-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006237542A (ja) * 2005-01-28 2006-09-07 Toppan Printing Co Ltd 半導体装置の製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4780986B2 (ja) 2005-03-23 2011-09-28 シャープ株式会社 回路基板の製造方法
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
EP1729280B1 (en) * 2005-03-31 2013-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic apparatus and driving method of the display device
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101219036B1 (ko) 2005-05-02 2013-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
JP5386059B2 (ja) 2005-05-20 2014-01-15 株式会社半導体エネルギー研究所 表示装置
JP5386060B2 (ja) 2005-05-20 2014-01-15 株式会社半導体エネルギー研究所 表示装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4455427B2 (ja) * 2005-06-29 2010-04-21 株式会社東芝 半導体装置及びその製造方法
US8629819B2 (en) 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5132097B2 (ja) * 2005-07-14 2013-01-30 株式会社半導体エネルギー研究所 表示装置
KR20070009329A (ko) 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7280782B2 (en) * 2005-07-28 2007-10-09 Kyocera Mita Corporation Image forming apparatus with a document identical size mode and outputting a document image having a size conforming to the document
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
CN101346751A (zh) 2005-12-26 2009-01-14 夏普株式会社 有源矩阵基板、显示装置、电视接收机和有源矩阵基板的缺陷修正方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5250960B2 (ja) 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
KR20080108223A (ko) 2006-01-31 2008-12-12 이데미쓰 고산 가부시키가이샤 Ｔｆｔ 기판, 반사형 ｔｆｔ 기판 및 이들의 제조 방법
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8599111B2 (en) 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
JP5016953B2 (ja) 2006-03-10 2012-09-05 キヤノン株式会社 表示素子の駆動回路及び画像表示装置
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070229408A1 (en) * 2006-03-31 2007-10-04 Eastman Kodak Company Active matrix display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR101240652B1 (ko) 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7968453B2 (en) * 2006-10-12 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device, and etching apparatus
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
CN100435199C (zh) 2006-11-03 2008-11-19 友达光电股份有限公司 有机发光显示器及其相关的像素电路
JP5337490B2 (ja) 2006-11-14 2013-11-06 出光興産株式会社 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4285533B2 (ja) 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101363555B1 (ko) * 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5138927B2 (ja) 2006-12-25 2013-02-06 共同印刷株式会社 フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) * 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2009031742A (ja) * 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
JP5343325B2 (ja) * 2007-04-12 2013-11-13 ソニー株式会社 自発光表示パネル駆動方法、自発光表示パネル及び電子機器
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5272342B2 (ja) * 2007-07-13 2013-08-28 凸版印刷株式会社 薄膜トランジスタ基板の製造方法及び画像表示装置
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101657957B1 (ko) * 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101563527B1 (ko) * 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR102251817B1 (ko) * 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103730509B (zh) * 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
KR101671660B1 (ko) * 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
KR101182403B1 (ko) * 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
CN104465318B (zh) * 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
WO2011058865A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devi ce
KR101873730B1 (ko) * 2010-01-24 2018-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI525377B (zh) * 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
KR101777247B1 (ko) * 2010-09-29 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR102658554B1 (ko) * 2013-12-27 2024-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
DE112016000030T5 (de) * 2015-04-13 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigefeld, Datenprozessor und Herstellungsverfahren für ein Anzeigefeld
WO2021130585A1 (ja) * 2019-12-25 2021-07-01 株式会社半導体エネルギー研究所 表示装置、および電子機器
US12009432B2 (en) * 2021-03-05 2024-06-11 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Also Published As

Publication number Publication date
KR20240056696A (ko) 2024-04-30
JP6023161B2 (ja) 2016-11-09
CN104733515B (zh) 2018-05-08
KR20220121757A (ko) 2022-09-01
KR101760245B1 (ko) 2017-07-21
KR102660552B1 (ko) 2024-04-26
KR101943817B1 (ko) 2019-01-31
US20190109158A1 (en) 2019-04-11
JP7165796B2 (ja) 2022-11-04
JP2017063202A (ja) 2017-03-30
US20130122667A1 (en) 2013-05-16
JP7543518B2 (ja) 2024-09-02
TWI613827B (zh) 2018-02-01
KR20100095377A (ko) 2010-08-30
US8247276B2 (en) 2012-08-21
US8987822B2 (en) 2015-03-24
KR102388864B1 (ko) 2022-04-22
TW201044582A (en) 2010-12-16
JP6271673B2 (ja) 2018-01-31
CN108447775A (zh) 2018-08-24
CN101814529B (zh) 2015-05-13
KR20230168197A (ko) 2023-12-12
US20160358945A1 (en) 2016-12-08
KR20210064140A (ko) 2021-06-02
JP2015111688A (ja) 2015-06-18
JP2022002319A (ja) 2022-01-06
US20200279875A1 (en) 2020-09-03
JP2017143268A (ja) 2017-08-17
JP2014045200A (ja) 2014-03-13
TW201515238A (zh) 2015-04-16
US8362563B2 (en) 2013-01-29
JP5679486B2 (ja) 2015-03-04
KR101577615B1 (ko) 2015-12-15
KR102129237B1 (ko) 2020-07-02
JP2010219506A (ja) 2010-09-30
JP7376663B2 (ja) 2023-11-08
KR20190009398A (ko) 2019-01-28
JP2018081322A (ja) 2018-05-24
KR102258878B1 (ko) 2021-06-02
JP2020042278A (ja) 2020-03-19
US9209283B2 (en) 2015-12-08
KR20170085998A (ko) 2017-07-25
JP2013254963A (ja) 2013-12-19
CN101814529A (zh) 2010-08-25
JP6942168B2 (ja) 2021-09-29
JP2023015110A (ja) 2023-01-31
US8629000B2 (en) 2014-01-14
KR102611561B1 (ko) 2023-12-11
US10096623B2 (en) 2018-10-09
US20120286278A1 (en) 2012-11-15
US9859306B2 (en) 2018-01-02
CN115332053A (zh) 2022-11-11
TW201810688A (zh) 2018-03-16
TWI535036B (zh) 2016-05-21
US11824062B2 (en) 2023-11-21
KR102435087B1 (ko) 2022-08-24
KR101479917B1 (ko) 2015-01-07
US20240162234A1 (en) 2024-05-16
CN104733515A (zh) 2015-06-24
TWI479655B (zh) 2015-04-01
KR20200079459A (ko) 2020-07-03
KR101681918B1 (ko) 2016-12-12
JP2013128131A (ja) 2013-06-27
TWI661567B (zh) 2019-06-01
US10586811B2 (en) 2020-03-10
TW201624732A (zh) 2016-07-01
CN108447775B (zh) 2022-09-13
KR20220054752A (ko) 2022-05-03
US20210351206A1 (en) 2021-11-11
JP5269266B2 (ja) 2013-08-21
US20180190680A1 (en) 2018-07-05
JP5671583B2 (ja) 2015-02-18
US9443981B2 (en) 2016-09-13
KR20140060273A (ko) 2014-05-19
KR20150027182A (ko) 2015-03-11
US20150162422A1 (en) 2015-06-11
JP2024020241A (ja) 2024-02-14
US20100213460A1 (en) 2010-08-26
US11011549B2 (en) 2021-05-18
US20160079435A1 (en) 2016-03-17
KR20150027181A (ko) 2015-03-11
US20140117352A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
JP7543518B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140617

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140819

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140825

R150 Certificate of patent or registration of utility model

Ref document number: 5604130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250