CN111508836B - 防止材料扩散的方法及薄膜晶体管器件 - Google Patents

防止材料扩散的方法及薄膜晶体管器件 Download PDF

Info

Publication number
CN111508836B
CN111508836B CN202010310991.9A CN202010310991A CN111508836B CN 111508836 B CN111508836 B CN 111508836B CN 202010310991 A CN202010310991 A CN 202010310991A CN 111508836 B CN111508836 B CN 111508836B
Authority
CN
China
Prior art keywords
layer
material layer
thickness
diffusion
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010310991.9A
Other languages
English (en)
Other versions
CN111508836A (zh
Inventor
彭钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202010310991.9A priority Critical patent/CN111508836B/zh
Publication of CN111508836A publication Critical patent/CN111508836A/zh
Application granted granted Critical
Publication of CN111508836B publication Critical patent/CN111508836B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种防止材料扩散的方法及薄膜晶体管器件，通过不断升高测试的温度，可以测试得到测试样本的温度临界值，进而可以在制备薄膜晶体管器件的时候进行严格的温度控制，防止材料扩散。并且通过控制相同的温度，可以测试得到在恶劣的温度情况下，得到阻挡层厚度的临界值，进而可以在制备薄膜晶体管器件的时候进行严格的厚度控制，防止材料扩散；并且可以制备厚度最小的临界值，减小薄膜晶体管器件的厚度。

Description

防止材料扩散的方法及薄膜晶体管器件
技术领域
本发明涉及显示技术领域，尤其涉及一种防止材料扩散的方法及薄膜晶体管器件。
背景技术
在薄膜晶体管(TFT)及半导体显示领域，一般需要金属作为主要的导线材料，但是金属材料一直存在向半导体层扩散的问题，这种扩散特性除了和材料本身的特性有关，也与制程温度相关。所以在导线上制作阻隔层(一般也为金属材料)，用以防止金属向半导体层中扩散。
一般来说，制程温度越高，处理时间越长，金属向阻隔层扩散的深度就越深；因此在特定制程温度下去研究导线金属在不同阻隔层材料下的扩散特性，特别是扩散的深度是很有意义的，可以帮助我们能确定理想上最薄的阻隔层厚度，这可以制备得到更薄的显示器件。
发明内容
本发明的目的，提供了提供一种防止材料扩散的方法及薄膜晶体管器件，可以有效防止材料的扩散。
为了达到上述目的，本发明提供一种防止材料扩散的方法，包括：获取步骤，获取多组测试样本，每组测试样本包括一基板以及设于所述基板上的复合层；所述复合层包括第一材料层、阻隔层以及第二材料层，所述阻隔层设于所述第一材料层与所述第二材料层之间；第一测试步骤，以不同的温度对其中一测试样本进行高温退火处理，并通过XPS观察该测试样本，得到材料扩散的温度阈值，所述温度阈值为当该测试样本中的所述第一材料层出现第二材料层中的材料元素的最低退火温度。
进一步地，每组测试样本中的阻隔层厚度不相同。
进一步地，所述防止材料扩散的方法还包括：第二测试步骤，对所述多组测试样本以相同的温度进行高温退火处理，并通过XPS观察得到材料扩散的厚度阈值，所述厚度阈值为当该测试样本中未出现金属扩散且测试样本中时所述阻隔层厚度的最小值。
进一步地，所述第二测试步骤中的相同的温度等于所述第一测试步骤中的温度阈值。
进一步地，所述第一材料层远离所述基板，所述第二材料层靠近所述基板；所述第一材料层包括硅材料，所述第二材料层包括铜或银材料。
进一步地，所述阻隔层的材料包括Mo、Ti、金属合金、碳膜或石墨烯。
进一步地，所述阻隔层的厚度为0.35nm-50nm；和/或，所述第一材料层为 1～2nm；和/或，所述XPS的探测深度为2～3nm。
进一步地，所述第一测试步骤中，所述的通过XPS观察该测试样本的步骤具体包括：分析该测试样本的衍射图谱，获得所述第一材料层或所述第二材料层的成分及晶体结构。
进一步地，所述第二测试步骤中，所述的通过XPS观察得到材料扩散的厚度阈值的步骤包括：分析每组测试样本的衍射图谱，获得所述第一材料层或所述第二材料层的成分及晶体结构。
本发明还提供一种薄膜晶体管器件，包括：半导体层以及电极层，所述电极层与所述半导体层之间设有一阻隔层；所述阻隔层的厚度是由所述的防止材料扩散的方法得到的厚度阈值。
本发明的有益效果是：本发明提供一种防止材料扩散的方法及薄膜晶体管器件，通过不断升高测试的温度，可以测试得到测试样本的温度临界值，进而可以在制备薄膜晶体管器件的时候进行严格的温度控制，防止材料扩散。并且通过控制相同的温度，可以测试得到在恶劣的温度情况下，得到阻挡层厚度的临界值，进而可以在制备薄膜晶体管器件的时候进行严格的厚度控制，防止材料扩散；并且可以制备厚度最小的临界值，减小薄膜晶体管器件的厚度。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1为本发明提供的防止材料扩散的方法的流程图。
图2为本发明提供的测试样本的结构示意图。
图3为本发明提供的测试样本结晶的结构示意图。
图4为本发明提供的第二材料层元素开始扩散的结构示意图。
图5为本发明提供的第二材料层元素扩散至第一材料层边缘的结构示意图。
图6为本发明提供的第二材料层元素扩散至第一材料层中的结构示意图。
图7为提高测试样本阻隔层厚度后测试的结构示意图。
测试样本100；
基板101；第一材料层104；阻隔层103；
第二材料层102。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“集成”、“相连”、“连接”可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
如图1所示，本发明提供一种防止材料扩散的方法，包括如下步骤：
S1、获取步骤，获取多组测试样本100，如图2所示，每组测试样本100 包括一基板101以及设于所述基板101上的复合层；所述复合层包括第一材料层104、阻隔层103以及第二材料层102，所述阻隔层103设于所述第一材料层 104与所述第二材料层102之间。
所述第一材料层104远离所述基板101，所述第二材料层102靠近所述基板101；所述第一材料层104为硅材料，所述第二材料层102为金属材料。所述第二材料层102包括铜或银。
所述阻隔层103的材料包括Mo、Ti、金属合金、碳膜或石墨烯。
所述阻隔层103的厚度为0.35nm-50nm；和/或，所述第一材料层104为 1～2nm；和/或，所述XPS的探测深度为2～3nm。因为考虑到XPS的探测深度为2-3nm，所以第一材料层104的厚度要比探测深度要小，限定为1～2nm。
S2、第一测试步骤，以不同的温度对其中一测试样本100进行高温退火处理，并通过XPS观察该测试样本100，得到材料扩散的温度阈值，所述温度阈值为当该测试样本100的第一材料层104中出现第二材料层102的材料元素时的最低退火温度。也就是说，通过所述第一测试步骤可以得知，在制备薄膜晶体管器件的时候必须进行严格的温度控制，退火温度不可以超过所述温度阈值，从而防止材料扩散。
X射线光电子能谱分析(X-ray photoelectron spectroscopy,XPS)是用X射线去辐射样品，使原子或分子的内层电子或价电子受激发射出来。被光子激发出来的电子称为光电子，可以测量光电子的能量，以光电子的动能为横坐标，相对强度(脉冲/s)为纵坐标可做出光电子能谱图，从而获得待测物组成。
所述第一测试步骤中，所述的通过XPS观察该测试样本100的步骤具体包括：分析该测试样本100的衍射图谱，获得第一材料层104或第二材料层102 的成分及晶体结构。
所述第一测试步骤中，随着高温退火的温度慢慢的提高，测试样本100一般经过如下几个过程。
第一过程，结晶过程，如图3所示，阻隔层103中发生结晶。
第二过程，扩散过程，如图4所示，第二材料层102的金属元素扩散至阻隔层103中，以结晶的方向进行扩散。
第三过程，如图5所示，第二材料层102中的金属元素在阻隔层103中扩散至第一材料层104的边缘，此时在阻隔层103中形成Cu-Si键(Cu3Si峰位 (peaks)，在电子能谱图中观测)，第三过程的退火温度即是第一测试步骤中的温度阈值。
最后形成如图6所示的结构，并在电子能谱图中观测得到Cu3Si/Cu peaks，即第二材料层102中的金属元素扩散至第一材料层104中。
所述第一测试步骤，通过不断升高测试的温度，可以测试得到测试样本100 的温度临界值，进而可以在制备薄膜晶体管器件的时候进行严格的温度控制，防止材料扩散。
第一测试步骤的温度为恶劣情况下的温度条件，温度限定为100℃-1000℃，该样本的测试时间定为10min-60min。测试的环境气氛包括1,1-环己基二乙酸 (1,1-Cyclohexanediacetic acid)。
在一实施例中，每组测试样本100中的阻隔层103厚度不相同。因此，所述防止材料扩散的方法还包括以下步骤S3。
S3、第二测试步骤，对所述多组测试样本100以相同的温度进行高温退火处理，并通过XPS观察得到材料扩散的厚度阈值，所述厚度阈值为当测试样本中未出现金属扩散时的阻隔层103厚度的最小值。也就是说，根据所述第二测试步骤可知，制备薄膜晶体管器件时，在不超过所述温度阈值的情况下，所述阻隔层103的厚度不能低于所述厚度阈值，从而防止材料扩散。
所述第二测试步骤中，所述的通过XPS观察得到材料扩散的厚度阈值的步骤中，具体包括：分析该测试样本的衍射图谱，获得第一材料层104或第二材料层102的成分及晶体结构。
所述第二测试步骤中，所述相同的温度与所述第一测试步骤中的温度阈值相同，这样可以将第二测试步骤的环境达到一般的恶劣情况。
所述第二测试步骤中，不同测试样本100的阻隔层103厚度不同，就会出现不同的材料扩散情况。
如图6所示，若在第一测试步骤的环境中，所述阻隔层103的厚度比较小的情况下，所述第二材料层102的元素就会扩散至所述第一材料层104中，并在电子能谱图中观测得到Cu3Si/Cu peaks。此时的所述厚度值就不能被当做阈值。
如图7所示，当另一测试样本100的阻隔层103厚度大于图6所示的测试样本100的阻隔层103厚度时，此时并没有完全的扩散，一般处于结晶或扩散状态(第二材料层102并没有完全扩散至第一材料层104中)。那么此时的阻隔层103厚度值就被选定为厚度阈值。
所述第二测试步骤，通过控制相同的温度，可以测试得到在恶劣的温度情况下，得到阻挡层厚度的临界值，进而可以在制备薄膜晶体管器件的时候进行严格的厚度控制，防止材料扩散；并且可以制备厚度最小的临界值，减小薄膜晶体管器件的厚度。
第二测试步骤的温度为恶劣情况下的温度条件，温度限定为100℃-1000℃，每个样本的测试时间定为10min-60min。测试的环境气氛包括1,1-环己基二乙酸 (1,1-Cyclohexanediacetic acid)。
本发明还一种薄膜晶体管器件，包括：半导体层以及电极层，所述电极层与所述半导体层之间设有一阻隔层103。
所述阻隔层103的厚度为通过以上方法(所述防止材料扩散的方法)得到的最小值。
以上对本发明进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。

Claims (8)

1.一种防止材料扩散的方法，其特征在于，包括：
获取步骤，获取多组测试样本，每组测试样本包括一基板以及设于所述基板上的复合层；所述复合层包括第一材料层、阻隔层以及第二材料层，所述阻隔层设于所述第一材料层与所述第二材料层之间；
第一测试步骤，以不同的温度对其中一测试样本进行高温退火处理，并通过XPS观察该测试样本，得到材料扩散的温度阈值，所述温度阈值为当该测试样本的所述第一材料层中出现所述第二材料层的材料元素时的最低退火温度；
每组测试样本中的阻隔层厚度不相同；
所述防止材料扩散的方法还包括：
第二测试步骤，对所述多组测试样本以相同的温度进行高温退火处理，并通过XPS观察得到材料扩散的厚度阈值，所述厚度阈值为当该测试样本中未出现金属扩散时所述阻隔层厚度的最小值。
2.如权利要求1所述的防止材料扩散的方法，其特征在于，
所述第二测试步骤中的相同的温度等于所述第一测试步骤中的温度阈值。
3.如权利要求1所述的防止材料扩散的方法，其特征在于，
所述第一材料层远离所述基板，所述第二材料层靠近所述基板；
所述第一材料层包括硅材料，所述第二材料层包括铜或银材料。
4.如权利要求1所述的防止材料扩散的方法，其特征在于，
所述阻隔层的材料包括Mo、Ti、金属合金、碳膜或石墨烯。
5.如权利要求1所述的防止材料扩散的方法，其特征在于，
所述阻隔层的厚度为0.35nm-50nm；和/或，
所述第一材料层为1～2nm；和/或，
所述XPS的探测深度为2～3nm。
6.如权利要求1所述的防止材料扩散的方法，其特征在于，
所述第一测试步骤中，所述的通过XPS观察该测试样本的步骤包括：分析该测试样本的衍射图谱，获得所述第一材料层或所述第二材料层的成分及晶体结构。
7.如权利要求1所述的防止材料扩散的方法，其特征在于，
所述第二测试步骤中，所述的通过XPS观察得到材料扩散的厚度阈值的步骤包括：
分析每组测试样本的衍射图谱，获得所述第一材料层或所述第二材料层的成分及晶体结构。
8.一种薄膜晶体管器件，其特征在于，包括：半导体层以及电极层，所述电极层与所述半导体层之间设有一阻隔层；
所述阻隔层的厚度是由如权利要求1所述的防止材料扩散的方法得到的厚度最小值。
CN202010310991.9A 2020-04-20 2020-04-20 防止材料扩散的方法及薄膜晶体管器件 Active CN111508836B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010310991.9A CN111508836B (zh) 2020-04-20 2020-04-20 防止材料扩散的方法及薄膜晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010310991.9A CN111508836B (zh) 2020-04-20 2020-04-20 防止材料扩散的方法及薄膜晶体管器件

Publications (2)

Publication Number Publication Date
CN111508836A CN111508836A (zh) 2020-08-07
CN111508836B true CN111508836B (zh) 2022-12-23

Family

ID=71864029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010310991.9A Active CN111508836B (zh) 2020-04-20 2020-04-20 防止材料扩散的方法及薄膜晶体管器件

Country Status (1)

Country Link
CN (1) CN111508836B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208004B1 (en) * 1998-08-19 2001-03-27 Philips Semiconductor, Inc. Semiconductor device with high-temperature-stable gate electrode for sub-micron applications and fabrication thereof
KR100400249B1 (ko) * 2001-06-19 2003-10-01 주식회사 하이닉스반도체 반도체소자의 ｍｏｓ 트랜지스터 제조방법
CN102077323A (zh) * 2008-07-03 2011-05-25 株式会社神户制钢所 配线结构、薄膜晶体管基板及其制造方法、以及显示装置
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
TW201123304A (en) * 2009-12-21 2011-07-01 Univ Nat Taiwan Science Tech Semiconductor device and damascene structure
CN106876478A (zh) * 2017-03-22 2017-06-20 京东方科技集团股份有限公司 一种薄膜晶体管中的多晶硅薄膜、薄膜晶体管及制作方法

Also Published As

Publication number Publication date
CN111508836A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
JP6204036B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
Mayer et al. Thin Films and Solid-Phase Reactions: Traffic in a submicron world.
CN105900216B (zh) 平板显示器用配线膜
CN111508836B (zh) 防止材料扩散的方法及薄膜晶体管器件
Kale et al. Thermal Stability of Copper–Nickel and Copper–Nickel Silicide Contacts for Crystalline Silicon
JP5809439B2 (ja) トランジスタの測定方法
JP4160110B2 (ja) 表示デバイスの素子構造及びその製造方法
JPH10223713A (ja) 熱処理評価用ウェ−ハおよびこれを用いた熱処理評価方法
CN104781920A (zh) 半导体器件用接合线及其制造方法
Yu et al. Electroless deposition of copper-manganese for applications in semiconductor interconnect metallization
TWI795789B (zh) 半導體設備
Habanyama et al. Inter-Diffusion of Nickel and Palladium with Germanium
Benton et al. Electrical properties of cobalt and copper contamination in processed silicon
Qin et al. Surface oxide evolution on Al–Si bond wires for high-power RF applications
Huang et al. Schottky barrier height measurement by electron‐beam induced voltage
Mitan et al. Stability of silver thin films on cobalt and nickel silicides
Blish et al. Jewel Recovery from Past IRPS Proceedings
Pascu et al. Nickel silicide compounds investigation obtained at low and high temperatures
CN118156123A (zh) 欧姆接触结构、其制造方法以及功率器件
Zutter Imaging Electrically-Active Defects in Gallium Arsenide and Cobalt Nanowire Devices
Chen et al. The impact of titanium alloying on altering nanomechanical properties and grain structures of sputter-deposited cobalt for electromigration reliability enhancement
RU2333568C1 (ru) Способ изготовления системы металлизации кремниевых полупроводниковых приборов
Kurita et al. Two Specific Behaviors of Breakdown Occurrence Depending on N2 Annealing Temperature in Poly-Si/SiN/Poly-Si Capacitors
TW202140825A (zh) Ａｌ合金蒸鍍膜、顯示器用配線膜、顯示器裝置及濺射靶材
Myburg et al. Modified sample holder for low‐temperature deep‐level transient spectroscopy, current‐voltage and capacitance‐voltage measurements

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant