TWI795789B - 半導體設備 - Google Patents
半導體設備 Download PDFInfo
- Publication number
- TWI795789B TWI795789B TW110118925A TW110118925A TWI795789B TW I795789 B TWI795789 B TW I795789B TW 110118925 A TW110118925 A TW 110118925A TW 110118925 A TW110118925 A TW 110118925A TW I795789 B TWI795789 B TW I795789B
- Authority
- TW
- Taiwan
- Prior art keywords
- diffusion barrier
- wiring
- insulating layer
- barrier layer
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims abstract description 66
- 238000009792 diffusion process Methods 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 7
- 229910052758 niobium Inorganic materials 0.000 claims abstract description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 47
- 239000000956 alloy Substances 0.000 claims description 47
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 84
- 239000000758 substrate Substances 0.000 abstract description 14
- 229910052750 molybdenum Inorganic materials 0.000 abstract description 6
- 229910052707 ruthenium Inorganic materials 0.000 abstract description 5
- 239000002356 single layer Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 54
- 239000010949 copper Substances 0.000 description 28
- 229910020641 Co Zr Inorganic materials 0.000 description 26
- 229910020520 Co—Zr Inorganic materials 0.000 description 26
- 238000011156 evaluation Methods 0.000 description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 229910052802 copper Inorganic materials 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 238000012360 testing method Methods 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 239000000470 constituent Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 229910020639 Co-Al Inorganic materials 0.000 description 4
- 229910020675 Co—Al Inorganic materials 0.000 description 4
- 229910017262 Mo—B Inorganic materials 0.000 description 4
- 229910001257 Nb alloy Inorganic materials 0.000 description 4
- 229910000946 Y alloy Inorganic materials 0.000 description 4
- 229910001093 Zr alloy Inorganic materials 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910000821 Yb alloy Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 238000004846 x-ray emission Methods 0.000 description 2
- 229920000298 Cellophane Polymers 0.000 description 1
- 229910020517 Co—Ti Inorganic materials 0.000 description 1
- 229910001029 Hf alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910001362 Ta alloys Inorganic materials 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000002484 cyclic voltammetry Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
- H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本發明提供一種具備配線結構的半導體設備，其中該配線結構具有兼具擴散阻擋功能以及襯底功能的單層擴散阻擋層。該半導體設備所具備的配線結構具有：絕緣層，導電性配線，在絕緣層以及導電性配線之間與絕緣層以及導電性配線雙方進行接觸地配置的擴散阻擋層，其中，擴散阻擋層由合計含有90質量%以上的第一金屬以及第二元素且具有非晶結構的合金構成，第一金屬是從Co、Ru以及Mo中選擇的任意一種；當第一金屬是Co時，第二元素是從Zr、Al以及Nb中選擇的一種或兩種以上；當第一金屬是Ru時，第二元素是Zr；當第一金屬是Mo時，第二元素是從Y以及B中選擇的一種或兩種。
Description
本發明涉及一種具有配線結構的半導體設備。
伴隨著LSI的細微化，與電晶體連接的多層配線的線寬也變窄。例如，由於LSI的工藝節點細微化到22nm、10nm、5nm，本地配線的線寬減少到40nm、18nm、10nm。多層配線，例如是在以SiO2為基礎的絕緣層中縱橫地配置有銅配線。由於銅與SiO2彼此擴散並發生配線間的電流洩漏，因此在銅與SiO2的介面處必須有擴散阻擋層。目前的擴散阻擋層通常使用非晶的TaN等。最近，已知擴散阻擋層使用Co-Ti合金、Co-Hf合金以及Co-Ta合金的示例(專利文獻1)。然而，擴散阻擋層與銅的浸潤性以及密合性不充分的情況很普遍。因此，為了提高與銅的浸潤性以及密合性，提出了在擴散阻擋層與銅之間層疊Ta或Co等構成的襯底層(專利文獻2、3)。
圖2中，示出了用於說明現有的半導體設備中的配線結構20的形成過程的示意性的剖面圖。圖2(1)：在絕緣層21上形成配線槽22。圖2(2)：在配線槽22的內面上成膜TaN等擴散阻擋層23。圖2(3)：在擴散阻擋層23上成膜Ta或Co等的襯底層24。圖2(4)：在襯底層24上埋設銅配線25。埋設銅配線25，例如包括：在襯底層上形成銅種子層的成膜步驟，和之後的電解鍍銅步驟。
專利文獻1：美國專利申請公開第2019/0164896號說明書
專利文獻2：日本特表2005-510045號公報
專利文獻3：日本特表2019-531604號公報
然而，在現有的半導體設備的配線結構20中，在形成於絕緣層21的配線槽22中，將單獨的擴散阻擋層23和襯底層24形成為兩層，因此銅配線25的佔有部分變狹窄，即，填充在配線槽22內的銅配線25的體積比率變小。特別地，在10nm以下的頂端工藝節點中，即使體積比率略微減少，伴隨著細微化的配線電阻的上升量也會達到無法忽視的程度。因此，為了應對LSI的工藝節點的細微化，期待提供一種能夠提高填充於配線槽22內的銅配線的體積比率的配線結構。
本發明鑒於上述情況而創造，在一實施方式中，目的在於提供一種半導體設備，該半導體設備所具備的配線結構不是將單獨的擴散阻擋層和襯底層形成為兩層，而是具有兼具擴散阻擋功能和襯底功能的擴散阻擋層。
本發明人為了解決上述技術問題進行了深入研究，發現通過組合特定的元素，能夠得到兼具擴散阻擋功能和襯底功能的擴散阻擋層。基於上述發現而完成的本發明如下示例。
一種半導體設備，具備配線結構，該配線結構具有絕緣層、導電性配線、在絕緣層以及導電性配線之間與絕緣層以及導電性配
線雙方接觸地配置的擴散阻擋層，其特徵在於，絕緣層，含有矽氧化物，和/或，含有包含C、N以及H中的至少一種以上的元素的矽氧化物，導電性配線，含有Cu和/或Co，擴散阻擋層，由第一金屬以及第二元素合計含有90質量%以上且具有非晶結構的合金構成，第一金屬是從Co、Ru以及Mo中選擇的任意一種，當第一金屬是Co時，第二元素是從Zr、Al以及Nb中選擇的一種或兩種以上，當第一金屬是Ru時，第二元素是Zr，當第一金屬是Mo時，第二元素是從Y以及B中選擇的一種或兩種。
其中，擴散阻擋層的厚度為5nm以下。
其中，第一金屬是Co，第二元素是從Zr、Al以及Nb中選擇的一種或兩種以上。
其中，第一金屬是Ru，第二元素是Zr。
其中，第一金屬是Mo，第二元素是從Y以及B中選擇的一種或兩種。
本發明的一實施方式的半導體設備，具備配線結構，該配線結構具有兼具擴散阻擋功能和襯底功能的擴散阻擋層。在該配線結構中，無需將單獨的擴散阻擋層和襯底層形成為兩層，只要形成單層的擴散阻擋層就足夠了，因此能夠確保在配線槽中填充的銅等的導電性配線的佔有部分的體積比率較大，例如可得到使得與LSI的細微化伴隨的配線電阻上升程度減緩的特別效果。
20:配線結構
21:絕緣層
22:配線槽
23:擴散阻擋層
24:襯底層
25:銅配線
10:配線結構
11:絕緣層
12:配線槽
13:擴散阻擋層
15:導電性配線
30:層疊體
31:p型矽晶片
32:SiO2膜
33:Co-Zr合金膜
圖1A是用於對本發明的一實施方式的半導體設備的配線結構進行說明的示意性的剖面圖。
圖1B是用於對本發明的一實施方式的半導體設備的配線結構的形成過程進行說明的示意性的剖面圖。
圖2是用於對現有例的半導體設備的配線結構的形成過程進行說明的示意性的剖面圖。
圖3是在實施例中製作的層疊體的層疊結構的示意性的剖面圖。
以下，參照附圖，對本發明的實施方式進行說明，但是對本發明的解釋不限於此，只要不脫離本發明的主旨，就能夠在本領域技術人員的知識的基礎上實施各種變更、修改、改進。
(1．配線結構)
圖1A中，示出用於對本發明的一實施方式的半導體設備所具備的配線結構10進行說明的示意性的剖面圖。配線結構10具有：絕緣層11；導電性配線15；在絕緣層11以及導電性配線15之間，與絕緣層11以及導電性配線15雙方接觸地配置的擴散阻擋層13。
絕緣層11在一實施方式中，包含矽氧化物，和/或，包含含有C、N以及H中的至少一種以上的元素的矽氧化物。絕緣層11在優選的實施方式中，矽氧化物，和/或，含有C、N以及H中的至少一種以上的元素的矽氧化物，可以合計含有90質量%以上，也可以含有95質量%
以上，還可以含有99質量%以上。構成絕緣層11的這些矽氧化物的具體例，不限於此，能夠列舉：二氧化矽(SiO2)，碳氧化矽(SiOxCy)，氫化碳氧化矽(SiOxCyHz)，以及氮氧化矽(SiOxNy)。
導電性配線15在一實施方式中，含有Cu和/或Co。導電性配線15在優選的實施方式中，可以合計含有50質量%以上的Cu和/或Co，也可以含有90質量%以上，還可以含有99質量%以上。導電性配線15在另一實施方式中，可以含有90質量%以上的Cu，也可以含有99質量以上的Cu。導電性配線15在又一實施方式中，可以含有90質量%以上的Co，也可以含有99質量%以上的Co。
擴散阻擋層13在一實施方式中，由合計含有90質量%以上的第一金屬以及第二元素並且具有非晶結構的合金構成。擴散阻擋層13在另一實施方式中，由合計含有95質量%以上的第一金屬以及第二元素並且具有非晶結構的合金構成。擴散阻擋層13在又一實施方式中，由合計含有99質量%以上的第一金屬以及第二元素並且具有非晶結構的合金構成。在擴散阻擋層13中，可以不含有除了第一金屬以及第二元素以外的元素，也能夠含有不可避免的雜質，以及有意地添加的元素。作為有意地添加的元素，沒有限定，例如可列舉氮、磷等第15族元素。有意地添加的元素，可以單獨添加一種，也可以組合添加兩種以上。
作為第一金屬，能夠列舉從Co、Ru以及Mo中選的任一種。這些金屬的電阻率低，與作為導電性配線15的構成材料的Cu和/或Co的浸潤性以及密合性好。因此，有利於揮發襯底的功能。但是，Co、Ru以及Mo容易形成多晶結構，無法阻止作為導電性配線15的構成材料的Cu和/或Co沿著晶粒晶界向絕緣層中擴散。進一步，還存在這些金屬與絕緣層的密合性不充分的技術問題。
對此，本發明人，為了使得非晶結構穩定地存在，想到了在第一金屬中組合適當的第二元素。只要不具有晶界的非晶結構穩定地存在，就能夠有效地阻止上述擴散，能夠同時實現擴散阻擋功能和襯底功能。進一步，通過氧化物形成傾向強的元素，即，選擇氧化物標準生成吉布斯能量為較大的負值的元素作為第二元素，能夠確保與絕緣層11的密合性。
在第一金屬為Co時，第二元素優選是從Zr、Al以及Nb中選擇的一種或兩種以上。基於Co-Zr合金能夠穩定地形成非晶結構的觀點，Co-Zr合金中的Co以及Zr的原子比，優選滿足0.1
Zr/(Co+Zr)
0.8，基於還能夠確保良好的擴散阻擋功能和密合性的觀點，更優選滿足0.15
Zr/(Co+Zr)
0.5。
基於Co-Al合金能夠穩定地形成非晶結構的觀點，Co-Al合金中的Co以及Al的原子比，優選滿足0.4
Al/(Co+Al)
0.9，基於還能夠確保良好的擴散阻擋功能和密合性的觀點，更優選滿足0.5
Al/(Co+Al)
0.8。
基於Co-Nb合金能夠穩定地形成非晶結構的觀點，Co-Nb合金中的Co以及Nb的原子比，優選滿足0.4
Nb/(Co+Nb)
0.9，基於還能夠確保良好的擴散阻擋功能和密合性的觀點，更優選滿足0.5
Nb/(Co+Nb)
0.8。
當第一金屬為Ru時，第二元素優選為Zr。基於Ru-Zr合金能夠穩定地形成非晶結構的觀點，Ru-Zr合金中的Ru以及Zr的原子比，優選滿足0.1
Zr/(Ru+Zr)
0.8，基於還能夠確保良好的擴散阻擋功能和密合性的觀點，更優選滿足0.3
Zr/(Ru+Zr)
0.6。
當第一金屬為Mo時，第二元素優選為從Y以及B中選擇的
一種或兩種。
基於Mo-Y合金能夠穩定地形成非晶結構的觀點，Mo-Y合金中的Mo以及Y的原子比，優選滿足0.5
Y/(Mo+Y)
0.9，基於還能夠確保良好的擴散阻擋功能和密合性的觀點，更優選滿足0.6
Y/(Mo+Y)
0.8。
基於Mo-B合金能夠穩定地形成非晶結構的觀點，Mo-B合金中的Mo以及B的原子比，優選滿足0.2
B/(Mo+B)
0.8，基於還能夠確保良好的擴散阻擋功能和密合性的觀點，更優選滿足0.3
B/(Mo+B)
0.7。
基於Mo-Y-B合金能夠穩定地形成非晶結構的觀點，Mo-Y-B合金中的Mo、Y以及B的原子比，優選滿足0.5
(Y+B)/(Mo+Y+B)
0.9，基於還能夠確保良好的擴散阻擋功能和密合性的觀點，更優選滿足0.6
(Y+B)/(Mo+Y+B)
0.8。
合計含有90質量%以上的第一金屬以及第二元素且具有非晶結構的合金，基於兼具擴散阻擋功能和襯底功能的觀點，優選第一金屬的原子濃度大於或等於第二元素的原子濃度。
基於適合用於半導體設備的細微的配線結構10的觀點，擴散阻擋層13的厚度在一實施方式中，能夠為5nm以下，還能夠是3nm以下，例如能夠是1nm~5nm。
在本說明書中，擴散阻擋層13的厚度以及組成，按照以下的步驟確定。例如，對通過將各種元素的單質同時進行濺射並成膜從而形成由第一金屬和第二元素形成的擴散阻擋層13的合金薄膜的情況進行說明。首先，僅僅對第一金屬進行濺射成膜，測量成膜時間與膜厚的關係並由此確定成膜速度。膜厚能夠使用觸針式膜厚計進行測量。接
著，僅僅對第二元素進行濺射成膜並確定成膜速度。基於它們的成膜速度對成膜條件進行調節並得到具有所需的組合的合金薄膜。進一步，使用螢光X射線分析裝置(XRF)測量所得到的合金薄膜的組成，確認以所需組成與實際得到的組成的誤差在±0．1原子%以內的誤差內。
作為另一種定性的測量方法，通過掃描型透射電子顯微鏡(STEM)對具有導電性配線15/擴散阻擋層13/絕緣層11/矽基板的層疊結構體的樣品的斷面進行觀察，在層疊結構體的厚度方向上進行組成元素的EDS(X射線能譜儀)的元素分析(STEM-EDS分析)，得到顯示出各種組成元素特有的能量的特性X射線強度分佈圖。根據得到的強度分佈圖能夠定性地得到各層的組成元素的原子濃度分佈圖。在調查進行了高溫熱處理後各層之間是否有相互擴散時，該資訊是有用的。
進行STEM-EDS分析時的測量條件是，加速電壓200kV，觀察倍率50萬倍，光束直徑0.2nm。如果光束直徑增大則強度分佈圖容易變寬，基於進行具有再現性的測量，優選光束直徑為1nm以下的一定值。
作為本發明能夠適用的半導體設備，只要至少一部分具有上述實施方式的配線結構10，那麼沒有特別限制。作為半導體設備，例如，可列舉LSI之類的具有多層配線(典型地為10層以上的配線)的半導體積體電路。特別地，能夠合適地用於具有即使配線的體積比例稍微減少，伴隨著細微化的配線電阻的上升量也達到無法忽視的程度的、配線寬度為25nm以下、優選15nm以下的配線結構10的半導體設備。
本發明的一實施方式的配線結構10，在半導體集成電路中，在半導體基板上形成晶體管的FEOL(Front End of Line：前道工序)步驟之後，能夠適用於在MOL(Middle of Line：中間工序)步驟
中形成的最下層的配線結構10。本發明的另一實施方式的配線結構10，在半導體集成電路中，能夠適用於在MOL步驟後的BEOL(Back End of Line：後道工序)步驟中形成的金屬層的配線結構10。
(2．配線結構的形成方法)
參照圖1B，說明本發明的一實施方式的配線結構10的形成過程的一個示例。
(1)首先，在絕緣層11上形成配線槽12。絕緣層11在一實施方式中，能夠構成配線間絕緣膜。絕緣層11在另一實施方式中，能夠構成層間絕緣膜。絕緣層11除了化學氣相生長法(CVD)之外，能夠通過旋塗法以及噴塗法等塗覆法形成。配線槽12的形成，能夠通過公知的光刻以及蝕刻技術實現。對於配線槽12，還可以設置導通孔(contact hole)以及通孔(via hole)。在本說明書中，配線槽12包含導通孔以及通孔的概念。
(2)接著，在配線槽12的內表面對擴散阻擋層13進行成膜。擴散阻擋層13，例如能夠通過濺射法、CVD法或原子層堆積法(ALD)形成。
(3)接著，使用導電性配線15埋設形成了擴散阻擋層13後的配線槽12。導電性配線15的埋設，例如包括在阻擋層上形成種子層的成膜步驟，和之後的電解鍍覆步驟。
實施例
以下，與比較例一起示出本發明的實施例，但是提供這些實施例僅僅是為了更好地理解本發明及其優點，並非意在限定發明。
(1．Co-Zr合金膜的晶體結構和組成評價)
在能夠在同一腔室內同時濺射Co靶和Zr靶的磁控濺射裝
置中，裝入p型矽晶片31，通過濺射法在真空條件(真空度：0.6Pa，Ar：15sccm)下，在SiO2膜32上形成100nm的厚度的Co-Zr合金膜33。在上述試驗中，通過改變安裝有Co靶以及Zr靶的濺射陰極的輸入功率，得到Co-Zr合金膜33的組成不同的各種層疊體30。得到的具有平面形狀的Co-Zr合金膜33的組成，能夠使用XRF在膜表面照射X射線，由此測量。
接著，從得到的層疊體30中微量採樣出使用集中離子束裝置(FIB)進行薄膜化的斷面材料，從層疊體30中的合金膜的部分使用STEM(JEOL公司製造，型號JEM-2100F)得到衍射圖案。在合金膜是完全的無定形結構的情況下，衍射圖案顯示為光暈環。另一方面，在合金膜含有微小晶體的情況下，衍射圖案上會出現斑點。因此，將合金膜呈現為完全的光暈的情況記做A，將能看見部分衍射斑點的情況記做B，將只能看見斑點的情況記做C，對各種組成的合金膜的晶體結構進行評價。結果在表1中示出。進一步，使用STEM-EDS(JEOL公司製造，型號6700F)沿著層疊體30的厚度方向進行組成分析。其結果是，確認了合金膜中存在Co和Zr。
(2．Co-Zr擴散阻擋層與絕緣層的密合性評價)
在能夠在同一腔室內同時濺射Co靶和Zr靶的磁控濺射裝置中，裝入帶20nm厚度的SiO2膜32的矽晶片，在SiO2膜32上在真空條件(真空度：0．6Pa，Ar：15sccm)下通過濺射法形成150nm的厚度的Co-Zr合金膜33。得到的層疊體30的層疊結構在圖3中示意性地示出。在上述試驗中，通過改變安裝有Co以及Zr靶的濺射陰極的輸入功率，得到Co-Zr合金膜33的組成不同的各種層疊體30。
通過上述的試驗得到的層疊體30中的Co-Zr合金膜33
(Co-Zr擴散阻擋層)與SiO2膜32之間的密合性，遵照ASTM D3359-97(膠帶試驗)進行評價。具體地，在各試驗例的Co-Zr合金膜33上間隔1mm以11條×11條的切口形成棋盤格狀後，粘貼粘附力為4N/cm的玻璃紙粘貼膠帶，並按照ASTM D3359-97以0~5等級評價將膠帶剝離後時Co-Zr合金膜33的剝離部位的狀態。密合性越高則評價數值越大。除了在室溫(25℃)下進行膠帶試驗以外，在進行260℃×10分鐘的熱處理並冷卻到室溫後，以及，在進行400℃×10分鐘的熱處理並冷卻到室溫後，還另外進行膠帶試驗。根據這些結果，將任一個溫度條件下ASTM D3359-97的評價均為5的情況記做A，將任一個溫度條件下的評價為3~4的情況記做B，將任一個溫度條件下的評價為2以下的情況記做C，對各種組成的Co-Zr合金膜33進行評價。結果在表1中示出。
(3．Cu薄膜與Co-Zr擴散阻擋層的密合性評價)
在能夠在同一腔室內同時濺射Co靶和Zr靶的磁控濺射裝置中，裝入帶有20nm的厚度的SiO2膜32的矽晶片，在SiO2膜32上通過同時濺射法形成3nm的厚度的Co-Zr合金膜33。通過改變各個濺射陰極的輸入功率，使得Co-Zr合金膜33的組成發生變化。進一步在Co-Zr合金膜33上，形成厚度為150nm的Cu薄膜。能夠基於通過計測成膜時間和膜厚的關係從而預先確定的成膜速度，分別計算出SiO2膜32、Co-Zr合金膜33以及Cu薄膜的厚度。在計測成膜速度時，使用觸針式膜厚計(
公司製造，型號DektakXT)。
通過上述的試驗得到的層疊體30中的Cu薄膜與Co-Zr合金膜33之間的密合性，遵照ASTM D3359-97(膠帶試驗)進行評價。膠帶試驗，除了在室溫(25℃)下進行以外，在進行260℃×10分鐘的熱處理並冷卻到室溫後，以及，在進行400℃×10分鐘的熱處理並冷卻到
室溫後，還另外進行膠帶試驗。根據這些結果，將任一個溫度條件的情況下ASTM D3359-97的評價均為5的情況記做A，將任一個溫度條件下的評價為3~4的情況記做B，將任一個溫度條件下的評價為2以下的情況記做C，從而對各種組成進行評價。結果在表1中示出。
(4．Co-Zr合金膜的擴散阻擋性評價)
如下所述製作在評價中使用的樣品。在p型矽晶片31上形成厚度為20nm的SiO2層，在其上形成抗蝕膜，通過光刻在抗蝕膜上形成電極形狀的孔。在此之上，形成厚度為3nm的Co-Zr合金膜33，進一步形成厚度為150nm的Cu膜。之後，使用丙酮進行抗蝕膜的剝離。此時，在抗蝕膜的孔的部分形成的Cu/Co-Zr殘留在晶片上，作為電極發揮作用。進一步，在晶片背面通過濺射製作400nm的鋁電極。在Ar+5體積%H2的氣氛中，在300℃×30分鐘的條件對得到的層疊體30進行預退火之後，進行CV(Capacitance-Voltage：電容-電壓)測量，並測量平帶電壓(Flat Band Voltage)(VFB)。將該VFB記做初期狀態的值。之後，在Ar+5體積%H2的氣氛中在250℃下一邊加熱層疊體30，一邊進行BTS(Bias Temperature Stress：偏置溫度應力)，即在以Cu為正極並以Al為負極的兩個電極之間施加3.0MV/cm的電場45分鐘。之後，進行CV測量，並進行VFB測量。期初BTS試驗後的VFB(BTS)與初期狀態的VFB(initial)之差，在滿足VFB(BTS)-VFB(initial)
-0.3V的情況下，評價為具有擴散阻擋功能。將滿足標準的情況記做Y，將不滿足的情況記做N。結果在表1中示出。
代替Co-Zr合金，使用Co-Al合金、Co-Nb合金、Ru-Zr合金、Mo-Y合金以及Mo-B合金形成擴散阻擋層13，並進行與上文同樣的結構評價、密合性評價以及阻擋性評價。結果在表2~6中分
別示出。
根據表1~6所示的結果，如下所述將綜合的評價區分為◎(優良)、○(良好)、×(不好)3個等級。首先，將晶體結構的評價中得到B以上的評價的樣品綜合評價記做○以上，將得到C的評價的樣品綜合評價記做×。接著，將滿足阻擋功能的標準，並且晶體結構以及密合性的評價中的任一項為A的情況記做◎。綜合評價的結果，在表1~6中一併示出。
上述綜合評價的結果是，可以確認以下幾點。
在Co-Zr合金中，優選滿足0.1
Zr/(Co+Zr)
0.8，更優選滿足0.15
Zr/(Co+Zr)
0.5。
在Co-Al合金中，優選滿足0.4
Al/(Co+Al)
0.9，更優選滿足0.5
Al/(Co+Al)
0.8。
在Co-Nb合金中，優選滿足0.4
Nb/(Co+Nb)
0.9，更優選滿足0.5
Nb/(Co+Nb)
0.8。
在Ru-Zr合金中，優選滿足0.1
Zr/(Ru+Zr)
0.8，更優選滿足0.3
Zr/(Ru+Zr)
0.6。
在Mo-Y合金中，優選滿足0.5
Y/(Mo+Y)
0.9，更優選滿足0.6
Y/(Mo+Y)
0.8。
在Mo-B合金中，優選滿足0.2
B/(Mo+B)
0.8，更
優選滿足0.3
B/(Mo+B)
0.7。
在Mo-Y-B合金中，優選滿足0.5
(Y+B)/(Mo+Y+B)
0.9，更優選滿足0.6
(Y+B)/(Mo+Y+B)
0.8。
舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。
10:配線結構
11:絕緣層
12:配線槽
13:擴散阻擋層
15:導電性配線
Claims (6)
- 一種半導體設備，具備配線結構，該配線結構具有：絕緣層、導電性配線、在該絕緣層以及該導電性配線之間與該絕緣層以及該導電性配線雙方接觸地配置的擴散阻擋層，其中，該絕緣層，包含矽氧化物，和/或，包含含有C、N以及H中的至少一種以上的元素的矽氧化物，該導電性配線，含有Cu和/或Co，該擴散阻擋層，由合計含有90質量%以上的第一金屬以及第二元素並且具有非晶結構的合金構成，其中，該第一金屬是Co，該第二元素是從Zr、Al以及Nb中選擇的一種或兩種以上。
- 如請求項1所述之半導體設備，其中，該擴散阻擋層的厚度為5nm以下。
- 一種半導體設備，具備配線結構，該配線結構具有：絕緣層、導電性配線、在該絕緣層以及該導電性配線之間與該絕緣層以及該導電性配線雙方接觸地配置的擴散阻擋層，其中，該絕緣層，包含矽氧化物，和/或，包含含有C、N以及H中的至少一種以上的元素的矽氧化物，該導電性配線，含有Cu和/或Co，該擴散阻擋層，由合計含有90質量%以上的第一金屬以及第二元素並且具有非晶結構的合金構成，其中，該第一金屬是Ru，該第二元素是Zr。
- 如請求項3所述之半導體設備，其中，該擴散阻擋層的厚度為5nm以下。
- 一種半導體設備，具備配線結構，該配線結構具有：絕緣層、導電性配線、在該絕緣層以及該導電性配線之間與該絕緣層以及該導電性配線雙方接觸地配置的擴散阻擋層，其中，該絕緣層，包含矽氧化物，和/或，包含含有C、N以及H中的至少一種以上的元素的矽氧化物，該導電性配線，含有Cu和/或Co，該擴散阻擋層，由合計含有90質量%以上的第一金屬以及第二元素並且具有非晶結構的合金構成，其中，該第一金屬是Mo，該第二元素是從Y以及B中選擇的一種或兩種。
- 如請求項5所述之半導體設備，其中，該擴散阻擋層的厚度為5nm以下。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| WOPCT/JP2020/022202 | 2020-06-04 | ||
| PCT/JP2020/022202 WO2021245893A1 (ja) | 2020-06-04 | 2020-06-04 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202147938A TW202147938A (zh) | 2021-12-16 |
| TWI795789B true TWI795789B (zh) | 2023-03-11 |
Family
ID=78830718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110118925A TWI795789B (zh) | 2020-06-04 | 2021-05-25 | 半導體設備 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20230154851A1 (zh) |
| JP (1) | JP7525186B2 (zh) |
| KR (1) | KR20230020995A (zh) |
| CN (1) | CN115699268A (zh) |
| TW (1) | TWI795789B (zh) |
| WO (1) | WO2021245893A1 (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1957487A (zh) * | 2004-01-06 | 2007-05-02 | Cymbet公司 | 具有一个或者更多个可限定层的层式阻挡物结构和方法 |
| JP2012169480A (ja) * | 2011-02-15 | 2012-09-06 | Panasonic Corp | 半導体装置及びその製造方法 |
| TW201539689A (zh) * | 2014-03-13 | 2015-10-16 | Taiwan Semiconductor Mfg Co Ltd | 半導體元件結構及形成方法 |
| CN110783271A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 半导体结构的形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3062464B2 (ja) * | 1997-11-14 | 2000-07-10 | 松下電子工業株式会社 | 半導体装置 |
| JP3562628B2 (ja) * | 1999-06-24 | 2004-09-08 | 日本電気株式会社 | 拡散バリア膜、多層配線構造、およびそれらの製造方法 |
| JP5296956B2 (ja) | 2001-11-14 | 2013-09-25 | アプライド マテリアルズ インコーポレイテッド | 金属を堆積させる方法、金属を堆積させるツール、配線を形成する方法及びプラズマスパッタリアクタ |
| JP5016286B2 (ja) | 2006-10-12 | 2012-09-05 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2008053753A (ja) | 2007-11-08 | 2008-03-06 | Toshiba Corp | 半導体装置の製造方法 |
| KR20230026514A (ko) | 2016-10-02 | 2023-02-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 루테늄 라이너로 구리 전자 이동을 개선하기 위한 도핑된 선택적 금속 캡 |
| JP7101335B2 (ja) | 2018-03-19 | 2022-07-15 | 日新電機株式会社 | アンテナ及びプラズマ処理装置 |
-
2020
- 2020-06-04 US US17/928,428 patent/US20230154851A1/en active Pending
- 2020-06-04 JP JP2022528359A patent/JP7525186B2/ja active Active
- 2020-06-04 KR KR1020227043096A patent/KR20230020995A/ko active Search and Examination
- 2020-06-04 WO PCT/JP2020/022202 patent/WO2021245893A1/ja active Application Filing
- 2020-06-04 CN CN202080101478.7A patent/CN115699268A/zh active Pending
-
2021
- 2021-05-25 TW TW110118925A patent/TWI795789B/zh active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1957487A (zh) * | 2004-01-06 | 2007-05-02 | Cymbet公司 | 具有一个或者更多个可限定层的层式阻挡物结构和方法 |
| JP2012169480A (ja) * | 2011-02-15 | 2012-09-06 | Panasonic Corp | 半導体装置及びその製造方法 |
| TW201539689A (zh) * | 2014-03-13 | 2015-10-16 | Taiwan Semiconductor Mfg Co Ltd | 半導體元件結構及形成方法 |
| CN110783271A (zh) * | 2018-07-31 | 2020-02-11 | 台湾积体电路制造股份有限公司 | 半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115699268A (zh) | 2023-02-03 |
| KR20230020995A (ko) | 2023-02-13 |
| US20230154851A1 (en) | 2023-05-18 |
| JPWO2021245893A1 (zh) | 2021-12-09 |
| TW202147938A (zh) | 2021-12-16 |
| JP7525186B2 (ja) | 2024-07-30 |
| WO2021245893A1 (ja) | 2021-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5622608A (en) | Process of making oxidation resistant high conductivity copper layers | |
| Choi et al. | Phase, grain structure, stress, and resistivity of sputter-deposited tungsten films | |
| JP5247448B2 (ja) | 導電膜形成方法、薄膜トランジスタの製造方法 | |
| JP2000049116A (ja) | 半導体装置及びその製造方法 | |
| JP2005244178A (ja) | 半導体装置の製造方法 | |
| US20090120787A1 (en) | Method of manufacturing semiconductor device | |
| JPWO2004053971A1 (ja) | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 | |
| TW200827463A (en) | Conductive film forming method, thin film transistor, panel with thin film transistor and thin film transistor manufacturing method | |
| An et al. | Amorphous Ta x Mn y O z layer as a diffusion barrier for advanced copper interconnects | |
| TWI795789B (zh) | 半導體設備 | |
| Hosseini et al. | Amorphous Co-Ti alloy as a single layer barrier for Co local interconnect structure | |
| US20080268557A1 (en) | Method for measuring a thin film thickness | |
| Wojcik et al. | Characterization of Ru–Mn composites for ULSI interconnects | |
| US20050156315A1 (en) | Thin films, structures having thin films, and methods of forming thin films | |
| JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
| Cao et al. | Evaluation of Cu (Ti) and Cu (Zr) alloys in barrier-less Cu metallization | |
| Kim et al. | Investigation on diffusion barrier properties of reactive sputter deposited TiAlxNyOz thin films for Cu metallization | |
| US20100052171A1 (en) | Cu wire in semiconductor device and production method thereof | |
| JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
| US20110121459A1 (en) | Semiconductor interconnection | |
| Koike et al. | Self‐Formed Barrier with Cu‐Mn alloy Metallization and its Effects on Reliability | |
| JP2000208517A (ja) | 半導体装置の製造方法 | |
| Cheng et al. | Electrical and Reliability Perspectives for Self-Forming Barrier CuSc Metallization | |
| WO2024095887A1 (ja) | 半導体装置の製造方法、半導体装置の製造装置及び半導体装置 | |
| JP2011086837A (ja) | 半導体装置およびその形成方法 |