JPWO2004053971A1 - 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 - Google Patents
配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2004053971A1 JPWO2004053971A1 JP2004558392A JP2004558392A JPWO2004053971A1 JP WO2004053971 A1 JPWO2004053971 A1 JP WO2004053971A1 JP 2004558392 A JP2004558392 A JP 2004558392A JP 2004558392 A JP2004558392 A JP 2004558392A JP WO2004053971 A1 JPWO2004053971 A1 JP WO2004053971A1
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- additive element
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 229910000881 Cu alloy Inorganic materials 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims description 58
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 239000010949 copper Substances 0.000 claims abstract description 396
- 239000000654 additive Substances 0.000 claims abstract description 197
- 230000000996 additive effect Effects 0.000 claims abstract description 197
- 239000013078 crystal Substances 0.000 claims abstract description 138
- 229910052751 metal Inorganic materials 0.000 claims abstract description 80
- 239000002184 metal Substances 0.000 claims abstract description 80
- 229910052718 tin Inorganic materials 0.000 claims abstract description 18
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 17
- 229910052709 silver Inorganic materials 0.000 claims abstract description 16
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 16
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 14
- 229910052735 hafnium Inorganic materials 0.000 claims abstract description 13
- 229910052749 magnesium Inorganic materials 0.000 claims abstract description 13
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 12
- 229910052802 copper Inorganic materials 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 76
- 238000010438 heat treatment Methods 0.000 claims description 60
- 239000010936 titanium Substances 0.000 claims description 51
- 238000009792 diffusion process Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 23
- 239000011135 tin Substances 0.000 claims description 21
- 239000011651 chromium Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011777 magnesium Substances 0.000 claims description 15
- 229910000765 intermetallic Inorganic materials 0.000 claims description 10
- 239000010944 silver (metal) Substances 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 2
- 239000010408 film Substances 0.000 description 244
- 239000007787 solid Substances 0.000 description 20
- 229910045601 alloy Inorganic materials 0.000 description 19
- 239000000956 alloy Substances 0.000 description 19
- 238000005530 etching Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000013508 migration Methods 0.000 description 13
- 230000005012 migration Effects 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 13
- 238000001459 lithography Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 10
- 238000007254 oxidation reaction Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 239000000470 constituent Substances 0.000 description 8
- 239000012299 nitrogen atmosphere Substances 0.000 description 8
- 238000001803 electron scattering Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 6
- 238000005260 corrosion Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 6
- 239000011800 void material Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000441 X-ray spectroscopy Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005275 alloying Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000001186 cumulative effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000001556 precipitation Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 229910016347 CuSn Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000005324 grain boundary diffusion Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53233—Copper alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
配線金属は、銅（Ｃｕ）を主成分とする多結晶とＣｕ以外の添加元素とを含有し、添加元素の濃度が、Ｃｕ多結晶を構成する結晶粒の結晶粒界及び結晶粒界近傍において、その結晶粒内部よりも高い。添加元素は、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素であることが好ましい。このＣｕ配線は、Ｃｕ多結晶膜を形成し、そのＣｕ膜の上に添加元素の層を形成し、この添加元素を前記添加元素の層からＣｕ膜中に拡散させることにより形成される。この配線用銅合金は、半導体装置に形成される金属配線として好適である。
Description
本発明は、配線用銅合金、この配線を使用した半導体装置、前記配線の形成方法及び前記半導体装置の製造方法に関し、特に、配線の信頼性を高めた配線用銅合金、この銅合金製の配線を用いた半導体装置、前記配線の形成方法及び前記半導体装置の製造方法に関する。
従来、半導体装置の配線材料には、アルミニウム（Ａｌ）又はＡｌ合金が広く用いられてきた。しかし、半導体装置の微細化及び高速化の進行に伴い、配線における伝送遅延を改善するうえで、配線材料としてより抵抗率が低い銅（Ｃｕ）が用いられるようになってきた。また、Ｃｕの融点は１０８３℃であり、Ａｌの融点６６０℃に対して高く、一般にエレクトロマイグレーション（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ：ＥＭ）耐性が高く、信頼性の面でも優れているといわれている。
Ｃｕ配線を形成する場合には、ドライエッチングによる加工が困難であるため、一般にダマシン法が用いられている。ダマシン法は、半導体基板上に形成された絶縁膜に配線用の溝を形成し、その溝を埋めるようにしてＣｕ膜を形成し、絶縁膜が露出するまで研磨することにより、配線溝内にＣｕ配線を埋設すると共に、配線溝以外の絶縁膜上の余剰なＣｕ膜を除去することで、Ｃｕ配線を形成する方法である。
また、Ｃｕを配線材料として用いるためには、Ｃｕの絶縁膜中への拡散及びＣｕの腐食を防止するために、Ｃｕの周囲にバリアメタル膜を設ける必要がある。以下に、現在一般に用いられているＣｕ配線を有する半導体装置の製造方法を、図面を参照して説明する。
第９図（ａ）乃至（ｇ）は従来の半導体装置の製造方法を工程順に示す断面図である。第９図（ａ）はこの上に上層配線が形成される下層配線を示している。この下層配線は、絶縁膜１ａ、バリアメタル膜３ａ、Ｃｕ４ａ及びバリア絶縁膜８ａからなる。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第９図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第９図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜中に配線溝及び配線孔を形成する。その後、第９図（ｄ）に示すように、導体膜であるバリアメタル膜３ｂを前記配線溝及び配線孔の内面に形成し、第９図（ｅ）に示すように、前記配線溝及び配線孔を埋め込むようにして、Ｃｕ膜４ｂを絶縁膜１ｂ状に形成する。
次に、第９図（ｆ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって、配線溝及び配線孔内に埋め込まれた部分以外の余剰のＣｕ膜４ｂ及びバリアメタル膜３ｂを除去する。その後、第９図（ｇ）に示すように、絶縁体であるバリア絶縁膜８ｂを全面に成膜する。このようにして、下面及び側面を導体であるバリアメタル膜３ｂで覆われ、上面を絶縁体であるバリア絶縁膜８ｂで覆われたＣｕ配線構造が形成される。
ところで、特開２００１−２９８０８４には、あるビア（配線孔、接続孔ともいう。）径に対して、配線（配線溝）幅が７倍以上のときに、ビア下及びビア内でのボイド（空洞）生成による断線不良が生じ、１５０℃付近で断線不良が最も加速的に発生すると記載されている。
同様に、下記刊行物には、ビアが接続する下層配線が太幅のとき、接続部となる下層配線表面でボイドが生じており、１９０℃の恒温保管で断線不良が発生しやすくなると記載されている。
「Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ Ｖｏｉｄｉｎｇ Ｕｎｄｅｒ Ｖｉａｓ Ｃｏｎｎｅｃｔｅｄ Ｔｏ Ｗｉｄｅ Ｃｕ Ｍｅｔａｌ Ｌｅａｄｓ」（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ ２００２、ＵＳＡ、Ｔｈｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｓｏｃｉｅｔｙ ａｎｄ Ｔｈｅ Ｒｅｌｉａｂｉｌｉｔｙ Ｓｏｃｉｅｔｙ ｏｆ ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ，Ｉｎｃ、ｐｕｂｌｉｓｈｅｄ ｏｎ Ａｐｒｉｌ ７，２００２、ｐ３１２−３２１）
次に、第１０図（ａ）乃至（ｈ）に示される従来の半導体装置の製造方法について説明する。この方法は、特開２０００−１５０５２２等で示されている合金スパッタターゲットを使用した場合の銅合金配線の形成方法である。第１０図（ａ）はその上に上層配線が形成される下層配線を示している。この下層配線部分も下記に示される上層と同様のプロセスにより形成できる。
先ず、第１０図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜する。その後、第１０図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ内に配線溝及び配線孔を形成する。その後、第１０図（ｄ）に示すように、導体膜であるバリアメタル膜３ｂを前記配線溝及び配線孔の内面を含めて全面に形成する。更に、配線溝及び配線孔を埋め込む際の電極となる合金シード層１０ｂを、Ｃｕ合金ターゲットを使用するスパッタ法により、バリアメタル膜３ｂ上に形成する。その後、第１０図（ｅ）に示すように、めっき法又はＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）により、Ｃｕ膜４ｂを前記配線溝及び配線孔を埋めるようにして全面に形成する。
次に、第１０図（ｆ）に示すように、熱処理により合金シード層１０ｂ中の添加元素をＣｕ膜４ｂ中に拡散させ、Ｃｕ膜４ｂを合金化させてＣｕ合金膜６ｃを形成する。
次に、第１０図（ｇ）に示すように、ＣＭＰによって配線溝及び配線孔内に埋め込まれた部分以外の絶縁膜１ｂ表面上の余剰なＣｕ合金膜６ｃ及びバリアメタル膜３ｂを除去し、第１０図（ｈ）に示すように、絶縁体であるバリア絶縁膜８ｂを全面に成膜する。このようにして、下面及び側面を導体であるバリアメタル膜３ｂで覆われ、上面を絶縁体であるバリア絶縁膜８ｂで覆われたＣｕ配線構造が形成される。
また、特開２０００−２０８５１７には、半導体装置の金属配線を形成する際に、ＣｕＳｎ合金シード層を使用した技術が開示されている。
第９図（ａ）乃至（ｇ）に示すように形成されるＣｕ配線の信頼性に関して、ＥＭ耐性とともに、Ｓｔｒｅｓｓ ｉｎｄｕｃｅｄ ｍｉｇｒａｔｉｏｎ（ＳＭ）によるボイド形成が重要な問題となってきている。Ｃｕと絶縁膜の熱膨張係数の違いから生じるＣｕ配線部に印加される引張応力がボイド形成の原動力となっている。
これに対し、上記特開２００１−２９８０８４及び上記刊行物に記載のように、ボイド形成による断線不良が生じる。このようなストレスに起因する不良は、素子微細化によりビア径がさらに縮小されたときに、ますます顕著になることが予想される。
また、ＥＭ及びＳＭの対策として、これまで、Ｃｕ配線の合金化が多数検討されている。合金化では、Ｃｕの金属組成を変えることで、Ｃｕのマイグレーション耐性を高めることができる。
しかしながら、上記特開２０００−２０８５１７のように、第１０図（ａ）乃至（ｈ）に示した方法で形成したＣｕ合金配線では、以下のような課題を有している。即ち、合金シード層１０ｂを形成した場合には、合金シード層１０ｂ中の添加元素を、熱処理によりＣｕ膜４ｂ中に拡散させることで、Ｃｕ合金が形成される。一方、合金シード層１０ｂ中の添加元素は、熱処理によりＣｕ膜４ｂ中に拡散し、一部はＣｕ合金膜６ｃの結晶粒界７ｂに析出するが、多くはＣｕ合金膜６ｃの結晶粒内に残存する。このＣｕ合金膜６ｃの結晶粒内に残存する添加元素の影響で電子散乱が起きる。
また、熱処理によりＣｕ結晶粒が小さくなったことによる電子の粒界散乱の影響で、形成したＣｕ合金配線の抵抗率が上昇してしまう。
更に、熱処理により合金シード層１０ｂ中の添加元素がＣｕ膜４ｂ内に一様に拡散すればよいが、Ｃｕ膜４ｂ内への添加元素の拡散速度が遅い場合には、熱処理を施した後も合金シード層１０ｂ内に添加元素が多く残存することになる。この場合、合金シード層１０ｂ内に多く残存する添加元素の影響で、Ｃｕ配線の抵抗率が上昇すると共に、更に上層の配線を形成するための熱処理によりバルクＣｕ膜６ｃ内の添加元素の濃度プロファイルが変化し得るため、多層配線形成時の熱サイクルに対して不安定になる。
更に、合金シード層１０ｂ中の添加元素の影響によって、Ｃｕ膜６ｃの結晶粒の成長が抑制される。特に、添加元素がＣｕ結晶粒界に析出するような場合には、析出した添加元素の影響による粒界のピンニングが起こり、熱処理におけるＣｕ結晶粒成長が抑制される。その結果、Ｃｕ結晶粒径が小さくなるため、Ｃｕ配線の抵抗率を上昇させると共に、ＥＭ及びＳＭ等に起因する配線信頼性の低下にも影響を与える。
また、Ｃｕ合金シード層１０ｂをスパッタ法により形成した場合には、スパッタによるＣｕの埋め込み性が配線溝及び配線孔の幅により異なるため、不具合が生じる。即ち、細幅配線においては、スパッタの埋め込み性が悪化するため、配線溝の底に堆積する合金シード層１０ｂの膜厚が薄くなる。そのため、細幅の配線溝では、配線溝中の添加元素の濃度が太幅の配線溝に比べて相対的に小さくなる。その結果、細幅の配線溝は太幅の配線溝に比べてＣｕ配線の抵抗率が低くなる。このように、合金シード層１０ｂをスパッタ法により形成した場合には、添加元素の濃度が配線溝の幅によって異なるため、Ｃｕ配線の抵抗率が配線溝の幅によってばらつくことになる。
更に、上記特開２０００−２０８５１７には、ＣｕＳｎ合金シード層を用いた場合に、バリアメタル膜と合金シード層との密着性が悪化することが報告されている。このように、バリアメタル膜３ｂと合金シード層１０との密着性の確保も重要な課題となっている。
本発明の目的は、配線遅延が改善され、高性能で、かつＳＭ耐性及びＥＭ耐性が優れた信頼性の高い配線用銅合金と、この配線を使用した半導体装置と、前記配線の形成方法と、前記半導体装置の製造方法とを提供することを目的とする。
Ｃｕ配線を形成する場合には、ドライエッチングによる加工が困難であるため、一般にダマシン法が用いられている。ダマシン法は、半導体基板上に形成された絶縁膜に配線用の溝を形成し、その溝を埋めるようにしてＣｕ膜を形成し、絶縁膜が露出するまで研磨することにより、配線溝内にＣｕ配線を埋設すると共に、配線溝以外の絶縁膜上の余剰なＣｕ膜を除去することで、Ｃｕ配線を形成する方法である。
また、Ｃｕを配線材料として用いるためには、Ｃｕの絶縁膜中への拡散及びＣｕの腐食を防止するために、Ｃｕの周囲にバリアメタル膜を設ける必要がある。以下に、現在一般に用いられているＣｕ配線を有する半導体装置の製造方法を、図面を参照して説明する。
第９図（ａ）乃至（ｇ）は従来の半導体装置の製造方法を工程順に示す断面図である。第９図（ａ）はこの上に上層配線が形成される下層配線を示している。この下層配線は、絶縁膜１ａ、バリアメタル膜３ａ、Ｃｕ４ａ及びバリア絶縁膜８ａからなる。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第９図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第９図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜中に配線溝及び配線孔を形成する。その後、第９図（ｄ）に示すように、導体膜であるバリアメタル膜３ｂを前記配線溝及び配線孔の内面に形成し、第９図（ｅ）に示すように、前記配線溝及び配線孔を埋め込むようにして、Ｃｕ膜４ｂを絶縁膜１ｂ状に形成する。
次に、第９図（ｆ）に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって、配線溝及び配線孔内に埋め込まれた部分以外の余剰のＣｕ膜４ｂ及びバリアメタル膜３ｂを除去する。その後、第９図（ｇ）に示すように、絶縁体であるバリア絶縁膜８ｂを全面に成膜する。このようにして、下面及び側面を導体であるバリアメタル膜３ｂで覆われ、上面を絶縁体であるバリア絶縁膜８ｂで覆われたＣｕ配線構造が形成される。
ところで、特開２００１−２９８０８４には、あるビア（配線孔、接続孔ともいう。）径に対して、配線（配線溝）幅が７倍以上のときに、ビア下及びビア内でのボイド（空洞）生成による断線不良が生じ、１５０℃付近で断線不良が最も加速的に発生すると記載されている。
同様に、下記刊行物には、ビアが接続する下層配線が太幅のとき、接続部となる下層配線表面でボイドが生じており、１９０℃の恒温保管で断線不良が発生しやすくなると記載されている。
「Ｓｔｒｅｓｓ−Ｉｎｄｕｃｅｄ Ｖｏｉｄｉｎｇ Ｕｎｄｅｒ Ｖｉａｓ Ｃｏｎｎｅｃｔｅｄ Ｔｏ Ｗｉｄｅ Ｃｕ Ｍｅｔａｌ Ｌｅａｄｓ」（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＩＥＥＥ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｌｉａｂｉｌｉｔｙ Ｐｈｙｓｉｃｓ Ｓｙｍｐｏｓｉｕｍ ２００２、ＵＳＡ、Ｔｈｅ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｓｏｃｉｅｔｙ ａｎｄ Ｔｈｅ Ｒｅｌｉａｂｉｌｉｔｙ Ｓｏｃｉｅｔｙ ｏｆ ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ，Ｉｎｃ、ｐｕｂｌｉｓｈｅｄ ｏｎ Ａｐｒｉｌ ７，２００２、ｐ３１２−３２１）
次に、第１０図（ａ）乃至（ｈ）に示される従来の半導体装置の製造方法について説明する。この方法は、特開２０００−１５０５２２等で示されている合金スパッタターゲットを使用した場合の銅合金配線の形成方法である。第１０図（ａ）はその上に上層配線が形成される下層配線を示している。この下層配線部分も下記に示される上層と同様のプロセスにより形成できる。
先ず、第１０図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜する。その後、第１０図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ内に配線溝及び配線孔を形成する。その後、第１０図（ｄ）に示すように、導体膜であるバリアメタル膜３ｂを前記配線溝及び配線孔の内面を含めて全面に形成する。更に、配線溝及び配線孔を埋め込む際の電極となる合金シード層１０ｂを、Ｃｕ合金ターゲットを使用するスパッタ法により、バリアメタル膜３ｂ上に形成する。その後、第１０図（ｅ）に示すように、めっき法又はＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）により、Ｃｕ膜４ｂを前記配線溝及び配線孔を埋めるようにして全面に形成する。
次に、第１０図（ｆ）に示すように、熱処理により合金シード層１０ｂ中の添加元素をＣｕ膜４ｂ中に拡散させ、Ｃｕ膜４ｂを合金化させてＣｕ合金膜６ｃを形成する。
次に、第１０図（ｇ）に示すように、ＣＭＰによって配線溝及び配線孔内に埋め込まれた部分以外の絶縁膜１ｂ表面上の余剰なＣｕ合金膜６ｃ及びバリアメタル膜３ｂを除去し、第１０図（ｈ）に示すように、絶縁体であるバリア絶縁膜８ｂを全面に成膜する。このようにして、下面及び側面を導体であるバリアメタル膜３ｂで覆われ、上面を絶縁体であるバリア絶縁膜８ｂで覆われたＣｕ配線構造が形成される。
また、特開２０００−２０８５１７には、半導体装置の金属配線を形成する際に、ＣｕＳｎ合金シード層を使用した技術が開示されている。
第９図（ａ）乃至（ｇ）に示すように形成されるＣｕ配線の信頼性に関して、ＥＭ耐性とともに、Ｓｔｒｅｓｓ ｉｎｄｕｃｅｄ ｍｉｇｒａｔｉｏｎ（ＳＭ）によるボイド形成が重要な問題となってきている。Ｃｕと絶縁膜の熱膨張係数の違いから生じるＣｕ配線部に印加される引張応力がボイド形成の原動力となっている。
これに対し、上記特開２００１−２９８０８４及び上記刊行物に記載のように、ボイド形成による断線不良が生じる。このようなストレスに起因する不良は、素子微細化によりビア径がさらに縮小されたときに、ますます顕著になることが予想される。
また、ＥＭ及びＳＭの対策として、これまで、Ｃｕ配線の合金化が多数検討されている。合金化では、Ｃｕの金属組成を変えることで、Ｃｕのマイグレーション耐性を高めることができる。
しかしながら、上記特開２０００−２０８５１７のように、第１０図（ａ）乃至（ｈ）に示した方法で形成したＣｕ合金配線では、以下のような課題を有している。即ち、合金シード層１０ｂを形成した場合には、合金シード層１０ｂ中の添加元素を、熱処理によりＣｕ膜４ｂ中に拡散させることで、Ｃｕ合金が形成される。一方、合金シード層１０ｂ中の添加元素は、熱処理によりＣｕ膜４ｂ中に拡散し、一部はＣｕ合金膜６ｃの結晶粒界７ｂに析出するが、多くはＣｕ合金膜６ｃの結晶粒内に残存する。このＣｕ合金膜６ｃの結晶粒内に残存する添加元素の影響で電子散乱が起きる。
また、熱処理によりＣｕ結晶粒が小さくなったことによる電子の粒界散乱の影響で、形成したＣｕ合金配線の抵抗率が上昇してしまう。
更に、熱処理により合金シード層１０ｂ中の添加元素がＣｕ膜４ｂ内に一様に拡散すればよいが、Ｃｕ膜４ｂ内への添加元素の拡散速度が遅い場合には、熱処理を施した後も合金シード層１０ｂ内に添加元素が多く残存することになる。この場合、合金シード層１０ｂ内に多く残存する添加元素の影響で、Ｃｕ配線の抵抗率が上昇すると共に、更に上層の配線を形成するための熱処理によりバルクＣｕ膜６ｃ内の添加元素の濃度プロファイルが変化し得るため、多層配線形成時の熱サイクルに対して不安定になる。
更に、合金シード層１０ｂ中の添加元素の影響によって、Ｃｕ膜６ｃの結晶粒の成長が抑制される。特に、添加元素がＣｕ結晶粒界に析出するような場合には、析出した添加元素の影響による粒界のピンニングが起こり、熱処理におけるＣｕ結晶粒成長が抑制される。その結果、Ｃｕ結晶粒径が小さくなるため、Ｃｕ配線の抵抗率を上昇させると共に、ＥＭ及びＳＭ等に起因する配線信頼性の低下にも影響を与える。
また、Ｃｕ合金シード層１０ｂをスパッタ法により形成した場合には、スパッタによるＣｕの埋め込み性が配線溝及び配線孔の幅により異なるため、不具合が生じる。即ち、細幅配線においては、スパッタの埋め込み性が悪化するため、配線溝の底に堆積する合金シード層１０ｂの膜厚が薄くなる。そのため、細幅の配線溝では、配線溝中の添加元素の濃度が太幅の配線溝に比べて相対的に小さくなる。その結果、細幅の配線溝は太幅の配線溝に比べてＣｕ配線の抵抗率が低くなる。このように、合金シード層１０ｂをスパッタ法により形成した場合には、添加元素の濃度が配線溝の幅によって異なるため、Ｃｕ配線の抵抗率が配線溝の幅によってばらつくことになる。
更に、上記特開２０００−２０８５１７には、ＣｕＳｎ合金シード層を用いた場合に、バリアメタル膜と合金シード層との密着性が悪化することが報告されている。このように、バリアメタル膜３ｂと合金シード層１０との密着性の確保も重要な課題となっている。
本発明の目的は、配線遅延が改善され、高性能で、かつＳＭ耐性及びＥＭ耐性が優れた信頼性の高い配線用銅合金と、この配線を使用した半導体装置と、前記配線の形成方法と、前記半導体装置の製造方法とを提供することを目的とする。
本発明に係る配線用銅合金は、Ｃｕ（銅）を主成分とし、添加元素を含有する多結晶銅合金からなり、前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高いことを特徴とする。
この発明によれば、配線のＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍に高濃度に添加元素を導入することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線用金属の信頼性を向上できる。更に、この発明により、配線遅延が改善され、高性能である配線用金属を提供することができる。
この配線用銅合金において、前記添加元素は、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ａｌ（アルミニウム）、Ｓｎ（錫）、Ｎｉ（ニッケル）、Ｍｇ（マグネシウム）及びＡｇ（銀）からなる群から選択された少なくとも１種であることが好ましい。
上記添加元素は、Ｃｕ膜中の固溶限が１原子％以下で、Ｃｕ結晶粒界での拡散係数が大きい元素であり、この添加元素をＣｕ膜中に添加することにより、Ｃｕ膜の結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することができる。そのため、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明の配線用銅合金は、例えば、前記結晶粒界及び／又は前記結晶粒界近傍に、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素とＣｕとの金属間化合物が形成されている。
この発明によれば、ＳＭ又はＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍（Ｃｕ結晶粒の最表面）に、安定な金属間化合物を形成することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
また、本発明の配線用銅合金は、例えば、前記結晶粒界及び／又は前記結晶粒界近傍に、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素の酸化物が形成されている。
この発明によれば、ＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍（Ｃｕ結晶粒の最表面）に、安定な金属酸化物を形成することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明の配線用銅合金においては、前記結晶粒内部の前記添加元素の濃度が０．１原子％以下であることが好ましい。
この発明によれば、ＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍に高濃度に添加元素を導入し、一方、結晶粒内部には０．１原子％以下の極微量の添加元素を含有している構成とすることにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明に係る半導体装置は、半導体素子が形成された基板上に、本願請求項１乃至５のいずれか１項に記載の配線用銅合金からなる金属配線が形成されていることを特徴とする。
この発明によれば、半導体装置の金属配線のＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、金属配線の信頼性を向上できる。さらに、この発明により、配線遅延が改善され、高性能である金属配線を有する半導体装置を得ることができる。
本発明に係る配線の形成方法は、多結晶Ｃｕ膜を形成する工程と、前記多結晶Ｃｕ膜上に、前記Ｃｕ膜中への添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層から前記多結晶Ｃｕ膜中に拡散させる工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜の形成工程でＣｕ膜の結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入するため、添加元素を数％混入したスパッタターゲットを用いてＣｕ合金シード層を成膜した場合にみられるような熱処理での添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクの結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルク結晶粒内の電子散乱が抑制され、配線用銅合金の抵抗を低減できる。この結果、配線遅延が改善され、高性能で、かつＳＭ耐性及びＥＭ耐性に優れた、信頼性が高い配線を得ることができる。
本発明に係る配線の形成方法においては、前記多結晶Ｃｕ膜が形成された基板を加熱する加熱工程と、前記添加元素層を形成する工程と、前記添加元素を拡散する工程と、を同時に行うことができる。
この発明によれば、上述した作用に加えて、これらの各工程を同時に行うことにより、工程を省略して、配線の形成工程を簡略化することができる。
前記添加元素は、例えば、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素である。
これらの添加元素は、Ｃｕ膜中の固溶限が１原子％以下で、Ｃｕ結晶粒界での拡散係数が大きい元素であるので、Ｃｕ結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することができる。そのため、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明に係る半導体装置の製造方法は、半導体素子が形成された基板上に多結晶Ｃｕ膜を形成する工程と、前記多結晶Ｃｕ膜上に添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層から前記多結晶Ｃｕ膜中に拡散させる工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜の形成工程でＣｕ結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入するため、添加元素を数％混入したスパッタターゲットを用いてＣｕ合金シード層を成膜した場合にみられるような熱処理での添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクのＣｕ結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルク結晶粒内の電子散乱が抑制され、半導体装置におけるＣｕ配線の抵抗を低減できる。この結果、配線遅延が改善され、高性能で、かつＳＭ耐性及びＥＭ耐性に優れた信頼性が高い金属配線を有する半導体装置を得ることができる。
本発明に係る他の半導体装置の製造方法は、半導体素子が形成された基板上に、絶縁膜を形成する工程と、前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、前記配線用凹部を埋め込むようにして、Ｃｕ膜を前記絶縁膜上に成膜する工程と、前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上の余剰なＣｕ膜を化学機械研磨によって除去する工程と、前記Ｃｕ膜上に添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層からＣｕ膜中に拡散させる工程と、余剰な添加元素の層を除去する工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜を形成する工程でＣｕ結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入する。このため、添加元素を数％混入したスパッタターゲットを用いてＣｕ合金シード層を成膜した場合にみられるような熱処理による添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクのＣｕ結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルクのＣｕ結晶粒内の電子散乱が抑制され、半導体装置のＣｕ配線の抵抗を低減できる。更に、本発明によれば、Ｃｕ膜を配線用凹部内に埋め込んだ後に、上層の添加元素の層から添加元素をＣｕ膜に導入する（Ｃｕ中に拡散させる）ため、スパッタターゲットを用いてＣｕ合金シード層を成膜し、配線溝及び配線孔をＣｕで埋め込む場合にみられるような各溝及び各孔でのＣｕの埋め込み性が異なることよる添加元素の濃度の差が生じ難くなる。その結果、Ｃｕ配線の抵抗率が配線溝の幅によってばらつくことがなくなる。
本発明に係る更に他の半導体装置の製造方法は、半導体素子が形成された基板上に、絶縁膜を形成する工程と、前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、前記配線用凹部の内面を含む前記絶縁膜上に、Ｃｕの拡散を防止するバリアメタル膜を成膜する工程と、前記配線用凹部内に埋め込むようにして前記絶縁膜上にＣｕ膜を成膜する工程と、前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上のＣｕ膜及びバリアメタル膜を化学機械研磨によって除去する工程と、前記配線用凹部内のＣｕ膜上に添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層から前記Ｃｕ膜中に拡散させる工程と、余剰な添加元素の層を除去する工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜の形成工程でＣｕ結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入するため、熱処理での添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクのＣｕ結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルクＣｕ結晶粒内の電子散乱が抑制され、半導体装置のＣｕ配線の抵抗を低減できる。また、Ｃｕ膜を埋め込んだ後に上層の添加元素の層から添加元素をＣｕ膜に導入するため、Ｃｕ配線における添加元素の濃度の差が生じ難くなり、Ｃｕ配線の抵抗率が配線溝の幅によってばらつくことがなくなる。更に、Ｃｕと絶縁膜との間にバリアメタル膜を設けるため、Ｃｕが絶縁膜中に拡散すること、及びＣｕの腐食を防止することができる。
本発明においては、前記余剰のＣｕ膜を除去する工程の前に、添加元素の層を形成する工程、前記添加元素を拡散させる工程、及び、前記余剰の添加元素層を除去する工程を行うことができる。
この発明によれば、Ｃｕ結晶粒界及び結晶粒界近傍に、Ｃｕと添加元素との安定な金属間化合物が形成されることにより、ＥＭ耐性、ＳＭ耐性が向上し、半導体装置の配線の信頼性が高まる。
また、本発明においては、前記余剰のＣｕ膜を除去する工程の後に、前記添加元素の層を形成する工程、前記添加元素を拡散させる工程、及び、前記余剰の添加元素層を除去する工程を行うことができる。
この発明によれば、余剰なＣｕ膜を除去する工程の後に、添加元素の層を形成する工程、添加元素を拡散させる工程、及び、余剰の添加元素の層を除去する工程を行うことにより、配線用金属であるＣｕ膜の上に形成される層と接するＣｕ結晶粒表面に、Ｃｕと添加元素との安定な金属間化合物が形成される。この結果、配線用金属であるＣｕと上層との密着性が向上し、半導体装置の配線の信頼性が高まる。
本発明の半導体装置の製造方法においては、前記基板を加熱する工程と、前記添加元素の層を形成する工程と、前記添加元素を拡散させる工程と、を同時に行うことができる。
この発明によれば、上述した作用に加えて、これらの各工程を同時に行うことにより、工程を省略して、半導体装置の製造を簡略化することができる。
前記添加元素は、例えば、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素である。
この発明によれば、前記添加元素は、Ｃｕ中の固溶限が１原子％以下で、Ｃｕ結晶粒界における拡散係数が大きい元素であるので、この添加元素をＣｕ膜に添加することにより、Ｃｕ結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することができる。そのため、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、半導体装置の金属配線の信頼性を向上できる。
この発明によれば、配線のＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍に高濃度に添加元素を導入することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線用金属の信頼性を向上できる。更に、この発明により、配線遅延が改善され、高性能である配線用金属を提供することができる。
この配線用銅合金において、前記添加元素は、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ａｌ（アルミニウム）、Ｓｎ（錫）、Ｎｉ（ニッケル）、Ｍｇ（マグネシウム）及びＡｇ（銀）からなる群から選択された少なくとも１種であることが好ましい。
上記添加元素は、Ｃｕ膜中の固溶限が１原子％以下で、Ｃｕ結晶粒界での拡散係数が大きい元素であり、この添加元素をＣｕ膜中に添加することにより、Ｃｕ膜の結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することができる。そのため、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明の配線用銅合金は、例えば、前記結晶粒界及び／又は前記結晶粒界近傍に、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素とＣｕとの金属間化合物が形成されている。
この発明によれば、ＳＭ又はＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍（Ｃｕ結晶粒の最表面）に、安定な金属間化合物を形成することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
また、本発明の配線用銅合金は、例えば、前記結晶粒界及び／又は前記結晶粒界近傍に、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素の酸化物が形成されている。
この発明によれば、ＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍（Ｃｕ結晶粒の最表面）に、安定な金属酸化物を形成することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明の配線用銅合金においては、前記結晶粒内部の前記添加元素の濃度が０．１原子％以下であることが好ましい。
この発明によれば、ＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍に高濃度に添加元素を導入し、一方、結晶粒内部には０．１原子％以下の極微量の添加元素を含有している構成とすることにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明に係る半導体装置は、半導体素子が形成された基板上に、本願請求項１乃至５のいずれか１項に記載の配線用銅合金からなる金属配線が形成されていることを特徴とする。
この発明によれば、半導体装置の金属配線のＳＭ、ＥＭの拡散経路となっているＣｕ結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することにより、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、金属配線の信頼性を向上できる。さらに、この発明により、配線遅延が改善され、高性能である金属配線を有する半導体装置を得ることができる。
本発明に係る配線の形成方法は、多結晶Ｃｕ膜を形成する工程と、前記多結晶Ｃｕ膜上に、前記Ｃｕ膜中への添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層から前記多結晶Ｃｕ膜中に拡散させる工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜の形成工程でＣｕ膜の結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入するため、添加元素を数％混入したスパッタターゲットを用いてＣｕ合金シード層を成膜した場合にみられるような熱処理での添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクの結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルク結晶粒内の電子散乱が抑制され、配線用銅合金の抵抗を低減できる。この結果、配線遅延が改善され、高性能で、かつＳＭ耐性及びＥＭ耐性に優れた、信頼性が高い配線を得ることができる。
本発明に係る配線の形成方法においては、前記多結晶Ｃｕ膜が形成された基板を加熱する加熱工程と、前記添加元素層を形成する工程と、前記添加元素を拡散する工程と、を同時に行うことができる。
この発明によれば、上述した作用に加えて、これらの各工程を同時に行うことにより、工程を省略して、配線の形成工程を簡略化することができる。
前記添加元素は、例えば、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素である。
これらの添加元素は、Ｃｕ膜中の固溶限が１原子％以下で、Ｃｕ結晶粒界での拡散係数が大きい元素であるので、Ｃｕ結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することができる。そのため、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、配線の信頼性を向上できる。
本発明に係る半導体装置の製造方法は、半導体素子が形成された基板上に多結晶Ｃｕ膜を形成する工程と、前記多結晶Ｃｕ膜上に添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層から前記多結晶Ｃｕ膜中に拡散させる工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜の形成工程でＣｕ結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入するため、添加元素を数％混入したスパッタターゲットを用いてＣｕ合金シード層を成膜した場合にみられるような熱処理での添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクのＣｕ結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルク結晶粒内の電子散乱が抑制され、半導体装置におけるＣｕ配線の抵抗を低減できる。この結果、配線遅延が改善され、高性能で、かつＳＭ耐性及びＥＭ耐性に優れた信頼性が高い金属配線を有する半導体装置を得ることができる。
本発明に係る他の半導体装置の製造方法は、半導体素子が形成された基板上に、絶縁膜を形成する工程と、前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、前記配線用凹部を埋め込むようにして、Ｃｕ膜を前記絶縁膜上に成膜する工程と、前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上の余剰なＣｕ膜を化学機械研磨によって除去する工程と、前記Ｃｕ膜上に添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層からＣｕ膜中に拡散させる工程と、余剰な添加元素の層を除去する工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜を形成する工程でＣｕ結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入する。このため、添加元素を数％混入したスパッタターゲットを用いてＣｕ合金シード層を成膜した場合にみられるような熱処理による添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクのＣｕ結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルクのＣｕ結晶粒内の電子散乱が抑制され、半導体装置のＣｕ配線の抵抗を低減できる。更に、本発明によれば、Ｃｕ膜を配線用凹部内に埋め込んだ後に、上層の添加元素の層から添加元素をＣｕ膜に導入する（Ｃｕ中に拡散させる）ため、スパッタターゲットを用いてＣｕ合金シード層を成膜し、配線溝及び配線孔をＣｕで埋め込む場合にみられるような各溝及び各孔でのＣｕの埋め込み性が異なることよる添加元素の濃度の差が生じ難くなる。その結果、Ｃｕ配線の抵抗率が配線溝の幅によってばらつくことがなくなる。
本発明に係る更に他の半導体装置の製造方法は、半導体素子が形成された基板上に、絶縁膜を形成する工程と、前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、前記配線用凹部の内面を含む前記絶縁膜上に、Ｃｕの拡散を防止するバリアメタル膜を成膜する工程と、前記配線用凹部内に埋め込むようにして前記絶縁膜上にＣｕ膜を成膜する工程と、前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上のＣｕ膜及びバリアメタル膜を化学機械研磨によって除去する工程と、前記配線用凹部内のＣｕ膜上に添加元素からなる層を形成する工程と、前記添加元素を前記添加元素の層から前記Ｃｕ膜中に拡散させる工程と、余剰な添加元素の層を除去する工程と、を有することを特徴とする。
この発明によれば、多結晶Ｃｕ膜の形成工程でＣｕ結晶粒を成長させ、その多結晶Ｃｕ膜に添加元素を導入するため、熱処理での添加元素の影響によるＣｕ結晶粒成長の抑制が起こらない。また、バルクのＣｕ結晶粒内には添加元素がほとんど存在しないため、添加元素によるバルクＣｕ結晶粒内の電子散乱が抑制され、半導体装置のＣｕ配線の抵抗を低減できる。また、Ｃｕ膜を埋め込んだ後に上層の添加元素の層から添加元素をＣｕ膜に導入するため、Ｃｕ配線における添加元素の濃度の差が生じ難くなり、Ｃｕ配線の抵抗率が配線溝の幅によってばらつくことがなくなる。更に、Ｃｕと絶縁膜との間にバリアメタル膜を設けるため、Ｃｕが絶縁膜中に拡散すること、及びＣｕの腐食を防止することができる。
本発明においては、前記余剰のＣｕ膜を除去する工程の前に、添加元素の層を形成する工程、前記添加元素を拡散させる工程、及び、前記余剰の添加元素層を除去する工程を行うことができる。
この発明によれば、Ｃｕ結晶粒界及び結晶粒界近傍に、Ｃｕと添加元素との安定な金属間化合物が形成されることにより、ＥＭ耐性、ＳＭ耐性が向上し、半導体装置の配線の信頼性が高まる。
また、本発明においては、前記余剰のＣｕ膜を除去する工程の後に、前記添加元素の層を形成する工程、前記添加元素を拡散させる工程、及び、前記余剰の添加元素層を除去する工程を行うことができる。
この発明によれば、余剰なＣｕ膜を除去する工程の後に、添加元素の層を形成する工程、添加元素を拡散させる工程、及び、余剰の添加元素の層を除去する工程を行うことにより、配線用金属であるＣｕ膜の上に形成される層と接するＣｕ結晶粒表面に、Ｃｕと添加元素との安定な金属間化合物が形成される。この結果、配線用金属であるＣｕと上層との密着性が向上し、半導体装置の配線の信頼性が高まる。
本発明の半導体装置の製造方法においては、前記基板を加熱する工程と、前記添加元素の層を形成する工程と、前記添加元素を拡散させる工程と、を同時に行うことができる。
この発明によれば、上述した作用に加えて、これらの各工程を同時に行うことにより、工程を省略して、半導体装置の製造を簡略化することができる。
前記添加元素は、例えば、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素である。
この発明によれば、前記添加元素は、Ｃｕ中の固溶限が１原子％以下で、Ｃｕ結晶粒界における拡散係数が大きい元素であるので、この添加元素をＣｕ膜に添加することにより、Ｃｕ結晶粒界及び結晶粒界近傍に、高濃度に添加元素を導入することができる。そのため、Ｃｕ結晶粒界に沿ったＣｕのマイグレーションを抑制でき、半導体装置の金属配線の信頼性を向上できる。
第１図は本発明の第１実施形態に係る半導体装置を示す断面図である。
第２図（ａ）乃至（ｊ）は本発明の第１実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第３図は本発明の第２実施形態に係る半導体装置を示す断面図である。
第４図（ａ）乃至（ｊ）は本発明の第２実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第５図は本発明の第３実施形態に係る半導体装置の断面図である。
第６図（ａ）乃至（ｉ）は本発明の第３実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第７図（ａ）乃至（ｋ）は本発明の実施例における前段工程を示す断面図である。
第８図（ｌ）乃至（ｓ）は同じく本発明の実施例における後段工程を示す断面図である。
第９図（ａ）乃至（ｇ）は従来の技術における半導体装置の製造方法を説明する断面図である。
第１０図（ａ）乃至（ｈ）は従来の技術における半導体装置の製造方法の他の例を説明する断面図である。
第１１図は実施例及び比較例により作製されたビアチェーンの保管時間と相対不良率の関係を説明するグラフである。
第１２図は実施例及び比較例により作製されたビアチェーンの接続孔のエレクトロマイグレーション耐性を累積時間と累積故障確率の関係により示すグラフである。
第１３図は実施例のベタ膜試料におけるＣｕ層成膜後の熱処理の違いによるＣｕ配線の抵抗率の変化を示すグラフである。
第１４図は実施例のベタ膜試料におけるバリアメタル膜、Ｃｕ層、添加元素層のＴｉ、Ｃｕ、Ｎの分布を示すグラフである。
第１５図は実施例のベタ膜試料における添加元素の違い、添加元素層成膜後の熱処理の違いによるＣｕ配線の抵抗率の変化を示すグラフである。
第１６図はＣｕ中の酸素（Ｏ）の分布を測定した結果を示すグラフ図である。
第１７図（ａ）、（ｂ）は第１６図に示した試料における走査型電子顕微鏡写真を示す。
第２図（ａ）乃至（ｊ）は本発明の第１実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第３図は本発明の第２実施形態に係る半導体装置を示す断面図である。
第４図（ａ）乃至（ｊ）は本発明の第２実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第５図は本発明の第３実施形態に係る半導体装置の断面図である。
第６図（ａ）乃至（ｉ）は本発明の第３実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
第７図（ａ）乃至（ｋ）は本発明の実施例における前段工程を示す断面図である。
第８図（ｌ）乃至（ｓ）は同じく本発明の実施例における後段工程を示す断面図である。
第９図（ａ）乃至（ｇ）は従来の技術における半導体装置の製造方法を説明する断面図である。
第１０図（ａ）乃至（ｈ）は従来の技術における半導体装置の製造方法の他の例を説明する断面図である。
第１１図は実施例及び比較例により作製されたビアチェーンの保管時間と相対不良率の関係を説明するグラフである。
第１２図は実施例及び比較例により作製されたビアチェーンの接続孔のエレクトロマイグレーション耐性を累積時間と累積故障確率の関係により示すグラフである。
第１３図は実施例のベタ膜試料におけるＣｕ層成膜後の熱処理の違いによるＣｕ配線の抵抗率の変化を示すグラフである。
第１４図は実施例のベタ膜試料におけるバリアメタル膜、Ｃｕ層、添加元素層のＴｉ、Ｃｕ、Ｎの分布を示すグラフである。
第１５図は実施例のベタ膜試料における添加元素の違い、添加元素層成膜後の熱処理の違いによるＣｕ配線の抵抗率の変化を示すグラフである。
第１６図はＣｕ中の酸素（Ｏ）の分布を測定した結果を示すグラフ図である。
第１７図（ａ）、（ｂ）は第１６図に示した試料における走査型電子顕微鏡写真を示す。
次に、本発明の実施の形態について図面を参照して詳細に説明する。
（第１実施形態）
本発明の第１実施形態にかかる半導体装置のＣｕ配線構造について、第１図を参照して説明する。
第１図に示す半導体装置のＣｕ配線構造は、絶縁膜１ａ、バリアメタル膜３ａ、Ｃｕ４ａ及びバリア絶縁膜８ａからなる下層の配線と、絶縁膜１ｂ、バリアメタル膜３ｂ、Ｃｕ結晶粒６ｂ、Ｃｕ結晶粒界及びその近傍７ｂ、及びバリア絶縁膜８ｂからなる上層の配線とから構成される。なお、下層の配線のＣｕ４ａは、上層の配線のＣｕ結晶粒６ｂとＣｕ結晶粒界及びその近傍７ｂと同様に構成される。
そして、第１実施形態の特徴は、Ｃｕ結晶粒６ｂの粒界及びその近傍、Ｃｕ結晶粒６ｂとバリアメタル膜３ｂとの界面及びその近傍（７ｂとして示す）に、多くの添加元素、Ｃｕと添加元素とからなる金属間化合物、添加元素の酸化物の少なくともいずれかが析出している構造にある。
Ｃｕ金属配線は、Ｃｕ以外の金属元素が添加されたＣｕの多結晶からなる。多結晶を構成するＣｕ結晶粒６ｂは、結晶粒成長が抑制されず、１μｍから１０μｍ程度で平均的かつ適度な大きさのＣｕ結晶粒からなる。
そして、Ｃｕ結晶粒界７ｂ、Ｃｕ結晶粒６ｂとバリアメタル膜３ｂとの界面７ｂが、添加元素又は添加元素を含む化合物（Ｃｕとの金属間化合物、酸化物等）が析出した構造となっている。また、Ｃｕ結晶粒界等に加えて、Ｃｕ結晶粒界近傍７ｂに添加元素とＣｕとの金属間化合物等が形成された構造となっている。なお、ここでいうＣｕ結晶粒界近傍とは、Ｃｕ結晶粒６ｂの結晶粒表面から内部に１０ｎｍ程度の位置を示す。
Ｃｕ結晶粒６ｂの粒界及び粒界近傍７ｂにおける添加元素の濃度は、特に限定されないが、Ｃｕ結晶粒６ｂの粒界及び粒界近傍７ｂには、少なくともＣｕ結晶粒６ｂ内部よりも多くの添加元素が存在している。具体的には、Ｃｕ結晶粒６ｂの粒界及び粒界近傍７ｂにおける添加元素の濃度は、Ｃｕ結晶粒６ｂ内部における添加元素の濃度の２〜１０００倍程度、好ましくは１０〜１００倍程度である。
Ｃｕ結晶粒界及びその近傍７ｂにおける添加元素濃度は、例えば、Ｘ線分光により測定することが可能である。この測定方法は、Ｃｕ結晶粒界及びその近傍７ｂの添加元素濃度が０．１原子％（以下、原子％を原子％とする。）以上であれば検出できる。
一方、Ｃｕ結晶粒内部６ｂ、言い換えるとバルクＣｕ６ｂは、０．１原子％以下の添加元素が存在するのみで、純Ｃｕに近い状態である。なお、ここでいうＣｕ結晶粒内部とは、Ｃｕ結晶粒から上述のＣｕ結晶粒界近傍を除いた部分をいう。
Ｃｕ結晶粒内部６ｂにおける添加元素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線分光等により測定することが可能である。ＳＩＭＳは、ＳＩＭＳで用いるビーム径（通常数十μｍ）に比べて、測定するＣｕ結晶粒径が大きい場合に用いることができる。Ｃｕ結晶粒径がこれよりも小さい場合には、ＳＩＭＳにより結晶粒界及びＣｕ結晶粒内部での平均的な濃度を求め、上述のＣｕ結晶粒界及び粒界近傍７ｂにおける添加元素濃度を求めることにより、Ｃｕ結晶粒内部の添加元素濃度を推定することができる。また、Ｃｕ結晶表面からのＸ線分光により、１原子％以上であれば添加元素濃度を測定することができる。なお、Ｘ線分光による検出感度は、０．１原子％程度である。
このように、Ｃｕ結晶粒の粒界及び粒界近傍７ｂの位置においては、Ｃｕ結晶粒内部６ｂよりも添加元素の濃度（含有量）が高く構成されている。
また、添加元素は、Ｃｕ中の固溶限が１原子％以下で、Ｃｕ結晶粒界での拡散係数が大きいものが用いられる。添加元素のＣｕバルク（Ｃｕ結晶粒内部）における拡散係数は大きくなくてもよい。添加元素としては、特にチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、クロム（Ｃｒ）、コバルト（Ｃｏ）を用いることが好ましい。添加元素としては、その他に、アルミニウム（Ａｌ）、錫（Ｓｎ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）及び銀（Ａｇ）を用いることができる。
こうしたＣｕ配線構造においては、従来技術におけるバルクＣｕ６ｃ中に残存する添加元素による電子散乱の影響と、結晶粒が小さくなったことによる電子の粒界散乱の影響でＣｕ配線の抵抗率が増大するという問題が生じない。また、こうしたＣｕ金属配線の構造により、バルクＣｕ６ｂ中の添加元素による電子散乱が抑制でき、配線の伝送遅延を改善できる。また、ボイド形成のＣｕの拡散経路となっているＣｕ結晶粒界及びその結晶粒界面近傍７ｂには、添加元素又は添加元素を含む化合物が析出することにより、Ｃｕの拡散が抑制される。
更に、添加元素としてＣｕよりも還元性が高く、酸化されやすい元素を用いた場合には、仮にＣｕ金属配線が酸素や水蒸気に曝されたとしても、粒界に存在する添加元素がまず酸化され、この酸化された添加元素がＣｕの酸化を防止するバリアとして働くため、Ｃｕの酸化防止及び腐食防止の作用がある。また、Ｃｕ表面にＣｕよりも還元性が高く、酸化されやすい元素の層を形成することにより、熱処理におけるＣｕの酸化を抑制する作用と、Ｃｕ表面及びＣｕ内部に存在する酸素及び不純物のゲッタリング作用がある。Ｃｕ表面及びＣｕ中に存在する酸素は熱処理中に拡散し、下層のバリアメタルを酸化することがあるが、その場合、Ｃｕとバリアメタルの密着性が悪化し、配線の信頼性に悪影響を及ぼす。Ｃｕ表面及びＣｕ中に存在する酸素をゲッタリングすることは、バリアメタルの酸化を抑制することにもなり、Ｃｕ配線の信頼性向上に効果がある。
ここで、Ｃｕ配線の信頼性上問題となるＣｕのマイグレーション径路として、ＥＭに関しては、バルクＣｕ中の拡散よりも、Ｃｕ結晶粒とバリア絶縁膜との界面、又はＣｕ結晶粒界における拡散が支配的であることが、刊行物（Ｅｌｅｃｔｏｒｏｍｉｇｒａｔｉｏｎ ｐａｔｈ ｉｎ Ｃｕ ｔｈｉｎ−ｆｉｌｍ ｌｉｎｅｓ）」、（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、ＵＳＡ、Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ、ｐｕｂｌｉｓｈｅｄ ｏｎ Ｍａｙ １７，１９９９）、７４巻（Ｖｏｌ．７４）、２９４５−２９４７頁）等に示されている。
また、ＳＭに関しても、ＳＭによるボイドが結晶粒界で形成されることから、Ｃｕ結晶粒界が拡散経路になっていると考えられる。このことから、界面・粒界拡散を抑制することがＣｕ金属配線の信頼性の向上に重要と考えられる。従って、合金化によりＣｕ金属配線の信頼性が向上するのは、添加した不純物元素がＣｕ結晶粒と他の層との界面又はＣｕ結晶粒界に析出することにより、Ｃｕ結晶粒と他の層との界面及びＣｕ結晶粒界を介したＣｕの拡散を抑制しているためと考えられる。
本発明においては、バルクＣｕの合金化を抑制し、Ｃｕ結晶粒と他の層との界面及びＣｕ結晶粒界にのみ添加元素を導入することで、Ｃｕ配線の抵抗上昇を抑制し、ＥＭ，ＳＭ耐性のある高信頼性のＣｕ金属配線を提供することを実現している。
次に、第１実施形態のＣｕ配線を有する半導体装置の製造方法について、第２図（ａ）乃至（ｊ）を参照して説明する。
第２図（ａ）はその上に上層配線が形成される下層配線を示す。この下層配線は、絶縁膜１ａ、バリアメタル膜３ａ、Ｃｕ４ａ及びバリア絶縁膜８ａからなる。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第２図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第２図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ中に配線溝及び配線孔を形成する。その後、第２図（ｄ）に示すように、形成された配線溝及び配線孔にバリアメタル膜３ｂを形成し、Ｃｕ４ｂを埋め込む。次に、第２図（ｅ）に示すように、Ｃｕを粒成長させるための熱処理を施す。この熱処理は、４００℃以下の低温で行う。好ましくは３００℃以下である。このＣｕ粒成長のための熱処理は、省くことも可能である。
その後、第２図（ｆ）に示すように、Ｃｕ４ｂ表面にＣｕ結晶中に添加する元素の層５ｂを形成する。次に、第２図（ｇ）に示すように、Ｃｕ結晶４ｂ中に添加元素５ｂを拡散させるための熱処理を施す。この熱処理の温度は３００℃〜５００℃、時間は１０分から１時間に設定する。
次に、第２図（ｈ）に示すように、ウエットエッチングにより余剰な添加元素層５ｂを除去する。添加元素層５ｂの除去には、ウエットエッチングの代わりにＣＭＰを用いてもよい。続いて、第２図（ｉ）に示すように、ＣＭＰにより配線溝及び配線孔以外の余剰なＣｕ６ｂ及びバリアメタル膜３ｂを除去する。次に、第２図（ｊ）に示すように、表面全面にＣｕの腐食、拡散を防止するバリア絶縁膜８ｂを形成する。
第２図（ｂ）〜第２図（ｊ）の工程を繰り返すことにより、さらに上層の配線を形成できる。
以上の製造方法では、添加元素層５ｂの形成（第２図（ｆ））と、添加元素のＣｕ多結晶中への拡散（第２図（ｇ））とを分けて行っているが、高温で添加元素層５ｂを形成することにより、添加元素層５ｂの形成とＣｕ多結晶中へ添加元素の拡散とを同時に行うことも可能である。この二つの工程を同時に行うことにより、工程の数を省略することができ、より簡便にＣｕ配線を有する半導体装置を製造することができる。なお、このように二つの工程を同時に行う場合の温度及び時間は、Ｃｕ結晶中に添加元素を拡散させるための熱処理と同様にすればよい。以下に説明する各実施の態様においても同様である。
また、本実施形態においては、バリアメタル膜３ｂを形成した後にＣｕを埋め込んでいるが、バリアメタル膜３ｂは必須の構成ではなく、形成しなくてもよい。なお、バリアメタル膜３ｂを形成することにより、Ｃｕ６ｂが絶縁膜１ｂへ拡散することを抑制することができる。
また、以上では配線溝と配線孔とを同時に形成するデュアルダマシン法を用いて説明したが、配線溝のみ、または配線孔のみを形成するシングルダマシン法を用いたときの配線層形成にも同様に適用される。なお、本発明においては、配線溝と配線孔とを総称して配線用凹部ともいう。
（第２実施形態）
本発明の第２実施形態に係る半導体装置のＣｕ配線構造について、第３図を参照して説明する。
第３図に示すＣｕ配線構造においては、第１実施形態の構造に加えて、バリア絶縁膜８ｂとＣｕ結晶粒６ｂとの界面に、安定なＣｕと添加元素との金属間化合物層が形成される。このことにより、配線用金属であるＣｕ６ｂとバリア絶縁膜８ｂとの密着性が向上し、配線の信頼性が高まる。
次に、第２実施形態のＣｕ配線を有する半導体装置の製造方法について、第４図（ａ）乃至（ｊ）を参照して説明する。
第２実施形態の製造方法は、ＣＭＰにより余剰なＣｕ６ｂと余剰なバリアメタル３ｂを除去した後に添加元素層５ｂを形成する点で第１実施形態と異なるが、その他は同様である。
第４図（ａ）はこの上に上層配線が形成される下層配線を示している。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第４図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第４図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ中に配線溝及び配線孔を形成する。その後、第４図（ｄ）に示すように、バリアメタル膜３ｂを形成し、Ｃｕ４ｂを埋め込む。次に、第４図（ｅ）に示すように、埋め込まれたＣｕの結晶粒成長のための熱処理を施す。この熱処理は、４００℃以下の低温で行う。好ましくは３００℃以下である。このＣｕ粒成長のための熱処理は、省くことも可能である。
その後、第４図（ｆ）に示すように、ＣＭＰにより配線溝及び配線孔以外の余剰なＣｕ及び余剰なバリアメタルを除去する。次に、第４図（ｇ）に示すように、Ｃｕ表面にＣｕ中に添加する元素の層５ｂを形成する。次に、第４図（ｈ）に示すように、Ｃｕ中に添加元素を拡散させるための熱処理を施す。この熱処理の温度は３００℃〜５００℃程度、時間は１０分〜１時間程度に設定する。
次に、第４図（ｉ）に示すように、ウエットエッチングにより余剰な添加元素層５ｂを除去する。添加元素層５ｂの除去には、ウエットエッチングの代わりにＣＭＰを用いてもよい。次に、第４図（ｊ）に示すように、表面全面にＣｕの腐食、拡散を防止するバリア絶縁膜８ｂを形成する。
第４図（ｂ）〜第４図（ｊ）を繰り返すことにより、さらに上層の配線を形成できる。
以上の製造方法では、添加元素層５ｂの形成（第４図（ｇ））と添加元素のＣｕ多結晶中への拡散（第４図（ｈ））とを分けて行っているが、高温条件下で添加元素層５ｂを形成することにより、添加元素層５ｂの形成とＣｕ多結晶中への添加元素の拡散とを同時に行うことも可能である。この二つの工程を同時に行うことにより、工程の数を省略することができ、より簡便にＣｕ配線を有する半導体装置を製造することができる。
また、以上では配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、配線溝のみ、または配線孔のみを形成するシングルダマシン法を用いた場合の配線用凹部の形成にも同様に適用される。
（第３実施形態）
本発明の第３実施形態に係る半導体装置のＣｕ配線構造について、第５図を参照して説明する。
第５図に示す第３実施形態の構造においては、バリア絶縁膜８ｂを用いていない点で第２実施形態の構造と異なる。第３実施形態においては、Ｃｕ表面に安定な金属間化合物層を形成することで、Ｃｕの酸化、腐食が防止されるため、バリア絶縁膜８ｂが不要になる。バリア絶縁膜８ｂを設けないことによりＣｕ配線の実効誘電率が低減されるため、伝送の遅延を改善できる。
次に、第３実施形態のＣｕ配線を有する半導体装置の製造方法について、第６図（ａ）乃至（ｉ）を参照して説明する。
第６図（ａ）はこの上に上層配線が形成される下層配線を示している。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第６図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第６図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ中に配線溝及び配線孔を形成する。その後、第６図（ｄ）に示すように、バリアメタル膜３ｂを形成し、Ｃｕ４ｂを埋め込む。次に、第６図（ｅ）に示すように、Ｃｕ結晶粒成長のための熱処理を施す。この熱処理は、４００℃以下の低温で行う。好ましくは３００℃以下である。このＣｕ粒成長のための熱処理は、省くことも可能である。
その後、第６図（ｆ）に示すように、ＣＭＰにより配線溝及び配線孔以外の余剰なＣｕ及びバリアメタルを除去する。次に、第６図（ｇ）に示すように、Ｃｕ表面にＣｕ中に添加する元素の層５ｂを形成する。次に、第６図（ｈ）に示すように、Ｃｕ中に添加元素を拡散させるための熱処理を施す。この熱処理の温度は３００℃〜５００℃、時間は１０分〜１時間に設定する。
次に、第６図（ｉ）に示すように、ウエットエッチングにより余剰な添加元素層５ｂを除去する。添加元素層５ｂの除去には、ウエットエッチングの代わりにＣＭＰを用いてもよい。
第６図（ｂ）〜第６図（ｉ）を繰り返すことにより、更に上層の配線を形成できる。
以上の製造方法では、添加元素層５ｂの形成（第６図（ｇ））と添加元素のＣｕ多結晶中への拡散（第６図（ｈ））とを分けて行っているが、高温で添加元素層５ｂを形成することにより、添加元素層５ｂの形成とＣｕ多結晶中への添加元素の拡散とを同時に行うことも可能である。この二つの工程を同時に行うことにより、工程の数を省略することができ、より簡便にＣｕ配線を有する半導体装置を製造することができる。
また、以上では配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、配線溝のみ、または配線孔のみを形成するシングルダマシン法を用いた場合の配線用凹部の形成にも同様に適用される。
以下に本発明の実施例と比較例の特性を比較して、本発明の効果について説明する。
（第１実施形態）
本発明の第１実施形態にかかる半導体装置のＣｕ配線構造について、第１図を参照して説明する。
第１図に示す半導体装置のＣｕ配線構造は、絶縁膜１ａ、バリアメタル膜３ａ、Ｃｕ４ａ及びバリア絶縁膜８ａからなる下層の配線と、絶縁膜１ｂ、バリアメタル膜３ｂ、Ｃｕ結晶粒６ｂ、Ｃｕ結晶粒界及びその近傍７ｂ、及びバリア絶縁膜８ｂからなる上層の配線とから構成される。なお、下層の配線のＣｕ４ａは、上層の配線のＣｕ結晶粒６ｂとＣｕ結晶粒界及びその近傍７ｂと同様に構成される。
そして、第１実施形態の特徴は、Ｃｕ結晶粒６ｂの粒界及びその近傍、Ｃｕ結晶粒６ｂとバリアメタル膜３ｂとの界面及びその近傍（７ｂとして示す）に、多くの添加元素、Ｃｕと添加元素とからなる金属間化合物、添加元素の酸化物の少なくともいずれかが析出している構造にある。
Ｃｕ金属配線は、Ｃｕ以外の金属元素が添加されたＣｕの多結晶からなる。多結晶を構成するＣｕ結晶粒６ｂは、結晶粒成長が抑制されず、１μｍから１０μｍ程度で平均的かつ適度な大きさのＣｕ結晶粒からなる。
そして、Ｃｕ結晶粒界７ｂ、Ｃｕ結晶粒６ｂとバリアメタル膜３ｂとの界面７ｂが、添加元素又は添加元素を含む化合物（Ｃｕとの金属間化合物、酸化物等）が析出した構造となっている。また、Ｃｕ結晶粒界等に加えて、Ｃｕ結晶粒界近傍７ｂに添加元素とＣｕとの金属間化合物等が形成された構造となっている。なお、ここでいうＣｕ結晶粒界近傍とは、Ｃｕ結晶粒６ｂの結晶粒表面から内部に１０ｎｍ程度の位置を示す。
Ｃｕ結晶粒６ｂの粒界及び粒界近傍７ｂにおける添加元素の濃度は、特に限定されないが、Ｃｕ結晶粒６ｂの粒界及び粒界近傍７ｂには、少なくともＣｕ結晶粒６ｂ内部よりも多くの添加元素が存在している。具体的には、Ｃｕ結晶粒６ｂの粒界及び粒界近傍７ｂにおける添加元素の濃度は、Ｃｕ結晶粒６ｂ内部における添加元素の濃度の２〜１０００倍程度、好ましくは１０〜１００倍程度である。
Ｃｕ結晶粒界及びその近傍７ｂにおける添加元素濃度は、例えば、Ｘ線分光により測定することが可能である。この測定方法は、Ｃｕ結晶粒界及びその近傍７ｂの添加元素濃度が０．１原子％（以下、原子％を原子％とする。）以上であれば検出できる。
一方、Ｃｕ結晶粒内部６ｂ、言い換えるとバルクＣｕ６ｂは、０．１原子％以下の添加元素が存在するのみで、純Ｃｕに近い状態である。なお、ここでいうＣｕ結晶粒内部とは、Ｃｕ結晶粒から上述のＣｕ結晶粒界近傍を除いた部分をいう。
Ｃｕ結晶粒内部６ｂにおける添加元素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線分光等により測定することが可能である。ＳＩＭＳは、ＳＩＭＳで用いるビーム径（通常数十μｍ）に比べて、測定するＣｕ結晶粒径が大きい場合に用いることができる。Ｃｕ結晶粒径がこれよりも小さい場合には、ＳＩＭＳにより結晶粒界及びＣｕ結晶粒内部での平均的な濃度を求め、上述のＣｕ結晶粒界及び粒界近傍７ｂにおける添加元素濃度を求めることにより、Ｃｕ結晶粒内部の添加元素濃度を推定することができる。また、Ｃｕ結晶表面からのＸ線分光により、１原子％以上であれば添加元素濃度を測定することができる。なお、Ｘ線分光による検出感度は、０．１原子％程度である。
このように、Ｃｕ結晶粒の粒界及び粒界近傍７ｂの位置においては、Ｃｕ結晶粒内部６ｂよりも添加元素の濃度（含有量）が高く構成されている。
また、添加元素は、Ｃｕ中の固溶限が１原子％以下で、Ｃｕ結晶粒界での拡散係数が大きいものが用いられる。添加元素のＣｕバルク（Ｃｕ結晶粒内部）における拡散係数は大きくなくてもよい。添加元素としては、特にチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、クロム（Ｃｒ）、コバルト（Ｃｏ）を用いることが好ましい。添加元素としては、その他に、アルミニウム（Ａｌ）、錫（Ｓｎ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）及び銀（Ａｇ）を用いることができる。
こうしたＣｕ配線構造においては、従来技術におけるバルクＣｕ６ｃ中に残存する添加元素による電子散乱の影響と、結晶粒が小さくなったことによる電子の粒界散乱の影響でＣｕ配線の抵抗率が増大するという問題が生じない。また、こうしたＣｕ金属配線の構造により、バルクＣｕ６ｂ中の添加元素による電子散乱が抑制でき、配線の伝送遅延を改善できる。また、ボイド形成のＣｕの拡散経路となっているＣｕ結晶粒界及びその結晶粒界面近傍７ｂには、添加元素又は添加元素を含む化合物が析出することにより、Ｃｕの拡散が抑制される。
更に、添加元素としてＣｕよりも還元性が高く、酸化されやすい元素を用いた場合には、仮にＣｕ金属配線が酸素や水蒸気に曝されたとしても、粒界に存在する添加元素がまず酸化され、この酸化された添加元素がＣｕの酸化を防止するバリアとして働くため、Ｃｕの酸化防止及び腐食防止の作用がある。また、Ｃｕ表面にＣｕよりも還元性が高く、酸化されやすい元素の層を形成することにより、熱処理におけるＣｕの酸化を抑制する作用と、Ｃｕ表面及びＣｕ内部に存在する酸素及び不純物のゲッタリング作用がある。Ｃｕ表面及びＣｕ中に存在する酸素は熱処理中に拡散し、下層のバリアメタルを酸化することがあるが、その場合、Ｃｕとバリアメタルの密着性が悪化し、配線の信頼性に悪影響を及ぼす。Ｃｕ表面及びＣｕ中に存在する酸素をゲッタリングすることは、バリアメタルの酸化を抑制することにもなり、Ｃｕ配線の信頼性向上に効果がある。
ここで、Ｃｕ配線の信頼性上問題となるＣｕのマイグレーション径路として、ＥＭに関しては、バルクＣｕ中の拡散よりも、Ｃｕ結晶粒とバリア絶縁膜との界面、又はＣｕ結晶粒界における拡散が支配的であることが、刊行物（Ｅｌｅｃｔｏｒｏｍｉｇｒａｔｉｏｎ ｐａｔｈ ｉｎ Ｃｕ ｔｈｉｎ−ｆｉｌｍ ｌｉｎｅｓ）」、（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、ＵＳＡ、Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ、ｐｕｂｌｉｓｈｅｄ ｏｎ Ｍａｙ １７，１９９９）、７４巻（Ｖｏｌ．７４）、２９４５−２９４７頁）等に示されている。
また、ＳＭに関しても、ＳＭによるボイドが結晶粒界で形成されることから、Ｃｕ結晶粒界が拡散経路になっていると考えられる。このことから、界面・粒界拡散を抑制することがＣｕ金属配線の信頼性の向上に重要と考えられる。従って、合金化によりＣｕ金属配線の信頼性が向上するのは、添加した不純物元素がＣｕ結晶粒と他の層との界面又はＣｕ結晶粒界に析出することにより、Ｃｕ結晶粒と他の層との界面及びＣｕ結晶粒界を介したＣｕの拡散を抑制しているためと考えられる。
本発明においては、バルクＣｕの合金化を抑制し、Ｃｕ結晶粒と他の層との界面及びＣｕ結晶粒界にのみ添加元素を導入することで、Ｃｕ配線の抵抗上昇を抑制し、ＥＭ，ＳＭ耐性のある高信頼性のＣｕ金属配線を提供することを実現している。
次に、第１実施形態のＣｕ配線を有する半導体装置の製造方法について、第２図（ａ）乃至（ｊ）を参照して説明する。
第２図（ａ）はその上に上層配線が形成される下層配線を示す。この下層配線は、絶縁膜１ａ、バリアメタル膜３ａ、Ｃｕ４ａ及びバリア絶縁膜８ａからなる。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第２図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第２図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ中に配線溝及び配線孔を形成する。その後、第２図（ｄ）に示すように、形成された配線溝及び配線孔にバリアメタル膜３ｂを形成し、Ｃｕ４ｂを埋め込む。次に、第２図（ｅ）に示すように、Ｃｕを粒成長させるための熱処理を施す。この熱処理は、４００℃以下の低温で行う。好ましくは３００℃以下である。このＣｕ粒成長のための熱処理は、省くことも可能である。
その後、第２図（ｆ）に示すように、Ｃｕ４ｂ表面にＣｕ結晶中に添加する元素の層５ｂを形成する。次に、第２図（ｇ）に示すように、Ｃｕ結晶４ｂ中に添加元素５ｂを拡散させるための熱処理を施す。この熱処理の温度は３００℃〜５００℃、時間は１０分から１時間に設定する。
次に、第２図（ｈ）に示すように、ウエットエッチングにより余剰な添加元素層５ｂを除去する。添加元素層５ｂの除去には、ウエットエッチングの代わりにＣＭＰを用いてもよい。続いて、第２図（ｉ）に示すように、ＣＭＰにより配線溝及び配線孔以外の余剰なＣｕ６ｂ及びバリアメタル膜３ｂを除去する。次に、第２図（ｊ）に示すように、表面全面にＣｕの腐食、拡散を防止するバリア絶縁膜８ｂを形成する。
第２図（ｂ）〜第２図（ｊ）の工程を繰り返すことにより、さらに上層の配線を形成できる。
以上の製造方法では、添加元素層５ｂの形成（第２図（ｆ））と、添加元素のＣｕ多結晶中への拡散（第２図（ｇ））とを分けて行っているが、高温で添加元素層５ｂを形成することにより、添加元素層５ｂの形成とＣｕ多結晶中へ添加元素の拡散とを同時に行うことも可能である。この二つの工程を同時に行うことにより、工程の数を省略することができ、より簡便にＣｕ配線を有する半導体装置を製造することができる。なお、このように二つの工程を同時に行う場合の温度及び時間は、Ｃｕ結晶中に添加元素を拡散させるための熱処理と同様にすればよい。以下に説明する各実施の態様においても同様である。
また、本実施形態においては、バリアメタル膜３ｂを形成した後にＣｕを埋め込んでいるが、バリアメタル膜３ｂは必須の構成ではなく、形成しなくてもよい。なお、バリアメタル膜３ｂを形成することにより、Ｃｕ６ｂが絶縁膜１ｂへ拡散することを抑制することができる。
また、以上では配線溝と配線孔とを同時に形成するデュアルダマシン法を用いて説明したが、配線溝のみ、または配線孔のみを形成するシングルダマシン法を用いたときの配線層形成にも同様に適用される。なお、本発明においては、配線溝と配線孔とを総称して配線用凹部ともいう。
（第２実施形態）
本発明の第２実施形態に係る半導体装置のＣｕ配線構造について、第３図を参照して説明する。
第３図に示すＣｕ配線構造においては、第１実施形態の構造に加えて、バリア絶縁膜８ｂとＣｕ結晶粒６ｂとの界面に、安定なＣｕと添加元素との金属間化合物層が形成される。このことにより、配線用金属であるＣｕ６ｂとバリア絶縁膜８ｂとの密着性が向上し、配線の信頼性が高まる。
次に、第２実施形態のＣｕ配線を有する半導体装置の製造方法について、第４図（ａ）乃至（ｊ）を参照して説明する。
第２実施形態の製造方法は、ＣＭＰにより余剰なＣｕ６ｂと余剰なバリアメタル３ｂを除去した後に添加元素層５ｂを形成する点で第１実施形態と異なるが、その他は同様である。
第４図（ａ）はこの上に上層配線が形成される下層配線を示している。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第４図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第４図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ中に配線溝及び配線孔を形成する。その後、第４図（ｄ）に示すように、バリアメタル膜３ｂを形成し、Ｃｕ４ｂを埋め込む。次に、第４図（ｅ）に示すように、埋め込まれたＣｕの結晶粒成長のための熱処理を施す。この熱処理は、４００℃以下の低温で行う。好ましくは３００℃以下である。このＣｕ粒成長のための熱処理は、省くことも可能である。
その後、第４図（ｆ）に示すように、ＣＭＰにより配線溝及び配線孔以外の余剰なＣｕ及び余剰なバリアメタルを除去する。次に、第４図（ｇ）に示すように、Ｃｕ表面にＣｕ中に添加する元素の層５ｂを形成する。次に、第４図（ｈ）に示すように、Ｃｕ中に添加元素を拡散させるための熱処理を施す。この熱処理の温度は３００℃〜５００℃程度、時間は１０分〜１時間程度に設定する。
次に、第４図（ｉ）に示すように、ウエットエッチングにより余剰な添加元素層５ｂを除去する。添加元素層５ｂの除去には、ウエットエッチングの代わりにＣＭＰを用いてもよい。次に、第４図（ｊ）に示すように、表面全面にＣｕの腐食、拡散を防止するバリア絶縁膜８ｂを形成する。
第４図（ｂ）〜第４図（ｊ）を繰り返すことにより、さらに上層の配線を形成できる。
以上の製造方法では、添加元素層５ｂの形成（第４図（ｇ））と添加元素のＣｕ多結晶中への拡散（第４図（ｈ））とを分けて行っているが、高温条件下で添加元素層５ｂを形成することにより、添加元素層５ｂの形成とＣｕ多結晶中への添加元素の拡散とを同時に行うことも可能である。この二つの工程を同時に行うことにより、工程の数を省略することができ、より簡便にＣｕ配線を有する半導体装置を製造することができる。
また、以上では配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、配線溝のみ、または配線孔のみを形成するシングルダマシン法を用いた場合の配線用凹部の形成にも同様に適用される。
（第３実施形態）
本発明の第３実施形態に係る半導体装置のＣｕ配線構造について、第５図を参照して説明する。
第５図に示す第３実施形態の構造においては、バリア絶縁膜８ｂを用いていない点で第２実施形態の構造と異なる。第３実施形態においては、Ｃｕ表面に安定な金属間化合物層を形成することで、Ｃｕの酸化、腐食が防止されるため、バリア絶縁膜８ｂが不要になる。バリア絶縁膜８ｂを設けないことによりＣｕ配線の実効誘電率が低減されるため、伝送の遅延を改善できる。
次に、第３実施形態のＣｕ配線を有する半導体装置の製造方法について、第６図（ａ）乃至（ｉ）を参照して説明する。
第６図（ａ）はこの上に上層配線が形成される下層配線を示している。この下層配線部分も下記に示される上層配線と同様のプロセスを用いて形成できる。
第６図（ｂ）に示すように、この下層配線上に絶縁膜１ｂを成膜し、その後、第６図（ｃ）に示すように、リソグラフィーと異方性エッチングによって、絶縁膜１ｂ中に配線溝及び配線孔を形成する。その後、第６図（ｄ）に示すように、バリアメタル膜３ｂを形成し、Ｃｕ４ｂを埋め込む。次に、第６図（ｅ）に示すように、Ｃｕ結晶粒成長のための熱処理を施す。この熱処理は、４００℃以下の低温で行う。好ましくは３００℃以下である。このＣｕ粒成長のための熱処理は、省くことも可能である。
その後、第６図（ｆ）に示すように、ＣＭＰにより配線溝及び配線孔以外の余剰なＣｕ及びバリアメタルを除去する。次に、第６図（ｇ）に示すように、Ｃｕ表面にＣｕ中に添加する元素の層５ｂを形成する。次に、第６図（ｈ）に示すように、Ｃｕ中に添加元素を拡散させるための熱処理を施す。この熱処理の温度は３００℃〜５００℃、時間は１０分〜１時間に設定する。
次に、第６図（ｉ）に示すように、ウエットエッチングにより余剰な添加元素層５ｂを除去する。添加元素層５ｂの除去には、ウエットエッチングの代わりにＣＭＰを用いてもよい。
第６図（ｂ）〜第６図（ｉ）を繰り返すことにより、更に上層の配線を形成できる。
以上の製造方法では、添加元素層５ｂの形成（第６図（ｇ））と添加元素のＣｕ多結晶中への拡散（第６図（ｈ））とを分けて行っているが、高温で添加元素層５ｂを形成することにより、添加元素層５ｂの形成とＣｕ多結晶中への添加元素の拡散とを同時に行うことも可能である。この二つの工程を同時に行うことにより、工程の数を省略することができ、より簡便にＣｕ配線を有する半導体装置を製造することができる。
また、以上では配線溝と配線孔を同時に形成するデュアルダマシン法を用いて説明したが、配線溝のみ、または配線孔のみを形成するシングルダマシン法を用いた場合の配線用凹部の形成にも同様に適用される。
以下に本発明の実施例と比較例の特性を比較して、本発明の効果について説明する。
第７図（ａ）乃至（ｋ）、第８図（ｌ）乃至（ｓ）は、本発明の実施例における半導体装置の製造方法を工程順に示す断面図である。
シリコン基板（図示しない）上に１０００ｎｍのＳｉＯ２膜（絶縁膜）１ａを成膜し、この上に第１配線層（配線溝）をシングルダマシン法によって形成した後に、その上部にデュアルダマシン法によって第２配線層（配線溝）及び第１配線層との接続孔（配線孔）を形成した。以下に詳細に説明する。
ＳｉＯ２膜１ａ上（第７図（ａ））に、エッチングストッパーとなる厚さ５０ｎｍのＳｉＣ膜（ストッパー絶縁膜）２ａを成膜し、続いて、第７図（ｂ）に示すように、第１配線層における配線間を絶縁するための厚さ３５０ｎｍのＳｉＯ２膜（絶縁膜）１ｂを成膜し、第７図（ｃ）に示すように、リソグラフィーとエッチングによってＳｉＯ２膜１ｂ中に配線溝を形成した。その後、第７図（ｄ）に示すように、基板表面全面にイオン化スパッタ法によって、ＴａＮ膜とＴａ膜からなるバリアメタル膜３ａ、及び１００ｎｍのＣｕ薄膜を形成し、このＣｕ膜を電極として電解めっき法によってＣｕ４ａを埋め込んだ。
次に、第７図（ｅ）に示すように、Ｃｕ結晶粒成長のために窒素雰囲気中で熱処理を施した後、第７図（ｆ）に示すように、Ｃｕ表面全面に膜厚２０ｎｍのＴｉ膜（添加元素層）５ａをスパッタリングによって形成した。
続いて、第７図（ｇ）に示すように、窒素雰囲気中で３５０℃、３０分間の熱処理をして、Ｃｕ表面からＴｉをＣｕ中に拡散させた。ここで、ＴｉはＣｕ結晶粒界を介して拡散し、バルク内には殆ど拡散しないため、Ｃｕ結晶粒界近傍７ａにＴｉを多く含み、バルクＣｕ中６ａにはＴｉが殆ど混入しない構造が形成される。
次に、第７図（ｈ）に示すように、余剰なＴｉをフッ酸により除去し、引き続きＣＭＰにより、余剰なＣｕ、Ｔａ、ＴａＮの各層を除去した。この表面全面に、第７図（ｉ）に示すように、プラズマＣＶＤ法によって厚さ５０ｎｍのＳｉＣＮ膜（バリア絶縁膜）８ａを形成して第１配線層を形成した。
更に、第７図（ｊ）に示すように、ＳｉＯ２膜（絶縁膜）１ｃ、ＳｉＣ膜（ストッパー絶縁膜）２ｂ、ＳｉＯ２膜（絶縁膜）１ｄを、夫々４００ｎｍ、５０ｎｍ、４００ｎｍの厚さでプラズマＣＶＤ法によって成膜し、第７図（ｋ）に示すように、リソグラフィーと異方性ドライエッチングによって、ＳｉＣＮ膜８ａをエッチングストッパーとして、ＳｉＯ２膜１ｃ、ＳｉＣ膜２ｂ、ＳｉＯ２膜１ｄの一部を順次除去して、第１配線層−２配線層間の接続孔（配線孔）の主部を形成した。
引き続き、第８図（ｌ）に示すように、リソグラフィーと異方性エッチングによりＳｉＣ膜２ｂをエッチングストッパーとして、ＳｉＯ２膜１ｃの一部を除去して、第２配線層の配線溝の主部を形成した。次に、第８図（ｍ）に示すように、第１配線層と第２配線層との間の接続孔底部のＳｉＣＮ膜８ａ及び第２配線溝底部のＳｉＣ膜２ｂを異方性エッチングにより除去して、第１配線層の上部接続面を露出させた。
次に、真空装置内でＡｒイオンによって表面を僅かにエッチングすることによって、第１配線層と第２配線層との間の接続孔の底に露出した第１配線層の表面の清浄化を行った。
次に、真空を保ったまま、第２配線層の配線溝及び第１配線層−第２配線層間の接続孔の内面を被覆するように、第１配線層形成と同様の手順により、第８図（ｎ）に示すように、イオン化スパッタ法によって、ＴａＮ膜とＴａ膜をこの順に積層したバリアメタル膜３ｂ及び１００ｎｍのＣｕ薄膜を形成し、このＣｕ薄膜をシードとして電解めっき法によってＣｕ４ｂを埋め込んだ。
次に、第８図（ｏ）に示すように、第１配線層形成と同様に、Ｃｕ結晶粒成長のために窒素雰囲気中で熱処理を施した後、第８図（ｐ）に示すように、Ｃｕ表面全面に膜厚２０ｎｍのＴｉ膜（添加元素層）５ｂをスパッタリングによって形成した。続いて、第８図（ｑ）に示すように、窒素雰囲気中で３５０℃、３０分間の熱処理をして、Ｃｕ表面からＴｉをＣｕ中に拡散させた。
次に、第８図（ｒ）に示すように、余剰なＴｉをフッ酸により除去し、引き続きＣＭＰにより、余剰なＣｕ、Ｔａ、ＴａＮの各層を除去した。その後、第８図（ｓ）に示すように、この表面全面に、プラズマＣＶＤ法によって厚さ５０ｎｍのＳｉＣＮ膜（バリア絶縁膜）８ｂを形成し、さらにカバー膜としてＳｉＯ２膜９を成膜した。
カバー膜９にリソグラフィーとエッチングによって第２配線層との接合部を開口した後に、Ｔｉ、ＴｉＮ、Ａｌを順次スパッタリングによって成膜して、リソグラフィーとエッチングによってＡｌ／ＴｉＮ／Ｔｉ積層膜を電気測定用パッドパターンに加工した。
（比較例）
比較例として、上層及び下層の配線からなるＣｕ配線を有する従来の半導体装置を、前述の第９図（ａ）乃至（ｇ）に示すように作製した。基板、絶縁膜、ストッパー絶縁膜、バリアメタル膜、バリア絶縁膜、カバー絶縁膜は、上述の実施例と同様の材料を用い、同様の厚さ、形成方法で形成した。なお、実施例における添加元素であるＴｉは添加しなかった。
（評価結果）
第１１図は、実施例及び比較例により作製した各試料の不良率を示す。即ち、接続孔の径が０．２μｍ、下層配線（配線溝）の幅が１０μｍであるチェーン数（ビアの数）１万個のビアチェーンの各試料を作成し、これを１５０℃で１０００時間保管した後の不良率を求めた。
各試料の不良は、Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ（ＦＩＢ）による試料加工と、Ｔｒａｎｓｍｉｓｓｏｎ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ（ＴＥＭ）による観察の結果、上記特開２００１−２９８０８４で報告されているような接続孔の下層配線部４ａでのストレスマイグレーションによるボイド形成による断線であることが確認できた。
比較例の試料では、オープン不良が顕著であり、保管時間とともに不良率は増加した。また、比較例の試料の不良部においては、Ｃｕの粒界が存在していることが確認できた。
一方、実施例の試料では、不良が大幅に改善されている。１５０℃で１０００時間保管したときの実施例の不良発生率は、比較例に比べて約４０分の１に抑制された。さらに、製造工程を最適化することによって、１０００時間保管後でも不良発生を完全に抑制できた。
第１２図は、接続孔（接続ビア）のエレクトロマイグレーション耐性の試験結果を示している。具体的には、故障時間に対する累積した故障確率を示す。３００℃で、電流密度が３．２ＭＡ／ｃｍ２の条件で試験を行い、抵抗率上昇３％を不良の判断基準とした。実施例の試料は、比較例の試料と比較して、２倍以上のエレクトロマイグレーション耐性があることが確認できた。
実施例においては、ＴｉをＣｕ結晶粒界に導入することで、粒界を介したＣｕの拡散を抑制できるために、ストレスマイグレーション耐性、及びエレクトロマイグレーション耐性が向上したと考えられる。
第１３図は、抵抗率の変化をプロットしたものである。この抵抗率の測定に用いた試料は、ＳｉＯ２絶縁膜１ａ上にＴａ／ＴａＮバリアメタル膜３ａを形成し、さらに７００ｎｍのＣｕ層を形成し、２０ｎｍのＴｉ添加元素層５ａを形成した他は、上記実施例の手順と同様に作製したベタ膜試料である。なお、ベタ膜試料には配線孔、配線溝は形成していない。第１３図には、試料１、試料２、試料３の３つの試料について各製造段階での抵抗率を示している。ただし、試料１はＣｕ成膜後Ｔｉ成膜前に熱処理を行っていないものであり、試料２はＣｕ成膜後Ｔｉ成膜前に窒素雰囲気中２００℃３０分間のＣｕ多結晶化のための熱処理を行ったものであり、試料３は窒素雰囲気中３５０℃３０分間のＣｕ多結晶化のための熱処理を行ったものである。
Ｃｕ成膜後の熱処理を十分に行った試料３におけるＣｕ多結晶化のための熱処理後の抵抗率と比べて、Ｔｉを成膜後に３５０℃３０分間のＴｉを拡散させるための熱処理を行った後の抵抗率上昇は、いずれの試料でも３％未満に抑制された。このようにＣｕ表面からのＴｉ添加による抵抗率の上昇は極めて小さい。これは、表面から添加したＴｉがＣｕ結晶粒界に沿って拡散し、Ｃｕバルク中には殆ど混入しないためである。
第１４図は、上述の作製されたベタ膜試料において、二次イオン質量分析（ＳＩＭＳ）により、Ｃｕ中のＴｉ、Ｃｕ、Ｎの分布を測定した結果を示す。第１４図のグラフの横軸は、ベタ膜試料の深さを示す。また、第１４図のグラフの縦軸は、ＳＩＭＳで測定した二次イオン強度を示し、原子の個数に対応している。
Ｃｕ結晶中で深さ方向に一様な濃度のＴｉが検出されている。バルクＣｕ中のＴｉの拡散係数は３５０℃程度の温度領域では大きくないため、バルクＣｕ中をＴｉが拡散して第１４図のような一様な分布が形成されたとは考え難く、Ｔｉは結晶粒界を介してＣｕ底部にまで一様に拡散し、添加されていると考えられる。従って、ＴｉはバルクＣｕ中にはほとんど混入せず、粒界に局在していると考えられる。
第１５図は、添加元素と熱処理の違いによる抵抗率の関係を示す。この抵抗率の測定に用いた試料は、ＳｉＯ２絶縁膜１ａ上にＴａ／ＴａＮバリアメタル膜３ａを形成し、更に３００ｎｍのＣｕ層を形成し、Ｎｉ添加元素層５ａを形成した他は、上記実施例の手順と同様に作製したベタ膜試料である。なお、ベタ膜試料には配線孔、配線溝は形成していない。なお、添加元素層の膜厚は、添加元素ＮｉがＣｕ中に一様に拡散したときにＣｕ中のＮｉ濃度が３原子％になるように設定した。Ｎｉは、スパッタリングにより成膜した。
同様にして、添加元素Ｎｉの代わりにＳｎ、Ｃｒ、Ｃｏの各添加元素をそれぞれ成膜して各ベタ膜試料を作製した。第１５図には、添加元素がＮｉ、Ｓｎ、Ｃｒ、Ｃｏである各ベタ膜試料について、添加元素層成膜後、窒素雰囲気中３５０℃３０分間の熱処理後、窒素雰囲気中４００℃３０分の熱処理後の、各段階における抵抗率を示す。
また、第１５図には、比較のために、添加元素濃度が１原子％となるＣｕの抵抗率の値を示した。なお、この値は、刊行物（Ｃ．Ｋｉｔｔｅｌ著、堂山昌男監訳、「固体の量子論」、丸善株式会社、１９７２年発行、Ｐ３３８）から抜粋した値である。
この結果、Ｃｕ中に固溶しやすいＳｎ、Ｎｉに関しては、熱処理温度の上昇に伴い、抵抗率の上昇が見られた。特にＳｎに関しては、４００℃の温度で熱処理をしたときに、Ｃｕ中に１原子％で一様に混入した場合以上の抵抗率の上昇がみられた。これに対して、Ｃｕ中への固溶限が低く析出型の合金を形成するＣｒ、Ｃｏに関しては、熱処理温度の上昇に伴い、殆ど抵抗率の上昇はみられない。Ｃｒ、Ｃｏのように、Ｃｕ中に固溶しやすい添加元素を用いた場合には、Ｃｕ表面から添加させても抵抗率は上昇する。したがって、Ｃｕ表面から添加する元素としてはＣｕ中への固溶限が低い析出型の元素が好ましい。
第１６図は、Ｃｕ成膜後にＣｕ表面にＴｉを成膜せずに３５０℃３０分間の熱処理を行ったベタ膜試料と、Ｃｕ成膜後にＣｕ表面にＴｉを成膜し３５０℃３０分間の熱処理を行ったベタ膜試料において、ＳＩＭＳにより、Ｃｕ中の酸素（Ｏ）の分布を測定した結果を示す。第１６図のグラフの横軸は、試料の深さを示す。また、第１６図のグラフの縦軸は、ＳＩＭＳで測定した二次イオン強度を示している。Ｃｕ成膜後にＣｕ表面にＴｉを成膜せずに３５０℃３０分間の熱処理を行った試料では、ＣｕとＴａの界面付近でＯのピークがみられるのに対し、Ｃｕ成膜後にＣｕ表面にＴｉを成膜し３５０℃３０分間の熱処理を行った試料では、ＣｕとＴａの界面付近でＯのピークはみられない。
また、第１７図（ａ）、（ｂ）は、第１６図に示した試料において、表面にＴｉが成膜されている試料については、希フッ酸により表面のＴｉを除去し、更に、両方の試料に対して、硝酸によりＣｕを除去した後のＴａバリア表面の走査型電子顕微鏡（ＳＥＭ）写真を示す。第１７図（ａ）に示すように、Ｃｕ成膜後にＣｕ表面にＴｉを成膜せずに３５０℃３０分間の熱処理を行った試料では、Ｃｕの粒界があったと思われる部分のＴａ表面が盛り上がっており、その部分でＴａが酸化していることが確認されている。これに対し、第１７図（ｂ）に示すように、Ｃｕ成膜後にＣｕ表面にＴｉを成膜し、３５０℃３０分間の熱処理を行った試料では、Ｔａ表面は平滑であり、Ｔａの酸化はみられない。この結果は第１６図に示すＳＩＭＳ分析の結果と対応する。
Ｔａの酸化はＣｕ表面及びＣｕ中の酸素が３５０℃の熱処理で拡散し、Ｔａを酸化したものと考えられる。Ｃｕ表面にＴｉを成膜した場合は、その後のアニール中に、ＴｉがＣｕ表面又はＣｕ中の酸素をゲッタリングすることにより、バリアＴａの酸化が抑制されたものと考えられる。したがって、Ｃｕ表面に成膜したＴｉの効果としては、Ｃｕ中の酸素のゲッタリングによるバリアＴａの酸化抑制の効果もある。
（本発明の変形例）
以上説明した半導体装置の配線用金属及びその製造方法においては、以下のような変形例としてもよい。
上記の実施形態においては、下層配線と上層配線を同一の方法で形成することができるとしているが、下層配線と上層配線を上記の各実施形態を組み合わせて異なった方法により形成してもよい。
絶縁膜１の構成材料としては、ＳｉＯ２等、その他の絶縁性の材料が用いられる。絶縁膜１の構成材料としては、より誘電率の低い材料を用いることが好ましい。絶縁膜１は、プラズマＣＶＤ法等により形成される。絶縁膜１の膜厚は、特に限定されないが、絶縁膜１ａは、１００〜３０００ｎｍ程度、絶縁膜１ｂは、１００〜１０００ｎｍ程度、絶縁膜１ｃは、１００〜１０００ｎｍ程度、絶縁膜１ｄは、１００〜１０００ｎｍ程度である。
ストッパー絶縁膜２の構成材料としては、ＳｉＣ、ＳｉＮ、ＳｉＣＮ等、絶縁性の材料が用いられる。ストッパー絶縁膜２の構成材料としては、より誘電率の低い材料を用いることが好ましい。ストッパー絶縁膜２は、プラズマＣＶＤ法等により形成される。ストッパー絶縁膜２の膜厚は、特に限定されないが、ストッパー絶縁膜２ａは、１０〜１００ｎｍ程度、ストッパー絶縁膜２ｂは、１０〜１００ｎｍ程度である。また、ストッパー絶縁膜２は、配線用凹部のエッチングストッパーとして用いるが、配線用凹部を目的の形状に加工できる場合には、ストッパー絶縁膜２を用いなくてもよい。
配線溝は、リソグラフィーとエッチング（異方性エッチング）等により形成される。配線溝の幅は、特に限定されないが、通常、直径５０〜２００００ｎｍ程度とされる。
バリアメタル膜３の構成材料としては、Ｔａ、Ｔｉ、Ｗなどの金属、これらの窒化物、これらにＳｉなどを添加した３元系もしくは４元系の窒化物から選択した物質が用いられる。バリアメタル膜３は、イオン化スパッタ法、ＣＶＤ法、原子Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＡＬＤ）等により形成される。バリアメタル膜３の膜厚は、特に限定されないが、バリアメタル膜３ａは、５〜５０ｎｍ程度、バリアメタル膜３ｂは、５〜５０ｎｍ程度である。
金属配線Ｃｕ４の形成方法としては、イオン化スパッタ法、ＣＶＤ法、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）等により、Ｃｕ薄膜を形成した後、このＣｕ薄膜を電極として電解めっき法により形成したり、ＭＯ−ＣＶＤ法により形成することができる。また、Ｃｕ薄膜を形成せずに、配線溝に直接ＭＯ−ＣＶＤ法でＣｕを埋め込むことも可能である。金属配線Ｃｕ４の膜厚は、配線溝及び配線孔を埋め込むことができる程度に形成されれば、特に限定されない。
Ｃｕ結晶粒成長（Ｃｕ多結晶化）のための熱処理は、窒素、水素等の還元雰囲気の下で行われる。この熱処理は、４００℃以下で行われ、好ましくは３００℃以下である。なお、この熱処理の工程はなくてもよい。
添加元素層５の構成材料としては、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｍｇ、Ａｇ等が用いられる。添加元素層５は、スパッタリング等により形成される。添加元素層５の膜厚は、特に限定されないが、添加元素層５ａは、５〜１００ｎｍ程度、添加元素層５ｂは、５〜１００ｎｍ程度である。
添加元素層５からＣｕ４中に添加元素を拡散させるための熱処理は、窒素等の雰囲気下で行われる。この熱処理は、３００〜５００℃程度の温度条件下、１０分〜１時間行われる。
余剰な添加元素層５の除去は、フッ酸によるウエットエッチング、ＣＭＰ等により行われる。
余剰なＣｕ４、余剰なバリアメタル膜３の除去は、ＣＭＰ等により行われる。
バリア絶縁膜８の構成材料としては、ＳｉＣＮ、ＳｉＣ、ＳｉＮ等、Ｃｕに対してバリア性を有する絶縁性の材料が用いられる。バリア絶縁膜８は、プラズマＣＶＤ法等により形成される。バリア絶縁膜８の膜厚は、特に限定されないが、バリア絶縁膜８ａは、２０〜１００ｎｍ程度、バリア絶縁膜８ｂは、２０〜１００ｎｍ程度である。
配線孔は、リソグラフィーと異方性ドライエッチング等により形成される。配線孔の幅は、特に限定されないが、通常、直径５０〜１０００ｎｍ程度とされる。
カバー絶縁膜９の構成材料としては、ＳｉＯ２等、その他の絶縁性の材料が用いられる。カバー絶縁膜９は、プラズマＣＶＤ法等により形成される。カバー絶縁膜９の膜厚は、特に限定されないが、カバー絶縁膜９は、１００〜１００００ｎｍ程度である。
以上の実施形態及び実施例においては、半導体素子が形成された基板上に、Ｃｕを主成分とする多結晶とＣｕ以外の添加元素とを含有する配線用金属からなる金属配線を形成した半導体装置を例に説明した。本発明においては、上述の構造を有する配線用金属、及び上述の各製造方法により製造された配線用金属は、半導体装置のみならず、その他の用途における配線用の金属材料としても用いられる。
シリコン基板（図示しない）上に１０００ｎｍのＳｉＯ２膜（絶縁膜）１ａを成膜し、この上に第１配線層（配線溝）をシングルダマシン法によって形成した後に、その上部にデュアルダマシン法によって第２配線層（配線溝）及び第１配線層との接続孔（配線孔）を形成した。以下に詳細に説明する。
ＳｉＯ２膜１ａ上（第７図（ａ））に、エッチングストッパーとなる厚さ５０ｎｍのＳｉＣ膜（ストッパー絶縁膜）２ａを成膜し、続いて、第７図（ｂ）に示すように、第１配線層における配線間を絶縁するための厚さ３５０ｎｍのＳｉＯ２膜（絶縁膜）１ｂを成膜し、第７図（ｃ）に示すように、リソグラフィーとエッチングによってＳｉＯ２膜１ｂ中に配線溝を形成した。その後、第７図（ｄ）に示すように、基板表面全面にイオン化スパッタ法によって、ＴａＮ膜とＴａ膜からなるバリアメタル膜３ａ、及び１００ｎｍのＣｕ薄膜を形成し、このＣｕ膜を電極として電解めっき法によってＣｕ４ａを埋め込んだ。
次に、第７図（ｅ）に示すように、Ｃｕ結晶粒成長のために窒素雰囲気中で熱処理を施した後、第７図（ｆ）に示すように、Ｃｕ表面全面に膜厚２０ｎｍのＴｉ膜（添加元素層）５ａをスパッタリングによって形成した。
続いて、第７図（ｇ）に示すように、窒素雰囲気中で３５０℃、３０分間の熱処理をして、Ｃｕ表面からＴｉをＣｕ中に拡散させた。ここで、ＴｉはＣｕ結晶粒界を介して拡散し、バルク内には殆ど拡散しないため、Ｃｕ結晶粒界近傍７ａにＴｉを多く含み、バルクＣｕ中６ａにはＴｉが殆ど混入しない構造が形成される。
次に、第７図（ｈ）に示すように、余剰なＴｉをフッ酸により除去し、引き続きＣＭＰにより、余剰なＣｕ、Ｔａ、ＴａＮの各層を除去した。この表面全面に、第７図（ｉ）に示すように、プラズマＣＶＤ法によって厚さ５０ｎｍのＳｉＣＮ膜（バリア絶縁膜）８ａを形成して第１配線層を形成した。
更に、第７図（ｊ）に示すように、ＳｉＯ２膜（絶縁膜）１ｃ、ＳｉＣ膜（ストッパー絶縁膜）２ｂ、ＳｉＯ２膜（絶縁膜）１ｄを、夫々４００ｎｍ、５０ｎｍ、４００ｎｍの厚さでプラズマＣＶＤ法によって成膜し、第７図（ｋ）に示すように、リソグラフィーと異方性ドライエッチングによって、ＳｉＣＮ膜８ａをエッチングストッパーとして、ＳｉＯ２膜１ｃ、ＳｉＣ膜２ｂ、ＳｉＯ２膜１ｄの一部を順次除去して、第１配線層−２配線層間の接続孔（配線孔）の主部を形成した。
引き続き、第８図（ｌ）に示すように、リソグラフィーと異方性エッチングによりＳｉＣ膜２ｂをエッチングストッパーとして、ＳｉＯ２膜１ｃの一部を除去して、第２配線層の配線溝の主部を形成した。次に、第８図（ｍ）に示すように、第１配線層と第２配線層との間の接続孔底部のＳｉＣＮ膜８ａ及び第２配線溝底部のＳｉＣ膜２ｂを異方性エッチングにより除去して、第１配線層の上部接続面を露出させた。
次に、真空装置内でＡｒイオンによって表面を僅かにエッチングすることによって、第１配線層と第２配線層との間の接続孔の底に露出した第１配線層の表面の清浄化を行った。
次に、真空を保ったまま、第２配線層の配線溝及び第１配線層−第２配線層間の接続孔の内面を被覆するように、第１配線層形成と同様の手順により、第８図（ｎ）に示すように、イオン化スパッタ法によって、ＴａＮ膜とＴａ膜をこの順に積層したバリアメタル膜３ｂ及び１００ｎｍのＣｕ薄膜を形成し、このＣｕ薄膜をシードとして電解めっき法によってＣｕ４ｂを埋め込んだ。
次に、第８図（ｏ）に示すように、第１配線層形成と同様に、Ｃｕ結晶粒成長のために窒素雰囲気中で熱処理を施した後、第８図（ｐ）に示すように、Ｃｕ表面全面に膜厚２０ｎｍのＴｉ膜（添加元素層）５ｂをスパッタリングによって形成した。続いて、第８図（ｑ）に示すように、窒素雰囲気中で３５０℃、３０分間の熱処理をして、Ｃｕ表面からＴｉをＣｕ中に拡散させた。
次に、第８図（ｒ）に示すように、余剰なＴｉをフッ酸により除去し、引き続きＣＭＰにより、余剰なＣｕ、Ｔａ、ＴａＮの各層を除去した。その後、第８図（ｓ）に示すように、この表面全面に、プラズマＣＶＤ法によって厚さ５０ｎｍのＳｉＣＮ膜（バリア絶縁膜）８ｂを形成し、さらにカバー膜としてＳｉＯ２膜９を成膜した。
カバー膜９にリソグラフィーとエッチングによって第２配線層との接合部を開口した後に、Ｔｉ、ＴｉＮ、Ａｌを順次スパッタリングによって成膜して、リソグラフィーとエッチングによってＡｌ／ＴｉＮ／Ｔｉ積層膜を電気測定用パッドパターンに加工した。
（比較例）
比較例として、上層及び下層の配線からなるＣｕ配線を有する従来の半導体装置を、前述の第９図（ａ）乃至（ｇ）に示すように作製した。基板、絶縁膜、ストッパー絶縁膜、バリアメタル膜、バリア絶縁膜、カバー絶縁膜は、上述の実施例と同様の材料を用い、同様の厚さ、形成方法で形成した。なお、実施例における添加元素であるＴｉは添加しなかった。
（評価結果）
第１１図は、実施例及び比較例により作製した各試料の不良率を示す。即ち、接続孔の径が０．２μｍ、下層配線（配線溝）の幅が１０μｍであるチェーン数（ビアの数）１万個のビアチェーンの各試料を作成し、これを１５０℃で１０００時間保管した後の不良率を求めた。
各試料の不良は、Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ（ＦＩＢ）による試料加工と、Ｔｒａｎｓｍｉｓｓｏｎ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ（ＴＥＭ）による観察の結果、上記特開２００１−２９８０８４で報告されているような接続孔の下層配線部４ａでのストレスマイグレーションによるボイド形成による断線であることが確認できた。
比較例の試料では、オープン不良が顕著であり、保管時間とともに不良率は増加した。また、比較例の試料の不良部においては、Ｃｕの粒界が存在していることが確認できた。
一方、実施例の試料では、不良が大幅に改善されている。１５０℃で１０００時間保管したときの実施例の不良発生率は、比較例に比べて約４０分の１に抑制された。さらに、製造工程を最適化することによって、１０００時間保管後でも不良発生を完全に抑制できた。
第１２図は、接続孔（接続ビア）のエレクトロマイグレーション耐性の試験結果を示している。具体的には、故障時間に対する累積した故障確率を示す。３００℃で、電流密度が３．２ＭＡ／ｃｍ２の条件で試験を行い、抵抗率上昇３％を不良の判断基準とした。実施例の試料は、比較例の試料と比較して、２倍以上のエレクトロマイグレーション耐性があることが確認できた。
実施例においては、ＴｉをＣｕ結晶粒界に導入することで、粒界を介したＣｕの拡散を抑制できるために、ストレスマイグレーション耐性、及びエレクトロマイグレーション耐性が向上したと考えられる。
第１３図は、抵抗率の変化をプロットしたものである。この抵抗率の測定に用いた試料は、ＳｉＯ２絶縁膜１ａ上にＴａ／ＴａＮバリアメタル膜３ａを形成し、さらに７００ｎｍのＣｕ層を形成し、２０ｎｍのＴｉ添加元素層５ａを形成した他は、上記実施例の手順と同様に作製したベタ膜試料である。なお、ベタ膜試料には配線孔、配線溝は形成していない。第１３図には、試料１、試料２、試料３の３つの試料について各製造段階での抵抗率を示している。ただし、試料１はＣｕ成膜後Ｔｉ成膜前に熱処理を行っていないものであり、試料２はＣｕ成膜後Ｔｉ成膜前に窒素雰囲気中２００℃３０分間のＣｕ多結晶化のための熱処理を行ったものであり、試料３は窒素雰囲気中３５０℃３０分間のＣｕ多結晶化のための熱処理を行ったものである。
Ｃｕ成膜後の熱処理を十分に行った試料３におけるＣｕ多結晶化のための熱処理後の抵抗率と比べて、Ｔｉを成膜後に３５０℃３０分間のＴｉを拡散させるための熱処理を行った後の抵抗率上昇は、いずれの試料でも３％未満に抑制された。このようにＣｕ表面からのＴｉ添加による抵抗率の上昇は極めて小さい。これは、表面から添加したＴｉがＣｕ結晶粒界に沿って拡散し、Ｃｕバルク中には殆ど混入しないためである。
第１４図は、上述の作製されたベタ膜試料において、二次イオン質量分析（ＳＩＭＳ）により、Ｃｕ中のＴｉ、Ｃｕ、Ｎの分布を測定した結果を示す。第１４図のグラフの横軸は、ベタ膜試料の深さを示す。また、第１４図のグラフの縦軸は、ＳＩＭＳで測定した二次イオン強度を示し、原子の個数に対応している。
Ｃｕ結晶中で深さ方向に一様な濃度のＴｉが検出されている。バルクＣｕ中のＴｉの拡散係数は３５０℃程度の温度領域では大きくないため、バルクＣｕ中をＴｉが拡散して第１４図のような一様な分布が形成されたとは考え難く、Ｔｉは結晶粒界を介してＣｕ底部にまで一様に拡散し、添加されていると考えられる。従って、ＴｉはバルクＣｕ中にはほとんど混入せず、粒界に局在していると考えられる。
第１５図は、添加元素と熱処理の違いによる抵抗率の関係を示す。この抵抗率の測定に用いた試料は、ＳｉＯ２絶縁膜１ａ上にＴａ／ＴａＮバリアメタル膜３ａを形成し、更に３００ｎｍのＣｕ層を形成し、Ｎｉ添加元素層５ａを形成した他は、上記実施例の手順と同様に作製したベタ膜試料である。なお、ベタ膜試料には配線孔、配線溝は形成していない。なお、添加元素層の膜厚は、添加元素ＮｉがＣｕ中に一様に拡散したときにＣｕ中のＮｉ濃度が３原子％になるように設定した。Ｎｉは、スパッタリングにより成膜した。
同様にして、添加元素Ｎｉの代わりにＳｎ、Ｃｒ、Ｃｏの各添加元素をそれぞれ成膜して各ベタ膜試料を作製した。第１５図には、添加元素がＮｉ、Ｓｎ、Ｃｒ、Ｃｏである各ベタ膜試料について、添加元素層成膜後、窒素雰囲気中３５０℃３０分間の熱処理後、窒素雰囲気中４００℃３０分の熱処理後の、各段階における抵抗率を示す。
また、第１５図には、比較のために、添加元素濃度が１原子％となるＣｕの抵抗率の値を示した。なお、この値は、刊行物（Ｃ．Ｋｉｔｔｅｌ著、堂山昌男監訳、「固体の量子論」、丸善株式会社、１９７２年発行、Ｐ３３８）から抜粋した値である。
この結果、Ｃｕ中に固溶しやすいＳｎ、Ｎｉに関しては、熱処理温度の上昇に伴い、抵抗率の上昇が見られた。特にＳｎに関しては、４００℃の温度で熱処理をしたときに、Ｃｕ中に１原子％で一様に混入した場合以上の抵抗率の上昇がみられた。これに対して、Ｃｕ中への固溶限が低く析出型の合金を形成するＣｒ、Ｃｏに関しては、熱処理温度の上昇に伴い、殆ど抵抗率の上昇はみられない。Ｃｒ、Ｃｏのように、Ｃｕ中に固溶しやすい添加元素を用いた場合には、Ｃｕ表面から添加させても抵抗率は上昇する。したがって、Ｃｕ表面から添加する元素としてはＣｕ中への固溶限が低い析出型の元素が好ましい。
第１６図は、Ｃｕ成膜後にＣｕ表面にＴｉを成膜せずに３５０℃３０分間の熱処理を行ったベタ膜試料と、Ｃｕ成膜後にＣｕ表面にＴｉを成膜し３５０℃３０分間の熱処理を行ったベタ膜試料において、ＳＩＭＳにより、Ｃｕ中の酸素（Ｏ）の分布を測定した結果を示す。第１６図のグラフの横軸は、試料の深さを示す。また、第１６図のグラフの縦軸は、ＳＩＭＳで測定した二次イオン強度を示している。Ｃｕ成膜後にＣｕ表面にＴｉを成膜せずに３５０℃３０分間の熱処理を行った試料では、ＣｕとＴａの界面付近でＯのピークがみられるのに対し、Ｃｕ成膜後にＣｕ表面にＴｉを成膜し３５０℃３０分間の熱処理を行った試料では、ＣｕとＴａの界面付近でＯのピークはみられない。
また、第１７図（ａ）、（ｂ）は、第１６図に示した試料において、表面にＴｉが成膜されている試料については、希フッ酸により表面のＴｉを除去し、更に、両方の試料に対して、硝酸によりＣｕを除去した後のＴａバリア表面の走査型電子顕微鏡（ＳＥＭ）写真を示す。第１７図（ａ）に示すように、Ｃｕ成膜後にＣｕ表面にＴｉを成膜せずに３５０℃３０分間の熱処理を行った試料では、Ｃｕの粒界があったと思われる部分のＴａ表面が盛り上がっており、その部分でＴａが酸化していることが確認されている。これに対し、第１７図（ｂ）に示すように、Ｃｕ成膜後にＣｕ表面にＴｉを成膜し、３５０℃３０分間の熱処理を行った試料では、Ｔａ表面は平滑であり、Ｔａの酸化はみられない。この結果は第１６図に示すＳＩＭＳ分析の結果と対応する。
Ｔａの酸化はＣｕ表面及びＣｕ中の酸素が３５０℃の熱処理で拡散し、Ｔａを酸化したものと考えられる。Ｃｕ表面にＴｉを成膜した場合は、その後のアニール中に、ＴｉがＣｕ表面又はＣｕ中の酸素をゲッタリングすることにより、バリアＴａの酸化が抑制されたものと考えられる。したがって、Ｃｕ表面に成膜したＴｉの効果としては、Ｃｕ中の酸素のゲッタリングによるバリアＴａの酸化抑制の効果もある。
（本発明の変形例）
以上説明した半導体装置の配線用金属及びその製造方法においては、以下のような変形例としてもよい。
上記の実施形態においては、下層配線と上層配線を同一の方法で形成することができるとしているが、下層配線と上層配線を上記の各実施形態を組み合わせて異なった方法により形成してもよい。
絶縁膜１の構成材料としては、ＳｉＯ２等、その他の絶縁性の材料が用いられる。絶縁膜１の構成材料としては、より誘電率の低い材料を用いることが好ましい。絶縁膜１は、プラズマＣＶＤ法等により形成される。絶縁膜１の膜厚は、特に限定されないが、絶縁膜１ａは、１００〜３０００ｎｍ程度、絶縁膜１ｂは、１００〜１０００ｎｍ程度、絶縁膜１ｃは、１００〜１０００ｎｍ程度、絶縁膜１ｄは、１００〜１０００ｎｍ程度である。
ストッパー絶縁膜２の構成材料としては、ＳｉＣ、ＳｉＮ、ＳｉＣＮ等、絶縁性の材料が用いられる。ストッパー絶縁膜２の構成材料としては、より誘電率の低い材料を用いることが好ましい。ストッパー絶縁膜２は、プラズマＣＶＤ法等により形成される。ストッパー絶縁膜２の膜厚は、特に限定されないが、ストッパー絶縁膜２ａは、１０〜１００ｎｍ程度、ストッパー絶縁膜２ｂは、１０〜１００ｎｍ程度である。また、ストッパー絶縁膜２は、配線用凹部のエッチングストッパーとして用いるが、配線用凹部を目的の形状に加工できる場合には、ストッパー絶縁膜２を用いなくてもよい。
配線溝は、リソグラフィーとエッチング（異方性エッチング）等により形成される。配線溝の幅は、特に限定されないが、通常、直径５０〜２００００ｎｍ程度とされる。
バリアメタル膜３の構成材料としては、Ｔａ、Ｔｉ、Ｗなどの金属、これらの窒化物、これらにＳｉなどを添加した３元系もしくは４元系の窒化物から選択した物質が用いられる。バリアメタル膜３は、イオン化スパッタ法、ＣＶＤ法、原子Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＡＬＤ）等により形成される。バリアメタル膜３の膜厚は、特に限定されないが、バリアメタル膜３ａは、５〜５０ｎｍ程度、バリアメタル膜３ｂは、５〜５０ｎｍ程度である。
金属配線Ｃｕ４の形成方法としては、イオン化スパッタ法、ＣＶＤ法、有機金属化学気相成長法（ＭＯ−ＣＶＤ法）等により、Ｃｕ薄膜を形成した後、このＣｕ薄膜を電極として電解めっき法により形成したり、ＭＯ−ＣＶＤ法により形成することができる。また、Ｃｕ薄膜を形成せずに、配線溝に直接ＭＯ−ＣＶＤ法でＣｕを埋め込むことも可能である。金属配線Ｃｕ４の膜厚は、配線溝及び配線孔を埋め込むことができる程度に形成されれば、特に限定されない。
Ｃｕ結晶粒成長（Ｃｕ多結晶化）のための熱処理は、窒素、水素等の還元雰囲気の下で行われる。この熱処理は、４００℃以下で行われ、好ましくは３００℃以下である。なお、この熱処理の工程はなくてもよい。
添加元素層５の構成材料としては、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｍｇ、Ａｇ等が用いられる。添加元素層５は、スパッタリング等により形成される。添加元素層５の膜厚は、特に限定されないが、添加元素層５ａは、５〜１００ｎｍ程度、添加元素層５ｂは、５〜１００ｎｍ程度である。
添加元素層５からＣｕ４中に添加元素を拡散させるための熱処理は、窒素等の雰囲気下で行われる。この熱処理は、３００〜５００℃程度の温度条件下、１０分〜１時間行われる。
余剰な添加元素層５の除去は、フッ酸によるウエットエッチング、ＣＭＰ等により行われる。
余剰なＣｕ４、余剰なバリアメタル膜３の除去は、ＣＭＰ等により行われる。
バリア絶縁膜８の構成材料としては、ＳｉＣＮ、ＳｉＣ、ＳｉＮ等、Ｃｕに対してバリア性を有する絶縁性の材料が用いられる。バリア絶縁膜８は、プラズマＣＶＤ法等により形成される。バリア絶縁膜８の膜厚は、特に限定されないが、バリア絶縁膜８ａは、２０〜１００ｎｍ程度、バリア絶縁膜８ｂは、２０〜１００ｎｍ程度である。
配線孔は、リソグラフィーと異方性ドライエッチング等により形成される。配線孔の幅は、特に限定されないが、通常、直径５０〜１０００ｎｍ程度とされる。
カバー絶縁膜９の構成材料としては、ＳｉＯ２等、その他の絶縁性の材料が用いられる。カバー絶縁膜９は、プラズマＣＶＤ法等により形成される。カバー絶縁膜９の膜厚は、特に限定されないが、カバー絶縁膜９は、１００〜１００００ｎｍ程度である。
以上の実施形態及び実施例においては、半導体素子が形成された基板上に、Ｃｕを主成分とする多結晶とＣｕ以外の添加元素とを含有する配線用金属からなる金属配線を形成した半導体装置を例に説明した。本発明においては、上述の構造を有する配線用金属、及び上述の各製造方法により製造された配線用金属は、半導体装置のみならず、その他の用途における配線用の金属材料としても用いられる。
Claims (16)
- Ｃｕ（銅）を主成分とし、添加元素を含有する多結晶銅合金からなり、
前記添加元素の濃度が、前記多結晶銅合金を構成する結晶粒の結晶粒界及び結晶粒界近傍において、前記結晶粒の内部よりも高いことを特徴とする配線用銅合金。 - 前記添加元素が、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）、Ｃｒ（クロム）、Ｃｏ（コバルト）、Ａｌ（アルミニウム）、Ｓｎ（錫）、Ｎｉ（ニッケル）、Ｍｇ（マグネシウム）及びＡｇ（銀）からなる群から選択された少なくとも１種の元素であることを特徴とする請求項１に記載の配線用銅合金。
- 前記結晶粒界及び／又は前記結晶粒界近傍には、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素とＣｕとの金属間化合物が形成されていることを特徴とする請求項２に記載の配線用銅合金。
- 前記結晶粒界及び／又は前記結晶粒界近傍には、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素の酸化物が形成されていることを特徴とする請求項２に記載の配線用銅合金。
- 前記結晶粒内部の前記添加元素の濃度が０．１原子％以下であることを特徴とする請求項２乃至４のいずれか１項に記載の配線用銅合金。
- 半導体素子が形成された基板上に、請求項１乃至５のいずれか１項に記載の配線用銅合金からなる金属配線が形成されていることを特徴とする半導体装置。
- 多結晶Ｃｕ膜を形成する工程と、
前記多結晶Ｃｕ膜上に、前記Ｃｕ膜中への添加元素からなる層を形成する工程と、
前記添加元素を前記添加元素の層から前記多結晶Ｃｕ膜中に拡散させる工程と、
を有することを特徴とする配線の形成方法。 - 前記多結晶Ｃｕ膜が形成された基板を加熱する加熱工程と、前記添加元素層を形成する工程と、前記添加元素を拡散する工程と、を同時に行うことを特徴とする請求項７に記載の配線の形成方法。
- 前記添加元素は、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくとも１種の元素であることを特徴とする請求項７又は８に記載の配線の形成方法。
- 半導体素子が形成された基板上に多結晶Ｃｕ膜を形成する工程と、
前記多結晶Ｃｕ膜上に添加元素からなる層を形成する工程と、
前記添加元素を前記添加元素の層から前記多結晶Ｃｕ膜中に拡散させる工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体素子が形成された基板上に、絶縁膜を形成する工程と、
前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、
前記配線用凹部を埋め込むようにして、Ｃｕ膜を前記絶縁膜上に成膜する工程と、
前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上の余剰なＣｕ膜を化学機械研磨によって除去する工程と、
前記Ｃｕ膜上に添加元素からなる層を形成する工程と、
前記添加元素を前記添加元素の層からＣｕ膜中に拡散させる工程と、
余剰な添加元素の層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体素子が形成された基板上に、絶縁膜を形成する工程と、
前記絶縁膜に、溝及び孔の少なくとも一方からなる配線用の凹部を形成する工程と、
前記配線用凹部の内面を含む前記絶縁膜上に、Ｃｕの拡散を防止するバリアメタル膜を成膜する工程と、
前記配線用凹部内に埋め込むようにして前記絶縁膜上にＣｕ膜を成膜する工程と、
前記配線用凹部に埋め込まれた部分以外の前記絶縁膜上のＣｕ膜及びバリアメタル膜を化学機械研磨によって除去する工程と、
前記配線用凹部内のＣｕ膜上に添加元素からなる層を形成する工程と、
前記添加元素を前記添加元素の層から前記Ｃｕ膜中に拡散させる工程と、
余剰な添加元素の層を除去する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記余剰のＣｕ膜を除去する工程の前に、前記添加元素の層を形成する工程、前記添加元素を拡散させる工程、及び、前記余剰の添加元素層を除去する工程を行うことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
- 前記余剰のＣｕ膜を除去する工程の後に、前記添加元素の層を形成する工程、前記添加元素を拡散させる工程、及び、前記余剰の添加元素層を除去する工程を行うことを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
- 前記基板を加熱する工程と、前記添加元素の層を形成する工程と、前記添加元素を拡散させる工程と、が同時に行われることを特徴とする請求項１０乃至１４のいずれか１項に記載の半導体装置の製造方法。
- 前記添加元素は、Ｔｉ、Ｚｒ、Ｈｆ、Ｃｒ、Ｃｏ、Ａｌ、Ｓｎ、Ｎｉ、Ｍｇ及びＡｇからなる群から選択された少なくともの１種の元素であることを特徴とする請求項１０乃至１５のいずれか１項に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002356291 | 2002-12-09 | ||
| JP2002356291 | 2002-12-09 | ||
| PCT/JP2003/012080 WO2004053971A1 (ja) | 2002-12-09 | 2003-09-22 | 配線用銅合金、半導体装置、配線の形成方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004053971A1 true JPWO2004053971A1 (ja) | 2006-04-13 |
| JP4591084B2 JP4591084B2 (ja) | 2010-12-01 |
Family
ID=32500815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004558392A Expired - Fee Related JP4591084B2 (ja) | 2002-12-09 | 2003-09-22 | 配線用銅合金、半導体装置及び半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US7545040B2 (ja) |
| JP (1) | JP4591084B2 (ja) |
| AU (1) | AU2003266560A1 (ja) |
| WO (1) | WO2004053971A1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7229922B2 (en) | 2003-10-27 | 2007-06-12 | Intel Corporation | Method for making a semiconductor device having increased conductive material reliability |
| DE102004021239B4 (de) * | 2004-04-30 | 2017-04-06 | Infineon Technologies Ag | Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren |
| JP4940950B2 (ja) * | 2004-08-12 | 2012-05-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4377788B2 (ja) * | 2004-09-27 | 2009-12-02 | 株式会社神戸製鋼所 | 半導体配線用Ｃｕ合金、Ｃｕ合金配線の製法、該製法で得られたＣｕ合金配線を有する半導体装置、並びに半導体のＣｕ合金配線形成用スパッタリングターゲット |
| JP2006294922A (ja) * | 2005-04-12 | 2006-10-26 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7267861B2 (en) * | 2005-05-31 | 2007-09-11 | Texas Instruments Incorporated | Solder joints for copper metallization having reduced interfacial voids |
| JP5380838B2 (ja) * | 2005-06-22 | 2014-01-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2007027177A (ja) * | 2005-07-12 | 2007-02-01 | Sony Corp | 半導体装置の製造方法 |
| JP4670684B2 (ja) * | 2006-03-03 | 2011-04-13 | Ｔｄｋ株式会社 | 酸化物誘電体膜の形成方法 |
| JP5333207B2 (ja) * | 2007-03-05 | 2013-11-06 | 富士通セミコンダクター株式会社 | 拡散係数の算定方法 |
| JP5138248B2 (ja) * | 2007-03-23 | 2013-02-06 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP5192171B2 (ja) * | 2007-04-17 | 2013-05-08 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| US7843063B2 (en) * | 2008-02-14 | 2010-11-30 | International Business Machines Corporation | Microstructure modification in copper interconnect structure |
| US20090321935A1 (en) * | 2008-06-30 | 2009-12-31 | O'brien Kevin | Methods of forming improved electromigration resistant copper films and structures formed thereby |
| JP5501586B2 (ja) * | 2008-08-22 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5582727B2 (ja) | 2009-01-19 | 2014-09-03 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| JP5493096B2 (ja) | 2009-08-06 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US7956463B2 (en) * | 2009-09-16 | 2011-06-07 | International Business Machines Corporation | Large grain size conductive structure for narrow interconnect openings |
| JP5667485B2 (ja) * | 2011-03-17 | 2015-02-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、及び半導体装置 |
| JP2012204501A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 半導体装置、電子デバイス、及び、半導体装置の製造方法 |
| US8648465B2 (en) | 2011-09-28 | 2014-02-11 | International Business Machines Corporation | Semiconductor interconnect structure having enhanced performance and reliability |
| US8736055B2 (en) * | 2012-03-01 | 2014-05-27 | Lam Research Corporation | Methods and layers for metallization |
| JP6360276B2 (ja) * | 2012-03-08 | 2018-07-18 | 東京エレクトロン株式会社 | 半導体装置、半導体装置の製造方法、半導体製造装置 |
| US8975531B2 (en) | 2013-01-22 | 2015-03-10 | International Business Machines Corporation | Composite copper wire interconnect structures and methods of forming |
| JP6104363B2 (ja) * | 2013-03-19 | 2017-03-29 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法および通電検査装置 |
| JP2016100419A (ja) * | 2014-11-19 | 2016-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| KR102310404B1 (ko) * | 2015-11-05 | 2021-10-07 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9799605B2 (en) | 2015-11-25 | 2017-10-24 | International Business Machines Corporation | Advanced copper interconnects with hybrid microstructure |
| US9997406B2 (en) * | 2016-02-04 | 2018-06-12 | International Business Machines Corporation | Columnar interconnects and method of making them |
| JP2019169579A (ja) * | 2018-03-23 | 2019-10-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10600686B2 (en) * | 2018-06-08 | 2020-03-24 | International Business Machines Corporation | Controlling grain boundaries in high aspect-ratio conductive regions |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165632A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0920942A (ja) * | 1995-06-27 | 1997-01-21 | Internatl Business Mach Corp <Ibm> | チップ及びパッケージの相互接続用銅合金ならびにその製造法 |
| JPH0964033A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 半導体装置の製造方法 |
| JPH11102909A (ja) * | 1997-09-29 | 1999-04-13 | Sony Corp | 銅合金配線の形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
| US5930669A (en) * | 1997-04-03 | 1999-07-27 | International Business Machines Corporation | Continuous highly conductive metal wiring structures and method for fabricating the same |
| JP3540699B2 (ja) | 1998-01-12 | 2004-07-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP2000208517A (ja) | 1999-01-12 | 2000-07-28 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP3819670B2 (ja) | 2000-04-14 | 2006-09-13 | 富士通株式会社 | ダマシン配線を有する半導体装置 |
| US6228759B1 (en) * | 2000-05-02 | 2001-05-08 | Advanced Micro Devices, Inc. | Method of forming an alloy precipitate to surround interconnect to minimize electromigration |
| US20030217462A1 (en) * | 2001-12-13 | 2003-11-27 | Fei Wang | Method for improving electromigration performance of metallization features through multiple depositions of binary alloys |
| US20030116845A1 (en) * | 2001-12-21 | 2003-06-26 | Bojkov Christo P. | Waferlevel method for direct bumping on copper pads in integrated circuits |
| US20030155655A1 (en) * | 2002-02-20 | 2003-08-21 | International Business Machines Corporation | Integrated, active, moisture and oxygen getter layers |
| US7101790B2 (en) * | 2003-03-28 | 2006-09-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming a robust copper interconnect by dilute metal doping |
-
2003
- 2003-09-22 JP JP2004558392A patent/JP4591084B2/ja not_active Expired - Fee Related
- 2003-09-22 US US10/538,306 patent/US7545040B2/en not_active Expired - Fee Related
- 2003-09-22 AU AU2003266560A patent/AU2003266560A1/en not_active Abandoned
- 2003-09-22 WO PCT/JP2003/012080 patent/WO2004053971A1/ja active Application Filing
-
2009
- 2009-04-20 US US12/426,549 patent/US20090203208A1/en not_active Abandoned
-
2011
- 2011-11-22 US US13/302,721 patent/US20120061844A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165632A (ja) * | 1988-12-20 | 1990-06-26 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0920942A (ja) * | 1995-06-27 | 1997-01-21 | Internatl Business Mach Corp <Ibm> | チップ及びパッケージの相互接続用銅合金ならびにその製造法 |
| JPH0964033A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 半導体装置の製造方法 |
| JPH11102909A (ja) * | 1997-09-29 | 1999-04-13 | Sony Corp | 銅合金配線の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003266560A1 (en) | 2004-06-30 |
| JP4591084B2 (ja) | 2010-12-01 |
| US20090203208A1 (en) | 2009-08-13 |
| US7545040B2 (en) | 2009-06-09 |
| US20060113685A1 (en) | 2006-06-01 |
| WO2004053971A1 (ja) | 2004-06-24 |
| US20120061844A1 (en) | 2012-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4591084B2 (ja) | 配線用銅合金、半導体装置及び半導体装置の製造方法 | |
| JP5078259B2 (ja) | １ないし５ｎｍの厚さの金属キャップを用いる改良されたオンチップＣｕ相互接続 | |
| JP5501586B2 (ja) | 半導体装置の製造方法 | |
| JP4397399B2 (ja) | 半導体装置の製造方法 | |
| US7892976B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20070020931A1 (en) | Manufacture method for semiconductor device having improved copper diffusion preventive function of plugs and wirings made of copper or copper alloy and semiconductor device of this kind | |
| JP4940950B2 (ja) | 半導体装置の製造方法 | |
| JP4647184B2 (ja) | 半導体装置の製造方法 | |
| US6506668B1 (en) | Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability | |
| JP2004040022A (ja) | 半導体装置およびその製造方法 | |
| JP2005244178A (ja) | 半導体装置の製造方法 | |
| US7101790B2 (en) | Method of forming a robust copper interconnect by dilute metal doping | |
| JP5309722B2 (ja) | 半導体装置およびその製造方法 | |
| JP5362500B2 (ja) | 半導体装置の製造方法 | |
| JP2000208517A (ja) | 半導体装置の製造方法 | |
| JP2004079835A (ja) | 半導体装置の製造方法 | |
| US8709939B2 (en) | Semiconductor device having a multilevel interconnect structure and method for fabricating the same | |
| JP4492919B2 (ja) | 半導体装置の製造方法 | |
| KR100327092B1 (ko) | 반도체 소자의 구리 합금배선 형성방법 | |
| JP2011086837A (ja) | 半導体装置およびその形成方法 | |
| JP5532578B2 (ja) | 半導体装置の製造方法 | |
| JP4527393B2 (ja) | 半導体装置用Ｃｕ系合金配線及びその製造方法 | |
| JP2004031497A (ja) | 半導体装置およびその製造方法 | |
| JP2003209113A (ja) | 半導体装置の製造方法 | |
| JP2009296014A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100817 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |