KR20210064140A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20210064140A
KR20210064140A KR1020210066225A KR20210066225A KR20210064140A KR 20210064140 A KR20210064140 A KR 20210064140A KR 1020210066225 A KR1020210066225 A KR 1020210066225A KR 20210066225 A KR20210066225 A KR 20210066225A KR 20210064140 A KR20210064140 A KR 20210064140A
Authority
KR
South Korea
Prior art keywords
layer
oxide semiconductor
thin film
transistor
film transistor
Prior art date
Application number
KR1020210066225A
Other languages
English (en)
Other versions
KR102388864B1 (ko
Inventor
토시카즈 곤도
히데유키 기시다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20210064140A publication Critical patent/KR20210064140A/ko
Priority to KR1020220046218A priority Critical patent/KR102435087B1/ko
Application granted granted Critical
Publication of KR102388864B1 publication Critical patent/KR102388864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Abstract

박막 트랜지스터의 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트를 예방하는 것이다.
박막 트랜지스터(150)는, 소스 전극층(107a) 및 드레인 전극층(107b)과 산화물 반도체층(103) 사이에 버퍼층(106)이 형성된다. 버퍼층(106)은, 산화물 반도체층(103)의 중앙부 위에, 절연체 또는 반도체인 금속 산화물층(105)을 갖는다. 금속 산화물층(105)은, 산화물 반도체층(103)에의 불순물의 침입을 억제하는 보호층으로서 기능한다. 따라서, 박막 트랜지스터(150)의 오프 전류의 증가, 또는 임계값의 마이너스 시프트를 예방할 수 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은, 산화물 반도체층을 사용하여 형성되는 박막 트랜지스터 및 그 제작 방법에 관한 것이다. 또한, 상기 박막 트랜지스터를 사용하여 제작되는 반도체 장치에 관한 것이다.
또한, 본 명세서에 있어서, 반도체 장치란, 반도체 특성을 활용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 반도체 회로 및 전기기기는 모두 반도체 장치이다.
금속 산화물은 다양하게 존재하여 다양한 용도로 사용된다. 산화 인듐은 잘 알려진 재료이고, 액정 디스플레이 등으로 필요하게 되는 투명 전극 재료로서 사용된다.
금속 산화물 중에는 반도체 특성을 나타내는 것이 있다. 반도체 특성을 나타내는 금속 산화물로서는, 예를 들어, 산화 텅스텐, 산화 주석, 산화 인듐, 산화 아연 등이 있고, 이러한 반도체 특성을 나타내는 금속 산화물을 채널 형성 영역으로 하는 박막 트랜지스터가 이미 알려져 있다(특허 문헌 1 내지 특허 문헌 4, 비특허 문헌 1).
그런데, 금속 산화물은 일원계 산화물만이 아니라 다원계 산화물도 알려져 있다. 예를 들어, 동족계열(homologous series)을 갖는 InGaO3(ZnO)m(m: 자연수)는, In, Ga 및 Zn을 갖는 다원계 산화물 반도체로서 알려져 있다(비특허 문헌 2 내지 비특허 문헌 4).
그리고, 상기와 같은 In-Ga-Zn계 산화물로 구성되는 산화물 반도체를 박막 트랜지스터의 채널층으로서 적용할 수 있다는 것이 확인된다(특허 문헌 5, 비특허 문헌 5 및 비특허 문헌 6).
[특허 문헌1]
특개소60-198861호 공보
[특허 문헌2]
특개평8-264794호 공보
[특허 문헌3]
특개평11-505377호 공보
[특허 문헌4]
특개2000-150900호 공보
[특허 문헌5]
특개2004-103957호 공보
[비특허 문헌 1]
M.W.Prins, K.O.Grosse-Holz, G.Muller, J.F.M.Cillessen, J.B.Giesbers, R.P.Weening, and R.M.Wolf, "A ferroelectric transparent thin-film transistor", Appl.Phys.Lett., 17 June 1996, Vol.68 p.3650
[비특허 문헌 2]
M.Nakamura, N.Kimizuka, and T.Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃", J.Solid State Chem., 1991, Vol.93 p.298
[비특허 문헌 3]
N.Kimizuka, M.Isobe, and M.Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9 and 16) in the In2O3-ZnGa2O4-ZnO System", J, Solid State Chem., 1995, Vol.116, p.170
[비특허 문헌 4]
M.Nakamura, N.Kimizuka, T.Mohri, M.Isobe, "동족계열, InFeO3(ZnO)m(m: 자연수)와 그 동형 화합물의 합성 및 결정 구조", 고체 물리, 1993년, Vol.28, No.5, p.317
[비특허 문헌 5]
K.Nomura, H.Ohta, K.Ueda, T.Kamiya, M.Hirano, and H.Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor", SCIENCE, 2003, Vol.300, p.1269
[비특허 문헌 6]
K.Nomura, H.Ohta, A.Takagi, T.Kamiya, M.Hirano, and H.Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, 2004, Vol.432, p.488
본 발명의 일 형태는, 박막 트랜지스터의 오프 전류의 증가, 또는 임계값의 마이너스 시프트를 예방하는 것을 과제의 하나로 한다.
또한, 본 발명의 일 형태는, 박막 트랜지스터의 소스 전극층 및 드레인 전극층과, 산화물 반도체층의 접합을 오믹 접합으로 하는 것을 과제의 하나로 한다.
또한, 본 발명의 일 형태는, 박막 트랜지스터의 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트가 예방된 고성능의 박막 트랜지스터를 효율 좋게 제작하는 것을 과제의 하나로 한다.
또한, 본 발명의 일 형태는, 박막 트랜지스터의 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트가 예방되어, 또는 박막 트랜지스터의 소스 전극층 및 드레인 전극층과, 산화물 반도체층의 접합이 오믹 접합인 고성능의 박막 트랜지스터를 효율 좋게 제작하는 것을 과제의 하나로 한다.
또한, 본 발명의 일 형태는, 고품질, 또는 고신뢰성의 반도체 장치를 제공하는 것을 과제의 하나로 한다.
본 발명의 일 형태는, 산화물 반도체층 위에 버퍼층이 형성되어, 상기 버퍼층 위에 소스 전극층 및 드레인 전극층이 형성된 역 스태거형의 박막 트랜지스터이다. 또한, 상기 버퍼층은, 산화물 반도체층의 양단부 위에 형성된 한 쌍의 도전층과, 산화물 반도체층의 중앙부 위에 형성되어, 한 쌍의 도전층과 같은 금속 원소를 갖고, 또한, 한 쌍의 도전층보다도 산소 농도가 높은, 상기 한 쌍의 도전층에 끼운 절연체 또는 반도체인 금속 산화물층을 갖는다.
또한, 상기 구성에 더하여, 상기 버퍼층이 산화물 반도체층의 양단부 위에 형성된 한 쌍의 산소 농도가 저하된 산화물 반도체층과, 상기 한 쌍의 산소 농도가 저하된 산화물 반도체층 위에 형성된 한 쌍의 고농도로 산소를 함유하는 도전층을 갖는 박막 트랜지스터도 본 발명의 일 형태이다.
또한, 본 명세서에 있어서, 절연체란 그 전기 저항율이 106(Ω·m) 이상인 물질을 가리키며, 반도체란 그 전기 저항율이 10-3(Ω·m) 이상, 106(Ω·m) 미만인 물질을 가리키며, 도전체란 그 전기 저항율이 10-3(Ω·m) 미만인 물질을 가리키는 것으로 한다.
또한, 본 발명의 일 형태는, 금속 산화물층이 산화물 반도체층과 동일 공정에 있어서 형성된 도전층에 대해, 산화 처리를 행함으로써 형성되는 박막 트랜지스터의 제작 방법이다. 또한, 상기 산화 처리는, 소스 전극층 및 드레인 전극층의 형성에 사용되는 레지스트를 마스크로서 전용한다. 따라서, 상기 도전층의 양단부는, 상기 산화 처리로는 산화되지 않고, 잔존된다. 결과적으로, 상기 산화 처리에 의하여, 한 쌍의 도전층과, 상기 한 쌍의 도전층에 끼워진 금속 산화물층이 형성된다.
또한, 본 발명의 일 형태는, 금속 산화물층이, 산화물 반도체층과 동일 공정으로 형성된 도전층에 대해, 산화 처리를 행함으로써 형성되고, 이어서, 한 쌍의 고농도로 산소를 함유하는 도전층 및 한 쌍의 산소 농도가 저하된 산화물 반도체층이, 열처리에 의하여 산소가 확산되는 것으로써 형성되는 박막 트랜지스터의 제작 방법이다.
또한, 본 발명의 일 형태는, 금속 산화물층, 한 쌍의 고농도로 산소를 함유하는 도전층, 및 한 쌍의 산소 농도가 저하된 산화물 반도체층이, 열 산화 처리를 행함으로써 형성되는 박막 트랜지스터의 제작 방법이다.
또한, 본 발명의 일 형태는, 금속 산화물층, 한 쌍의 고농도로 산소를 함유하는 도전층, 및 한 쌍의 산소 농도가 저하된 산화물 반도체층이, 산화 처리 및 열 산화 처리를 행함으로써 형성되는 박막 트랜지스터의 제작 방법이다.
또한, 본 발명의 일 형태는, 상기 박막 트랜지스터와, 상기 박막 트랜지스터 위에 형성된 층간 절연층을 갖는 반도체 장치이다.
본 발명의 일 형태는 역 스태거형의 박막 트랜지스터에 있어서, 산화물 반도체층의 중앙부 위에, 절연체 또는 반도체인 금속 산화물층을 갖는다. 상기 금속 산화물층은, 산화물 반도체층으로 불순물(수소 또는 물 등)의 침입을 억제하는 보호층으로서 기능한다. 따라서, 박막 트랜지스터의 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트를 예방할 수 있다.
또한, 본 발명의 일 형태는, 역 스태거형의 박막 트랜지스터에 있어서, 산화물 반도체층의 양단부와 상기 산화물 반도체층의 양단부 위에 형성된 한 쌍의 도전층 사이에, 항 쌍의 고농도로 산소를 함유하는 도전층 및 한 쌍의 산소 농도가 저하된 산화물 반도체층을 갖는다. 한 쌍의 산소 농도가 저하된 산화물 반도체층은, 산화물 반도체층과 비교하여 저항이 낮다. 따라서, 소스 전극층 및 드레인 전극층과, 산화물 반도체층의 접합을 오믹 접합으로 할 수 있다.
또한, 본 발명의 일 형태는, 상기 금속 산화물층이, 산화물 반도체층과 동일 공정으로 형성되는 도전층을 기초하여 형성된다. 따라서, 효율 좋게 고성능의 박막 트랜지스터를 형성할 수 있다.
또한, 본 발명의 일 형태는, 상기 금속 산화물층이 산화물 반도체층과 동일 공정으로 형성되는 도전층을 기초하여 형성되고, 또는 상기 항 쌍의 산소 농도가 저하된 산화물 반도체층이, 상기 도전층에 산소가 확산되는 것으로써 형성된다. 따라서, 효율 좋게 고성능의 박막 트랜지스터를 형성할 수 있다.
또한, 본 발명의 일 형태는, 반도체 장치가 갖는 박막 트랜지스터로서, 산화물 반도체층에의 불순물(수소 또는 물 등)의 침입을 억제하는 보호층을 갖는 박막 트랜지스터를 적용한다. 따라서, 박막 트랜지스터 위에 형성된 층간 절연층을, 목적에 따라 각종 재료, 제작 방법으로부터 선택할 수 있다. 즉, 고품질, 또는 고신뢰성의 반도체 장치를 제공할 수 있다.
도 1a 및 도 1b는 실시형태 1에서 설명하는 박막 트랜지스터의 단면도.
도 2a 내지 도 2d는 실시형태 2에서 설명하는 박막 트랜지스터의 제작 공정을 도시하는 단면도.
도 3a 내지 도 3d는 실시형태 2에서 설명하는 박막 트랜지스터의 제작 공정을 도시하는 단면도.
도 4는 실시형태 3에서 설명하는 액정 표시 장치의 화소를 도시하는 상면도.
도 5는 실시형태 3에서 설명하는 액정 표시 장치의 화소를 도시하는 단면도.
도 6은 실시형태 3에서 설명하는 액정 표시 장치의 화소를 도시하는 등가 회로도.
도 7은 실시형태 4에서 설명하는 발광 표시 장치의 화소를 도시하는 상면도.
도 8은 실시형태 4에서 설명하는 발광 표시 장치의 화소를 도시하는 단면도.
도 9는 실시형태 4에서 설명하는 발광 표시 장치의 화소를 도시하는 등가 회로도.
도 10은 실시형태 5에서 설명하는 전자 페이퍼의 단면도.
도 11a 내지 도 11c는 실시예 1에서 설명하는 계산에 의하여 구한 상태 밀도도.
도 12a 내지 도 12c는 실시예 1에서 설명하는 계산에 의하여 구한 상태 밀도도.
도 13a 및 조 13b는 실시예 1에서 설명하는 계산에 의하여 구한 상태 밀도도.
도 14a 및 도 14b는 실시예 1에서 설명하는 계산에 의하여 구한 티타늄막과 In-Ga-Zn-O계 산화물 반도체층의 접합 계면에 있어서의 열처리 전후의 원자 배치를 도시하는 도면.
도 15는 실시예 1에서 설명하는 계산에 의하여 구한 티타늄막과 In-Ga-Zn-O계 산화물 반도체층의 접합 계면에 있어서의 열처리 전후의 티타늄 농도 및 산소 농도를 도시하는 도면.
도 16a 및 도 16b는 실시예 1에서 설명하는 계산에 의하여 구한 티탄산화물층과 In-Ga-Zn-O계 산화물 반도체층의 접합 계면에 있어서의 열처리 전후의 원자 배치를 도시하는 도면.
도 17은 실시예 1에서 설명하는 계산에 의하여 구한 티탄산화물층과 In-Ga-Zn-O계 산화물 반도체층의 접합 계면에 있어서의 열처리 전후의 티타늄 농도 및 산소 농도를 도시하는 도면.
이하에서는, 본 실시형태에 대해서 도면을 사용하여 상세하게 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 일탈하지 않고 그 형태 및 상세한 내용을 다양하게 변경할 수 있다는 것은, 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정되어 해석되는 것이 아니다.
또한, 각 실시형태의 도면 등에 있어서 도시하는 각 구성의 크기, 층의 두께, 또는 영역은, 명료화를 위해서 과장되어 표기하는 경우가 있다. 따라서, 반드시 그 스케일에 한정되지 않는다. 또한, 본 명세서에 있어서 사용하는 "제 1", "제 2", "제 3" 등의 서수는, 구성 요소의 혼동을 피하기 위해서 붙인 것이고 수치적으로 한정하는 것이 아님을 부기한다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 박막 트랜지스터의 구조에 대해서, 도 1a 및 도 1b를 사용하여 설명한다. 이어서, 상기 박막 트랜지스터가 갖는 특성에 대해서 설명한다.
도 1a는, 기판(100) 위에 형성된 박막 트랜지스터(150)의 단면도를 도시한다. 박막 트랜지스터(150)는, 기판(100) 위에 형성된 게이트 전극층(101)과, 게이트 전극층(101) 위에 형성된 게이트 절연층(102)과, 게이트 절연층(102) 위에 형성된 산화물 반도체층(103)과, 산화물 반도체층(103) 위에 형성된 도전체인 한 쌍의 도전층(104a, 104b), 및 절연체 또는 반도체인 금속 산화물층(105)을 갖는 버퍼층(106)과, 도전층(104a)(한 쌍의 도전층(104a, 104b)의 한 쪽) 위에 형성된 소스 전극층(107a)과, 도전층(104b)(한 쌍의 도전층(104a, 104b)의 다른 쪽) 위에 형성된 드레인 전극층(107b)을 갖는다. 또한, 한 쌍의 도전층(104a, 104b)은, 산화물 반도체층(103)의 양단부 위에 형성되고, 금속 산화물층(105)은, 산화물 반도체층(103)의 중앙부 위에 형성된다.
바꾸어 말하면, 도 1a의 박막 트랜지스터(150)는, 산화물 반도체층(103)과 소스 전극층(107a) 및 드레인 전극층(107b) 사이에, 한 쌍의 도전층(104a, 104b) 및 금속 산화물층(105)이 형성된 버퍼층(106)을 갖는 역 스태거형의 박막 트랜지스터이다.
도 1b는, 기판 위에 형성된 박막 트랜지스터(151)의 단면도를 도시한다. 박막 트랜지스터(151)는, 도 1a에 도시한 박막 트랜지스터(150)의 구성에 더하여, 산화물 반도체층(103)의 양단부에 형성된 한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b)과, 한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b) 위에 형성된 한 쌍의 고농도로 산소를 함유하는 도전층(109a, 109b)을 갖는다.
바꾸어 말하면, 도 1b의 박막 트랜지스터(151)는, 산화물 반도체층(103)과 소스 전극층(107a) 및 드레인 전극층(107b) 사이에, 한 쌍의 도전층(104a, 104b), 금속 산화물층(105), 한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b), 및 한 쌍의 고농도로 산소를 함유하는 도전층(109a, 109b)이 형성된 버퍼층(110)을 갖는 역 스태거형의 박막 트랜지스터이다.
기판(100)으로서는, 바륨 보로실리케이트 유리나, 알루미노 보로실리케이트 유리 등의 유리 기판 등을 사용할 수 있다.
게이트 전극층(101)으로서는, 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc)으로부터 선택된 원소, 상술한 원소를 성분으로 하는 합금, 또는 상술한 원소를 성분으로 하는 질화물을 적용할 수 있다. 또한, 이들의 재료의 적층 구조를 적용할 수도 있다.
게이트 절연층(102)으로서는, 산화실리콘, 질화실리콘, 산화질화실리콘, 질화산화실리콘, 산화알루미늄, 산화탄탈 등의 절연체를 적용할 수 있다. 또한, 이들의 절연체로 이루어지는 적층 구조를 적용하여도 좋다. 또한, 산화질화실리콘이란 그 소성으로서, 질소보다도 산소의 함유량이 많은 것이고, 농도 범위로서 산소가 55at.% 내지 65at.%, 질소가 1at.% 내지 20at.%, 실리콘이 25at.% 내지 35at.%, 수소가 0.1at.% 내지 10at.% 범위에 있어서, 합계 100at.%가 되도록 각 원소를 임의의 농도로 포함하는 것을 가리킨다. 또한, 질화산화실리콘이란, 그 소성으로서 산소보다도 질소의 함유량이 많은 것이고, 농도 범위로서 산소가 15at.% 내지 30at.%, 질소가 20at.% 내지 30at.%, 실리콘이 25at.% 내지 35at.%, 수소가 15at.% 내지 25at.%의 범위에 있어서, 합계 100at.%가 되도록 각 원소를 임의의 농도로 포함하는 것을 가리킨다.
산화물 반도체층(103)으로서는, In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, In-Sn-O계 산화물 반도체, Ga-Zn-O계 산화물 반도체, 또는, Zn-O계 산화물 반도체 등의 산화물 반도체를 적용할 수 있다. 또한, 이들의 산화물 반도체에 질소(N), 실리콘(Si)을 첨가한 산화물 반도체를 적용할 수도 있다. 또한, 이들의 재료의 적층 구조를 적용할 수도 있다.
한 쌍의 도전층(104a, 104b)으로서는, 티타늄(Ti), 구리(Cu), 아연(Zn), 알루미늄(Al) 등을 적용할 수 있다. 또한, 상술한 금속 원소를 갖는 합금을 적용할 수도 있다. 또한, 이들의 재료의 적층 구조를 적용할 수도 있다.
금속 산화물(105)로서는, 한 쌍의 도전층(104a, 104b)과 같은 재료를 적용할 수 있다. 다만, 금속 산화물층(105)은, 한 쌍의 도전층(104a, 104b)보다도 산소 농도가 높다. 즉, 금속 산화물층(105)은, 한 쌍의 도전층(104a, 104b)과 같은 금속 원소를 갖고, 또한 도전층(104a, 104b)보다도 산소 농도가 높다.
소스 전극층(107a) 및 드레인 전극층(107b)으로서는, 알루미늄(Al), 구리(Cu), 티타늄(Ti), 탄탈(Ta), 텅스텐(W), 몰리브덴(Mo), 크롬(Cr), 네오디뮴(Nd), 스칸듐(Sc)으로부터 선택된 원소, 상술한 원소를 성분으로 하는 합금, 또는 상술한 원소를 성분으로 하는 질화물을 적용할 수 있다. 또한, 이들의 재료의 적층 구조를 적용할 수 있다.
한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b)으로서는, 산화물 반도체층(103)과 같은 재료를 적용할 수 있다. 다만, 한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b)은, 산화물 반도체층(103)보다도 산소 농도가 낮다. 즉, 한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b)은, 산화물 반도체층(103)과 같은 금속 원소를 갖고, 또한, 산화물 반도체층(103)보다도 산소 농도가 낮다.
한 쌍의 고농도로 산소를 함유하는 도전층(109a, 109b)으로서는, 한 쌍의 도전층(104a, 104b) 및 금속 산화물층(105)과 같은 재료를 적용할 수 있다. 다만, 한 쌍의 고농도로 산소를 함유하는 도전층(109a, 109b)은, 한 쌍의 도전층(104a, 104b)보다도 산소 농도가 높고, 금속 산화물층(105)보다도 산소 농도가 낮다. 즉, 한 쌍의 고농도로 산소를 함유하는 도전층(109a, 109b)은, 한 쌍의 도전층(104a, 104b) 및 금속 산화물층(105)과 같은 금속 원소를 갖고, 또한, 도전층(104a, 104b)보다도 산소 농도가 높고, 금속 산화물층(105)보다도 산소 농도가 낮다.
도 1a에 도시한 박막 트랜지스터(150)는, 소스 전극층(107a) 및 드레인 전극층(107b)과 산화물 반도체층(103) 사이에 버퍼층(106)이 형성된다. 버퍼층(106)은, 산화물 반도체층(103)의 중앙부 위에, 절연체 또는 반도체인 금속 산화물층(105)을 갖는다. 금속 산화물층(105)은, 산화물 반도체층(103)의 불순물(수소 또는 물 등)에의 침입을 억제하는 보호층으로서 기능한다. 따라서, 박막 트랜지스터(150)의 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트를 예방할 수 있다.
도 1b에 도시한 박막 트랜지스터(151)의 버퍼층(110)은, 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트를 예방하는 금속 산화물층(105)과 함께, 산화물 반도체층(103)의 양단부 위에, 한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b)을 갖는다. 한 쌍의 산소 농도가 저하된 산화물 반도체층(108a, 108b)은, 산화물 반도체층(103)과 비교하여 저항이 낮다. 따라서, 소스 전극층(107a) 및 드레인 전극층(107b)과 산화물 반도체층(103)의 접합을 오믹 접합으로 할 수 있다.
(실시형태 2)
본 실시형태에서는, 실시형태 1에서 설명한 박막 트랜지스터의 제작 방법의 일례에 대해서 도 2a 내지 도 2d 및 도 3a 내지 도 3d를 사용하여 설명한다.
또한, 본 실시형태에 있어서, "막"이란, 기판 전체면에 형성된 것이고, 후에 포토리소그래피 공정에 의하여 원하는 형상으로 가공되는 것이, 가공 전의 상태인 것을 가리킨다. 그리고, "층"이란, "막"으로부터 포토리소그래피 공정 등에 의하여 원하는 형상으로 가공, 형성된 것, 및 기판 전체면에 형성하는 것을 목적으로 한 것을 가리킨다.
기판(200) 위에 제 1 도전막(201)을 형성한다. 제 1 도전막(201)의 형성에는, 스퍼터링법, 진공 증착법, 펄스 레이저 퇴적법, 이온 플레이팅(plating)법, 유기 금속 기상 성장법 등에 대표되는 박막 퇴적법을 사용할 수 있다. 이어서, 제 1 도전막(201) 위에 제 1 레지스트(202)를 형성한다. 여기까지의 공정을 마친 단계의 단면도가 도 2a에 상당한다.
이어서, 제 2 레지스트(202)를 마스크서, 제 1 도전막(201)을 선택적으로 에칭함으로써 게이트 전극층(203)을 형성한다. 또한, 기판(200) 및 제 1 도전막(201)(게이트 전극층(203))의 재료는, 실시형태 1에서 예를 든 재료를 사용할 수 있기 때문에, 여기서는 상술의 설명을 원용한다. 또한, 제 1 레지스트(202)는, 게이트 전극층(203) 형성 후에 제거한다. 여기까지의 공정을 마친 단계의 단면도가 도 2b에 상당한다.
이어서, 기판(200) 및 게이트 전극층(203) 위에 게이트 절연층(204)을 형성한다. 게이트 절연층(204)의 형성에는, 스퍼터링법, 진공 증착법, 펄스 레이저 퇴적법, 이온 플레이팅법, 유기 금속 기상 성장법, 플라즈마CVD법 등에 대표되는 박막 퇴적법을 사용할 수 있다.
이어서, 산화물 반도체막(205)을 형성한다. 산화물 반도체막(205)의 형성에는, 스퍼터링법, 진공 증착법, 펄스 레이저 퇴적법, 이온 플레이팅법, 유기 금속 기상 성장법 등에 대표되는 박막 퇴적법을 사용할 수 있다. In-Ga-Zn-O계 산화물 반도체를 스퍼터링법으로서 형성하는 경우, In2O3, Ga2O3, ZnO를 소결한 타깃을 사용하는 것이 바람직하다. 스퍼터 가스에는 아르곤에 대표되는 희 가스를 사용한다. 스퍼터링법에 의한 성막 조건의 하나는, In2O3: Ga2O3: ZnO=1: 1: 1을 혼합, 소결한 타깃을 사용하여, 압력 0.4Pa, 직류(DC) 전원 500W, 아르곤 가스 유량 30sccm, 산소 가스 유량을 15sccm로 하는 것이다. 또한, 산화물 반도체막(205) 성막 후에, 100℃ 내지 600℃, 대표적으로는 200℃ 내지 400℃의 열처리를 행하는 것이 바람직하다. 상기 열처리에 의하여 산화물 반도체의 원자 레벨의 재배치가 행해진다. 상기 열처리(광 어닐링 등도 포함함)는, 산화물 반도체막(205) 중에 있어서의 캐리어의 이동을 저해하는 변형을 해방할 수 있는 관점에서 중요하다.
이어서, 산화물 반도체막(205) 위에 제 2 도전막(206)을 형성한다. 제 2 도전막(206)의 형성에는, 스퍼터링법, 진공 증착법, 펄스 레이저 퇴적법, 이온 플레이팅법, 유기 금속 기상 성장법 등에 대표되는 박막 퇴적법을 사용한다. 제 2 도전막(206)의 재료로서는 티타늄(Ti), 구리(Cu), 아연(Zn), 알루미늄(Al) 등을 사용할 수 있다. 또한, 상술한 금속 원소를 갖는 합금을 사용할 수도 있다. 또한, 이들의 재료의 적층 구조를 사용할 수도 있다. 이어서, 제 2 도전막(206) 위에 제 2 레지스트(207)를 형성한다. 여기까지의 공정을 마친 단계의 단면도가 도 2c에 상당한다.
이어서, 제 2 레지스트(207)를 마스크로서, 산화물 반도체막(205) 및 제 2 도전막(206)을 선택적으로 에칭함으로써 산화물 반도체층(208) 및 도전층(209)을 형성한다. 또한, 게이트 절연층(204) 및 산화물 반도체막(205)(산화물 반도체층(208))의 재료는, 실시형태 1에서 예를 든 재료를 사용할 수 있기 때문에, 여기서는 상술의 설명을 원용한다. 또한, 제 2 레지스트(207)는, 산화물 반도체층(208) 및 도전층(209)을 형성 후에 제거한다. 여기까지의 공정을 마친 단면도가 도 2d에 상당한다.
이어서, 게이트 절연층(204) 및 도전층(209) 위에 제 3의 도전막(210)을 형성한다. 제 3 도전막(210)의 형성에는, 스퍼터링법, 진공 증착법, 펄스 레이저 퇴적법, 이온 플레이팅법, 유기 금속 기상 성장법 등에 대표되는 박막 퇴적법을 사용할 수 있다. 이어서, 제 3 도전막(210) 위에 제 3의 레지스트(211a, 211b)를 형성한다. 여기까지의 공정을 마친 단면도가 도 3a에 상당한다.
이어서, 제 3 레지스트(211a, 211b)를 마스크로서 제 3 도전막(210)을 선택적으로 에칭함으로써 소스 전극층(212a) 및 드레인 전극층(212b)을 형성한다. 또한, 상기 에칭 공정에 있어서, 소스 전극층(212a) 및 드레인 전극층(212b)과 중첩하지 않는 영역(노출부)의 도전층(209)도 일부 에칭되어, 소스 전극층(212a) 및 드레인 전극층(212b)과 중첩하지 않는 영역(노출부)에 오목부를 갖는 도전층(231)이 형성된다. 또한, 제 3 도전막(210)(소스 전극층(212a) 및 드레인 전극층(212b)의 재료는, 실시형태 1에서 예를 든 재료를 사용할 수 있기 때문에, 여기서는 상술의 설명을 원용한다. 여기까지의 공정을 마친 단계의 단면도가 도 3b에 상당한다.
이어서, 제 3 레지스트(211a, 211b)를 마스크로서 산화 처리를 행한다. 상기 산화 처리로서는, 산화 분위기하에서의 열 산화 처리, 플라즈마 산화 처리, 산소 이온 주입 등을 사용할 수 있다. 또한, 산화 분위기하에서의 산화 처리를 행한 후에, 플라즈마 산화 처리를 행하는 등, 복수의 처리를 조합할 수도 있다. 또한, 열 산화 처리를 행하는 산화 분위기로서는, 전조 산소 분위기, 산소 및 희 가스의 혼합 분위기, 대기 분위기 등을 적용할 수 있다. 상기 산화 처리에 의하여, 산화물 반도체층(208) 위에 형성된 도전층(213)의 중앙부(노출부)가 산화되어, 절연체 또는 반도체인 금속 산화물층(214)이 형성된다. 또한, 금속 산화물층(214)의 형성에 따라, 한 쌍의 도전층(215a, 215b)이 산화물 반도체층(208)의 양단부 위에 형성된다. 구체적으로는, 소스 전극층(212a) 및 드레인 전극층(212b)과 중첩하는 영역(비노출부)의 도전층(213)은, 소스 전극층(212a) 및 드레인 전극층(212b) 및 제 3 레지스트(212a, 212b)에 의하여, 산화로부터 보호된다. 결과적으로, 한 쌍의 도전층(215a, 215b)가 잔존된다. 또한, 상기 산화 처리에 의하여 산화되는 영역의 체적은 증대한다. 즉, 금속 산화물층(214)의 체적은, 산화되기 전의 도전층(213)의 중앙부의 체적보다도 크다. 여기까지의 공정을 마친 단면도가 도 3c에 상당한다. 또한, 여기까지의 공정을 마친 단계에서 도 1a에 도시하는 박막 트랜지스터(150)가 완성된다.
또한, 본 실시형태의 박막 트랜지스터는, 도 1a, 도 3c에 도시한 구성에 한정되지 않는다. 구체적으로는, 도 1a, 도 3c에서는, 상기 산화 처리에 의하여, 소스 전극층(212a) 및 드레인 전극층(212b)과 중첩하지 않는 영역(중앙부)의 도전층(213)만이 산화되어, 금속 산화물층(214)이 형성된 박막 트랜지스터를 도시하지만, 그 이외의 영역이 산화된 박막 트랜지스터도 본 실시형태의 박막 트랜지스터에는 포함된다. 예를 들어, 상기 산화 처리에 의하여, 제 3 레지스트(211a, 211b)로 덮이지 않는 소스 전극층(212a) 및 드레인 전극층(212b)의 측부가 산화된 박막 트랜지스터도 본 실시형태의 박막 트랜지스터에 포함된다. 또한, 소스 전극층(212a) 및 드레인 전극층(212b)의 측부가 산화되는 경우, 상기 산화를 측부 표면 영역에 고정시킴으로써, 소스 전극층(212a) 및 드레인 전극층(212b)을 전극으로서 기능시킬 수 있다. 마찬가지로, 상기 산화 처리에 의하여, 소스 전극층(212a) 및 드레인 전극층(212b)과 중첩하는 영역(비노출부)의 도전층(213)의 일부가 내부 산화된 박막 트랜지스터도 본 실시형태의 박막 트랜지스터에 포함된다.
또한, 도 1a, 도 3c에서는, 상기 산화 처리에 의하여 형성된, 금속 산화물층(214)의 막 두께가 한 쌍의 도전층(215a, 215b)의 막 두께보다도 두꺼운 박막 트랜지스터를 도시하지만, 금속 산화물층(214)의 막 두께가 한 쌍의 도전층(215a, 215b)의 막 두께보다도 얇은 박막 트랜지스터도 본 실시형태의 박막 트랜지스터에 포함된다. 또한, 금속 산화물층(214)은, 오목부를 갖는 도전층(213)에 대해서 산화 처리를 행함으로써 형성된다. 또한, 상기 오목부는, 소스 전극층(212a) 및 드레인 전극층(212b)을 형성하는 에칭 공정시에, 형성된다. 즉, 소스 전극층(212a) 및 드레인 전극층(212b)을 형성하는 에칭 공정의 조건을 제어함으로써, 금속 산화물층(214)의 막 두께를 제어할 수 있다. 구체적으로는, 소스 전극층(212a) 및 드레인 전극층(212b)의 형성시의 오버 에칭 시간을 길게 함으로써, 상기 오목부를 깊게 할 수 있다. 따라서, 금속 산화물층(214)의 막 두께를 한 쌍의 도전층(215a, 215b)의 막 두께보다 얇게 할 수 있다.
도 1b에 도시한 박막 트랜지스터(151)를 제작하는 경우는, 이어서, 100℃ 내지 600℃, 대표적으로는 200℃ 내지 400℃의 열처리를 행한다. 상기 열처리에 의하여, 산화물 반도체층(208) 중의 산소가 한 쌍의 도전층(215a, 215b)으로 확산된다. 또한, 상기 산소의 한 쌍의 도전층(215a, 215b)의 확산과, 금속 산화물층(214)의 확산을 비교한 경우, 한 쌍의 도전층(215a, 215b)으로 확산하는 산소량이 더 많다. 따라서, 산화물 반도체층(208)의 양단부 위에 한 쌍의 산소 농도가 저하된 산화물 반도체층(216a, 216b)이 형성되고, 한 쌍의 산소 농도가 저하된 산화물 반도체층(216a, 216b) 위에 한 쌍의 고농도로 산소를 함유하는 도전층(217a, 217b)이 형성된다. 그 후, 제 3 레지스트(211a, 212b)를 제거한다. 여기까지의 공정을 마친 단면도가 도 3d에 상당한다.
여기서는, 도 1b에 도시한 박막 트랜지스터(151)를 제작하는 경우에 행하는 열처리를 산화 처리 후에 행하는 제작 공정을 나타냈지만, 상기 열처리의 타이밍은, 제 2 도전막(206) 형성 후라면, 어느 타이밍이라도 행하는 것이 가능하다. 또한, 상기 열처리는, 상술한 산화물 반도체층(208)의 원자 레벨의 재배치를 위한 열처리를 겸할 수 있다.
또한, 형성되는 박막 트랜지스터의 특성이라는 관점에서 보면, 산화 처리 후에 열처리를 행하는 것이 바람직하다. 산화 처리를 행하기 전(금속 산화물층(214) 형성하기 전)에 열처리를 행하면, 산화물 반도체층(208)의 상방 양단부만이 아니라, 상부 전체에 산소 농도가 저하된 산화물 반도체층이 형성되고, 형성되는 박막 트랜지스터의 오프 전류가 증가하기 때문이다.
또한, 제작 공정이라는 관점에서 보면, 상술한 산화 처리로서, 한 쌍의 산소 농도가 저하된 산화물 반도체층(216a, 216b), 및 한 쌍의 고농도로 산소를 함유하는 도전층(217a, 217b)이 형성되는 온도에서의 산화 분위기하에서의 열 산화 처리를 행하는 것이 바람직하다. 금속 산화물층(214), 산소 농도가 저하된 산화물 반도체층(216a, 216b), 및 고농도로 산소를 함유하는 도전층(217a, 217b)를 동일 공정으로 형성할 수 있기 때문이다. 상기 산화 처리 및 상기 열처리를 겸하는 처리 조건의 하나는, 건조 산소 분위기하에서 350℃, 1시간의 열 산화 처리이다.
또한, 형성되는 박막 트랜지스터의 신뢰성이라는 관점에서 보면, 열 산화 처리와 산화 처리를 조합하여 행하는 것이 바람직하다. 금속 산화물층(214)의 막 두께를 두껍게 함으로써, 산화물 반도체층(208)으로 불순물(수소 또는 물 등)의 침입을 억제하는 보호층으로서의 기능을 향상시킬 수 있기 때문이다.
박막 트랜지스터(150)는, 산화물 반도체층(208)과 동일 공정으로 형성되는 도전층(209)(도전층(213))을 기초하여, 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트를 예방하는 기능을 갖는 금속 산화물층(214)이 형성되기 때문에, 효율 좋게 고성능의 박막 트랜지스터를 형성할 수 있다. 마찬가지로, 박막 트랜지스터(151)는, 산화물 반도체층(208)과 동일 공정으로 형성되는 도전층(209)(도전층(213))을 기초하여, 오프 전류의 증가, 또는 임계값 전압의 마이너스 시프트를 예방하는 기능을 갖는 금속 산화물층(214)이 형성되어, 또는 산화물 반도체층(208)과, 소스 전극층(212a) 및 드레인 전극층(212b)을 오믹 접합으로 하는 기능을 갖는 한 쌍의 산소 농도가 저하된 산화물 반도체층(216a, 216b)이, 한 쌍의 도전층(215a, 215b)으로 산소가 확산됨으로써 형성되기 때문에, 효율 좋게 고성능의 박막 트랜지스터를 형성할 수 있다.
(실시형태 3)
본 실시형태에서는, 실시형태 1에서 설명한 박막 트랜지스터를 사용한 반도체 장치의 일례를 나타낸다. 구체적으로는, 상기 박막 트랜지스터를 액티브 매트릭스 기판의 화소부에 형성되는 박막 트랜지스터에 적용한 액정 표시 장치에 대해서 도 4 내지 도 6에 도시한다. 이어서, 상기 액정 표시 장치에 대해서 설명한다.
또한, 반도체 장치 내에 있어서, 박막 트랜지스터의 소스 및 드레인은, 동작 조건 등에 의하여 서로 바꾸기 때문에, 어느 것이 소스 또는 드레인인지를 특정하는 것이 어렵다. 그래서, 본 실시형태 이후에 있어서는, 소스 전극층 및 드레인 전극층의 한쪽을 제 1 전극층, 소스 전극층 및 드레인 전극층의 다른 쪽을 제 2 전극층이라고 표기하여, 구별하도록 한다.
도 4는, 액티브 매트릭스 기판의 1화소를 도시하는 상면도이다. 본 실시형태의 액정 표시 장치의 화소는, 3개의 부화소에 의하여 구성된다. 각각 부화소에는, 박막 트랜지스터(300) 및 액정층에 전압을 인가하는 화소 전극(301)이 형성된다. 실시형태 1에서 나타낸 박막 트랜지스터는, 도 4 중의 박막 트랜지스터(300)에 적용할 수 있다. 화소부에는, 상술한 화소가 복수 형성된다. 또한, 복수의 게이트 배선(302), 복수의 소스 배선(303), 복수의 용량 배선(304)이 형성된다.
도 5는, 도 4의 A-B선에 대응하는 단면도이다. 도 5에 포함되는 박막 트랜지스터(450)는, 도 1a에 도시한 박막 트랜지스터이다. 즉, 박막 트랜지스터(450)는, 기판(400) 위에 형성된 게이트 전극층(401)과, 게이트 전극층(401) 위에 형성된 게이트 절연층(402)과, 게이트 절연층(402) 위에 형성된 산화물 반도체층(403)과, 산화물 반도체층(403) 위에 형성된 한 쌍의 도전층(404a, 404b) 및 금속 산화물층(405)을 갖는 버퍼층(406)과, 도전층(404a) 위에 형성된 제 1 전극층(407a)과, 도전층(404b) 위에 형성된 제 2 전극층(407b)을 갖는 박막 트랜지스터이다.
기판(400) 내지 제 1 전극층(407a) 및 제 2 전극층(407b)에 적용 가능한 재료 및 제작 방법은, 실시형태 1에서 설명한 재료 및 실시형태 2에서 설명한 제작 방법을 사용할 수 있기 때문에, 여기서는 상술의 설명을 원용한다.
또한, 부화소는 용량 소자(451)를 갖는다. 용량 소자(451)는, 박막 트랜지스터(450)의 게이트 전극층(401)과 동일 재료인 용량 배선(408)과, 게이트 절연층(402)과, 부화소에 연재하는 박막 트랜지스터(450)의 제 2 전극층(407b)에 의하여 구성된다.
박막 트랜지스터(450) 및 용량 소자(451) 위에는, 층간 절연층(409)이 형성된다. 도 5에 도시하는 박막 트랜지스터(450)에는, 산화물 반도체층(403)으로 불순물(수소 또는 물 등)의 침입을 억제하는 금속 산화물층(405)이 형성되기 때문에, 층간 절연층(409)으로서 각종 재료, 제작 방법을 적용할 수 있다. 예를 들어, 층간 절연층(409)으로서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 산화실리콘층, 산화질화실리콘층, 질화실리콘층, 또는 질화산화실리콘층 등을 형성할 수 있다. 또한, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴 또는 에폭시 등의 유기 재료, 실록산 수지 등의 실록산 재료, 또는 옥사졸 수지 등을 사용하여, 스핀 코팅법 등의 도포법에 의하여 형성할 수 있다. 또한, 실록산 재료란, Si-O-Si결합을 포함하는 재료에 상당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격 구조가 구성된다. 치환기로서, 유기기(예를 들어 알킬기, 방향족 탄화수소)나 플루오르기를 사용하여도 좋다. 유기기는, 플루오르기를 가져도 좋다. 또한, 층간 절연층(409)에 형성된 콘택트 홀(410)에 있어서, 박막 트랜지스터(450)의 제 2 전극층(407b)이 화소 전극(411)과 전기적으로 접속된다.
도 6은, 도 4의 부화소에 대응하는 등가 회로도이다. 박막 트랜지스터(500)의 게이트 전극은 게이트 배선(501)에 전기적으로 접속되고, 제 1 전극은 소스 배선(502)에 전기적으로 접속된다. 용량 소자(503)의 한쪽의 전극은 박막 트랜지스터(500)의 제 2 전극에 전기적으로 접속되고, 다른 전극은 용량 배선(504)에 전기적으로 접속된다. 화소 전극을 통하여 전압이 인가되는 액정층(505)은, 박막 트랜지스터(500)의 제 2 전극 및 용량 소자(503)의 한쪽 전극에 전기적으로 접속된다.
액정 표시 장치는, 액티브 매트릭스 기판과, 표면에 대향 전극이 형성된 대향 기판에 의하여 협지된 액정층을 갖는다. 액정층을 구성하는 액정 분자는, 액티브 매트릭스 기판의 화소 전극 및 대향 기판의 대향 전극 사이에 인가되는 전압에 의하여 배향이 제어된다. 액정 표시 장치는, 상기 액정층이 배향함으로써, 백 라이트로부터의 광을 투과 또는 차광함으로써, 화상의 표시를 행한다. 액정 표시 장치에 있어서, 액티브 매트릭스 기판의 화소부의 박막 트랜지스터는, 액정층에 인가되는 전압을 제어하는 스위칭 소자이다.
본 실시형태의 액정 표시 장치는, 산화물 반도체층(403) 위에 금속 산화물층(405)이 형성된 박막 트랜지스터(450)를 액티브 매트릭스 기판의 화소부의 박막 트랜지스터로서 사용한다. 금속 산화물층(405)은, 산화물 반도체층(403)으로 불순물(수소 또는 물 등)의 침입을 억제하는 보호층으로서 기능한다. 따라서, 목적에 따라, 층간 절연막(409)의 재료, 제작 방법을 선택할 수 있다. 결과적으로, 고품질, 또는 고신뢰성의 액정 표시 장치를 제공할 수 있다. 또한 여기서는 도 1a에 도시한 박막 트랜지스터를 적용한 액정 표시 장치에 대해서 나타냈지만, 도 1b에 도시한 박막 트랜지스터를 적용한 경우도 같은 효과를 나타낸다.
(실시형태 4)
본 실시형태에서는, 실시형태 1에서 설명한 박막 트랜지스터를 사용한 반도체 장치의 일례를 나타낸다. 구체적으로는, 상기 박막 트랜지스터를 액티브 매트릭스 기판의 화소부에 형성되는 박막 트랜지스터에 적용한 발광 표시 장치에 대해서 도 7 내지 도 9에 도시한다. 이어서, 본 실시형태의 발광 표시 장치에 대해서 설명한다. 또한, 본 실시형태의 발광 표시 장치가 갖는 표시 소자로서 여기서는 일렉트로 루미네선스를 활용하는 발광 소자를 사용하여 나타낸다. 일렉트로 루미네선스를 활용하는 발광 소자는, 발광 재료가 유기 화합물인지 무기 화합물인지에 따라 구별되고, 일반적으로 전자는 유기 EL소자, 후자는 무기 EL소자라고 불린다.
유기 EL 소자는 발광 소자에 전압을 인가함으로써, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 함유한 층에 주입되어 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아올 때 발광한다. 이러한 메커니즘에 의하여, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는 그 소자 구성에 의하여, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이고, 발광 메커니즘은 도너 준위와 억셉터 준위를 활용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 끼우고, 또한 그것을 전극으로 끼운 구조이며, 발광 메커니즘은 금속 이온의 내각(內殼) 전자 천이를 활용하는 국재(局在)형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 사용하여 설명한다.
도 7은, 액티브 매트릭스 기판의 1화소에 도시하는 상면도이다. 본 실시형태의 발광 표시 장치의 화소는, 3개의 부화소에 의하여 구성된다. 각각 부화소에는, 박막 트랜지스터(600, 601), 발광 소자에 전압을 인가하는 화소 전극(602)이 형성되다(편의상 화소 전극(602)의 일부는 도시하지 않음). 실시형태 1에서 나타낸 박막 트랜지스터는, 도 6 중의 박막 트랜지스터(600, 601)에 적용할 수 있다. 화소부에는, 상술한 화소가 복수 형성된다. 또한, 복수의 게이트 배선(603), 복수의 소스 배선(604), 복수의 전원선(605)이 형성된다. 또한, 전원선(605) 위에는, 고전원 전위 VDD가 설정된다.
도 8은, 도 7의 C-D선, E-F선에 대응하는 단면도이다. 박막 트랜지스터(750, 751)는, 도 1a에 도시한 박막 트랜지스터이다. 즉, 박막 트랜지스터(750, 751)는, 기판(700) 위에 형성된 게이트 전극층(701)과, 게이트 전극층(701) 위에 형성된 게이트 절연층(702)과, 게이트 절연층(702) 위에 형성된 산화물 반도체층(703)과, 산화물 반도체층(703) 위에 형성된, 도전층(704a, 704b) 및 금속 산화물층(705)을 갖는 버퍼층(706)과, 도전층(704a) 위에 형성된 제 1 전극층(707a)과, 도전층(704b) 위에 형성된 제 2 전극층(707b)을 갖는 박막 트랜지스터이다.
기판(700) 내지 제 1 전극층(707a) 및 제 2 전극층(707b)에 적용 가능한 재료 및 제작 방법은, 실시형태 1에서 설명한 재료 및 실시형태 2에서 설명한 제작 방법을 사용할 수 있기 때문에 여기서는 상술한 설명을 원용한다.
또한, 부화소는 용량 소자(752)를 갖는다. 용량 소자(752)는, 박막 트랜지스터(750, 751)의 게이트 전극층(701)과 동일 재료인 용량 배선(708)과, 게이트 절연층(702)과, 부화소에 연재하는 박막 트랜지스터(751)의 제 1 전극층(707a)에 의하여 구성된다.
박막 트랜지스터(750, 751) 및 용량 소자(752) 위에는, 층간 절연층(709)이 형성된다. 도 8에 도시하는 박막 트랜지스터(750, 751)에는, 산화물 반도체층(703)으로 불순물(수소 또는 물 등)의 침입을 억제하는 금속 산화물층(705)이 형성되기 때문에, 층간 절연층(709)으로서 각종 재료, 제작 방법을 적용할 수 있다. 예를 들어, 층간 절연층(709)으로서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 산화실리콘층, 산화질화실리콘층, 질화실리콘층, 또는 질화산화실리콘층 등을 형성할 수 있다. 또한, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴 또는 에폭시 등의 유기 재료, 실록산 수지 등의 실록산 재료, 또는 옥사졸 수지 등을 사용하여, 스핀 코팅법 등의 도포법에 의하여 형성할 수 있다. 또한, 실록산 재료란, Si-O-Si결합을 포함하는 재료에 상당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격 구조가 구성된다. 치환기로서, 유기기(예를 들어 알킬기, 방향족 탄화수소)나 플루오르기를 사용하여도 좋다. 유기기는, 플루오르기를 가져도 좋다. 또한, 층간 절연층(709)에는, 복수의 콘택트 홀(710a, 710b, 710c)이 형성된다. 박막 트랜지스터(751)의 제 2 전극층(707b)는, 콘택트 홀(710c)에 있어서, 화소 전극(711)과 전기적으로 접속된다.
도 9는, 도 7의 부화소에 대응하는 등가 회로도이다. 박막 트랜지스터(800)의 게이트 전극은 게이트 배선(801)에 전기적으로 접속되고, 제 1 전극은 소스 배선(802)에 전기적으로 접속된다. 용량 소자(803)의 한쪽의 전극은 박막 트랜지스터(800)의 제 2 전극에 전기적으로 접속되고, 다른 전극은 전원선(804)에 전기적으로 접속된다. 박막 트랜지스터(805)의 게이트 전극은 박막 트랜지스터(800)의 제 2 전극에 전기적으로 접속되고, 제 1 전극은 전원선(804) 및 용량 소자(803)의 다른 측의 전원에 접속된다. 화소 전극을 통하여 전압이 인가되는 유기 EL소자(806)는, 박막 트랜지스터(805)의 제 2 전극에 전기적으로 접속된다.
발광 표시 장치는, 액티브 매트릭스 기판의 화소 전극 위에 형성된 유기 EL소자와, 상기 유기 EL소자 위에 형성된 공통 전극을 갖는다. 또한, 공통 전극에는 저전원 전위 VSS가 설정된다. 상기 유기 EL소자는, 박막 트랜지스터를 통하여 화소 전극에 주어지는 고전원 전위 VDD와, 공통 전극에 주어지는 저전원 전위 VSS의 전위 차분의 전압이 인가되었을 때 전류가 흘러, 발광한다. 발광 표시 장치에 있어서, 액티브 매트릭스 기판의 화소부의 박막 트랜지스터는, 유기 EL소자에 흐르는 전류를 제어하는 스위칭 소자이다.
본 실시형태의 발광 표시 장치는, 산화물 반도체층(703) 위에 금속 산화물층(705)이 형성된 박막 트랜지스터(750, 751)를 액티브 매트릭스 기판의 화소부의 박막 트랜지스터로서 사용한다. 금속 산화물층(705)은, 산화물 반도체층(703)으로 불순물(수소 또는 물 등)의 침입을 억제하는 보호층으로서 기능한다. 따라서, 목적에 따라, 층간 절연막(709)의 재료, 제작 방법을 선택할 수 있다. 결과적으로, 고품질, 또는 고신뢰성의 발광 표시 장치를 제공할 수 있다. 또한 여기서는 도 1a에 도시한 박막 트랜지스터를 적용한 발광 표시 장치에 대해서 나타냈지만, 도 1b에 도시한 박막 트랜지스터를 적용한 경우도 같은 효과를 나타낸다.
(실시형태 5)
본 실시형태에서는, 실시형태 1에서 설명한 박막 트랜지스터를 사용한 반도체 장치의 일례를 나타낸다. 구체적으로는, 상기 박막 트랜지스터를 액티브 매트릭스 기판에 형성되는 박막 트랜지스터에 적용한 전자 페이퍼에 대해서 도 10에 도시한다. 이어서, 본 실시형태의 전자 페이퍼에 대해서 설명한다.
도 10은, 액티브 매트릭스형의 전자 페이퍼의 단면도이다. 제 1 기판(액티브 매트릭스 기판)(900) 위에 형성된 박막 트랜지스터(950)는, 도 1a에 도시한 박막 트랜지스터이다. 즉, 박막 트랜지스터(950)는, 제 1 기판(900) 위에 형성된 게이트 전극층(901)과, 게이트 전극층(901) 위에 형성된 게이트 절연층(902)과, 게이트 절연층(902) 위에 형성된 산화물 반도체층(903)과, 산화물 반도체층(903) 위에 형성된, 한 쌍의 도전층(904a, 904b) 및 금속 산화물층(905)을 갖는 버퍼층(906)과, 도전층(904a) 위에 형성된 제 1 전극층(907a)과, 도전층(904a) 위에 형성된 제 2 전극층(907b)을 갖는 박막 트랜지스터이다.
기판(900) 내지 제 1 전극층(907a) 및 제 2 전극층(907b)에 적용 가능한 재료 및 제작 방법은, 실시형태 1에서 설명한 재료 및 실시형태 2에서 설명한 제작 방법을 사용할 수 있기 때문에, 여기서는 상술한 설명을 원용한다.
박막 트랜지스터(950) 위에는, 층간 절연층(908)이 형성된다. 도 10에 도시하는 박막 트랜지스터(950)에는, 산화물 반도체층(903)의 불순물(수소 또는 물 등)의 침입을 억제하는 금속 산화물층(905)이 형성되기 때문에, 층간 절연층(908)으로서 각종 재료, 제작 방법을 적용할 수 있다. 예를 들어, 층간 절연층(908)으로서, 플라즈마 CVD법이나 스퍼터링법을 사용하여, 산화실리콘층, 산화질화실리콘층, 질화실리콘층, 또는 질화산화실리콘층 등을 형성할 수 있다. 또한, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조시클로부텐, 아크릴 또는 에폭시 등의 유기 재료, 실록산 수지 등의 실록산 재료, 또는 옥사졸 수지 등을 사용하여, 스핀 코팅법 등의 도포법에 의하여 형성할 수 있다. 또한, 실록산 재료란, Si-O-Si결합을 포함하는 재료에 상당한다. 실록산은, 실리콘(Si)과 산소(O)의 결합으로 골격 구조가 구성된다. 치환기로서, 유기기(예를 들어 알킬기, 방향족 탄화수소)나 플루오르기를 사용하여도 좋다. 유기기는, 플루오르기를 가져도 좋다. 또한, 층간 절연층(908)에는 콘택트 홀(909)이 형성된다. 박막 트랜지스터(950)의 제 2 전극층(907b)는, 콘택트 홀(909)에 있어서, 화소 전극(910)과 전기적으로 접속된다.
화소 전극(910)과 제 2 기판(911) 위에 형성된 공통 전극(912) 사이에는, 흑색 영역(913a) 및 백색 영역(913b)을 갖고, 주위에 액체로 채워져 있는 캐비티(914)를 포함하는 트위스트 볼(915)이 형성된다. 또한, 트위스트 볼(915)의 주위는 수지 등의 충전재(916)로 충전된다.
본 실시형태의 전자 페이퍼는, 트위스트 볼 표시방식을 사용한다. 상기 전자 페이퍼는, 백색과 흑색으로 나누어 칠해진 트위스트 볼을 화소 전극 및 공통 전극 사이에 갖는다. 트위스트 볼은, 제 1 기판의 화소 전극 및 제 2 기판의 공통 전극 사이에 인가되는 전압에 의하여 방향이 제어됨으로써, 표시를 행한다. 전자 페이퍼에 있어서, 액티브 매트릭스 기판의 박막 트랜지스터는, 트위스트 볼에 인가되는 전압을 제어하는 스위칭 소자이다.
본 실시형태의 발광 표시 장치는, 산화물 반도체층(903) 위에 금속 산화물층(905)이 형성된 박막 트랜지스터(950)를 액티브 매트릭스 기판의 박막 트랜지스터로서 사용한다. 금속 산화물층(905)은, 산화물 반도체층(903)으로 불순물(수소 또는 물 등)의 침입을 억제하는 보호층으로서 기능한다. 따라서, 목적에 따라, 층간 절연층(908)의 재료, 제작 방법을 선택할 수 있다. 결과적으로, 고품질, 또는 고신뢰성의 전자 페이퍼를 제공할 수 있다. 또한, 여기서는 도 1a에 도시한 박막 트랜지스터를 적용한 전자 페이퍼에 대해서 나타냈지만, 도 1b에 도시한 박막 트랜지스터를 적용한 경우도 같은 효과를 나타낸다.
여기서는, 산소 함유량의 차이에 의한 티타늄 및 티탄산화물의 전자 형상의 변화, 산화물 반도체층의 산소 결손에 따른 전자 상태의 변화, 열처리를 하는 데에 있어서의 티타늄층 및 산화물 반도체층의 접합 계면 근방에 있어서의 산소의 거동, 및 열처리를 하는 데에 있어서의 티탄산화물층 및 산화물 반도체층의 접합 계면 근방에 있어서의 산소의 거동에 관한 계산 결과를 나타낸다. 이어서, 버퍼층의 구성 재료에 티타늄을 적용한 실시형태 1의 박막 트랜지스터에 대해서 검증한다.
우선, 산소 함유량의 차이에 의한 티타늄 및 티탄산화물의 전자 상태의 변화를 검증한다. 여기서는, 티타늄 및 복수의 티탄산화물의 결정 구조의 에너지 상태 밀도를 밀도 범함수(密度汎函數) 이론(Density Functional Theory: DFT)에 의거하는 평면파-의사포텐셜법(plane wave-pseudopotential method)을 사용한 제 1 원리 계산에 의한 구조 최적화에 의하여 구한 결과에 대해서 나타낸다. 구체적으로는, Ti, TiO(NaCl형), Ti2O3(Al2O3형), TiO2(Anatase형), TiO2(Rutile형), 및 TiO2(Brookite형)의 구조를 최적화한 후의 상태 밀도도를 나타낸다. 또한, 계산 프로그램으로서는 CASTEP를, 교환상관 범함수로서는 GGA-PBE를 사용하였다.
도 11a 내지 도 11c는, 각각 Ti, TiO(NaCl형), Ti2O3(Al2O3형)의 상태 밀도도이다. 11a 내지 도 11c에는 밴드 갭이 없다. 즉, Ti, TiO(NaCl형), Ti2O3(Al2O3형)는 유도체이다.
도 12a 내지 도 12c는 각각 TiO2(Anatase형), TiO2(Rutile형), TiO2(Brookite형)의 상태 밀도도이다. 도 12a 내지 도 12c의 페르미 준위(0eV)는, 가전자대의 상단에 존재하여, 밴드 갭이 있다. 즉, TiO2(Anatase형), TiO2(Rutile형), 및 TiO2(Brookite형)는, 절연체 또는 반도체이다.
도 11a 내지 도 11c, 도 12a 내지 도 12c에 의거하여, 티타늄은, 어느 양 이하의 산소를 함유하여도 도전체인 것, 어느 양 이상의 산소를 함유하면 절연체화 또는 반도체화하는 것을 알 수 있다.
이어서, 산화물 반도체층의 산소 결손에 따른 전자 상태의 변화를 검증한다. 여기서는, 산화물 반도체층으로서 In-Ga-Zn-O계의 산화물 반도체 재료(In: Ga: Zn: O＝1: 1: 1: 4)를 사용하는 경우에 대해서 계산을 행한다.
우선, 고전 분자 동역학(Classical Molecular Dynamics) 계산에 의한 melt-quench법을 사용하여 In-Ga-Zn-O계의 산화물 반도체의 비정질 구조를 작성하였다. 또한, 여기서 작성한 비정질 구조는, 총 원자수가 84개, 밀도가 5.9g/cm3의 구조이다. 또한, 원자간 포텐셜은 금속-산소 사이 및 산소-산소 사이에 대해서는 Born-Mayer-Huggins형의 포텐셜을, 금속-금속 사이에 대해서는 Lennard-Jones형의 포텐셜을 사용하여, NVT 앙상블로 계산을 행하였다. 계산 프로그램으로서는, Materials Explorer를 사용하였다.
그 후, 상기 계산에 의하여 얻어진 구조에 대해서, 밀도 범함수(密度汎函數) 이론(Density Functional Theory: DFT)에 의거하는 평면파-의사포텐셜법을 사용한 제 1 원리 분자 동역학법(First Principle Molecular Dynamics: 이하, 제 1 원리 MD라고 함)에 의한 어닐링을 실온(298K)으로 행한 후에 구조의 최적화를 행하여, 상태 밀도를 구했다. 또한, 랜덤으로 산소 원자를 하나 제거한 구조(산소 결손 구조)에 대해서도 제 1 원리 MD와 구조 최적화를 행하여, 상태 밀도를 계산을 행하였다. 또한, 계산 프로그램으로서는 CASTEP를, 교환상관 범함수로서는 GGA-PBE를 사용하여, 제 1 원리 MD는 NVT 앙상블에 대해서 행하였다.
도 13a 및 도 13b는, 상기 계산에 의하여 얻어진 In-Ga-Zn-O계 산화물 반도체의 상태 밀도도이다. 도 13a는, 산소 결손이 없는 구조의 상태 밀도도이고, 도 13b는, 산소 결손 구조의 상태 밀도도이다. 도 13a에 있어서, 페르미 준위(0eV)는 가전자대의 상단에 존재하여, 밴드 갭이 있는 것에 대해, 도 13b에 있어서는, 페르미 준위(0eV)는 전도대에 숨어 들어가 있다. 즉, 산소 결손 구조는, 산소 결손이 없는 구조와 비교하여, 보다 저항이 낮은 구조인 것을 알 수 있다.
이어서, 열처리에 있어서의 티타늄층 및 산화물 반도체층의 접합 계면 근방에 있어서의 산소의 거동에 대해서 검증한다. 여기서는, 상술한 제 1 원리 계산에 의하여 얻어진 In-Ga-Zn-O계의 산화물 반도체의 비정질 구조 위에 티타늄을 적층하여, 상기 구조에 대해서 구조의 최적화를 행한 후에, NVT 앙상블로 제 1 원리 MD 계산을 행하였다. 계산 프로그램으로서는 CASTEP를, 교환상관 범함수로서는 GGA-PBE를 사용하였다. 또한, 온도 조건은 350℃(623K)로 하였다.
도 14a 및 도 14b에 제 1 원리 MD 전후의 구조를 도시한다. 도 14a는, 제 1 원리 MD 전의 구조이고, 도 14b는, 제 1 원리 MD 후의 구조이다. 또한, 도 15에 제 1 원리 MD 전후에 있어서의, 티타늄 및 산소의 c축 방향의 밀도를 도시한다. 도 15는, 도 14a 및 도 14b의 각 원자에 가우스 분포형의 밀도를 할당하고, 모든 원자의 합으로 구해진 밀도 분포이다. 또한, 도 15의 가로 축은 원자 밀도, 세로 축은 c축을 도시한다. 도 15 중의 곡선은 각각, 제 1 원리 MD 전의 티타늄 밀도(Ti_before), 제 1 원리 MD 후의 티타늄 밀도(Ti_after), 제 1 원리 MD 전의 산소 밀도(O_before), 제 1 원리 MD 후의 산소 밀도(O_after)를 나타낸다. 도 15에 의거하여 O_after가 O_before보다도 c축의 플라스 방향에 있고, 제 1 원리 MD 전후에서 티타늄 중에 함유되는 산소 농도가 증가하는 것을 알 수 있다. 즉, 350℃(623K)의 열처리에 의하여, 산화물 반도체층 중의 산소가 티타늄층으로 확산되는 것을 알 수 있다.
이어서, 열처리에 있어서의 티타늄 산화물(여기서는, TiO2(Rutile형)을 사용했음)층 및 산화물 반도체층의 접합 계면 근방에 있어서의 산소의 거동에 대해서 검증한다. 여기서는 상술한 제 1 원리 계산에 의하여 얻어진 In-Ga-Zn-O계의 산화물 반도체의 비정질 구조 위에 TiO2(Rutile형)를 적층하여, 상기 구조에 대해서 구조의 최적화를 행한 후에, NVT 앙상블로 제 1 원리 MD 계산을 행하였다. 계산 프로그램으로서는 CASTEP를, 교환상관 범함수로서는 GGA-PBE를 사용하였다. 또한, 온도 조건은 700℃(973K)로 하였다.
도 16a 및 도 16b에 제 1 원리 MD 전후의 구조를 도시한다. 도 16a는, 제 1 원리 MD 전의 구조이고, 도 16b는, 제 1 원리 MD 후의 구조이다. 또한, 도 17에 제 1 원리 MD 전후에 있어서의, 티타늄 및 탄소의 c축 방향의 밀도를 도시한다. 도 17은, 도 16a 및 도 16b의 각 원자에 가우스 분포형의 밀도를 할당하고, 모든 원자의 합으로 구해진 밀도 분포이다. 또한, 도 17의 가로 축은 원자 밀도, 세로 축은 c축을 나타낸다. 도 17 중의 곡선은 각각, 제 1 원리 MD 전의 티타늄 밀도(Ti_before), 제 1 원리 MD 후의 티타늄 밀도(Ti_after), 제 1 원리 MD 전의 산소 밀도(O_before), 제 1 원리 MD 후의 산소 밀도(O_after)를 도시한다. 도 17에는, 도 15에서 나타내는 바와 같은 O_after와 O_before 사이에 큰 차이는 없다. 즉, 700℃(973K)의 열처리를 행하여도, 산화물 반도체층과 TiO2(Rutile형)층 사이에서의 산소의 확산은, 350℃에서의 산화물 반도체층과 티타늄층 사에의 확장보다 활발하지 않다는 것을 알 수 있다.
본 실시예에서 행한 계산 결과에 대해서 이하에 나타낸다.
도 11a 내지 도 11c 및 도 12a 내지 도 12c에 의거하여, 복수의 티탄산화물은 각각 전자 상태가 상이하고, 산소 농도가 높아지면 절연체화, 또는 반도체화하는 것을 알았다. 구체적으로는, TiO(NaCl형), Ti2O3(Al2O3)형은 도전체이고, TiO2(Anatase형), TiO2(Rutile형), TiO2(Brookite형)는 절연체 또는 반도체인 것을 알았다. 즉, 티탄산화물은, 산화 함유량이 많으면 절연체화 또는 반도체화하고, 그 전자 상태는, 산소의 비율에 따라 변화하는 것을 알았다.
도 13a 및 도 13b에 의거하여, In-Ga-Zn-O계 산화물 반도체는, 산소 결함 구조가 됨으로써, 전자 상태가 변화하여, 저저항화하는 것을 알았다. 또한, 도 13a 및 도 13b에서는, 총 원자수 84(In: Ga: Zn: O＝1: 1: 1: 4)를 갖는 비정질 구조와, 상기 구조로부터 산소 원자를 하나 제거한 구조의 전자 상태를 비교한다. 바꾸어 말하면, 산소 농도가 57.1at.%(산소 원자수 48/모든 원자수 84)의 구조와, 산소 농도가 약 56.6at.%(산소 원자수 47/모든 원자수 83)의 구조를 비교한다. 따라서, In-Ga-Zn-O계 산화물 반도체는, 상술한 티타늄과 비교하여, 산소 농도의 변화가 전자 상태에 주는 영향이 큰 재료라고 말할 수 있다.
도 14a 및 도 14b 및 도 15에 의거하여, 티타늄층 및 In-Ga-Zn-O계 산화물 반도체층의 적층에 대해, 350℃의 열처리를 행하면, In-Ga-Zn-O계 산화물 반도체층 중의 산소가 티타늄층으로 확산하는 것을 알았다. 바꾸어 말하면, 열처리에 의하여, 열처리 전의 티타늄층보다도 고농도로 산소를 함유하는 티타늄층과, 열처리 전의 산화물 반도체층보다도 산소 농도가 저하된 산화물 반도체층이 형성되는 것을 알았다. 또한, 상술한 티타늄 및 In-Ga-Zn-O계 산화물 반도체의 산소 농도의 변화가, 각각의 전자 상태에 주는 영향을 감안하면, 고농도로 산소를 함유하는 티타늄층은, 티타늄층과 비교하여, 저항이 그다지 증가하지 않는 것에 대해, 산소 농도가 저하된 산화물 반도체층은, 산화물 반도체층과 비교하여, 저항이 저하된다고 생각된다.
도 16a 및 도 16b 및 도 17에 의거하여, TiO2(Rutile형)층 및 In-Ga-Zn-O계 산화물 반도체층의 적층에 대해서, 700℃라는 고온에서의 열처리를 행하여도, 350℃에서의 산화물 반도체층과 티타늄층에 있어서의 확산보다도, 확산이 일어나기 어렵다는 것을 알았다. 바꾸어 말하면, 열처리를 행하여도, 산화물 반도체층과 티타늄층의 적층보다도 산소 농도가 저하된 산화물 반도체층이 형성되기 어렵다는 것을 알았다.
이어서, 실시형태 1의 박막 트랜지스터의 버퍼층에 티타늄을 적용한 경우에 대해서 검증한다. 티타늄층에 산화 처리를 행하여, 절연체 또는 반도체인 TiO2(Anatase형), TiO2(Rutile형), TiO2(Brookite형)라는 티타늄 산화물을 형성함으로써, 버퍼층의 금속 산화물로서 적용할 수 있다. 또한, 350℃의 열처리를 행함으로써, 산화물 반도체층으로부터의 산소가 티타늄층에 확산되어, 고농도로 산소를 함유하는 티타늄층 및 산소 농도가 저하된 산화물 반도체층이 형성된다. 따라서, 산화물 반도체층을 효과적으로 저저항화하고, 버퍼층을 사이에 둔 소스 전극층 및 드레인 전극층과, 산화물 반도체층의 접합을 오믹 접합으로 할 수 있다. 더하여, 산화물 반도체층과 금속 산화물층의 계면에 있어서는, 산화물 반도체층과 도전층의 계면과 비교하여, 산소의 확산이 일어나기 어렵다. 따라서, 상기 계면에 있어서, 저저항의 산소 농도가 저하된 산화물 반도체층이 형성되기 어렵고, 박막 트랜지스터의 오프 전류의 증가를 억제할 수 있다.
이상으로 티타늄은, 실시형태 1의 박막 트랜지스터의 버퍼층에 적용하는 재료로서 바람직한 재료라는 것을 알았다.
100: 기판 101: 게이트 전극층
102: 게이트 절연층 103: 산화물 반도체층
104a: 도전층 104b: 도전층
105: 금속 산화물층 106: 버퍼층
107a: 소스 전극층 107b: 드레인 전극층
108a: 산소 농도가 저하된 산화물 반도체층
108b: 산소 농도가 저하된 산화물 반도체층
109a: 고농도로 산소를 함유하는 도전층
109b: 고농도로 산소를 함유하는 도전층
110: 버퍼층 150: 박막 트랜지스터
151: 박막 트랜지스터

Claims (7)

  1. 반도체 장치에 있어서:
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    용량 소자와;
    발광 소자를 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 각각은,
    티타늄 및 몰리브덴을 포함하는 게이트 전극과;
    제 1 절연층과;
    상기 제 1 절연층을 사이에 개재하여 상기 게이트 전극과 중첩하는 산화물 반도체층과;
    상기 산화물 반도체층에 전기적으로 접속되고, 티타늄 및 몰리브덴을 포함하는 소스 전극과;
    상기 산화물 반도체층에 전기적으로 접속되고, 티타늄 및 몰리브덴을 포함하는 드레인 전극을 포함하고,
    상기 용량 소자의 한쪽의 전극은 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 한쪽 및 상기 제 2 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,
    상기 발광 소자는 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 한쪽에 전기적으로 접속되고,
    상기 산화물 반도체층은 인듐, 갈륨, 및 아연을 포함하고,
    상기 제 1 절연층은 상기 제 1 트랜지스터, 상기 제 2 트랜지스터, 및 상기 용량 소자가 서로 중첩되지 않는 영역에 콘택트 홀을 포함하는, 반도체 장치.
  2. 반도체 장치에 있어서:
    제 1 트랜지스터와;
    제 2 트랜지스터와;
    용량 소자와;
    발광 소자와;
    제 1 배선과;
    제 2 배선을 포함하고,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터의 각각은,
    티타늄 및 몰리브덴을 포함하는 게이트 전극과;
    상기 게이트 전극 위의 제 1 절연층과;
    상기 제 1 절연층을 사이에 개재하여 상기 게이트 전극과 중첩하는 산화물 반도체층과;
    상기 산화물 반도체층에 전기적으로 접속되고, 티타늄 및 몰리브덴을 포함하는 소스 전극과;
    상기 산화물 반도체층에 전기적으로 접속되고, 티타늄 및 몰리브덴을 포함하는 드레인 전극을 포함하고,
    상기 용량 소자의 한쪽의 전극은 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 한쪽 및 상기 제 2 트랜지스터의 상기 게이트 전극에 전기적으로 접속되고,
    상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은 상기 제 1 배선에 전기적으로 접속되고,
    상기 발광 소자의 화소 전극은 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 한쪽에 전기적으로 접속되고,
    상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽은 상기 제 2 배선에 전기적으로 접속되고,
    상기 제 1 절연층은 상기 제 1 트랜지스터의 산화물 반도체층, 상기 제 2 트랜지스터의 산화물 반도체층, 및 상기 용량 소자가 서로 중첩되지 않는 영역에 콘택트 홀을 포함하고,
    상기 화소 전극은 제 1 방향으로 연재하고,
    상기 제 1 배선은 상기 제 1 방향으로 연재하고,
    상기 화소 전극은 상기 제 1 배선과 중첩되는, 반도체 장치.
  3. 제 2 항에 있어서,
    상기 제 1 트랜지스터의 상기 산화물 반도체층 및 상기 제 2 트랜지스터의 상기 산화물 반도체층의 각각은 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 트랜지스터의 상기 게이트 전극은 상기 콘택트 홀을 통해 상기 제 1 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 상기 한쪽에 전기적으로 접속되는, 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 절연층은 상기 용량 소자의 상기 한쪽의 전극과 상기 제 2 트랜지스터의 상기 소스 전극 및 상기 드레인 전극 중 다른 쪽 사이에 있는, 반도체 장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 트랜지스터, 상기 용량 소자, 및 상기 제 2 트랜지스터 위의 층간 절연층을 더 포함하는, 반도체 장치.
  7. 제 2 항에 있어서,
    상기 용량 소자의 상기 한쪽의 전극은 상기 화소 전극과 중첩되는, 반도체 장치.
KR1020210066225A 2009-02-20 2021-05-24 반도체 장치 KR102388864B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220046218A KR102435087B1 (ko) 2009-02-20 2022-04-14 반도체 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-037912 2009-02-20
JP2009037912 2009-02-20
KR1020200077638A KR102258878B1 (ko) 2009-02-20 2020-06-25 반도체 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200077638A Division KR102258878B1 (ko) 2009-02-20 2020-06-25 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220046218A Division KR102435087B1 (ko) 2009-02-20 2022-04-14 반도체 장치

Publications (2)

Publication Number Publication Date
KR20210064140A true KR20210064140A (ko) 2021-06-02
KR102388864B1 KR102388864B1 (ko) 2022-04-22

Family

ID=42621713

Family Applications (10)

Application Number Title Priority Date Filing Date
KR20100014522A KR101479917B1 (ko) 2009-02-20 2010-02-18 박막 트랜지스터 및 그 제작 방법, 및 반도체 장치
KR1020140053442A KR101577615B1 (ko) 2009-02-20 2014-05-02 박막 트랜지스터
KR1020150009081A KR101681918B1 (ko) 2009-02-20 2015-01-20 반도체 장치
KR1020150009080A KR101760245B1 (ko) 2009-02-20 2015-01-20 반도체 장치를 제조하기 위한 방법
KR1020170087588A KR101943817B1 (ko) 2009-02-20 2017-07-11 반도체 장치
KR1020190004971A KR102129237B1 (ko) 2009-02-20 2019-01-15 반도체 장치
KR1020200077638A KR102258878B1 (ko) 2009-02-20 2020-06-25 반도체 장치
KR1020210066225A KR102388864B1 (ko) 2009-02-20 2021-05-24 반도체 장치
KR1020220046218A KR102435087B1 (ko) 2009-02-20 2022-04-14 반도체 장치
KR1020220102583A KR102611561B1 (ko) 2009-02-20 2022-08-17 반도체 장치

Family Applications Before (7)

Application Number Title Priority Date Filing Date
KR20100014522A KR101479917B1 (ko) 2009-02-20 2010-02-18 박막 트랜지스터 및 그 제작 방법, 및 반도체 장치
KR1020140053442A KR101577615B1 (ko) 2009-02-20 2014-05-02 박막 트랜지스터
KR1020150009081A KR101681918B1 (ko) 2009-02-20 2015-01-20 반도체 장치
KR1020150009080A KR101760245B1 (ko) 2009-02-20 2015-01-20 반도체 장치를 제조하기 위한 방법
KR1020170087588A KR101943817B1 (ko) 2009-02-20 2017-07-11 반도체 장치
KR1020190004971A KR102129237B1 (ko) 2009-02-20 2019-01-15 반도체 장치
KR1020200077638A KR102258878B1 (ko) 2009-02-20 2020-06-25 반도체 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020220046218A KR102435087B1 (ko) 2009-02-20 2022-04-14 반도체 장치
KR1020220102583A KR102611561B1 (ko) 2009-02-20 2022-08-17 반도체 장치

Country Status (5)

Country Link
US (11) US8247276B2 (ko)
JP (12) JP5604130B2 (ko)
KR (10) KR101479917B1 (ko)
CN (4) CN115332053A (ko)
TW (4) TWI613827B (ko)

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102180761B1 (ko) * 2009-09-24 2020-11-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102450568B1 (ko) 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20110060479A (ko) 2009-11-30 2011-06-08 삼성모바일디스플레이주식회사 오믹 콘택층으로 산화물 반도체층을 갖는 박막 트랜지스터 및 그 제조방법
KR20130025871A (ko) 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
EP2546884A1 (en) * 2010-03-11 2013-01-16 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
CN105304502B (zh) 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI670711B (zh) 2010-09-14 2019-09-01 日商半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
JP2012094853A (ja) * 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP5770068B2 (ja) 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102424181B1 (ko) 2010-12-17 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
TWI602303B (zh) * 2011-01-26 2017-10-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
KR101597886B1 (ko) * 2011-04-18 2016-02-26 샤프 가부시키가이샤 박막 트랜지스터, 표시패널 및 박막 트랜지스터의 제조방법
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI444742B (zh) * 2011-07-08 2014-07-11 Au Optronics Corp 電泳顯示面板
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103247532B (zh) * 2012-02-14 2016-07-06 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN102651322A (zh) * 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
JP5888401B2 (ja) * 2012-02-28 2016-03-22 富士通株式会社 半導体装置及びその製造方法
KR101951260B1 (ko) * 2012-03-15 2019-02-25 삼성디스플레이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 포함하는 표시 장치 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치
JP5636392B2 (ja) 2012-05-24 2014-12-03 株式会社東芝 表示装置
WO2013180040A1 (en) 2012-05-31 2013-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5983163B2 (ja) * 2012-08-07 2016-08-31 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体材料、並びにそれらを用いた半導体装置の製造方法
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
KR101980196B1 (ko) * 2012-12-10 2019-05-21 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
CN103208526B (zh) * 2012-12-28 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
KR102109166B1 (ko) * 2013-01-15 2020-05-12 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 기판
US9076825B2 (en) 2013-01-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102069192B1 (ko) 2013-02-08 2020-01-23 삼성디스플레이 주식회사 나노 결정 형성 방법 및 나노 결정의 형성된 박막을 포함한 유기 발광 표시 장치의 제조 방법
US9276125B2 (en) * 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
CN103199114B (zh) * 2013-03-25 2016-11-16 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6429540B2 (ja) 2013-09-13 2018-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015079946A (ja) 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103500764B (zh) * 2013-10-21 2016-03-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示器
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI536464B (zh) * 2014-01-15 2016-06-01 友達光電股份有限公司 電晶體及其製造方法
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP6580863B2 (ja) 2014-05-22 2019-09-25 株式会社半導体エネルギー研究所 半導体装置、健康管理システム
TW201601220A (zh) * 2014-06-20 2016-01-01 中華映管股份有限公司 薄膜電晶體及其製造方法
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
KR102334986B1 (ko) 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102517127B1 (ko) 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
US10083991B2 (en) * 2015-12-28 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2017143135A (ja) * 2016-02-09 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ
JP6970511B2 (ja) 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
KR102567716B1 (ko) * 2016-06-01 2023-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI713004B (zh) * 2016-09-16 2020-12-11 日商半導體能源研究所股份有限公司 顯示裝置、顯示模組及電子裝置
CN107464848B (zh) * 2017-06-21 2020-08-25 北京大学深圳研究生院 底栅氧化物半导体薄膜晶体管及其制备方法
CN109148592B (zh) * 2017-06-27 2022-03-11 乐金显示有限公司 包括氧化物半导体层的薄膜晶体管，其制造方法和包括其的显示设备
KR102155331B1 (ko) 2017-07-06 2020-09-11 주식회사 엘지화학 무선 배터리 관리 시스템 및 이를 포함하는 배터리팩
CN107658345B (zh) 2017-09-22 2020-12-01 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法
CN109103140B (zh) * 2018-08-03 2020-10-16 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
CN109103113B (zh) * 2018-08-17 2022-05-31 京东方科技集团股份有限公司 薄膜晶体管制造方法、薄膜晶体管、显示基板及显示面板
CN109473448A (zh) * 2018-11-06 2019-03-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
CN109659355B (zh) * 2018-12-06 2020-11-24 中国电子科技集团公司第十三研究所 常关型氧化镓场效应晶体管结构
CN110729250A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法及阵列基板
CN110854204B (zh) * 2019-11-26 2023-10-20 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、像素电路及显示面板
CN111508836B (zh) * 2020-04-20 2022-12-23 Tcl华星光电技术有限公司 防止材料扩散的方法及薄膜晶体管器件
JP2023007092A (ja) * 2021-07-01 2023-01-18 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板およびその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH08264794A (ja) 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP2000150900A (ja) 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
JP2004103957A (ja) 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20050242745A1 (en) * 2004-04-30 2005-11-03 Samsung Electronics Co., Ltd. Organic light emitting diode display device and fabricating method thereof
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法

Family Cites Families (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH04218926A (ja) * 1990-12-19 1992-08-10 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH04302438A (ja) * 1991-03-29 1992-10-26 Casio Comput Co Ltd 薄膜トランジスタ
US5352907A (en) * 1991-03-29 1994-10-04 Casio Computer Co., Ltd. Thin-film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3537854B2 (ja) 1992-12-29 2004-06-14 エルジー フィリップス エルシーディー カンパニー リミテッド 薄膜トランジスタの製造方法
CN1033252C (zh) * 1992-12-29 1996-11-06 株式会社金星社 制造薄膜晶体管的方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000171834A (ja) * 1998-10-02 2000-06-23 Hitachi Ltd 液晶表示装置とその製造方法
KR100356452B1 (ko) 1998-10-02 2002-10-18 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치 및 그 제조 방법
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
TW452860B (en) * 1998-12-14 2001-09-01 Lg Philips Lcd Co Ltd Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
TW459301B (en) 1999-05-20 2001-10-11 Nippon Electric Co Thin-film transistor and fabrication method thereof
JP3356159B2 (ja) * 1999-05-20 2002-12-09 日本電気株式会社 薄膜トランジスタの製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW466700B (en) * 2000-12-04 2001-12-01 United Microelectronics Corp Manufacturing method of salicide
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100806891B1 (ko) 2001-07-10 2008-02-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
JP4250893B2 (ja) 2001-12-21 2009-04-08 セイコーエプソン株式会社 電子装置の製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4502585B2 (ja) 2003-03-03 2010-07-14 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7724216B2 (en) * 2003-04-07 2010-05-25 Samsung Electronics Co., Ltd. Display panel
JP2004327809A (ja) 2003-04-25 2004-11-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
WO2005048223A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN1272664C (zh) * 2003-12-03 2006-08-30 吉林北方彩晶数码电子有限公司 薄膜晶体管液晶显示器制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
KR100669720B1 (ko) * 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
WO2006031017A1 (en) 2004-09-17 2006-03-23 Jae-Sang Ro Method for annealing silicon thin films using conductive layerand polycrystalline silicon thin films prepared therefrom
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
JP4761981B2 (ja) 2005-01-28 2011-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006237542A (ja) * 2005-01-28 2006-09-07 Toppan Printing Co Ltd 半導体装置の製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4780986B2 (ja) 2005-03-23 2011-09-28 シャープ株式会社 回路基板の製造方法
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
EP1729280B1 (en) * 2005-03-31 2013-10-30 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic apparatus and driving method of the display device
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101219036B1 (ko) 2005-05-02 2013-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP4455427B2 (ja) 2005-06-29 2010-04-21 株式会社東芝 半導体装置及びその製造方法
JP5132097B2 (ja) * 2005-07-14 2013-01-30 株式会社半導体エネルギー研究所 表示装置
US8629819B2 (en) 2005-07-14 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR20070009329A (ko) 2005-07-15 2007-01-18 삼성전자주식회사 컨택홀 형성 방법 및 이를 이용한 박막 트랜지스터 기판의제조 방법
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7280782B2 (en) * 2005-07-28 2007-10-09 Kyocera Mita Corporation Image forming apparatus with a document identical size mode and outputting a document image having a size conforming to the document
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134482A (ja) * 2005-11-10 2007-05-31 Toppan Printing Co Ltd 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR100962793B1 (ko) 2005-12-26 2010-06-10 샤프 가부시키가이샤 액티브 매트릭스 기판 및 액정 디스플레이
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP2007258675A (ja) 2006-02-21 2007-10-04 Idemitsu Kosan Co Ltd Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
CN101416320B (zh) 2006-01-31 2011-08-31 出光兴产株式会社 Tft基板及反射型tft基板以及其制造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8599111B2 (en) 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
JP5016953B2 (ja) 2006-03-10 2012-09-05 キヤノン株式会社 表示素子の駆動回路及び画像表示装置
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070229408A1 (en) * 2006-03-31 2007-10-04 Eastman Kodak Company Active matrix display device
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101414125B1 (ko) * 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
CN101553940B (zh) 2006-11-14 2010-10-13 出光兴产株式会社 有机薄膜晶体管和有机薄膜发光晶体管
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4285533B2 (ja) 2006-12-04 2009-06-24 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
KR101363555B1 (ko) 2006-12-14 2014-02-19 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
JP5138927B2 (ja) 2006-12-25 2013-02-06 共同印刷株式会社 フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4934599B2 (ja) * 2007-01-29 2012-05-16 キヤノン株式会社 アクティブマトリクス表示装置
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4910779B2 (ja) * 2007-03-02 2012-04-04 凸版印刷株式会社 有機ｅｌディスプレイおよびその製造方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5286826B2 (ja) * 2007-03-28 2013-09-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、およびアクティブマトリスクディスプレイ
JP2009031742A (ja) * 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
JP5343325B2 (ja) * 2007-04-12 2013-11-13 ソニー株式会社 自発光表示パネル駆動方法、自発光表示パネル及び電子機器
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008136505A1 (ja) 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5272342B2 (ja) * 2007-07-13 2013-08-28 凸版印刷株式会社 薄膜トランジスタ基板の製造方法及び画像表示装置
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
US8030655B2 (en) * 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI642113B (zh) * 2008-08-08 2018-11-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102150275B1 (ko) * 2008-09-19 2020-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
CN102197490B (zh) * 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101659703B1 (ko) * 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
KR101785887B1 (ko) * 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
TWI508304B (zh) * 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
KR101182403B1 (ko) * 2008-12-22 2012-09-13 한국전자통신연구원 투명 트랜지스터 및 그의 제조 방법
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101648927B1 (ko) * 2009-01-16 2016-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US9312156B2 (en) * 2009-03-27 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
KR101876470B1 (ko) * 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN106057162B (zh) * 2010-01-24 2019-01-22 株式会社半导体能源研究所 显示装置
US8879010B2 (en) * 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101777247B1 (ko) * 2010-09-29 2017-09-12 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR20220046701A (ko) * 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
KR102494418B1 (ko) * 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
JPWO2021130585A1 (ko) * 2019-12-25 2021-07-01
KR20220097678A (ko) * 2020-12-30 2022-07-08 삼성디스플레이 주식회사 디스플레이 장치
US20220285560A1 (en) * 2021-03-05 2022-09-08 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH08264794A (ja) 1995-03-27 1996-10-11 Res Dev Corp Of Japan 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP2000150900A (ja) 1998-11-17 2000-05-30 Japan Science & Technology Corp トランジスタ及び半導体装置
JP2004103957A (ja) 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US20050242745A1 (en) * 2004-04-30 2005-11-03 Samsung Electronics Co., Ltd. Organic light emitting diode display device and fabricating method thereof
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
K.Nomura, H.Ohta, A.Takagi, T.Kamiya, M.Hirano, and H.Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors", NATURE, 2004, Vol.432, p.488
K.Nomura, H.Ohta, K.Ueda, T.Kamiya, M.Hirano, and H.Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor", SCIENCE, 2003, Vol.300, p.1269
M. Nakamura, N. Kimizuka, T. Mohri, M. Isobe, "Synthesis and crystal structure of homologous series, InFeO 3 (ZnO) m (m: natural number) and its isoforms," ​​Solid Physics, 1993, Vol.28 , No.5, p.317
M.Nakamura, N.Kimizuka, and T.Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃", J.Solid State Chem., 1991, Vol.93 p.298
M.W.Prins, K.O.Grosse-Holz, G.Muller, J.F.M.Cillessen, J.B.Giesbers, R.P.Weening, and R.M.Wolf, "A ferroelectric transparent thin-film transistor", Appl.Phys.Lett., 17 June 1996, Vol.68 p.3650
N.Kimizuka, M.Isobe, and M.Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9 and 16) in the In2O3-ZnGa2O4-ZnO System", J, Solid State Chem., 1995, Vol.116, p.170

Also Published As

Publication number Publication date
JP7376663B2 (ja) 2023-11-08
JP2015111688A (ja) 2015-06-18
US20120286278A1 (en) 2012-11-15
US20140117352A1 (en) 2014-05-01
TWI613827B (zh) 2018-02-01
KR101479917B1 (ko) 2015-01-07
KR20220054752A (ko) 2022-05-03
JP5269266B2 (ja) 2013-08-21
JP2024020241A (ja) 2024-02-14
KR101681918B1 (ko) 2016-12-12
JP2020042278A (ja) 2020-03-19
KR20190009398A (ko) 2019-01-28
KR20200079459A (ko) 2020-07-03
US20180190680A1 (en) 2018-07-05
JP2013128131A (ja) 2013-06-27
TW201624732A (zh) 2016-07-01
US9209283B2 (en) 2015-12-08
KR101760245B1 (ko) 2017-07-21
US20150162422A1 (en) 2015-06-11
KR20140060273A (ko) 2014-05-19
TW201810688A (zh) 2018-03-16
US8247276B2 (en) 2012-08-21
KR101577615B1 (ko) 2015-12-15
KR102129237B1 (ko) 2020-07-02
TW201515238A (zh) 2015-04-16
JP2017143268A (ja) 2017-08-17
KR102388864B1 (ko) 2022-04-22
JP6942168B2 (ja) 2021-09-29
CN115332053A (zh) 2022-11-11
US11011549B2 (en) 2021-05-18
US20200279875A1 (en) 2020-09-03
CN101814529A (zh) 2010-08-25
US9443981B2 (en) 2016-09-13
KR20150027181A (ko) 2015-03-11
CN108447775B (zh) 2022-09-13
JP6023161B2 (ja) 2016-11-09
TW201044582A (en) 2010-12-16
KR20100095377A (ko) 2010-08-30
JP2010219506A (ja) 2010-09-30
JP2022002319A (ja) 2022-01-06
JP7165796B2 (ja) 2022-11-04
JP2014045200A (ja) 2014-03-13
JP5671583B2 (ja) 2015-02-18
JP2018081322A (ja) 2018-05-24
KR102258878B1 (ko) 2021-06-02
CN104733515A (zh) 2015-06-24
US20130122667A1 (en) 2013-05-16
US20190109158A1 (en) 2019-04-11
JP2017063202A (ja) 2017-03-30
US20160079435A1 (en) 2016-03-17
JP2013254963A (ja) 2013-12-19
TWI535036B (zh) 2016-05-21
KR101943817B1 (ko) 2019-01-31
CN108447775A (zh) 2018-08-24
JP5679486B2 (ja) 2015-03-04
CN101814529B (zh) 2015-05-13
US8629000B2 (en) 2014-01-14
JP2023015110A (ja) 2023-01-31
KR20150027182A (ko) 2015-03-11
KR20230168197A (ko) 2023-12-12
TWI479655B (zh) 2015-04-01
KR20170085998A (ko) 2017-07-25
US10096623B2 (en) 2018-10-09
US9859306B2 (en) 2018-01-02
JP6271673B2 (ja) 2018-01-31
JP5604130B2 (ja) 2014-10-08
US20100213460A1 (en) 2010-08-26
US20160358945A1 (en) 2016-12-08
TWI661567B (zh) 2019-06-01
US10586811B2 (en) 2020-03-10
CN104733515B (zh) 2018-05-08
KR20220121757A (ko) 2022-09-01
KR102435087B1 (ko) 2022-08-24
US8362563B2 (en) 2013-01-29
US11824062B2 (en) 2023-11-21
KR102611561B1 (ko) 2023-12-11
US20210351206A1 (en) 2021-11-11
US8987822B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
KR102258878B1 (ko) 반도체 장치
KR102660552B1 (ko) 반도체 장치
KR20240056696A (ko) 반도체 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant