CN102256453B - 多层电路板制作方法 - Google Patents

多层电路板制作方法 Download PDF

Info

Publication number
CN102256453B
CN102256453B CN2010101791365A CN201010179136A CN102256453B CN 102256453 B CN102256453 B CN 102256453B CN 2010101791365 A CN2010101791365 A CN 2010101791365A CN 201010179136 A CN201010179136 A CN 201010179136A CN 102256453 B CN102256453 B CN 102256453B
Authority
CN
China
Prior art keywords
zone
circuit board
hole
conduction column
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101791365A
Other languages
English (en)
Other versions
CN102256453A (zh
Inventor
郑建邦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peng Ding Polytron Technologies Inc
Avary Holding Shenzhen Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN2010101791365A priority Critical patent/CN102256453B/zh
Priority to US13/108,991 priority patent/US8997343B2/en
Publication of CN102256453A publication Critical patent/CN102256453A/zh
Application granted granted Critical
Publication of CN102256453B publication Critical patent/CN102256453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明涉及一种多层电路板制作方法，包括步骤：提供金属基板，金属基板包括依次设置的多个区域；在所述金属基板以表面形成有第一绝缘层，所述第一绝缘层内形成有与多个区域对应的第一通孔；对金属基板进行蚀刻使得多个区域对应形成多个导电线路，导电线路中需要导通的区域从所述第一通孔露出；在金属基板的另一表面形成第二绝缘层，所述每个区域对应的第二绝缘层内均形成有与第一第二通孔相对应的第二通孔；在第一通孔内形成第一导通柱，在第二通孔内形成第二导通柱，从而使得每个区域对应构成一个电路板区域；及折叠并压合多个所述电路板区域，使得位于相邻的电路板区域的第一导通柱或第二导通柱相互接触从而使得相邻的导电线路之间相互电导通。

Description

多层电路板制作方法
技术领域
本发明涉及电路板制作领域，尤其涉及一种制作具有导通结构的多层电路板的方法。
背景技术
随着科学技术的进步，印刷电路板在电子领域得到的广泛的应用。关于电路板的应用请参见文献Takahashi，A.Ooki，N.Nagai，A.Akahoshi，H.Mukoh，A.Wajima，M.Res.Lab，High densitymultilayer printed circuit board for HITAC M-880，IEEE Trans.onComponents，Packaging，and Manufacturing Technology，1992，15(4)：418-425。
多层电路板的制作通常通过逐层压合的方式制作，即先依次制作各内层线路层，再将各内层线路层之间设置胶片并压合成为一个整体，然后对成为一个整体的内层线路板进行钻孔，形成一个贯穿多层内层线路的通孔，再对所述通孔进行电镀，形成导通孔，最后在外层的铜箔层进行蚀刻得到最外层的线路，从而得到多层电路板。在上述的制作方法中，每一内层线路层均单独制作，从而在制作各层线路时，由于制作条件的差异，导致各内层线路层的涨缩不一致，在进行压合时，不易准确对位。在进行通孔电镀过程中，也会在外层的铜箔层上形成镀层，从而使得外层铜箔层厚度增加并且镀层厚度并不均匀，在蚀刻过程中容易产生蚀刻不完全或者过蚀现象，影响外层线路的质量。另外，所述通孔通常采用机械钻孔或者激光成孔方式形成，容易在孔内剩余由胶片或绝缘层由于高温而产生的胶渣。在进行通孔电镀过程中，胶渣容易造成形成的导通孔的信赖性较差。当电路板的层数较多时，形成的通孔深度较大，在进行电镀时，电镀溶液难以流入通孔内，导致导通孔的导电性较差。
发明内容
因此，有必要提供一种多层电路板制作方法，能够保证形成的层间结构具有良好的信赖性。
以下将以实施例说明一种多层电路板制作方法。
一种多层电路板制作方法，包括步骤：提供金属基板，所述金属基板包括依次设置的多个区域，每个区域包括产品区域和环绕产品区域的外围区域，所述金属基板具有相对的第一表面和第二表面；在所述第一表面形成有第一绝缘层，所述每个产品区域对应的第一绝缘层内均形成有第一通孔；对金属基板进行蚀刻，使得多个产品区域对应形成多个导电线路，多个导电线路中需要导通的区域从所述第一通孔露出；在金属基板的第二表面形成第二绝缘层，所述每个产品区域对应的第二绝缘层内均形成有第二通孔，每个第一通孔均与第一第二通孔相对应，多个导电线路中需要导通的区域从所述第二通孔露出；在第一通孔内形成第一导通柱，第一导通柱凸出于第一绝缘层，在第二通孔内形成第二导通柱，第二导通柱凸出于第二绝缘层，从而使得每个区域对应构成一个电路板区域；及折叠并压合多个所述电路板区域，使得多个电路板区域相互重叠并成为一个整体，位于相邻的电路板区域的第一导通柱或第二导通柱相互接触并使得相邻的导电线路之间通过相互接触的第一导通柱和第二导通柱相互电导通。
与现有技术相比，本技术方案提供的多层电路板制作方法，具有如下优点：首先，在进行电路板制作过程中，电路板的各层同时制作，可以有效的避免制得的电路板各层涨缩不一致的问题。其次，多层电路板的层间导通不采用钻孔及电镀的方式导通，从而可以有效避免由于钻孔及电镀的方式导通产生的层间导通信赖性差的问题。
附图说明
图1是本技术方案实施例提供金属基板的示意图。
图2是本技术方案实施例提供的在金属基板表面形成第一绝缘层后的示意图。
图3是本技术方案实施例提供的金属基板的第一表面形成导电线路后的示意图。
图4是图3沿IV-IV线的剖面示意图。
图5是本技术方案实施例提供的在金属基板的第二表面形成第二绝缘层后的示意图。
图6是图5沿VI-VI线的剖面示意图。
图7是是本技术方案实施例提供的第一通孔内形成第一导通柱、第二通孔内形成第二导通柱后的示意图。
图8是本技术方案实施例提供的在第一绝缘层和第二绝缘层表面形成胶层后的示意图。
图9是本技术方案实施例提供的多个电路板区域堆叠并压合后的示意图。
图10是本技术方案实施例提供的多个电路板区域堆叠并压合后进行成型后的示意图。
主要元件符号说明
电路板            100
第一电路板区域    101
第二电路板区域    102
第三电路板区域    103
第四电路板区域    104
金属基板          110
第一区域          111
第一产品区域      1111
第一外围区域    1112
第二区域        112
第二产品区域    1121
第二外围区域    1122
第三区域        113
第三产品区域    1131
第三外围区域    1132
第四区域        114
第四产品区域    1141
第四外围区域    1142
第一表面        115
第二表面        116
第一绝缘层      120
第一通孔        121
第一对位孔      122
第一导通柱      123
第一导电线路    130
第二导电线路    140
第三导电线路    150
第四导电线路    160
第二对位孔      170
第二绝缘层      180
第二通孔        181
第三对位孔      182
第二导通柱    183
胶层          190
第三通孔      191
具体实施方式
下面结合多个附图及实施例对本技术方案提供的电路板制作方法作进一步说明。
本技术方案实施例提供一种多层电路板制作方法，下面以制作四层电路板为例来说明该电路板制作方法。所述多层电路板制作方法包括如下步骤：
请参阅图1，第一步，提供金属基板110，金属基板110包括依次排列的第一区域111、第二区域112、第三区域113和第四区域114。
金属基板110具有相对第一表面115和第二表面116。金属基板110可以为制作柔性电路板通常采用的铜箔，其可以为电解铜箔，也可以为压延铜箔。金属基板110也可以由银或铝等具有良好导电性能的金属制成。本实施例中，金属基板110为长条形，沿其长度方向，包括依次排列的第一区域111、第二区域112、第三区域113和第四区域114。该第一区域111、第二区域112、第三区域113和第四区域114分别与欲制作的四层电路板的四层导电层相对应。
第一区域111包括第一产品区域1111和环绕第一产品区域1111的第一外围区域1112。本实施例中，第一产品区域1111为长方形，第一外围区域1112大致为“口”字形，其环绕第一产品区域1111。第二区域112包括第二产品区域1121和环绕第二产品区域1121的第二外围区域1122。第三区域113包括第三产品区域1131和环绕第三产品区域1131的第三外围区域1132。第四区域114包括第四产品区域1141和环绕第四产品区域1141的第四外围区域1142。其中，第二产品区域1121、第三产品区域1131及第四产品区域1141的形状和大小与第一产品区域1111的形状和大小相同。第二外围区域1122、第三外围区域1132及第四外围区域1142的形状和大小与第一外围区域1112的形状和大小相同。
请一并参阅图1和图2，第二步，在金属基板110的第一表面115上形成覆盖第一区域111、第二区域112、第三区域113和第四区域114的第一绝缘层120。第一绝缘层120具有多个第一通孔121和多个第一对位孔122。
多个第一通孔121开设的位置分别与第一产品区域1111、第二产品区域1121、第三产品区域1131和第四产品区域1141相对应，多个第一对位孔122开设的位置分别与第一外围区域1112、第二外围区域1122、第三外围区域1132和第四外围区域1142相对应。第一通孔121的形状和个数可以根据实际制作电路板需要进行设定。第一通孔121可以为圆形也可以为长方形，其也可以为其他形状。本实施例中，第一对位孔122为圆形孔。
本实施例中，采用压合覆盖膜(Coverlay)在第一表面115上形成第一绝缘层120。在进行压合之前，先在第一绝缘层120内形成多个第一通孔121和多个第一对位孔122。在第一绝缘层120与金属基板110压合之后，使得与第一产品区域1111、第二产品区域1121、第三产品区域1131及第四产品区域1141相对应的第一绝缘层120均具有两个第一通孔121，其中一个为方形通孔，一个为圆形通孔。并且，与第一产品区域1111相对应的两个第一通孔121和与第二产品区域1121相对应的两个第一通孔121关于第一区域111和第二区域112的分界线对称设置，与第二产品区域1121相对应的两个第一通孔121和与第三产品区域1131相对应的两个第一通孔121关于第二区域112和第三区域113的分界线对称设置，与第三产品区域1131相对应的两个第一通孔121和与第四产品区域1141相对应的两个第一通孔121关于第三区域113和第四区域114的分界线对称设置。与第一外围区域1112、第二外围区域1122、第三外围区域1132及第四外围区域1142相对应的第一绝缘层120均具有一个第一对位孔122。其中，第一外围区域1112相对应的第一对位孔122与第二外围区域1122相对应的第一对位孔122关于第一区域111和第二区域112的分界线对称设置，与第二外围区域1122相对应的第一对位孔122和与第三外围区域1132相对应的第一对位孔122关于第二区域112和第三区域113的分界线对称设置，与第三外围区域1132相对应的第一对位孔122和与第四外围区域1142相对应的第一对位孔122关于第三区域113和第四区域114的分界线对称设置。
可以理解的是，第一绝缘层120也可以通过印刷液态绝缘材料的方式形成。即通过设置与第一通孔121和第一对位孔122对应图案的网版，在金属基板110的第一表面115上印刷液态绝缘材料形成。所采用液态绝缘材料应具有低吸湿性、良好的尺寸稳定性和电绝缘性以及耐化学药品性能，所述的液态绝缘材料可以为液态聚酰亚胺(Polyimide)或者液晶高分子材料(Liquid crystal polymer)。
请一并参阅图1、图3及图4，第三步，对金属基板110进行蚀刻，使得在第一产品区域1111内形成第一导电线路130，在第二产品区域1121内形成第二导电线路140，在第三产品区域1131内形成第三导电线路150，在第四产品区域1141内形成第四导电线路160。
本实施例中，通过影像转移工艺及蚀刻工艺在金属基板110内制作第一导电线路130、第二导电线路140、第三导电线路150及第四导电线路160，并且使得第一导电线路130中需要导通的区域从与第一产品区域1111相对应的第一通孔121露出，第二导电线路140中需要导通的区域从与第二产品区域1121相对应的第一通孔121露出，第三导电线路150中需要导通的区域从与第三产品区域1131相对应的第一通孔121露出，第四导电线路160中需要导通的区域从与第四产品区域1141相对应的第一通孔121露出。第一通孔121孔径小于从其露出的导电线路的宽度。
在形成第一导电线路130、第二导电线路140、第三导电线路150和第四导电线路160的同时，再在第一外围区域1112、第二外围区域1122、第三外围区域1132及第四外围区域1142分别形成一个第二对位孔170。每一个第二对位孔170均与一个第一对位孔122正对连通。
可以理解的是，为了方便后续进行折叠方便，在蚀刻形成上述多个导电线路的同时，也可以将位于相邻相邻区域的分界线处的金属基板110沿着所述分界线蚀刻去除。
请一并参阅图5及图6，第四步，在金属基板110的第二表面116形成第二绝缘层180，第二绝缘层180内具有多个第二通孔181和多个第三对位孔182。多个第二通孔181与多个第一通孔121一一对应。多个第三对位孔182与多个第二对位孔170一一对应正对连通。
本实施例，与形成第一绝缘层120相同的方法形成第二绝缘层180，从而使得第一导电线路130、第二导电线路140、第三导电线路150和第四导电线路160需要导通的区域也从第二通孔181露出。
请一并参阅图7，第五步，在第一通孔121内形成第一导通柱123，在第二通孔181内形成第二导通柱183，第一导通柱123部分凸出于第一绝缘层120，第二导通柱183部分凸出于第二绝缘层180。
本实施例中，采用印刷锡膏的方式形成第一导通柱123和第二导通柱183。首先，采用钢版印刷的方式在第一通孔121内形成第一导通柱123和第二导通柱183。第一绝缘层120和第二绝缘层180为覆盖膜，第一绝缘层120和第二绝缘层180的厚度约为30微米。本实施例中采用的印刷锡膏的钢版的厚度约为100微米，印刷形成第一导通柱123和第二导通柱183的高度大于第一通孔121和第二通孔181的深度，从而第一导通柱123的一端与第一导电线路130、第二导电线路140、第三导电线路150或第四导电线路160相接触，另一端凸出于第一通孔121，第二导通柱183的一端与第一导电线路130、第二导电线路140、第三导电线路150或第四导电线路160相接触，另一端凸出于第二通孔181。然后，对印刷形成的第一导通柱123和第二导通柱183进行高温重熔定型，使得第一导通柱123充分填满第一通孔121并凸出于第一通孔121，第二导通柱183充分填满第二通孔181并凸出于第二通孔181。
金属基板110的第一区域111及第一区域111对应的第一绝缘层120、第一区域111对应的第二绝缘层180、第一区域111对应的第一导通柱123和第一区域111对应的第二导通柱183共同构成第一电路板区域101。金属基板110的第二区域112及第二区域112对应的第一绝缘层120、第二区域112对应的第二绝缘层180、第二区域112对应的第一导通柱123和第一区域111对应的第二导通柱183共同构成第二电路板区域102。金属基板110的第二区域112及第二区域112对应的第一绝缘层120、第二区域112对应的第二绝缘层180、第二区域112对应的第一导通柱123和第二区域112对应的第二导通柱183共同构成第二电路板区域102。金属基板110的第三区域113及第三区域113对应的第一绝缘层120、第三区域113对应的第二绝缘层180、第三区域113对应的第一导通柱123和第三区域113对应的第二导通柱183共同构成第三电路板区域103。金属基板110的第四区域114及第四区域114对应的第一绝缘层120、第四区域114对应的第二绝缘层180、第四区域114对应的第一导通柱123和第四区域114对应的第二导通柱183共同构成第四电路板区域104。
请参阅图8，第六步，根据预定的第一电路板区域101、第二电路板区域102、第三电路板区域103及第四电路板区域104的折叠方式，选择性地在第一电路板区域101、第二电路板区域102、第三电路板区域103及第四电路板区域104对应的第一绝缘层120和第二绝缘层180的表面贴合胶层190，在胶层190内形成有第三通孔191。
第三通孔191与第一通孔121和第二通孔181相对应，并且第一导通柱123和第二导通柱183从对应的第三通孔191露出。胶层190可以为环氧树脂或者丙烯酸树脂制成，其可以为低流胶量的半固化胶片。在未将胶层190贴合于第一绝缘层120和第二绝缘层180表面之前，先在胶层190中形成第三通孔191。
本实施例中，需要将第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104依次堆叠，即，使得第一电路板区域101对应的第二绝缘层180与第二电路板区域102对应的第二绝缘层180的表面相对，第二电路板区域102的第一绝缘层120的表面与第三电路板区域103对应的第一绝缘层120的表面相对，第三电路板区域103对应的第二绝缘层180与第四电路板区域104的第二绝缘层180相对。从而，在第一电路板区域101对应的第二绝缘层180的与第一产品区域1111相对应的表面、第二电路板区域102对应的第一绝缘层120与第二产品区域1121相对应的表面、第三电路板区域103对应的第二绝缘层180的与第三产品区域1131相对应表面贴合结胶层190。
当然，胶层190设置的位置不限于本实施例中设置的区域，只要在需要折叠后相对的第一绝缘层120的表面或第二绝缘层180的表面之间设置有胶层190即可。
请参阅图9，第七步，根据需要沿第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104之间的分界线进行折叠并压合，使得第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104成为一个整体，第一导电线路130、第二导电线路140、第三导电线路150和第四导电线路160通过设置与它们之间的成为一体的第一导通柱123和第二导通柱183相互导通，从而得到具有层间互连的多层电路板100。
在进行折叠的过程中，需要对折叠的第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104进行对位。本实施例中，通过设置于第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104的第一对位孔122、第二对位孔170、第三对位孔182进行对位。即折叠后，使得位于不同电路板区域的第一对位孔122、第二对位孔170及第三对位孔182相互正对，从而使得位于第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104的第一导通柱123和第二导通柱183均相互正对重叠。如当折叠第一电路板区域101和第二电路板区域102使得第一电路板区域101的第二绝缘层180表面与第二电路板区域102的第二绝缘层180表面相对时，则需要将位于第一电路板区域101内的第一对位孔122、第二对位孔170及第三对位孔182与第二电路板区域102内的第一对位孔122、第二对位孔170及第三对位孔182相互正对。这样，可以保证第一电路板区域101内的第一导电线路130与第二电路板区域102内的第二导电线路140之间的对位关系，并且位于第一电路板区域101内的第一导通柱123和第二导通柱183与位于第二电路板区域102内的第一导通柱123和第二导通柱183均相互正对重叠。可以理解的是，在进行第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104的折叠时，可以根据实际制作的需要，采用不同的折叠方式，从而改变第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104之间的堆叠关系，获得不同的电路板。
本实施例中，采用快压机对折叠后的第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104进行压合。在进行压合的过程中，对第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104加热，使得第一电路板区域101、第二电路板区域102、第三电路板区域103和第四电路板区域104中的第一导通柱123和第二导通柱183熔化，并在压力的作用下，使得相互正对接触的第一导通柱123或第二导通柱183均成为一体结构，从而第一导电线路130、第二导电线路140、第三导电线路150和第四导电线路160通过设置与它们之间的成为一体的第一导通柱123和第二导通柱183相互导通。
请参阅图10，本实施例提供的电路板制作方法，还可以包括在得到电路板100之后，对电路板100进行成型处理。即通过冲压成型的方式，将电路板100中外围区域对应的区域去除，而只将产品区域对应部分留下，从而得到满足客户需求形状的电路板。
本技术方案提供的多层电路板制作方法，具有如下优点：首先，在进行电路板制作过程中，电路板的各层同时制作，可以有效的避免制得的电路板各层涨缩不一致的问题。其次，多层电路板的层间导通不采用钻孔及电镀的方式导通，从而可以有效避免由于钻孔及电镀的方式导通产生的层间导通信赖性差的问题。再次，由于电路板制作采用纯铜箔压合绝缘层的方式，由于铜箔和绝缘层的价格较背胶铜箔低，可以降低电路板的生产成本。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种多层电路板制作方法，包括步骤：
提供金属基板，所述金属基板包括依次设置的多个区域，每个区域包括产品区域和环绕产品区域的外围区域，所述金属基板具有相对的第一表面和第二表面；
在所述第一表面形成第一绝缘层，每个所述产品区域对应的第一绝缘层内均形成有第一通孔；
对金属基板进行蚀刻，使得多个产品区域对应形成多个导电线路，多个导电线路中需要导通的区域从所述第一通孔露出；
在金属基板的第二表面形成第二绝缘层，每个所述产品区域对应的第二绝缘层内均形成有第二通孔，每个第二通孔均与一个第一通孔相对应，多个导电线路中需要导通的区域从所述第二通孔露出；
在第一通孔内形成第一导通柱，第一导通柱凸出于第一绝缘层，在第二通孔内形成第二导通柱，第二导通柱凸出于第二绝缘层，从而使得每个区域对应构成一个电路板区域；及
折叠并压合多个所述电路板区域，使得多个电路板区域相互重叠并成为一个整体，位于相邻的电路板区域的第一导通柱或第二导通柱相互接触并使得相邻的导电线路之间通过相互接触的第一导通柱或相互接触的第二导通柱相互电导通。
2.如权利要求1所述的多层电路板制作方法，其特征在于，所述第一导通柱通过在第一通孔对应的区域印刷液态锡膏形成，所述第二导通柱通过在第二通孔对应的区域印刷液态锡膏形成。
3.如权利要求2所述的多层电路板制作方法，其特征在于，在第一通孔和第二通孔对应的区域印刷液态锡膏之后，还进一步包括对印刷的锡膏进行高温重熔定型的步骤。
4.如权利要求2所述的多层电路板制作方法，其特征在于，所述锡膏的材料为锡银铜合金。
5.如权利要求1所述的多层电路板制作方法，其特征在于，所述第一绝缘层的每个外围区域对应的区域形成有第一对位孔，在多个产品区域对应形成多个导电线路时还在多个外围区域对应形成多个第二对位孔，多个第二对位孔与多个第一对位孔一一对应正对连通，所述第二绝缘层的每个外围区域对应的区域形成有第三对位孔，多个第三对位孔与多个第二对位孔一一对应正对连通，在折叠多个电路板区域时，使得位于各电路板区域内的第一对位孔、第二对位孔及第三对位孔均对应连通，以对多个电路板区域进行定位。
6.如权利要求5所述的多层电路板制作方法，其特征在于，在进行折叠多个电路板区域之间，还包括在折叠后将要相对的两个第一绝缘层的表面或第二绝缘层的表面中的一个上形成胶层的步骤。
7.如权利要求6所述的多层电路板制作方法，其特征在于，所述胶层具有多个第三通孔，所述每个第三通孔均与一个第一导通柱或第二导通柱相对应，所述第一导通柱或第二导通柱从对应的第三通孔延伸出。
8.如权利要求1所述的多层电路板制作方法，其特征在于，在对折叠后的多个电路板区域压合，使得多个所述电路板区域成为一个整体之后，还进一步包括冲压成型的步骤。
9.如权利要求1所述的多层电路板制作方法，其特征在于，在对折叠后的多个电路板区域压合时，同时对折叠后的多个电路板区域加热，使得相互接触的第一导通柱和第二导通柱熔化而成为一体结构。
10.如权利要求1所述多层电路板制作方法，其特征在于，所述第一绝缘层通过在金属基板的第一表面压合覆盖膜形成，所述第二绝缘层通过在金属基板第二表面压合覆盖膜形成。
CN2010101791365A 2010-05-21 2010-05-21 多层电路板制作方法 Active CN102256453B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010101791365A CN102256453B (zh) 2010-05-21 2010-05-21 多层电路板制作方法
US13/108,991 US8997343B2 (en) 2010-05-21 2011-05-17 Method for manufacturing multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010101791365A CN102256453B (zh) 2010-05-21 2010-05-21 多层电路板制作方法

Publications (2)

Publication Number Publication Date
CN102256453A CN102256453A (zh) 2011-11-23
CN102256453B true CN102256453B (zh) 2013-12-25

Family

ID=44971209

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101791365A Active CN102256453B (zh) 2010-05-21 2010-05-21 多层电路板制作方法

Country Status (2)

Country Link
US (1) US8997343B2 (zh)
CN (1) CN102256453B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015058565A1 (en) * 2013-10-24 2015-04-30 He Shan Lide Electronic Enterprise Company Ltd. Flexible circuit board and method for manufacturing the same, and led flexible strip light
CN109275283B (zh) * 2017-07-17 2021-04-20 鹏鼎控股(深圳)股份有限公司 导通结构的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101094564A (zh) * 2006-06-23 2007-12-26 冠品化学股份有限公司 一种制备无导通孔的多层软性印刷电路板的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225688B1 (en) * 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
JPH1126945A (ja) * 1997-07-07 1999-01-29 Toagosei Co Ltd 多層プリント配線板の製造方法
JP4547958B2 (ja) * 2004-03-26 2010-09-22 凸版印刷株式会社 多層配線基板の製造方法
JP4787638B2 (ja) * 2006-03-16 2011-10-05 新光電気工業株式会社 配線基板の製造方法
JP5000446B2 (ja) * 2007-10-01 2012-08-15 日本メクトロン株式会社 プリント配線板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101094564A (zh) * 2006-06-23 2007-12-26 冠品化学股份有限公司 一种制备无导通孔的多层软性印刷电路板的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP平11-26945A 1999.01.29

Also Published As

Publication number Publication date
US8997343B2 (en) 2015-04-07
US20110283534A1 (en) 2011-11-24
CN102256453A (zh) 2011-11-23

Similar Documents

Publication Publication Date Title
JP6149920B2 (ja) リジッドフレキシブル基板およびその製造方法
TWI466607B (zh) 具有內埋元件的電路板及其製作方法
CN106376184A (zh) 埋入式线路制作方法和封装基板
CN103635036A (zh) 柔性多层电路板及其制作方法
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
CN103379750B (zh) 多层电路板及其制作方法
CN103517582A (zh) 多层电路板及其制作方法
CN103582320A (zh) 多层线路板及其制作方法
CN103108491A (zh) 电路板及其制作方法
CN102365005B (zh) 电路板加工方法
CN104427755A (zh) 软性电路板及其制作方法
CN102196668B (zh) 电路板制作方法
CN104254213A (zh) 多层电路板及其制作方法
CN103517583A (zh) 多层电路板及其制作方法
CN102256453B (zh) 多层电路板制作方法
CN110324991A (zh) 一种复合电路板的制备方法
CN107734877B (zh) 一种柔性线路板及其激光制备工艺
CN103857176A (zh) 电路板及其制作方法
CN103906376A (zh) 可挠折的电路板及其制作方法
CN211063845U (zh) 一种机械盲孔hdi电路板
CN103582321A (zh) 多层线路板及其制作方法
CN104105337A (zh) 高密度线路的电路板及其制作方法
CN103517584A (zh) 多层电路板的制作方法
CN103635007A (zh) 软硬结合电路基板、软硬结合电路板及制作方法
CN216291577U (zh) 一种多层电路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent for invention or patent application
CB02 Change of applicant information

Address after: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant after: Fuku Precision Components (Shenzhen) Co., Ltd.

Co-applicant after: Zhending Technology Co., Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Applicant before: Fuku Precision Components (Shenzhen) Co., Ltd.

Co-applicant before: Honsentech Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170302

Address after: 518103 Guangdong city of Shenzhen province Baoan District Songgang streets Yan Chuanyan Luzhen Luo Ding Technology Park plant A1 building to building A3

Patentee after: Fuku Precision Components (Shenzhen) Co., Ltd.

Patentee after: Peng Ding Polytron Technologies Inc

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.

Patentee before: Zhending Technology Co., Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Guangdong city of Shenzhen province Baoan District Songgang street Chuanyan Luo Lu Yan

Co-patentee after: Peng Ding Polytron Technologies Inc

Patentee after: Peng Ding Holdings (Shenzhen) Limited by Share Ltd

Address before: 518000 Shenzhen Baoan District city Songgang street Chuanyan Luzhen Yan Luo Ding Technology Park plant A1 building to building A3

Co-patentee before: Peng Ding Polytron Technologies Inc

Patentee before: Fuku Precision Components (Shenzhen) Co., Ltd.