CN100455162C - 电路板的制造方法 - Google Patents

电路板的制造方法 Download PDF

Info

Publication number
CN100455162C
CN100455162C CNB2004100885196A CN200410088519A CN100455162C CN 100455162 C CN100455162 C CN 100455162C CN B2004100885196 A CNB2004100885196 A CN B2004100885196A CN 200410088519 A CN200410088519 A CN 200410088519A CN 100455162 C CN100455162 C CN 100455162C
Authority
CN
China
Prior art keywords
hole
metallic circuit
circuit board
substrate
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100885196A
Other languages
English (en)
Other versions
CN1770956A (zh
Inventor
邹镜华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2004100885196A priority Critical patent/CN100455162C/zh
Publication of CN1770956A publication Critical patent/CN1770956A/zh
Application granted granted Critical
Publication of CN100455162C publication Critical patent/CN100455162C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及一种电路板的制造方法，其包括：(a)提供一基板，该基板的至少一个表面具有一导电层，且该基板具有至少一个通孔，该通孔的孔壁上镀有一金属层；(b)填满一绝缘材料于该通孔中；(c)分割该通孔及该绝缘材料；(d)蚀刻该通孔孔壁上金属的一部分；及(e)去除该绝缘材料。进而，以去除该金属层在切割面上不平整的残留金属，防止金属层毛边的发生。

Description

电路板的制造方法
技术领域
本发明涉及一种电路板的制造方法，特别是一种具有通孔的电路板的制造方法。
背景技术
具有镀通孔(Plated Through Hole，PTH)的电路板在现今的应用越来越广，例如为了电气连接电路板的侧边，常用的做法为在该侧边上开设复数个通孔，且在该等通孔的孔壁上电镀一层金属层以作为接点。一般来说，该等形成于电路板侧边的通孔必须经过一个切割步骤。
参考图1，显示常用位于电路板侧边的通孔的示意图。由图中可看出，该常用电路板1的侧边上具有复数个通孔12，同时该等通孔12在形成过程中会留下毛边(burr)13。
参考图2至图4，显示常用形成电路板侧边的通孔的示意图。首先，如图2所示，一成形刀18以箭头方向A旋转同时以箭头方向B接近一通孔14。接着，如图3所示，当该成形刀18接触该通孔14时，会先切断孔壁15的前侧而形成一前沿(leading edge)17，一旦该前沿17形成后，可以抵挡该成形刀18的力只剩下该金属层16与该孔壁15间的粘着力，而该成形刀18通过该通孔14后所产生的热会使位于该前沿17的金属层16被撕开而脱离该前沿17，这是因为金属层16与前沿17间的粘着力不足的关系。最后，如图4所示，当该成形刀18通过该通孔14后，即形成图1中的通孔12，且位于该前沿17的金属层会被弯折，而形成图1中的毛边13。
该等毛边13的缺点在于其明显会影响电气连接，例如短路(shortcircuit)或接触不良，再者其会影响接点测试。
因此，有必要提供一种创新且富进步性的电路板的制造方法来解决上述问题。
发明内容
本发明的主要目的是提供一种电路板的制造方法，该制造方法为在切割过程后以蚀刻方式去除一小部分的通孔壁上的金属层，以去除该金属层在切割面上不平整的残留金属，防止毛边的发生。
本发明的另一目的是提供一种电路板的制造方法，其包括：
(a)提供一基板，该基板的上下表面具有一导电层，且该基板具有至少一个通孔，该通孔的孔壁上镀有一层金属；
(b)填满一绝缘材料于该通孔中；
(c)分割该通孔及该绝缘材料；
(d)蚀刻该通孔孔壁上金属的一部分；及
(e)去除该绝缘材料。
附图说明
图1显示常用位于电路板侧边的通孔的示意图；
图2至图4显示常用形成电路板侧边的通孔的示意图；
图5、6、6a、7至9、9a及10至图12显示本发明的电路板制造方法第一实施例的示意图；及
图13、14、14a及15至图23，显示本发明的电路板制造方法第二实施例的示意图。
具体实施方式
参考图5至图12，显示本发明的电路板制造方法第一实施例的示意图。参考图5，首先提供一基板2，该基板2的中心为一核心基板(core)21，且其上下表面均具有一导电层22(例如一铜箔(copper foil))。
接着，参考图6，在该基板2上形成至少一个通孔23，形成该通孔23的方式为常规方式，诸如机械钻孔法(mechanical drilling)、激光消融法(laserablation)、光化学反应法(photochemical reaction)或等离子蚀刻法(plasma etching)等。参考图6a，显示图6的俯视示意图，在本图中是以两排共六个等通孔23为例。
接着，参考图7，电镀一金属层24于该通孔23的孔壁上，该电镀方法可以是无电电镀或是直接电镀等常规方法。在本实施例中，该金属层的材料为铜。
接着，参考图8，显示进行图案化过程后的基板，该图案化过程为常规过程，其包括：贴光阻、曝光显影、蚀刻、去光阻等，进而，使该导电层22及该金属层24形成图案化的金属线路(trace)25。
接着，参考图9，填满一绝缘材料26于该通孔23中，该绝缘材料26的材料可以是一可剥除的油墨。
接着，参考图9a，显示图9的俯视示意图。在本图中是沿着切割线27分割该基板2上的该等通孔23及该等绝缘材料26。
参考图10，显示图9a的基板2经切割后的局部立体示意图，此时由于添加该等绝缘材料26的缘故，可使该通孔23孔壁上的金属层24在切割过程中不易产生毛边。然而更好的做法是在切割过程后再针对该金属层24进行一微蚀刻(micro-etching)过程，以去除该金属层24表面不平整的残留金属，如图11所示。
最后，去除该等绝缘材料26，即可得所需的具有通孔的电路板，如图12所示。再者，如果需要的话，可以再进行以下步骤：覆盖一防焊层(soldermask)于该图案化的金属线路25上、去除部分的该防焊层以露出部分的该金属线路及电镀一镍/金层于该露出的金属线路，例如接脚(figure)的位置。
在本实施例中，电镀该金属层24于该通孔23的孔壁后即进行图案化过程，然而可以理解的是，该图案化过程也可在该切割步骤(即图9a)之后进行。
参考图13至图23，显示本发明的电路板制造方法第二实施例的示意图。参考图13，首先提供一基板3，该基板3的中心为一核心基板(core)31，且其上下表面均具有一导电层32(例如一铜箔(copper foil))。
接着，参考图14，在该基板3上形成至少一个通孔33，形成该通孔33的方式为常规方式，诸如机械钻孔法(mechanical drilling)、激光消融法(laser ablation)、光化学反应法(photochemical reaction)或等离子蚀刻法(plasma etching)等。参考图14a，显示图14的俯视示意图，在本图中是以两排共六个等通孔33为例。
接着，参考图15，电镀一金属层34于该通孔33的孔壁上，该电镀方法可以是无电电镀或是直接电镀等常规方法。在本实施例中，该第一金属层的材料为铜。
接着，参考图16，显示进行图案化过程后的基板，该图案化过程为常规过程，其包括：贴光阻、曝光显影、蚀刻、去光阻等，进而，使该导电层32及该金属层34形成图案化的金属线路(trace)35。
接着，参考图17，覆盖一防焊层(solder mask)37于该图案化的金属线路35上。
接着，参考图18，去除部分的该防焊层37以露出部分的该金属线路35的步骤。
接着，参考图19，填满一绝缘材料36于该通孔33中，该绝缘材料36的材料可以是一可剥除的油墨。在本实施例中，去除部分的该防焊层37以露出部分的该金属线路35之后进行填满一绝缘材料36于该通孔33的步骤，然而在其它应用中，也可在去除部分的该防焊层37以露出部分的该金属线路35后直接电镀一镍/金层于该图案化金属线路25的特定位置上。
接着，参考图20，覆盖一层干膜38于该防焊层37上。
接着，沿着预定的切割线(未图示)分割该基板3上的该等通孔33及该等绝缘材料36。
参考图21，显示图20的基板3经切割后的局部立体示意图，此时由于添加该等绝缘材料36的缘故，可使该通孔33孔壁上的金属层34在切割过程中不易产生毛边。然而更好的做法是在切割过程后再针对该切割面上的金属层34进行一微蚀刻(micro-etching)过程，以去除该金属层34表面不平整的残留金属，如图22所示。
最后，去除该等绝缘材料36及该干膜38，即可得所需的具有通孔的电路板3，如图23所示。再者，如果需要的话，可以电镀一镍/金层于该图案化金属线路35的特定位置上，例如接脚(figure)的位置。
上述实施例仅为说明本发明的原理及其功效，并非限制本发明，因此所属领域的技术人员对上述实施例进行修改及变化仍不脱离本发明的精神。本发明的权利范围应如上述权利要求所列。

Claims (17)

1.一种电路板的制造方法，其包括：
(a)提供一基板，该基板的至少一个表面具有一导电层，且该基板具有至少一个通孔，该通孔的孔壁上镀有一金属层；
(b)填满一绝缘材料于该通孔中；
(c)分割该通孔及该绝缘材料；
(d)蚀刻该通孔孔壁上金属的一部分；及
(e)去除该绝缘材料。
2.根据权利要求1所述的方法，其中该导电层的材料为铜。
3.根据权利要求1所述的方法，其中该金属层的材料为铜。
4.根据权利要求1所述的方法，其中步骤(a)进一步包括一图案化该导电层使其成为一金属线路的步骤。
5.根据权利要求4所述的方法，其中步骤(a)进一步包括一覆盖一防焊层于该图案化的金属线路的步骤。
6.根据权利要求5所述的方法，其中步骤(a)进一步包括一去除部分该防焊层以露出部分的该金属线路的步骤。
7.根据权利要求6所述的方法，其中步骤(a)进一步包括一电镀该露出的金属线路的步骤。
8.根据权利要求7所述的方法，其中步骤(a)的电镀材料为镍/金。
9.根据权利要求6所述的方法，其中步骤(a)进一步包括一覆盖一层干膜以覆盖住该露出的金属线路的步骤。
10.根据权利要求9所述的方法，其中步骤(e)进一步包括一去除该干膜的步骤。
11.根据权利要求10所述的方法，其中步骤(e)进一步包括一电镀该露出的金属线路的步骤。
12.根据权利要求11所述的方法，其中步骤(e)的电镀材料为镍/金。
13.根据权利要求1所述的方法，其中步骤(e)进一步包括一图案化该导电层使其成为一金属线路的步骤。
14.根据权利要求13所述的方法，其中步骤(e)进一步包括一覆盖一防焊层于该图案化的金属线路的步骤。
15.根据权利要求14所述的方法，其中步骤(e)进一步包括一去除部分的该防焊层以露出部分的该金属线路的步骤。
16.根据权利要求15所述的方法，其中步骤(e)进一步包括一电镀该露出的金属线路的步骤。
17.根据权利要求16所述的方法，其中步骤(e)的电镀材料为镍/金。
CNB2004100885196A 2004-11-05 2004-11-05 电路板的制造方法 Expired - Fee Related CN100455162C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100885196A CN100455162C (zh) 2004-11-05 2004-11-05 电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100885196A CN100455162C (zh) 2004-11-05 2004-11-05 电路板的制造方法

Publications (2)

Publication Number Publication Date
CN1770956A CN1770956A (zh) 2006-05-10
CN100455162C true CN100455162C (zh) 2009-01-21

Family

ID=36751870

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100885196A Expired - Fee Related CN100455162C (zh) 2004-11-05 2004-11-05 电路板的制造方法

Country Status (1)

Country Link
CN (1) CN100455162C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106128999B (zh) * 2016-08-11 2019-04-09 中国电子科技集团公司第四十一研究所 一种用于制备金属化通孔试样的划切方法
CN109860111B (zh) * 2019-02-21 2021-02-19 北京星英联微波科技有限责任公司 提高多孔石英电路成品率的方法
TWI764611B (zh) * 2021-03-10 2022-05-11 昌澤科技有限公司 天線製造方法及其結構

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837251A (ja) * 1994-07-21 1996-02-06 Murata Mfg Co Ltd 積層電子部品およびその製造方法
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
CN1215301A (zh) * 1997-06-27 1999-04-28 富士摄影胶片株式会社 多层基片及其制造方法
CN1322105A (zh) * 2000-03-03 2001-11-14 株式会社村田制作所 多层集成式基片和多层陶瓷元件的制造方法
JP2004214540A (ja) * 2003-01-08 2004-07-29 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837251A (ja) * 1994-07-21 1996-02-06 Murata Mfg Co Ltd 積層電子部品およびその製造方法
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
CN1215301A (zh) * 1997-06-27 1999-04-28 富士摄影胶片株式会社 多层基片及其制造方法
CN1322105A (zh) * 2000-03-03 2001-11-14 株式会社村田制作所 多层集成式基片和多层陶瓷元件的制造方法
JP2004214540A (ja) * 2003-01-08 2004-07-29 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Also Published As

Publication number Publication date
CN1770956A (zh) 2006-05-10

Similar Documents

Publication Publication Date Title
US7606038B2 (en) Method for producing a printed circuit board with a heat radiating structure and a printed circuit board with a heat radiating structure
TWI478640B (zh) 電路板及其製作方法
US5055637A (en) Circuit boards with recessed traces
EP1942711B1 (en) Method of manufacturing a wiring board including electroplating
CN102325431B (zh) 在电路板上制作铜柱的方法和具有表面铜柱的电路板
JP5110346B2 (ja) 基板及び基板の製造方法
CN102573289A (zh) 侧边具有导电接触件的积层印刷电路板模组及其制造方法
CN100455162C (zh) 电路板的制造方法
JP3770895B2 (ja) 電解めっきを利用した配線基板の製造方法
JP4051273B2 (ja) 配線基板及び配線基板の製造方法
TWI234423B (en) Method for making a circuit board
JP2700259B2 (ja) プリント配線板における凹所を有する半田層の形成方法
JP4606018B2 (ja) プリント配線板の製造方法
JPH10233563A (ja) プリント配線基板及びその製造方法
KR100916649B1 (ko) 인쇄회로기판의 제조방법
JP2003258421A (ja) フレキシブルプリント配線板の製造方法
JP2003338684A (ja) プリント基板の製造方法
CN118612977A (zh) 电路板及其设计方法、制造方法、网版
JPH10233568A (ja) プリント配線基板の製造方法及びこれに用いるメッキ用治具
JP2002076598A (ja) 部品搭載基板の製造方法
JPS5961992A (ja) スルホ−ルプリント配線板の製造方法
US20090134118A1 (en) Method of manufacturing printed circuit board
JPH0748583B2 (ja) 高密度プリント配線板の電気検査治具板の製造方法
JP2001160601A (ja) 多層配線基板
JPH07302665A (ja) 接続部材の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20171105