JPH01196196A - プリント配線板における半田層の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野ン 本発明は、プリント配線板に形成した導体回路に対して
、表面実装部品等の電子部品を実装する場合に使用され
る半田層の形成方法に関するものである。

（従来の技術） 表面実装部品等の電子部品を、プリント配線板に形成し
た導体回路上に実装する場合、この導体回路の所定箇所
表面に形成した半田層が利用される。この半田層は、そ
の上に電子部品の接続端子を載置して、そのまま加熱溶
融させることにより、電子部品の実装を非常に簡単に行
えるようにするものである。

従来のこの種半田層を形成する方法としては、次の二つ
の方法か代表的なものである。

第一の方法は、第５図の（イ）〜（ハ）にて示すように
、まず基板上に形成した導体回路に対して、半田層の必
要な箇所を除いてソルダーレジストを形成する（イ）。

その後、露出している導体回路に対して、半田ペースト
を印刷する（口）。

このように印刷した半田ペースト加熱して、所定の表面
形状とする（ハ）。なお、半田ペーストの印刷に代えて
、プリント配線板を溶融半田中に浸漬する方法も採用さ
れる。

また、第二の方法は、第６図及び第７図に示す　゛よう
に、基板上の導体回路と電気的に一体のメッキ用リート
を使用するものである。すなわち、この方法は半田によ
るメッキを行って、所定筒所に半田層を形成するのであ
るが、そのためには導体回路の所定箇所に通電するため
、導体回路と電気的に一体のメッキ用リートを形成しな
ければならないのである。具体的には、基板上に導体回
路を形成するに先立って、第６図に示すように、半田層
を形成すべき導体回路全てについてメッキ用リードに接
続するように設計し、これに従って各導体回路（バット
である場合が多い）か第６図に示したように形成される
のである。そして、第７図に示したように、半田層を形
成すべき箇所のみを露出すべく、メッキレジストを形成
し、メッキ用リートの電流供給部分から電気を供給しな
がら半田メッキを行うのである。この半田メッキの完了
後、メッキレジストを除去して一般に銅によって形成さ
れている導体回路な霧出させ、この導体回路を形成して
いる銅と半田の選択エッチンクによって、所定のリード
カットを行うのである。なお、メッキ用リートは製品に
は全く不要な部分であるのて、所定の処理の後、第６図
の点線て示した箇所にて外形加工を行うことによりカッ
トされる。

ところて、近年プリント配線板において、それかどのよ
うな形式のものであっても、電子部品自体の高密度化に
伴って、その上に形成される導体回路も高密度化する必
要か生じてきている。このことは半田層か形成されるよ
うなプリント配線板においても例外てはなく、各導体回
路間の間隔は増々小さくなってきているのか実状である
。このような実状の下で半田層を形成しようとするとき
、上記した二つの方法にはそれぞれ解決されなければな
らない問題か含まれていることになる。

第一の従来の方法において生ずる問題は、高密度化され
た導体回路に対する半田層の形成を正確に行うことが困
難になることである。すなわち、半田ペーストを使用す
る第５図に示した代表例の場合にあっては、半田ペース
トを印刷するに際して各導体回路とソルダーレジスト間
に存在する空間部分に、第５図の（ロ）に示したように
、気泡か残留することになる場合が多い。このように気
泡が残留していると、第５図の（ハ）に示したように、
半田ペーストを加熱した場合に半田が空間部分内に入り
込み、導体回路上の半田の量か少なくなって電子部品を
実装する場合に半田の量が不足することになり勝ちであ
る。これを避けるために、半田ペーストの量を多くする
と、メッキレジストを挟んで左右に位置している半田ペ
ーストか印刷時あるいは溶融時に互いに接触してしまう
ことにもなり得る。このことは、導体回路が高密度にな
ればなる程顕著となるのである。

第二の従来の方法において生ずる問題は、メッキ用リー
ドを形成しなければならず、しかもパッドとメッキ用リ
ードとを導体パターンて接続しておかなければならない
ことから、導体回路の形成が非常に制限されるというこ
とである。すなわち、この第二の方法を採用しようとす
ると、導体回路の十分な高密度化を達成することか困難
となるのである。

（発明が解決しようとする課題） そこて、本発明の発明者は、上記従来の方法ては、部品
実装を行う場合に必要な半田層を形成する場合に、導体
回路の高密度化を十分達成することかてきないというこ
とに着目して鋭意研究を重ねてきたのである。

その結果、メッキレジストを形成する前に、従来方法て
採用されているメッキ用す−１〜に代わる化学メッキを
行い、これを所謂メッキ用リートとして使用することか
良い結果を生むことを新規に知見し、本発明を完成した
のである。

本発明は以上のような経緯に基づいてなされたものて、
その目的とするところは、電子部品を実装するに際して
使用される半田層を、プリント配線板上の導体回路の高
密度化に悪影響を及ぼすことなく、確実かつ容易に形成
することのてきる方法を提供することにある。

（課題を解決するための手段及び作用）以−に述べた課
題を解決するために、本発明か採った手段は、実施例に
対応する第１図〜第４図を参照して説明すると次の通り
である。すなわち、「プリント配線板（１０）上の導体
回路（１２）に対して、部品を実装する半田層（１６）
を次の（ａ）〜（ｆ）の各工程を経て形成する方法。

（ａ）基板（Ｉ　］　）　、Ｊ二に形成した導体回路（
１２）間及び導体回路（１２）の必要部分にソルダーレ
ジスト（１３）を形成して、導体回路（１２）の半田層
（１６）か形成されるべき部分のみを露出させる工程。

（ｂ）ソルダーレジスト（］３）の表面、及びこのソル
ダーレジスト（１３）間から露出している導体回路（１
２）の表面に化学メッキ（１４）を施す工程； （ｃ）導体回路（１２）のソルダーレジスト（１３）か
ら露出している部分以外の化学メッキ（１４）　ｕ−に
メッキレジスト（１５）を形成する工程；（ｄ）、（ｂ
）工程で形成した化学メッキ（Ｊ４）層をメッキリート
として、メッキレジスト（１５）から露出している化学
メッキ（１４）層の表面に電解半田メッキを行う工程： （ｅ）、（ｃ）工程で形成したメッキレシス１−　（１
５）を除去する工程。

（ｆ）、（ｅ）工程によって露出した化学メ・ンキ（■
４）層を除去する工程」 である。

次に、この手段の各工程について、その注意点を加味し
なから詳述する。

まず、基板（１１）上に導体回路（１２）を形成するの
であるか、これらの導体回路（］２）の内には第２図の
図示右側に示した導体回路（１２）のように、単独に独
立しているものか存在していてもよい。つまり、最終製
品において独立している導体回路（１２）については、
最初から独立した状態て形成しておいてもよいのである
。

（ａ＞以上にように基板（１１）上に各導体回路（１２
）を形成した後に、その上に、後述の半田層、すなわち
メッキ半田（１６）を形成すべき部分を露出させるよう
にして、ソルダーレジスト（１３）を形成するのである
。このソルダーレジスト（１３）の表面は次の工程にお
ける化学メツ＃　（１４）の付着を良好にするために、
粗化することか望ましい。また、このソルダーレジスト
（１３）の厚みは、これらの間にメッキ半田（ｊ６）を
形成し、このメッキ半田（１６）か溶融によって他の場
所に流れ出ないようにするために、導体回路（１２）よ
りも厚くするのか望ましい。

（ｂ）工程にあっては、各導体回路（１２）及びソルダ
ーレジスト（１３）の表面に化学メツ−Ｖ　（１４）を
形成するのである。この化学メッキ（１４）としては主
として銅を材料とするものか採用され、その厚さは、０
　、３　ｐＬｍ〜３０　ｐ、ｍ程度とするのかよく、中
でも３μｍ〜３０ｇｍの厚さにするのが好ましい。この
化学メッキ（１４）は、これに通電してメッキ半田（１
６）を形成するための所謂メッキ用リードとするもので
あるから、０．３ｇｍよりも薄くすると、その通電時の
抵抗が大きくなってメッキ半田（１６）の形成を良好な
条件で行なうことが困難となるからである。

この化学メッキ（１４）の材料として銅を使用した場合
、この銅はメッキ半田（１６）のりフロー時にメッキ半
田（１６）内にある程度拡散するものである。

従って、この化学メッキ（１４）が例えば０．３μｍ〜
３７ｚｍと薄い場合には、最終的に形成されたメッキ半
田（１６）をリフローした後において、第３図に示すよ
うにソルダーレジスト（１３）側に形成してあった化学
メッキ（１４）の殆どがメッキ半田（１６）内に拡散し
て残らない状態となる。このため、メッキ半田（１６）
を溶融した場合には、その直下に位置する導体回路（１
２）に対してのみこの溶融したメッキ半田（１６）は付
着することになる。これに対して、化学メッキ（１４）
か上記以上の厚さを有している場合には、この化学メッ
キ（１４）はメッキ半田（１６）内に全て拡散するのて
はなく、その一部か第４図に示すようにソルダーレジス
ト（１３）側に残留することになる。このため、メッキ
半田（１６）を溶融したときにはこのメッキ半田（１６
）はその直下の導体回路（１２）に対しては勿論、ソル
ダーレジスト（１３）側の化学メッキ（１４）に対して
もその表面張力により付着する。このことは、メッキ半
田（１６）によって−旦接続した電子部品をこのメッキ
半田（１６）を溶融させて交換する場合に大きな差とな
る。すなわち、化学メッキ（１４）の厚さか薄い場合に
は、溶融したメッキ半田（１６）はその殆どか取り外さ
れる電子部品の端子側に付着して、導体回路（１２）上
には殆ど残らないけれども、化学メッキ（１４）の厚さ
か厚い場合には、溶融したメッキ半田１２・ （１６）は導体回路（１２）上側に多く残るのて、別の
新しい電子部品の実装は十分なメッキ半田（１６）が残
留しているため確実に行なうことができるのである。

以りのことから、化学メッキ（１４）の厚さは０゜３ｇ
ｍ〜３０ｇｍとするのかよいか、電子部品の交換という
ことを考慮すると、その厚さは３μｍ〜３０ｇｍとして
おくのかより好ましいのである。この場合、前記化学メ
ッキをメッキリードとして化学メッキ成分と同し金属を
電解メッキにより形成し、前記厚みを調整することも可
能である。

（ｃ）前述したように形成した化学メッキ（１４）上に
、ソルダーレジスト（１３）から露出している各導体回
路（１２）上以外の部分にメッキレジスト（１５）を形
成する。勿論、このメッキレジスト（１５）は、必要以
外の部分にメッキを施さないようにするものてあり、メ
ッキ半田（１６）に対してレジストとなり得るものが使
用される。また、このメッキレジスト（１５）としては
、シート状に形成した感光性のものを使用して、所望箇
所を露光して現像することにより形成される。

なお、このようにメッキレジスト（１５）を形成した場
合にその表面をみれば、メッキ半田（１６）を形成すべ
きところには化学メッキ（１４）が露出しており、それ
以外はメッキレジスト（１５）によって覆われている。

また、露出している部分の各化学メッキ（１４）はそれ
自体が全面に残存しているから、これらの各化学メッキ
（１４）は電気的に接続された状態にある。

（ｄ）そして、以上のような状態にある化学メッキ（１
４）を使用して、すなわち化学メッキ（１４）をメッキ
用リートとして、メッキレジスト（１５）Ｍに露出して
いる化学メッキ（１４）上に半田メッキを施して、すな
わち電解半田メッキ法によりメッキ半田（１６）を形成
するのである。このメッキ半田（１６）は、電解半田メ
ッキの条件、例えば電流密度・メッキ時間を設定するこ
とにより、所望の半田量を有する半田層として形成する
ことができるのである。

（ｅ）メッキ半田Ｃ１６）の形成か完了すれば、メッキ
レシス１〜（１５）は不要物となるからこれを除去する
。このメッキレジスト（１５）の除去は、一般の剥膜液
を使用すれば十分である。これにより、メッキ半田（１
６）が形成された部分以外では化学メッキ（１４）か露
出するのである。

（ｆ）最後に、ソルダーレジスト〔工３〕上にて露出し
ている化学メッキ（１４）を、エツチングにより除去す
る。この化学メッキ（１４）の除去は、例えば塩化アン
モン水溶液等のような銅と半田との選択エツチングを行
なえるエツチング液によって行なわれる。

以」−にようにして、メッキ半田（１６）か所定箇所に
露出しているとともに、その他の部分はソルダ−レジス
ト（１３）によって保護がなされたプリント配線板（１
０）となるのである。

（実施例） 次に本発明に係る方法を、具体的実施例によって説明す
る。

まず、ガラス・エポキシ複合体を基板（１１）とする片
面銅張積層板に、エツチングレジストをラミネートして
、これを露光・現像後、塩化第二銅溶液により表面の銅
箔をエツチングして所望箇所の銅箔を残すことにより、
各導体回路（１２）を形成する。

次いて、各導体回路（１２）上にメッキ半田（１６）を
形成すべき部分以外の部分に、ソルダーレジスト（１３
）となるソルダーレジスト（１３）インクを印刷する。

そしてこのソルダーレジスト（１３）インクを熱硬化さ
せて、ソルダーレジスト（１３）を形成するのである。

（第１図の（ａ）） 以北のように形成した各導体回路（１２）及びツルター
レシスト（１３）、Ｊ二に、メッキレジスト（１５）を
形成する。（第１図の（ｂ））本実施例にあっては、こ
の化学メッキ（１４）は銅である。そして、メッキ半田
（１６）を形成すべき部分を露出させる状態となるよう
に、メッキレジスト（１５）を形成する。

（第１図の（ｃ）） 以上のようにした基板（１１）上の化学メッキ（１４）
に対して通電しなから、電解半田メッキを行い、所望箇
所にメッキ半田（１６）を形成する。（第１図の（ｄ）
）その後不要となったメッキレジスト（１５）を除去し
て（第１図の（ｅ））、更に表面に露出している化学メ
ッキ（１４）をエツチング除去する（第１図の（ｆ））
のである。

（発明の効果） 以」＝詳述した通り、本発明にあっては、プリント配線
板（１０）上の導体回路（１２）に対して、部品を実装
する半田層（１６）を、 （ａ）基板（１１）上に形成した導体回路（１２）間及
び導体回路（１２）の必要部分にソルダーレジスト（１
３）を形成して、導体回路（１２）の半田層（１６）が
形成されるべき部分のみを露出させる工程。

（ｂ）ソルダーレジスト（１３）の表面、及びこのソル
ダーレジスト（１３）間から露出している導体回路（１
２）の表面に化学メッキ（１４）を施す工程； （ｃ）導体回路（１２）のソルダーレジスト（１３）か
ら露出している部分以外の化学メッキ（１４）−Ｌ。

にメッキレジスト（１５）を形成する工程；（ｄ）、（
ｂ）工程て形成した化学メッキ（１４）層をメッキリー
ドとして、メッキレジスト（１５）から露出している化
学メッキ（１４）層の表面に電解半田メッキを行う工程
。

（ｅ）、（ｃ）工程で形成したメッキレジスト（１５）
を除去する工程： （ｆ）、（ｅ）工程によって露出した化学メッキ（１４
）層を除去する工程」 の各工程を経て形成するようにしたので、電子部品を実
装するに際して使用される半田層を、プリント配線板上
の導体回路の高密度化に悪影響を及ぼすことなく、確実
かつ容易に形成することのできる方法を提供することが
てきるのである。

【図面の簡単な説明】 第１図の（ａ）〜（ｆ）のそれぞれは本発明に係る方法
を段階をおって示した部分拡大断面図、第２図は基板上
に予め形成されるべき各導体回路の態様を示す部分拡大
平面図、第３図はソルダーレジスト上に形成される化学
メッキか比較的薄い場合であって、形成されたメッキ半
田をリフローした場合の状態を示す部分拡大断面図、第
４図は第３図に対応した図てあって、ソルダーレジスト
上に形成される化学メッキが比較的厚い場合の部分拡大
断面図である。 第５図〜第７図は従来の方法を示すものてあって、第５
図の（ａ）〜（ｃ）は従来の半田層を形成する第一の方
法を工程順に示した部分拡大断面図、第６図は基板上に
予め形成されるべき各導体回路の態様を示す部分拡大平
面図、第７図は第６図に示したものにソルダーレジスト
を形成した場合の拡大平面図である。 符　　号　　の　　説　　明 １０・・・プリント配線板、１１・・・基板、１２・・
・導体回路、１３・・・ソルダーレジスト、１４・・・
化学メッキ、１５・・・メッキレジスト、１６・・・メ
ッキ半田。 以　　　　上

Claims (1)

1. 【特許請求の範囲】 プリント配線板上の導体回路に対して、部品を実装する
   半田層を次の（ａ）〜（ｆ）の各工程を経て形成する方
   法。 （ａ）基板上に形成した導体回路間及び導体回路の必要
   部分にソルダーレジストを形成して、前記導体回路の半
   田層が形成されるべき部分のみを露出させる工程； （ｂ）ソルダーレジストの表面、及びこのソルダーレジ
   スト間から露出している導体回路の表面に化学メッキを
   施す工程； （ｃ）前記導体回路の前記ソルダーレジストから露出し
   ている部分以外の化学メッキ上にメッキレジストを形成
   する工程； （ｄ）前記（ｂ）工程で形成した化学メッキ層をメッキ
   リードとして、前記メッキレジストから露出している化
   学メッキ層の表面に電解半田メッキを行う工程； （ｅ）前記（ｃ）工程で形成したメッキレジストを除去
   する工程； （ｆ）前記（ｅ）工程によって露出した前記化学メッキ
   層を除去する工程。