JP2019179828A - 半導体装置、半導体装置の製造方法および電力変換装置 - Google Patents

半導体装置、半導体装置の製造方法および電力変換装置 Download PDF

Info

Publication number
JP2019179828A
JP2019179828A JP2018067818A JP2018067818A JP2019179828A JP 2019179828 A JP2019179828 A JP 2019179828A JP 2018067818 A JP2018067818 A JP 2018067818A JP 2018067818 A JP2018067818 A JP 2018067818A JP 2019179828 A JP2019179828 A JP 2019179828A
Authority
JP
Japan
Prior art keywords
case
semiconductor device
base plate
adhesive
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018067818A
Other languages
English (en)
Other versions
JP7014012B2 (ja
Inventor
拓也 北林
Takuya Kitabayashi
拓也 北林
吉田　博
Hiroshi Yoshida
博 吉田
秀俊 石橋
Hidetoshi Ishibashi
秀俊 石橋
大輔 村田
Daisuke Murata
大輔 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018067818A priority Critical patent/JP7014012B2/ja
Priority to US16/159,745 priority patent/US10770367B2/en
Priority to DE102019202038.0A priority patent/DE102019202038B4/de
Priority to CN201910227577.9A priority patent/CN110323186B/zh
Publication of JP2019179828A publication Critical patent/JP2019179828A/ja
Application granted granted Critical
Publication of JP7014012B2 publication Critical patent/JP7014012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】回路パターン上の有効面積の縮小を抑制しつつ絶縁性を確保したパワーモジュールを得ることを目的とする。【解決手段】上面に回路パターンを有し、下面に金属板を有する絶縁基板と、回路パターンと導電性部材を介して接合する半導体素子と、絶縁基板の周りを囲うように位置するケースと、ケースに囲まれた部位で、半導体素子と絶縁基板とを封止する封止材と、絶縁基板の側面で、ケースと金属板とを固定する接着材とを備えることを特徴とする。【選択図】図１

Description

本発明は、半導体装置、半導体装置の製造方法及び電力変換装置に関するものである。
近年、パワーモジュールの高性能化に伴って、パワーモジュールの動作温度は上昇する傾向にある。高温動作が可能なパワーモジュールは、封止樹脂と他部材との剥離や、絶縁基板のクラックを抑制し、絶縁性を確保する必要がある。特許文献１では、パワーモジュールの絶縁性を確保するために、基板とケースとが接着剤により接続し、封止されている。
特開２０００−４０７５９号公報
特許文献１のパワーモジュールでは、半導体素子を搭載する回路基板の下面がベース板と接続されており、ベース板とケースとが、半固体状の接着剤により接続されることで、接着剤の塗布ムラが防止される。しかし、ベース板上面とケースとが、接着剤により接続されているため、ベース板上における回路基板の有効面積が縮小するという問題点が発生してしまう。
本発明は上記した問題点を解決するためになされたものであり、ベース板とケースとが、ベース板の側面で接着材によって接続されることで、回路パターンの有効面積の縮小を抑制しつつ絶縁性を確保することを目的とするものである。
本発明に係るパワーモジュールは、上面に回路パターンを有し、下面に金属板を有する絶縁基板と、回路パターンと導電性部材を介して接合する半導体素子と、絶縁基板の周りを囲うように位置するケースと、ケースに囲まれた部位で、半導体素子と絶縁基板とを封止する封止材と、絶縁基板の側面で、ケースと金属板とを固定する接着材とを備えることを特徴とする。
本発明に係るパワーモジュールによれば、ケースとベース板が、ベース板の側面で接着材により接続されることで、回路パターン上の有効面積の縮小を抑制しつつ絶縁性を確保することができる。
実施の形態１のパワーモジュールを示す断面図である。 実施の形態１のパワーモジュールの動作時を示す断面図である。 実施の形態１の半導体装置の製造方法を示すフローチャート図である。 半導体素子と絶縁基板との接続を示す断面図である。 接着材１０が取り付けられたケース６を示す上面図である。 ケース６とベース板２ａとを接着材１０を介して接続した断面図である。 ワイヤボンドによる電気的接続を示す断面図である。 実施の形態２のパワーモジュール５２を示す断面図である。 実施の形態２のベース板の端部にＶ形断面を有するパワーモジュールを示す断面図である。 実施の形態３のパワーモジュールを示す断面図である。 本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図
実施の形態１
実施の形態１におけるパワーモジュール５０について説明する。図１は、実施の形態１のパワーモジュール５０を示す断面図である。なお、図１以外の他図において、同一符号は同一又は相当部分を示す。図１に示すパワーモジュール５０において、半導体素子１は、導電性部材３を介して絶縁基板２の上面に接合されている。
絶縁基板２は、ベース板２ａ、絶縁層２ｂ、回路パターン２ｃによって構成されている。
絶縁層２ｂは、ベース板２ａの上に設けられている。回路パターン２ｃは、絶縁層２ｂの上に設けられている。ベース板２ａと回路パターン２ｃとは、例えば、銅によって形成されている。絶縁層２ｂは、パワーモジュール５０の外部との電気的絶縁を確保し、例えば、無機セラミック材料で形成されてもよいし、セラミック粉末をエポキシ樹脂等の熱硬化性樹脂の中に分散した材料で形成されてもよい。
端子５ａは、一端が導電性ワイヤー４ａを介して回路パターン２ｃと電気的に接続されて、他端が外部との電気信号のやり取りに使用される。端子５ｂは、一端が導電性ワイヤー４ｂを介して半導体素子１の表面電極へ電気的に接続されて、他端が外部との電気信号のやり取りに使用される。なお、端子５（５ａ、５ｂ）は、導電性があれば、特に材質に限定はない。
半導体素子１、絶縁基板２、及び導電性ワイヤー４（４ａ、４ｂ）は、ケース６により囲まれている。ケース６は、可塑性樹脂等で形成されており、端子５がケース６にアウトサート形成される。なお、端子５は、ケース６にインサート形成されてもよいし、回路パターン２ｃと導電性部材を介して接合されてもよい。
半導体素子１、絶縁基板２、及び導電性ワイヤー４は、封止材７によって覆われている。封止材７は、絶縁性を有する材料であれば特に限定されないが、例えば、エポキシ樹脂、ゲル等である。端子５は、外部と信号のやり取りをするため、封止材７の表面から端子５の一部が露出される。また、絶縁基板２の裏面は、絶縁基板２の裏面が封止材７から露出されて、ヒートシンク等により冷却される。なお、絶縁基板２の裏面は、冷却できればよいため、必ずしも封止材７から露出させる必要はない。
絶縁基板２の側面において、絶縁基板２とケース６とが、接着材１０によって固定される。つまり、ベース板２ａの側面において、ベース板２ａとケース６とが、固定されるため、回路パターン２ｃの有効面積の縮小を抑制できる。図１では、ベース板２ａの下面と接着材１０の下面とが同一平面上にあるが、ベース板２ａの下面とケース６の下面とが同一平面上にあってもよい。
接着材１０の材料は、加熱により軟化する樹脂（例えば、ポリフッ化ビニリデン、ポリエーテルエーテルケトン樹脂、ポリエーテルブロックアミド共重合体、四フッ化エチレン・六フッ化プロピレン共重合体、ペルフルオロアルコキシフッ素樹脂、硬質収縮性塩化ビニール、ポリエチレン、ポリプロピレン、オレフィン系エラストマー、シリコーン、クロロプレンゴム）等である。
接着材１０は、熱を加えることで任意形状に変形し、ベース板２ａとケース６の下部との間に隙間なく接するように配置できるため、接着ムラの懸念がなく、ベース板２ａとケース６とを強固に固定することができる。特に、水分が発生しやすい高湿度環境下では、接着ムラ等によってベース板２ａとケース６との間に空隙が発生すると、水分がベース板２ａとケース６との隙間からパワーモジュール５０内へ入り込む。入り込んだ水分は、絶縁層２ｂで吸収されて加水分解反応を生じ、絶縁層２ｂが劣化するという懸念がある。従って、接着材１０によって、ベース板２ａとケース６との間を隙間なく接続することは絶縁性の劣化を抑制するために重要であり、本発明によって、パワーモジュール５０の絶縁性の劣化を抑制することができる。
また、パワーモジュール５０の動作時は、図２のように、動作時の熱を冷やすヒートシンク８とベース板２ａとがグリースなどのＴＩＭ（Ｔｈｅｒｍａｌ Ｉｎｔｅｒｆａｃｅ Ｍａｔｅｒｉａｌ）材を介して接続する。接着材１０が、ケース６の内周下部と外周下部と下面とを覆うようにケース６の下部に取り付けられていることで、ケース６の側方から水分が入り込むことを抑制することが出来る。従って、ケース６とヒートシンク８との隙間からパワーモジュール５０内へ水分が入り込むことを抑制できる。
図１において、半導体素子１がＩＧＢＴであり、紙面垂直方向で回路パターン２ｃ上にダイオード（図示なし）が位置し、各々１つを使用して並列接続した場合の回路構成について説明する。端子５ａは、パワーモジュール５０のＰ端子であり、導電性ワイヤー４ａを介して半導体素子１の裏面電極であるコレクタ電極と電気的に接続している。半導体素子１の表面電極であるエミッタ電極は、導電性ワイヤー４ｂを介して、パワーモジュール５０のＮ端子である端子５ｂと電気的に接続している。また、半導体素子１のコレクタ電極とダイオードのカソード電極とが電気的に接続し、半導体素子１のエミッタ電極とダイオードのアノード電極とが電気的に接続して、１ｉｎ１モジュールの並列回路を形成する。当然ながら上述した回路構成とは異なる回路を構成してもよく、例えば、２ｉｎ１モジュールのハーフブリッジ回路や、６ｉｎ１モジュールの３相インバータ回路を形成してもよい。なお、外部端子５ｂは回路構成によって出力端子となることがあってもよい。
ここで、実施の形態１の半導体装置の製造方法について、図３を参照して説明する。図３は、ベース板２ａとケース６とが接着材１０により固定された半導体装置の製造方法を示すフローチャート図である。実施の形態１の半導体装置の製造方法は、半導体素子１と絶縁基板２とを接合するダイボンド工程６０と、ベース板２ａとケース６との位置決めをする位置決め工程６１と、電子回路を構成するための配線を行うワイヤボンド工程６２と、ベース板２ａとケース６とを固定するために接着材１０を加熱する加熱工程６３と、封止材７によって封止するための封止工程６４との順に処理が行われる。
図３の各工程について説明する。まず、ダイボンド工程６０について、図４を参照して説明する。半導体素子１を、絶縁基板２に、導電性部材３によって接合する。なお、絶縁基板２は、ベース板２ａと絶縁層２ｂと回路パターン２ｃとが予め接続されているものを使用してもよいし、ダイボンド工程６０によってそれぞれが接続されてもよい。また、外部との電気信号のやり取りに使用される端子５は、導電性部材を介して回路パターン２ｃに接合されてもよいし、端子５がケース６にインサートされて一体的に形成されてもよい。本発明では、図１に示すように、ケース６と一体的に形成されている端子５が、外部との電気信号のやり取りに使用されるものとして説明する。
次に、位置決め工程６１について図５、図６を参照して説明する。図５は、接着材１０が取り付けられたケース６を示す上面図であり、図６は、ベース板２ａとケース６とが接着材１０を介して接続された断面図である。なお、図５では、説明の都合上、端子５は図示していない。位置決め工程６１では、ベース板２ａとケース６とが位置決めされ、ベース板２ａとケース６とが仮固定される。図５、図６のように、接着材１０は、ケース６の内周下部と外周下部と下面とを覆うようにケース６に取り付けられている。ケース６の下部が接着材１０によって覆われて、ケース６と接着材１０との密着性を向上させることで、位置決め冶具を使用せず、ケース６の内周下部にベース板２ａを嵌めこみ、ベース板２ａとケース６とを仮固定することができる。
よって、ベース板２ａとケース６とは、位置決め用の冶具を必要とせずに、容易に位置決めできる。なお、例えば、リング状の接着材１０が、ケース６に一体的あるいは分離可能に取り付けられて、ベース板２ａとケース６とが仮固定されてもよい。
位置決め工程６１の後は、ワイヤボンド工程６２である。ワイヤボンド工程６２について図７を参照して説明する。ワイヤボンド工程６２では、外部との電気信号のやり取りに使用される端子５と半導体素子１とを、導電性ワイヤー４を介して電気的に接続し、インバータ回路などの各種電子回路を構成する。このとき、接着材１０によって、ベース板２ａとケース６とが仮固定されているため、ワイヤーボンド時に絶縁基板２に圧力がかかったとしても、ベース板２ａとケース６との位置ずれを抑制することができる。特に、ベース板２ａとケース６の下部を覆う接着材１０とが、平面に載置されてワイヤボンドされる際に、ワイヤボンド時の振動がケース６の下面を覆う接着材１０によって吸収されるため、ベース板２ａとケース６との位置ずれを抑制することができる。
次に、加熱工程６３について説明する。加熱工程６３では、熱源を有する加熱炉等によって、接着材１０が、雰囲気加熱されることで任意形状に変形し、ベース板２ａとケース６との間が、隙間なく固定される。なお、接着材１０は、１００〜１５０℃の温度で熱収縮する材料であり、加熱する方法は、熱源との接触、非接触を問わず、１００℃以上まで接着材１０の温度が上がる方法であれば特に限定しない。なお、ケース６の外周部は、接着材１０によって覆われていることが好ましく、接着材１０が熱収縮することで、接着材１０の押圧力がケース６の外周部からベース板２ａに向って働き、ベース板２ａとケース６とを強固に固定することができる。
最後に、封止工程６４について説明する。封止工程６４は、外部と半導体素子１との絶縁を行う封止材７をケース６で囲まれた部位に注入して封止する。なお、封止材７を注入する際には、封止材７の流動性を良くするために加熱工程６３で使用した熱源の熱を利用してもよい。
封止材７は、液状の樹脂であり、ある温度以上になると硬化するため、封止材７の注入後は、加熱する必要がある。封止材７が、加熱されて硬化することで封止工程６４が完了し、図１のようなパワーモジュール５０が完成する。なお、加熱する方法は、熱源との接触、非接触を問わず、封止材７が硬化する温度まで封止材７の温度が上がる方法であれば特に限定しない。また、封止材７は、水分等の外乱から保護されるために、封止材７の上部に蓋を設けてもよい。蓋を設けることによって、封止材７の吸湿等を防ぎ、パワーモジュールの信頼性を向上させることができる。
この実施の形態１のパワーモジュールによれば、ベース板２ａの側面において、ベース板２ａとケース６とが接着材１０により接続されることで、回路パターン２ｃ上の有効面積を確保しつつ絶縁性を確保できるという効果を奏する。
また、ベース板２ａの側面において、ベース板２ａとケース６とが接着材１０により接続されることで、ベース板２ａとケース６との間が隙間なく接続され、吸湿による絶縁層２ｂの劣化を抑制できるという効果を奏する。
実施の形態２
実施の形態２のパワーモジュールについて説明する。図８は、実施の形態２のパワーモジュール５２を示す断面図である。実施の形態２のパワーモジュール５２は、ベース板２ａの上面と接する突起３０がケース６に形成されている。
この実施の形態２のパワーモジュールによれば、突起３０が、位置決め工程６１において、ベース板２ａとケース６との位置決め用のガイドとなるため、位置決め用の冶具等が不要となり、容易にベース板２ａとケース６とを位置決めし、仮固定することができる。
なお、図９に示すパワーモジュール５３のように、ベース板２ａの端部がＶ形断面１１を備えている場合でも、本実施の形態は有効である。突起３１が、Ｖ形断面１１上において、ベース板２ａの傾斜面と面接触する傾斜面を有し、突起３１が、ベース板２ａの傾斜面と面接触することで、ベース板２ａとケース６とを容易に位置決めすることができる。
また、ワイヤボンド工程６２において、突起３０、３１がガイドとなるため、ワイヤボンド時の圧力が絶縁基板２にかかったとしても、絶縁基板２とケース６との位置ずれを抑制することができる。
実施の形態３
実施の形態３のパワーモジュールについて説明する。図１０は、実施の形態３のパワーモジュール５４を示す断面図である。実施の形態３のパワーモジュール５４は、ケース６の下部に段差４０が形成されている。
この実施の形態３のパワーモジュールによれば、ケース６の下部に段差４０が形成されるため、ケース６と接着材１０との接触面が増えることで密着性が向上し、絶縁基板２とケース６とをより位置ずれなく仮固定できる。なお、段差４０は複数でもよく、段差４０が複数形成されるほど、ケース６と接着材１０との接触面が増えるため密着性が向上する。
実施の形態４
本実施の形態は、上述した実施の形態１から３にかかるパワーモジュールを電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに本発明を適用した場合について説明する。
図１１は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１１に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１１に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各還流ダイオードの少なくともいずれかに、上述した実施の形態１から３のいずれかにかかるパワーモジュールを適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路はパワーモジュール２０２に内蔵されていてもよいし、パワーモジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１から３にかかるパワーモジュールを適用するため、ベース板２ａの側面において、ベース板２ａとケース６とが接着材１０により接続されることで、回路パターン２ｃ上の有効面積を確保しつつ絶縁性を確保できるという効果を奏する。
また、ベース板２ａの側面において、ベース板２ａとケース６とが接着材１０により接続されることで、ケース６とベース板２ａとの間を隙間なく接続して、吸湿による絶縁層２ｂの劣化を抑制できるという効果を奏する。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本発明は、その発明の範囲内において、各実施の形態及び変形例を自由に組み合わせ、各実施の形態を適宜、変形、省略することが可能である。
また、部品と部品とを接合する導電性部材は、はんだ、金属フィラーを用いた金属ペースト、又は熱により金属化する焼成金属などの電気抵抗の低い金属を用いることが好ましい。
また、半導体素子１は、スイッチング素子やダイオードであればよく、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、ＰＮダイオードであってもよい。さらに、半導体素子の個数は、当然ながら一つに限定されるものではなく、二つ以上であってもよい。
１ 半導体素子、２ 絶縁基板、２ａ ベース板、２ｂ 絶縁層、２ｃ 回路パターン、３ 導電性部材、４（４ａ、４ｂ） 導電性ワイヤー、５（５ａ、５ｂ） 端子、６ ケース、７ 封止材、８ ヒートシンク、１０ 樹脂、１１ Ｖ形断面、２０ ケース、３０ 突起、３１ 突起、４０ 段差、５０ パワーモジュール、５１ パワーモジュール、５２ パワーモジュール、５３ パワーモジュール、５４ パワーモジュール、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ パワーモジュール、２０３ 制御回路、３００ 負荷

Claims (9)

  1. 上面に回路パターンを有し、下面に金属板を有する絶縁基板と、
    前記回路パターンと導電性部材を介して接合する半導体素子と、
    前記絶縁基板の周りを囲うように位置するケースと、
    前記ケースに囲まれた部位で、前記半導体素子と前記絶縁基板とを封止する封止材と、
    前記絶縁基板の側面で、前記ケースと前記金属板とを固定する接着材と、
    を備えることを特徴とする半導体装置。
  2. 前記ケースの下部が、前記金属板の上面と接する突起を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記ケースの下部に段差を有することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記接着材は、前記ケースの下部を覆っていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置。
  5. 請求項１から４に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
  6. 上面に回路パターンを有し、下面に金属板を有する絶縁基板で、前記回路パターンの上面に半導体素子を導電性部材を介して接合するダイボンド工程と、
    前記絶縁基板の周りを囲うように載置するケースと前記金属板とを接着材を介して位置決めする位置決め工程と、
    前記接着材を加熱して、前記ケースと前記金属板とを固定する加熱工程と、
    を備える半導体装置の製造方法。
  7. 前記位置決め工程で、前記ケースの下部が、前記金属板の上面と接する突起を有することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記位置決め工程で、前記金属板の端部が、前記金属板の上面と下面とにおいて、それぞれ対向する面に向って傾斜してなるＶ形断面であり、
    前記Ｖ形断面と前記突起が面接触することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 前記接着材は、前記ケースの下部を覆っていることを特徴とする請求項６から８のいずれか１項に記載の半導体装置の製造方法。
JP2018067818A 2018-03-30 2018-03-30 半導体装置、半導体装置の製造方法および電力変換装置 Active JP7014012B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018067818A JP7014012B2 (ja) 2018-03-30 2018-03-30 半導体装置、半導体装置の製造方法および電力変換装置
US16/159,745 US10770367B2 (en) 2018-03-30 2018-10-15 Semiconductor apparatus, method for manufacturing the same and electric power conversion device
DE102019202038.0A DE102019202038B4 (de) 2018-03-30 2019-02-15 Halbleitergerät, Verfahren für dessen Herstellung und elektrische Leistungswandlervorrichtung
CN201910227577.9A CN110323186B (zh) 2018-03-30 2019-03-25 半导体装置、半导体装置的制造方法以及电力变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018067818A JP7014012B2 (ja) 2018-03-30 2018-03-30 半導体装置、半導体装置の製造方法および電力変換装置

Publications (2)

Publication Number Publication Date
JP2019179828A true JP2019179828A (ja) 2019-10-17
JP7014012B2 JP7014012B2 (ja) 2022-02-01

Family

ID=67910267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018067818A Active JP7014012B2 (ja) 2018-03-30 2018-03-30 半導体装置、半導体装置の製造方法および電力変換装置

Country Status (4)

Country Link
US (1) US10770367B2 (ja)
JP (1) JP7014012B2 (ja)
CN (1) CN110323186B (ja)
DE (1) DE102019202038B4 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018007278T5 (de) * 2018-03-14 2020-11-26 Mitsubishi Electric Corporation Halbleiter-leistungsmodul und leistungswandler
DE112019007537T5 (de) * 2019-07-11 2022-03-31 Mitsubishi Electric Corporation Halbleitervorrichtung und Leistungswandlungsvorichtung
JP7351200B2 (ja) * 2019-11-29 2023-09-27 株式会社リコー 機器
JP2021132080A (ja) * 2020-02-18 2021-09-09 富士電機株式会社 半導体装置
JP7378333B2 (ja) * 2020-03-26 2023-11-13 三菱電機株式会社 パワー半導体モジュール
KR20210129483A (ko) * 2020-04-20 2021-10-28 현대자동차주식회사 솔더링 구조, 이를 갖는 파워 모듈 및 파워 모듈의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077100A (ja) * 1993-06-17 1995-01-10 Hitachi Ltd 半導体装置
JP2004006905A (ja) * 2003-06-02 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュール
JP2015126168A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 パワーモジュール
JP2017118058A (ja) * 2015-12-25 2017-06-29 富士電機株式会社 半導体装置
WO2018056287A1 (ja) * 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4418426B4 (de) * 1993-09-08 2007-08-02 Mitsubishi Denki K.K. Halbleiterleistungsmodul und Verfahren zur Herstellung des Halbleiterleistungsmoduls
JP3357220B2 (ja) * 1995-07-07 2002-12-16 三菱電機株式会社 半導体装置
US5796038A (en) * 1997-06-16 1998-08-18 Vlsi Technology, Inc. Technique to produce cavity-up HBGA packages
JP2000040759A (ja) 1998-07-24 2000-02-08 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JP2000174166A (ja) * 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
US7166911B2 (en) * 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US7633151B2 (en) * 2007-03-16 2009-12-15 Advanced Micro Devices, Inc. Integrated circuit package lid with a wetting film
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
JP6753364B2 (ja) * 2017-06-21 2020-09-09 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077100A (ja) * 1993-06-17 1995-01-10 Hitachi Ltd 半導体装置
JP2004006905A (ja) * 2003-06-02 2004-01-08 Mitsubishi Electric Corp 半導体パワーモジュール
JP2015126168A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 パワーモジュール
JP2017118058A (ja) * 2015-12-25 2017-06-29 富士電機株式会社 半導体装置
WO2018056287A1 (ja) * 2016-09-21 2018-03-29 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN110323186A (zh) 2019-10-11
US20190304866A1 (en) 2019-10-03
CN110323186B (zh) 2023-08-04
US10770367B2 (en) 2020-09-08
DE102019202038A1 (de) 2019-10-02
JP7014012B2 (ja) 2022-02-01
DE102019202038B4 (de) 2023-07-20

Similar Documents

Publication Publication Date Title
JP7014012B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US10515863B2 (en) Power module and power conversion apparatus including case and elastic member
JP7091878B2 (ja) パワーモジュール、電力変換装置、及びパワーモジュールの製造方法
JP6575739B1 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US20200161145A1 (en) Semiconductor device, method for manufacturing the same, and power converter
US11404340B2 (en) Semiconductor device and power conversion apparatus
JP6743728B2 (ja) 半導体パワーモジュール及び電力変換装置
US11127603B2 (en) Semiconductor module and power conversion device
US20240222233A1 (en) Semiconductor device and power converter
CN113841235B (zh) 半导体模块、半导体模块的制造方法以及电力变换装置
WO2022049660A1 (ja) 半導体装置、電力変換装置、および移動体
CN114981956A (zh) 功率模块和电力变换装置
US11887903B2 (en) Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus
JP6639740B1 (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
US20230307326A1 (en) Semiconductor device, method for producing semiconductor device, and power conversion apparatus
US11887904B2 (en) Integrally bonded semiconductor device and power converter including the same
WO2023175854A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
US20240087968A1 (en) Semiconductor device, method of manufacturing semiconductor device, and power conversion apparatus
CN117769761A (zh) 功率模块以及电力转换装置
CN116031226A (zh) 半导体装置及电力转换装置
JP2020035946A (ja) 電力用半導体装置、電力変換装置、電力用半導体装置の製造方法、および、電力変換装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220103