JP2021022709A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2021022709A JP2021022709A JP2019140224A JP2019140224A JP2021022709A JP 2021022709 A JP2021022709 A JP 2021022709A JP 2019140224 A JP2019140224 A JP 2019140224A JP 2019140224 A JP2019140224 A JP 2019140224A JP 2021022709 A JP2021022709 A JP 2021022709A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- side lead
- emitter
- groove
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83385—Shape, e.g. interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】はんだ不足を軽減できる半導体装置を提供すること。【解決手段】パワーモジュールは、IGBT11、13、ダイオード12、14を含む実装部品と、実装部品の一面に、第1はんだによって接続されたエミッタ側リードフレーム40とを備えている。エミッタ側リードフレーム40は、余剰はんだの濡れ広がりを防止する外周溝43と、実装部品とエミッタ側リードフレーム40との対向領域から外周溝43に達する連結溝44とが設けられている。連結溝44の幅W2は、外周溝43の幅W1よりも狭い。【選択図】図4
Description
本開示は、半導体装置に関する。
従来、特許文献1に開示されているように、余剰はんだを吸収する溝を有した半導体装置がある。
半導体装置は、半導体素子を有する発熱部と、発熱部にはんだを介して電気的且つ熱的に接続された金属部材を備える。金属部材は、発熱部側の面に、発熱部とのオーバーラップ領域からオーバーラップ領域外まで延設された、余剰はんだを吸収するための傾斜溝を有する。また、金属部材は、オーバーラップ領域よりも外側に、隣り合う傾斜溝同士を連結する連結溝を有する。
しかしながら、特許文献1では、傾斜溝の幅と連結溝の幅とが同等であるため、はんだがオーバーラップ領域内からオーバーラップ領域外に濡れ広がりやすく、半導体素子と金属体との間のはんだが不足する可能性がある。
本開示は、上記問題点に鑑みなされたものであり、はんだ不足を軽減できる半導体装置を提供することを目的とする。
上記目的を達成するために本開示は、
半導体素子(11〜17)を含む実装部品と、
実装部品の一面に、はんだによって接続された第1金属体(40,40a〜40d)と、
実装部品の一面の反対面に、はんだによって接続された第2金属体(20)と、を備え、
第1金属体と第2金属体の少なくとも一方は、余剰はんだの濡れ広がりを防止する第1溝部(43)と、実装部品と第1溝部が形成された溝形成金属体との対向領域から第1溝部に達する少なくとも一つの第2溝部(44,44d,441,442)と、が設けられており、
第2溝部の幅は、第1溝部の幅よりも狭いことを特徴とする。
半導体素子(11〜17)を含む実装部品と、
実装部品の一面に、はんだによって接続された第1金属体(40,40a〜40d)と、
実装部品の一面の反対面に、はんだによって接続された第2金属体(20)と、を備え、
第1金属体と第2金属体の少なくとも一方は、余剰はんだの濡れ広がりを防止する第1溝部(43)と、実装部品と第1溝部が形成された溝形成金属体との対向領域から第1溝部に達する少なくとも一つの第2溝部(44,44d,441,442)と、が設けられており、
第2溝部の幅は、第1溝部の幅よりも狭いことを特徴とする。
このように、本開示は、第2溝部の幅が第1溝部の幅よりも狭いため、対向領域から第1溝部にはんだが濡れ広がることを抑制することができる。このため、本開示は、対向領域におけるはんだ不足を軽減することができる。
なお、特許請求の範囲、および、この項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。
以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。なお、以下においては、互いに直交する3方向をX方向、Y方向、Z方向と示す。
(実施形態)
図1〜図6を用いて、実施形態のパワーモジュール100に関して説明する。パワーモジュール100は、半導体装置に相当する。パワーモジュール100は、第1IGBT11、第1ダイオード12、第2IGBT13、第2ダイオード14、コレクタ側リードフレーム20、ブロック体30、エミッタ側リードフレーム40などを備えている。また、パワーモジュール100は、これらの構成要素を封止する封止部60を備えている。さらに、パワーモジュール100は、外部接続端子としてのO端子71、N端子72、P端子73、信号端子74を備えている。
図1〜図6を用いて、実施形態のパワーモジュール100に関して説明する。パワーモジュール100は、半導体装置に相当する。パワーモジュール100は、第1IGBT11、第1ダイオード12、第2IGBT13、第2ダイオード14、コレクタ側リードフレーム20、ブロック体30、エミッタ側リードフレーム40などを備えている。また、パワーモジュール100は、これらの構成要素を封止する封止部60を備えている。さらに、パワーモジュール100は、外部接続端子としてのO端子71、N端子72、P端子73、信号端子74を備えている。
パワーモジュール100は、2in1パッケージ構造をなしていると言える。パワーモジュール100は、例えば、インバータやコンバータなどの電力変換装置に適用することができる。
第1IGBT11と第1ダイオード12は、上アーム素子として設けられている。第1IGBT11には、還流用のダイオードである第1ダイオード12が逆並列に接続されている。図4に示すように、第1IGBT11と第1ダイオード12は、Y方向に並んで配置されている。
図2に示すように、第1IGBT11と第1ダイオード12は、上アーム側のコレクタ側リードフレーム20とエミッタ側リードフレーム40との間に配置されている。第1IGBT11と第1ダイオード12は、第2はんだ52によって、上アーム側のコレクタ側リードフレーム20に接続されている。
第1IGBT11と第1ダイオード12における、上アーム側のコレクタ側リードフレーム20と対向する面は、反対面に相当する。第1IGBT11は、コレクタ電極が形成された面が反対面に相当する。第1IGBT11は、コレクタ電極が上アーム側のコレクタ側リードフレーム20と対向して配置されている。そして、第1IGBT11は、第2はんだ52によって、コレクタ電極が上アーム側のコレクタ側リードフレーム20と電気的に接続されている。
第1ダイオード12は、カソード電極が形成された面が反対面に相当する。第1ダイオード12は、カソード電極が上アーム側のコレクタ側リードフレーム20と対向して配置されている。そして、第1ダイオード12は、第2はんだ52によって、カソード電極が上アーム側のコレクタ側リードフレーム20と電気的に接続されている。
また、第1IGBT11と第1ダイオード12は、第3はんだ53によって、ブロック体30が接続されている。第1IGBT11と第1ダイオード12は、ブロック体30と上アーム側のコレクタ側リードフレーム20とによって挟み込まれている。さらに、ブロック体30は、第1はんだ51によって、上アーム側のエミッタ側リードフレーム40が接続されている。
第1IGBT11は、エミッタ電極がブロック体30と対向して配置されている。そして、第1IGBT11は、第3はんだ53によって、エミッタ電極がブロック体30と電気的に接続されている。つまり、第1IGBT11のエミッタ電極は、ブロック体30を介して、上アーム側のエミッタ側リードフレーム40と電気的に接続されている。
第1ダイオード12は、アノード電極がブロック体30と対向して配置されている。そして、第1ダイオード12は、第3はんだ53によって、アノード電極がブロック体30と電気的に接続されている。つまり、第1ダイオード12のアノード電極は、ブロック体30を介して、上アーム側のエミッタ側リードフレーム40と電気的に接続されている。
ブロック体30における、上アーム側のエミッタ側リードフレーム40と対向する面は、一面に相当する。なお、ブロック体30は、例えば銅などを主成分とする金属によって構成されている。
このように、パワーモジュール100の上アームは、コレクタ側リードフレーム20、第1IGBT11と第1ダイオード12、ブロック体、エミッタ側リードフレーム40がこの順番で積層配置されている。また、第1IGBT11は、ゲート電極がワイヤを介して、信号端子74と電気的に接続されている。
第2IGBT13と第2ダイオード14は、下アーム素子として設けられている。第2IGBT13には、還流用のダイオードである第2ダイオード14が逆並列に接続されている。図4に示すように、第2IGBT13と第2ダイオード14は、Y方向に並んで配置されている。第2IGBT13と第2ダイオード14は、第1IGBT11と第1ダイオード12と同様に構成されている。
なお、IGBT11、13は、半導体素子に相当する。また、IGBT11、13、ダイオード12、14、ブロック体30は、実装部品に相当する。本実施形態では、半導体素子として、IGBT11、13を採用している。しかしながら、本開示は、これに限定されず、MOSFETやRC−IGBTなどであっても採用できる。
コレクタ側リードフレーム20は、第2金属体に相当する。パワーモジュール100は、上アーム側のコレクタ側リードフレーム20と、下アーム側のコレクタ側リードフレーム20とを備えている。両コレクタ側リードフレーム20は、板状の金属体である。コレクタ側リードフレーム20は、例えば、CuやFeやその合金などの金属材料を主成分として構成されたものを採用できる。
上アーム側のコレクタ側リードフレーム20と、下アーム側のコレクタ側リードフレーム20は、同様の構成を有している。しかしながら、下アーム側のコレクタ側リードフレーム20は、上アーム側のエミッタ側リードフレーム40と接続するための接続部21が設けられている。接続部21は、上アーム側のエミッタ側リードフレーム40の接続部42と対向配置され、第4はんだ54によって接続部42と接続されている。
また、上アーム側のコレクタ側リードフレーム20は、O端子71と電気的に接続されている。上アーム側のコレクタ側リードフレーム20は、O端子71と一体物として構成されていてもよいし、O端子71と別体として構成されていてもよい。別体のO端子71の場合、上アーム側のコレクタ側リードフレーム20は、ワイヤなどを介してO端子71と電気的に接続される。
図2に示すように、コレクタ側リードフレーム20は、IGBT11、13と対向する面の反対側の面が封止部60から露出している。このため、コレクタ側リードフレーム20は、ヒートシンクとしての機能も有している。
エミッタ側リードフレーム40は、第1金属体に相当する。パワーモジュール100は、上アーム側のエミッタ側リードフレーム40と、下アーム側のエミッタ側リードフレーム40とを備えている。エミッタ側リードフレーム40は、コレクタ側リードフレーム20と同様の材料によって構成されている。
上アーム側のエミッタ側リードフレーム40と、下アーム側のエミッタ側リードフレーム40は、同様の構成を有している。しかしながら、上記のように、上アーム側のエミッタ側リードフレーム40は、下アーム側のコレクタ側リードフレーム20と接続するための接続部42が設けられている。
また、下アーム側のエミッタ側リードフレーム40は、N端子72と電気的に接続されている。下アーム側のエミッタ側リードフレーム40は、N端子72と一体物として構成されていてもよいし、N端子72と別体として構成されていてもよい。別体のN端子72の場合、下アーム側のエミッタ側リードフレーム40は、ワイヤなどを介してN端子72と電気的に接続される。
また、上アーム側のエミッタ側リードフレーム40は、P端子73と電気的に接続されている。上アーム側のエミッタ側リードフレーム40は、P端子73と一体物として構成されていてもよいし、P端子73と別体として構成されていてもよい。別体のP端子73の場合、上アーム側のエミッタ側リードフレーム40は、ワイヤなどを介してP端子73と電気的に接続される。
図2に示すように、エミッタ側リードフレーム40は、ブロック体30と対向する面の反対側の面が封止部60から露出している。このため、エミッタ側リードフレーム40は、ヒートシンクとしての機能も有している。
ここで、図2、図3、図4、図5を用いて、エミッタ側リードフレーム40に関して詳しく説明する。エミッタ側リードフレーム40は、対向部41、接続部42、外周溝43、連結溝44、接続部溝45が設けられている。ここでは、主に、上アーム側のエミッタ側リードフレーム40を用いて説明する。下アーム側のエミッタ側リードフレーム40において、上アーム側のエミッタ側リードフレーム40と同様の箇所に関しては、説明を省略する。
対向部41は、IGBT11、13やダイオード12、14と対向する部位である。接続部42は、上記のようにコレクタ側リードフレーム20と接続するため部位であり、対向部41から突出して設けられている。なお、接続部42は、上アーム側のエミッタ側リードフレーム40に設けられている。一方、下アーム側のエミッタ側リードフレーム40には、N端子72と接続される部位が対向部41から突出して設けられている。
外周溝43は、第1溝部に相当する。外周溝43は、エミッタ側リードフレーム40に設けられている。このため、エミッタ側リードフレーム40は、溝形成金属体に相当する。
外周溝43は、対向部41におけるIGBT11、13やダイオード12、14と対向する面に設けられている。外周溝43は、周辺よりも凹んだ部位であり、環状に設けられている。外周溝43は、図4に示すように、ブロック体30と第1ダイオード11からなる実装部品と、ブロック体30と第1ダイオード12からなる実装部品の両方を囲うように設けられている。つまり、外周溝43は、複数の実装部品の対向領域を囲う位置に設けられている。
外周溝43は、余剰はんだの濡れ広がりを防止するために設けられている。つまり、外周溝43は、余分に供給された第1はんだ51を吸収するための部位である。また、上記のように、エミッタ側リードフレーム40は、ヒートシンクとしての機能も有している。第1はんだ51は、ブロック体30とエミッタ側リードフレーム40との間における厚みが厚くなるほど熱抵抗が大きくなるため薄い方が好ましい。エミッタ側リードフレーム40は、余分に供給された第1はんだ51が外周溝43に濡れ広がり、第1はんだ51の厚さが厚くなり過ぎるのを抑制することができる。
なお、本実施形態では、環状の外周溝43を採用している。しかしながら、本開示は、これに限定されず、環状ではない外周溝43であっても採用できる。つまり、外周溝43は、実装部品の周辺に設けられていればよい。
連結溝44は、第2溝部に相当する。連結溝44は、周辺よりも凹んだ部位であり、直線状に設けられている。連結溝44は、実装部品とエミッタ側リードフレーム40との対向領域から、外周溝43に達するように設けられている。つまり、連結溝44は、ブロック体30とエミッタ側リードフレーム40との対向領域から、外周溝43に達するように設けられている。また、連結溝44は、第1IGBT11とエミッタ側リードフレーム40との対向領域から、外周溝43に達するように設けられているとも言える。同様に、連結溝44は、第1ダイオード12とエミッタ側リードフレーム40との対向領域から、外周溝43に達するように設けられているとも言える。なお、連結溝44は、直線状に設けられていなくてもよく、屈曲した形状であってもよい。
図4に示すように、連結溝44は、各ブロック体30に対して二つ設けられている。よって、本実施形態では、四つの連結溝44が設けられている。連結溝44は、各ブロック体30の対向する二辺に対向して設けられている。連結溝44は、一つの辺に対向して一つのみ設けられている。
しかしながら、本開示は、これに限定されない。連結溝44は、各ブロック体30に対して少なくとも一つ設けられていればよい。連結溝44は、各ブロック体30の角部に対向して設けられていてもよい。
図2、図3、図5に示すように、連結溝44は、対向領域側の端部から外周溝43側の端部に向かって徐々に深さが深くなっている。よって、連結溝44は、傾斜溝とも言える。連結溝44は、最も深い箇所で外周溝43を連通している。これによって、はんだは、ブロック体30外周端に対応する部位の厚みが厚くなり、なだらかな傾斜になる。このため、パワーモジュール100は、応力への耐力が向上する。言い換えると、パワーモジュール100は、はんだ寿命を向上できる。
なお、連結溝44は、深さを浅くするとブロック体30上のはんだ充填性が良化になり、深くすると外周溝43へのはんだ濡れ広がり促進することができる。つまり、連結溝44は、深さを浅くすることで、対向領域における連結溝44の体積(容積)が小さくなり、はんだが充填しやすい。一方、連結溝44は、深さを深くすることで、連結溝44の傾斜角度が大きくなり、余剰はんだを積極的に外周溝43へ移動させることができる。
さらに、図4に示すように、連結溝44の幅W2は、外周溝43の幅W1よりも狭い。幅W2は、連結溝44のY方向における長さである。幅W1は、外周溝43のY方向に延設された部位ではX方向の長さであり、X方向に延設された部位ではY方向の長さである。外周溝43は、例えば、全周にわたって幅W1が均一となるように設けられている。
接続部溝45は、接続部42に設けられている。接続部溝45は、余分に供給された第4はんだ54が濡れ広がるのを防止するために設けられている。なお、接続部溝45は、下アーム側のエミッタ側リードフレーム40における、対向部41から突出して設けられが部位にも設けられている。
各溝43〜45は、プレス加工や切削加工によって、エミッタ側リードフレーム40に形成することができる。
なお、本実施形態では、エミッタ側リードフレーム40に外周溝43と連結溝44が設けられた例を採用している。しかしながら、本開示は、これに限定されない。本開示は、コレクタ側リードフレーム20とエミッタ側リードフレーム40の少なくとも一方に、外周溝43と連結溝44が設けられていればよい。コレクタ側リードフレーム20に外周溝43と連結溝44が設けられていた場合、コレクタ側リードフレーム20は、溝形成金属体に相当する。
封止部60は、実装部品、コレクタ側リードフレーム20、エミッタ側リードフレーム40、O端子71、N端子72、P端子73、信号端子74を一体的に封止している。詳述すると、図1に示すように、封止部60は、各リードフレーム20、40における実装部品との対向面の反対面と、各端子71〜74の一部が露出した状態で各構成要素を覆っている。
パワーモジュール100の製造方法は、特に限定されない。例えば、上アームと下アームを個別に組み立ててから、上アームと下アームとを接続するなどを採用できる。上アームを製造する場合、まず、コレクタ側リードフレーム20、第1IGBT11、第1ダイオード12、ブロック体30が各はんだで接続された構造体を製造する。その後、この構造体を、第1はんだ51を介してエミッタ側リードフレーム40上に載置する。そして、この状態で、リフロー炉にて加熱して、構造体とエミッタ側リードフレーム40を第1はんだ51で接続する。このとき、第1はんだ51には、構造体の重さによって、ブロック体30とエミッタ側リードフレーム40との対向領域から押し出されやすい。なお、下アーム側も同様である。
以上のように、パワーモジュール100は、連結溝44の幅W2が外周溝43の幅W1よりも狭いため、対向領域から外周溝43に第1はんだ51が濡れ広がることを抑制することができる。このため、パワーモジュール100は、対向領域における第1はんだ51の不足を軽減することができる。
図5における第1エリアHA1と第2エリアHA2は、ブロック体30とエミッタ側リードフレーム40との電気的および機械的な接続状態を良好に保つために、第1はんだ51が必要な領域である。つまり、第1エリアHA1と第2エリアHA2は、第1はんだ51で満たされていることが好ましい。なお、連結溝44は、オーバーラップエリアOLの分だけ、ブロック体30と重なって(対向して)設けられている。
パワーモジュール100は、上記のように、幅W2が幅W1よりも狭いため、第1エリアHA1と第2エリアHA2が第1はんだ51で満たされやすくなる。言い換えると、パワーモジュール100は、W2がW1よりも広い場合よりも、第1はんだ51を第1エリアHA1と第2エリアHA2に留めやすくなる。よって、パワーモジュール100は、ブロック体30とエミッタ側リードフレーム40との電気的および機械的な接続状態を良好に保つことができる。
ところで、図4の例では、X方向の幅X1、Y方向の長さY1の第1IGBT11と、X方向の幅X2、Y方向の長さY2の第1ダイオード12とを採用している。これに対して、図6の例では、X方向の幅X11、Y方向の長さY11の第1IGBT11aと、X方向の幅X12、Y方向の長さY12の第1ダイオード12aとを採用している。同様に、図6の例では、X方向の幅X11、Y方向の長さY11の第2IGBT13aと、X方向の幅X12、Y方向の長さY12の第2ダイオード14aとを採用している。なお、エミッタ側リードフレーム40は、図4の例と図6の例で同じものを採用している。
図6の例では、第1IGBT11aと第1ダイオード12aのサイズが図4の例と異なっているが、対向領域に連結溝44が達している。このように、パワーモジュール100は、連結溝44を有するため、部品サイズが異なる場合でも、共通の外周溝43と連結溝44で上記効果を奏することができる。よって、パワーモジュール100は、部品サイズ毎の品番新設が不要となる。なお、部品サイズとは、IGBT11、13やダイオード12、14などのXY平面における大きさである。
以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、変形例1〜4に関して説明する。上記実施形態および変形例1〜4は、夫々単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
(変形例1)
図7に示すように、エミッタ側リードフレーム40aは、一つの実装部品における一つの辺に対向して第1連結溝441と第2連結溝442が設けられている。つまり、連結溝441、442は、一つの実装部品における一つの辺に対向して複数箇所に設けられている。よって、変形例1のパワーモジュールは、エミッタ側リードフレーム40aを有している。第1連結溝441と第2連結溝442は、第2溝部に相当する。
図7に示すように、エミッタ側リードフレーム40aは、一つの実装部品における一つの辺に対向して第1連結溝441と第2連結溝442が設けられている。つまり、連結溝441、442は、一つの実装部品における一つの辺に対向して複数箇所に設けられている。よって、変形例1のパワーモジュールは、エミッタ側リードフレーム40aを有している。第1連結溝441と第2連結溝442は、第2溝部に相当する。
図7の上段と下段は、エミッタ側リードフレーム40aは同じであるが、IGBTとダイオードの部品サイズが異なる。上段は、上記実施形態の図4と同じIGBT11、13、ダイオード12、14がエミッタ側リードフレーム40aに接続されている。下段は、上記実施形態の図6と同じIGBT11a、13a、ダイオード12a、14aがエミッタ側リードフレーム40aに接続されている。
なお、本変形例では、一つの辺に対して、二つの連結溝441、442が設けられている例を採用している。しかしながら、本開示は、三つ以上の連結溝が設けられていてもよい。
変形例1のパワーモジュールであっても、上記実施形態と同様の効果を奏することができる。また、変形例1のパワーモジュールは、第1連結溝441と第2連結溝442が設けられているため、部品サイズが異なる場合でも、共通の外周溝43と連結溝44で上記効果を奏することができる。よって、パワーモジュール100は、部品サイズ毎の品番新設が不要となる。
(変形例2)
図8に示すように、エミッタ側リードフレーム40bは、半導体素子として、一つのRC‐IGBT15のみが接続されている。エミッタ側リードフレーム40bは、エミッタ側リードフレーム40と同様、外周溝43、連結溝44などが設けられている。よって、変形例2のパワーモジュールは、エミッタ側リードフレーム40bを有している。変形例2のパワーモジュールであっても、上記実施形態と同様の効果を奏することができる。
図8に示すように、エミッタ側リードフレーム40bは、半導体素子として、一つのRC‐IGBT15のみが接続されている。エミッタ側リードフレーム40bは、エミッタ側リードフレーム40と同様、外周溝43、連結溝44などが設けられている。よって、変形例2のパワーモジュールは、エミッタ側リードフレーム40bを有している。変形例2のパワーモジュールであっても、上記実施形態と同様の効果を奏することができる。
(変形例3)
図9に示すように、エミッタ側リードフレーム40cは、半導体素子として、一つのIGBT16と、一つのダイオード17のみが接続されている。よって、変形例3のパワーモジュールは、2in1パッケージ構造をなしていると言える。変形例3のパワーモジュールであっても、上記実施形態と同様の効果を奏することができる。なお、エミッタ側リードフレーム40cは、対向部41から突出した端子42aが設けられている。
図9に示すように、エミッタ側リードフレーム40cは、半導体素子として、一つのIGBT16と、一つのダイオード17のみが接続されている。よって、変形例3のパワーモジュールは、2in1パッケージ構造をなしていると言える。変形例3のパワーモジュールであっても、上記実施形態と同様の効果を奏することができる。なお、エミッタ側リードフレーム40cは、対向部41から突出した端子42aが設けられている。
(変形例4)
図10に示すように、エミッタ側リードフレーム40dは、対向部41dに連結溝44dが形成されている。連結溝44dは、対向領域側の端部から外周溝43側の端部にかけて深さ均一である。よって、変形例4のパワーモジュールは、エミッタ側リードフレーム40dを有している。変形例4のパワーモジュールであっても、上記実施形態と同様の効果を奏することができる。さらに、エミッタ側リードフレーム40dは、連結溝44dが傾斜していないため、エミッタ側リードフレーム40よりも製造が容易である。
図10に示すように、エミッタ側リードフレーム40dは、対向部41dに連結溝44dが形成されている。連結溝44dは、対向領域側の端部から外周溝43側の端部にかけて深さ均一である。よって、変形例4のパワーモジュールは、エミッタ側リードフレーム40dを有している。変形例4のパワーモジュールであっても、上記実施形態と同様の効果を奏することができる。さらに、エミッタ側リードフレーム40dは、連結溝44dが傾斜していないため、エミッタ側リードフレーム40よりも製造が容易である。
11,11a…第1IGBT、12,12a…第1ダイオード、13,13a…第2IGBT、14,14a…第2ダイオード、15,16…IGBT、17…ダイオード、20…コレクタ側リードフレーム、30…ブロック体、40,40a〜40d…エミッタ側リードフレーム、41,41d…対向部、42…接続部、43…外周溝、44,44d…連結溝、441…第1連結溝、442…第2連結溝、45…接続部溝、51…第1はんだ、52…第2はんだ、53…第3はんだ、54…第4はんだ、60…封止部、71…O端子、72…N端子、73…P端子、74…信号端子、100…パワーモジュール、HA1…第1エリア、HA2…第2エリア、OL…オーバーラップエリア
Claims (5)
- 半導体素子(11〜17)を含む実装部品と、
前記実装部品の一面に、はんだによって接続された第1金属体(40,40a〜40d)と、
前記実装部品の前記一面の反対面に、はんだによって接続された第2金属体(20)と、を備え、
前記第1金属体と前記第2金属体の少なくとも一方は、余剰はんだの濡れ広がりを防止する第1溝部(43)と、前記実装部品と前記第1溝部が形成された溝形成金属体との対向領域から前記第1溝部に達する少なくとも一つの第2溝部(44,44d,441,442)と、が設けられており、
前記第2溝部の幅は、前記第1溝部の幅よりも狭い半導体装置。 - 前記第2溝部は、前記対向領域側の端部から前記第1溝部側の端部に向かって徐々に深さが深くなっている請求項1に記載の半導体装置。
- 前記第2溝部は、前記対向領域側の端部から前記第1溝部側の端部にかけて深さ均一である請求項1に記載の半導体装置。
- 複数の前記実装部品を備え、
前記第1溝部は、複数の前記実装部品の対向領域を囲う位置に設けられている請求項1〜3のいずれか1項に記載の半導体装置。 - 前記第2溝部は、一つの前記実装部品における一つの辺に対向して複数箇所に設けられている請求項1〜4のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019140224A JP2021022709A (ja) | 2019-07-30 | 2019-07-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019140224A JP2021022709A (ja) | 2019-07-30 | 2019-07-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021022709A true JP2021022709A (ja) | 2021-02-18 |
Family
ID=74574422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019140224A Pending JP2021022709A (ja) | 2019-07-30 | 2019-07-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021022709A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023021928A1 (ja) * | 2021-08-19 | 2023-02-23 | ローム株式会社 | 半導体装置および点火装置 |
-
2019
- 2019-07-30 JP JP2019140224A patent/JP2021022709A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023021928A1 (ja) * | 2021-08-19 | 2023-02-23 | ローム株式会社 | 半導体装置および点火装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520345B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
JP6269573B2 (ja) | 半導体装置 | |
JP4893303B2 (ja) | 半導体装置 | |
JP6294110B2 (ja) | 半導体装置 | |
US20080150102A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2007073743A (ja) | 半導体装置 | |
JP2013123016A (ja) | 半導体装置 | |
JP2012243890A (ja) | 半導体装置およびその製造方法 | |
JP4086774B2 (ja) | 半導体装置 | |
JP2015144217A (ja) | コネクタフレーム及び半導体装置 | |
KR102228945B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
JP2005197435A (ja) | 電力半導体装置 | |
JP6314433B2 (ja) | 半導体装置及びその製造方法 | |
JP5869285B2 (ja) | 半導体装置 | |
JP6653199B2 (ja) | 半導体装置 | |
JP6048238B2 (ja) | 電子装置 | |
JP2018046057A (ja) | 半導体パッケージ | |
JP6332054B2 (ja) | 半導体装置の製造方法 | |
JP2021022709A (ja) | 半導体装置 | |
JP2015138843A (ja) | 半導体装置及びその製造方法 | |
JP5857468B2 (ja) | 半導体装置 | |
JP2014103365A (ja) | 半導体装置 | |
KR101569769B1 (ko) | 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법 | |
JP2013191806A (ja) | 半導体装置およびその製造方法 | |
JP5056105B2 (ja) | 半導体装置およびその製造方法 |