JP2007043014A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007043014A JP2007043014A JP2005228231A JP2005228231A JP2007043014A JP 2007043014 A JP2007043014 A JP 2007043014A JP 2005228231 A JP2005228231 A JP 2005228231A JP 2005228231 A JP2005228231 A JP 2005228231A JP 2007043014 A JP2007043014 A JP 2007043014A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- resin
- mold
- semiconductor element
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】モールド樹脂パッケージ成形時の樹脂漏れを防ぐとともに、モールド樹脂パッケージと基板との密着性を高めた半導体装置を提供する。
【解決手段】本発明の半導体装置10は、基板2に搭載した半導体素子1を、樹脂封止金型を用いてモールド樹脂パッケージ7で封止した半導体装置10であって、半導体素子1が搭載された面である基板2の上面から側面に沿って形成され、半導体素子1と導通接続される電極3と、基板2の端部であって、半導体素子1を樹脂封止する際に基板2が樹脂封止金型により挟持される領域となる位置に形成されたレジスト層6と、基板2の上面であって、半導体素子1とレジスト層6との間に台形状に形成されたザグリ溝5とを備えた。
【選択図】図1
【解決手段】本発明の半導体装置10は、基板2に搭載した半導体素子1を、樹脂封止金型を用いてモールド樹脂パッケージ7で封止した半導体装置10であって、半導体素子1が搭載された面である基板2の上面から側面に沿って形成され、半導体素子1と導通接続される電極3と、基板2の端部であって、半導体素子1を樹脂封止する際に基板2が樹脂封止金型により挟持される領域となる位置に形成されたレジスト層6と、基板2の上面であって、半導体素子1とレジスト層6との間に台形状に形成されたザグリ溝5とを備えた。
【選択図】図1
Description
本発明は、基板に搭載した半導体素子をモールド樹脂パッケージで封止した半導体装置に関する。
基板に搭載された半導体素子をモールド樹脂パッケージで封止した半導体装置が電子機器の部品として多く用いられている。半導体装置のモールド樹脂パッケージは、半導体素子を搭載した基板を上下2つの金型からなる樹脂封止金型で型締めし、この樹脂封止金型により形成されるキャビティ内に圧力をかけて封止樹脂を注入し、充填させることによって成形される。モールド樹脂パッケージを成型するための封止樹脂は、基板と封止樹脂との密着性を上げるために圧力がかかった状態でキャビティ内に注入されるので、樹脂封止金型の型締め荷重が小さいと、樹脂封止金型とこの樹脂封止金型により挟持された基板の端部との隙間から封止樹脂が漏れる場合がある。
このような問題を解決するために、樹脂封止金型により挟持される基板の端部に樹脂によるレジスト層を形成し、このレジスト層を樹脂封止金型で挟持することによって、レジスト層を弾性変形させながら樹脂封止金型と樹脂封止金型により挟持された基板の端部とを密着させて封止樹脂の漏れを防止する方法が特許文献1に記載されている。
特開平11−298049号公報
しかしながら、特許文献1に記載のような方法では、レジスト層を弾性変形させながら樹脂封止金型で基板の端部を挟持しても、レジスト層の厚さが一定でない場合、樹脂封止金型とレジスト層との間に隙間が生じてしまうため、圧力をかけて注入された封止樹脂の応力により樹脂漏れが発生しやすくなる。そこで、樹脂封止金型と樹脂封止金型により挟持された基板の端部とを隙間なく密着させるために樹脂封止金型の型締め荷重を大きくするか、封止樹脂の注入圧を小さくする必要がある。しかしながら、樹脂封止金型の型締め荷重を大きくしすぎると、基板が反りかえってしまうことにより、基板に形成された電極配線の潰れや破断、半導体素子の外れを引き起こしてしまい、また、封止樹脂の注入圧を小さくしすぎると封止樹脂と基板との間の密着性が低下してしまう。
そこで本発明は、モールド樹脂パッケージ成形時の樹脂漏れを防ぐとともに、モールド樹脂パッケージと基板との密着性を高めた半導体装置を提供することを目的とする。
本発明の半導体装置は、基板に搭載した半導体素子を、樹脂封止金型を用いてモールド樹脂パッケージで封止した半導体装置であって、前記半導体素子が搭載された面である前記基板の上面から側面に沿って形成され、前記半導体素子と導通接続される電極と、前記半導体素子を樹脂封止する際に前記基板が樹脂封止金型により挟持される領域に形成されたレジスト層と、前記基板の上面であって、前記半導体素子と前記レジスト層との間に形成された溝とを備えたことを特徴とする。
本発明の半導体装置によれば、基板の上面であって、半導体素子とレジスト層との間に溝が形成されたことにより、モールド樹脂パッケージを成形する際、封止樹脂金型の型締め荷重により基板が反りかえろうとする応力は溝部分で分断される。従って、基板中心部の反りを少なくすることができる。これにより、樹脂封止金型は、効果的に基板を挟持することができるので、基板と樹脂封止金型との間の隙間が生じないようにすることができ、この領域からの樹脂漏れを防ぐことができる。また、溝が形成されたことにより、基板と封止樹脂との接触面積が増加するので、モールド樹脂パッケージと基板との密着性を高めることができる。
本願の第1の発明は、基板に搭載した半導体素子を、樹脂封止金型を用いてモールド樹脂パッケージで封止した半導体装置であって、半導体素子が搭載された面である基板の上面から側面に沿って形成され、半導体素子と導通接続される電極と、半導体素子を樹脂封止する際に基板が樹脂封止金型により挟持される領域に形成されたレジスト層と、基板の上面であって、半導体素子とレジスト層との間に形成された溝とを備えたことを特徴とする半導体装置である。
モールド樹脂パッケージを成形する際、基板の上面であって、半導体素子とレジスト層との間に溝が形成されたことにより、樹脂封止金型の型締め荷重により基板が反りかえろうとする応力は溝部分で分断される。従って、基板中心部の反りを少なくすることができる。これにより、基板の樹脂封止金型により挟持される領域と樹脂封止金型とは密着した状態となるので、樹脂封止金型は効果的に基板を挟持することができる。このようにして、基板と樹脂封止金型との間の隙間が生じないようにすることができるため、この領域からの樹脂漏れを防ぐことができる。従って、従来のように、樹脂封止金型とレジスト層との間に隙間が生じることを防ぐために樹脂封止金型の型締め荷重を大きくしすぎたり、封止樹脂の注入圧を小さくしたりする必要がない。また、本発明によれば、溝を形成したことにより基板と封止樹脂との接触面積が増加するうえ、封止樹脂の注入圧を小さくすることなく注入することができるので、モールド樹脂パッケージと基板との密着性も高めることができる。
従って、モールド樹脂パッケージを成形する際に漏れた樹脂による半導体装置の実装不良や電気的な導通不良がなく、モールド樹脂パッケージを成形する際の樹脂封止金型の型締め荷重による基板の反りや半導体素子の外れなどを防止することができるので、信頼性の高い半導体装置とすることができる。
また、本願の第2の発明は、本願の第1の発明において、レジスト層は、半導体素子を樹脂封止する際に基板が樹脂封止金型により挟持される領域において、隣接する電極に跨るように形成され、溝は、半導体素子とレジスト層との間で、かつ、隣接する電極の間となる位置に形成されたものであることを特徴とする。
半導体素子と導通接続される電極が基板に複数形成されたことにより、隣接する電極の間には段差が生じる。レジスト層は、電極部分を跨るように形成されているが、モールド樹脂パッケージを成形する際、樹脂封止金型で基板を挟持すると、段差により樹脂封止金型とレジスト層との間に隙間が発生しやすくなり、この隙間より封止樹脂が漏れやすくなる。しかし、本発明における基板には、半導体素子とレジスト層との間で、かつ、隣接する電極の間となる位置に溝が形成されており、モールド樹脂パッケージを成形する際、樹脂封止金型の型締め荷重により基板が反りかえろうとする応力は溝部分で分断することができる。従って、効果的に基板を挟持することができ、基板と樹脂封止金型との間の隙間が生じないようにすることができるため、樹脂封止金型とレジスト層との間から樹脂が漏れることを防ぐことができる。
本願の第3の発明は、基板に搭載した半導体素子を、樹脂封止金型を用いてモールド樹脂パッケージで封止した半導体装置を製造する方法において、半導体素子を搭載する面である基板の上面であって、樹脂封止金型により挟持される領域と半導体素子との間に溝を形成する工程と、基板の上面から側面に沿って、半導体素子と電気的に接続する電極を形成する工程と、基板に半導体素子をダイボンディングし、電極に半導体素子を導通接続する工程と、樹脂封止金型により挟持される領域にレジスト層を形成する工程と、基板を樹脂封止金型で挟持し、半導体素子を樹脂封止してモールド樹脂パッケージを成形する工程とを含む半導体装置の製造方法である。
半導体素子が搭載された面である基板の上面であって、樹脂封止金型により挟持される領域と半導体素子との間に溝を形成するので、封止樹脂金型の型締め荷重により、基板が反りかえろうとする応力は溝部分で分断される。これにより、基板中心部の反りは少なくなり、基板の樹脂封止金型により挟持される領域と樹脂封止金型とは密着した状態となるので、基板と樹脂封止金型との間の隙間が生じないようにすることができる。また、樹脂封止金型に型締め荷重を大きめに与えても、基板中心部の反りを抑えることができるので、基板と樹脂封止金型との間に隙間が生じない程度まで樹脂封止金型に型締め荷重を与えることができる。よって、基板と樹脂封止金型との間からの樹脂漏れを防ぐことができる。従って、樹脂封止金型とレジスト層との間にできた隙間から樹脂が漏れることを防ぐために封止樹脂の注入圧を小さくする必要もない。また、溝を形成したことにより基板と封止樹脂との接触面積が増加するうえ、封止樹脂の注入圧を小さくすることなく注入することができるので、モールド樹脂パッケージと基板との密着性も高めることができる。
(実施の形態)
以下、図を用いて本発明の実施の形態における半導体装置について説明する。図1は、本発明の実施の形態における半導体装置の斜視図である。
以下、図を用いて本発明の実施の形態における半導体装置について説明する。図1は、本発明の実施の形態における半導体装置の斜視図である。
図1に示すように、本実施の形態における半導体装置10は、基板2に搭載した半導体素子1を、樹脂封止金型を用いてモールド樹脂パッケージ7で封止したものである。
半導体素子1は、矩形状の基板2の中央部にダイボンディングにより固定されている。
基板2には、半導体素子1と電気的に接続するための電極3と、電極3同士の短絡を防ぐためのレジスト層6とが形成されている。
電極3は、基板2の上面から側面に沿って、半導体素子1の電極の数に応じてそれぞれ離間させた状態で複数形成されている。
レジスト層6は、樹脂材料により形成され、基板2の端部に、基板2の長手方向に沿って形成されている。基板2に電極3が形成されたことにより、隣接する電極3の間は段差がある状態となっているが、レジスト層6が隣接する電極3に跨った状態で形成されたことにより、前記段差は解消された状態となっている。このレジスト層6が形成された領域は、半導体素子1をモールド樹脂パッケージ7で封止する際、基板2が上下2つの樹脂封止金型により挟持され、基板2の上面が下金型と当接する領域となる。
また、基板2の上面には、半導体素子1とレジスト層6との間となる位置に、台形状のザグリ溝5が基板2の厚さの3分の1程度まで形成されている。ザグリ溝5は、レジスト層6が形成された領域のすぐ内側、つまり、半導体素子1をモールド樹脂パッケージ7で封止する際、基板2が上下2つの樹脂封止金型により挟持され、基板2の上面が下金型と当接する領域のすぐ内側となる位置に設けられ、基板2の長手方向全長にわたって連続して形成されている。
モールド樹脂パッケージ7は、半導体素子1を樹脂により封止したものであり、後述する樹脂封止金型によって、基板2の端部以外の略全域にわたって台形状に形成されている。
次に、本実施の形態における半導体装置10の製造方法について説明する。
まず、基板2にザグリ溝5をルータ加工などにより所定の深さまで形成する。そして、この基板2上にメッキ加工を施し、その後エッチング加工によりメッキをエッチングして電極3を形成する。さらに、基板2の端部に、隣接する電極3に跨るように基板2の長手方向に沿ってレジスト層6を形成する。
次に、半導体素子1を基板2の中央部にダイボンディングして固定する。そして、半導体素子1の電極ごとに形成された電極パッドにそれぞれ設けられたワイヤ4を電極3にボンディングすることによって、半導体素子1を電極3と導通接続する。
そして、樹脂封止金型を用いて基板2を樹脂により封止し、モールド樹脂パッケージ7を成形する。このモールド樹脂パッケージ7の成形過程において、基板2にかかる応力について図2に基づいて説明する。図2は、モールド樹脂パッケージ7の成形過程での基板2にかかる応力を説明する図であり、(a)はザグリ溝5がない状態を示す図、(b)はザグリ溝5がある状態を示す図である。
図2に示すように、モールド樹脂パッケージ7を成形する場合、まず、基板2を、半導体素子1が搭載された面を下側に向けた状態で、上金型8と下金型9とで挟持して型締めする。下金型9は、基板2に形成されたレジスト層6に当接した状態となっており、上金型8および下金型9とに型締め荷重をかけてレジスト層6を弾性変形させながら基板2と下金型9との間に隙間が生じないように密着させていく。その後、基板2を上金型8と下金型9とで挟持したことにより形成されたキャビティ11内に封止樹脂を注入する。封止樹脂は注入圧によってキャビティ11の内面を押圧しながら浸潤していく。
下金型9と基板2とが当接した位置には、封止樹脂の注入圧により大きな押圧力がかかっている。ここでもし、レジスト層6の厚さが一定でなく、レジスト層6と下金型9との間に隙間が生じていると、この隙間から封止樹脂の注入圧により樹脂漏れが発生してしまうこととなる。図2(a)に示すように、基板2にザグリ溝5が形成されていない従来の半導体装置の場合、上記のような樹脂漏れを発生させないようにするためには、基板2と下金型9との間の隙間が生じることを防止する目的で、上金型8および下金型9との型締め荷重をあげるか、封止樹脂の注入圧を小さくしなければならない。しかしながら、型締め荷重を大きくしすぎると、基板2の中心部が反りかえってしまうことにより、基板2に形成された電極3配線の潰れ・破断や、半導体素子1の外れを引き起こしてしまう。また、注入圧を小さくしすぎると封止樹脂と基板2との間の密着性が低下してしまい、モールド樹脂パッケージ7の成形が不良となってしまう。
しかし、図2(b)に示すように、本実施の形態における基板2にはザグリ溝5が形成されているため、封止樹脂金型の型締め荷重による基板挟持応力は、ザグリ溝5で分断される。よって、基板2が反りかえろうとする応力は、基板2の中心部にまで伝わらなくなり、基板2は反りかえることなく上金型8と下金型9とにそれぞれ密着した状態で挟持される。よって、レジスト層6と下金型9との間の隙間から封止樹脂が漏れ出ようとする応力よりも、上金型8の反力から下金型9が基板2を挟持する圧力の方が大きくなるので、レジスト層6と下金型9との間の隙間から封止樹脂が漏れ出ることなく、封止樹脂はキャビティ11内に充填される。従って、従来の場合のように、上金型8および下金型9との型締め荷重をあげたり、封止樹脂の注入圧を小さくしたりすることなく樹脂漏れを防ぐことができる。
以上のように、本実施の形態では、基板2にザグリ溝5が形成されたことにより、レジスト層6と下金型9との間の隙間から封止樹脂が漏れ出ることを防ぐことができる。また、封止樹脂の注入圧を小さくすることなく注入することができるので、成形されるモールド樹脂パッケージ7と基板2との密着性を維持することができる。また、ザグリ溝5を形成したことにより、基板2と封止樹脂との接触面積も増加するので、結果として、モールド樹脂パッケージ7と基板2との密着性をより高めることができる。
また、本実施の形態においては、半導体素子が一つ搭載されていたが、複数の半導体素子が搭載され、それぞれの半導体素子1がモールド樹脂パッケージで封止されたような半導体装置であっても、それぞれの半導体素子とレジスト層との間にザグリ溝を形成することによって、モールド樹脂パッケージ7の成形時における樹脂漏れの発生を防ぐことができる。
また、本実施の形態におけるザグリ溝5は台形状に形成されていたが、これに限らず、半円状に形成してもよい。なお、ザグリ溝5の深さは深ければ深いほど小さい型締め荷重で効果的に基板を挟持することができ、また、基板中心部の反りを少なくすることができるが、深く形成しすぎると、樹脂封止金型で基板を挟持した際に基板にひびが入る可能性が高くなるので、基板の厚さの半分よりも浅く形成する程度である方が望ましい。
本発明は、半導体素子を樹脂で封止する際に、樹脂漏れを防ぐことができるので、この半導体装置を電子機器等に実装した際に実装不良や電気的な導通不良がない信頼性の高い半導体装置として有用である。
1 半導体素子
2 基板
3 電極
4 ワイヤ
5 ザグリ溝
6 レジスト層
7 モールド樹脂パッケージ
8 上金型
9 下金型
10 半導体装置
11 キャビティ
2 基板
3 電極
4 ワイヤ
5 ザグリ溝
6 レジスト層
7 モールド樹脂パッケージ
8 上金型
9 下金型
10 半導体装置
11 キャビティ
Claims (3)
- 基板に搭載した半導体素子を、樹脂封止金型を用いてモールド樹脂パッケージで封止した半導体装置であって、
前記半導体素子が搭載された面である前記基板の上面から側面に沿って形成され、前記半導体素子と導通接続される電極と、
前記半導体素子を樹脂封止する際に前記基板が樹脂封止金型により挟持される領域に形成されたレジスト層と、
前記基板の上面であって、前記半導体素子と前記レジスト層との間に形成された溝と
を備えた半導体装置。 - 前記電極は複数形成され、
前記レジスト層は、前記半導体素子を樹脂封止する際に前記基板が樹脂封止金型により挟持される領域において、隣接する電極に跨るように形成され、
前記溝は、前記半導体素子と前記レジスト層との間で、かつ、前記隣接する電極の間となる位置に形成されたものである請求項1記載の半導体装置。 - 基板に搭載した半導体素子を、樹脂封止金型を用いてモールド樹脂パッケージで封止した半導体装置を製造する方法において、
前記半導体素子を搭載する面である前記基板の上面であって、樹脂封止金型により挟持される領域と前記半導体素子との間に溝を形成する工程と、
前記基板の上面から側面に沿って、前記半導体素子と電気的に接続する電極を形成する工程と、
前記基板に前記半導体素子をダイボンディングし、前記電極に前記半導体素子を導通接続する工程と、
前記樹脂封止金型により挟持される領域にレジスト層を形成する工程と、
前記基板を樹脂封止金型で挟持し、前記半導体素子を樹脂封止してモールド樹脂パッケージを成形する工程と
を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228231A JP2007043014A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228231A JP2007043014A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007043014A true JP2007043014A (ja) | 2007-02-15 |
Family
ID=37800691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005228231A Pending JP2007043014A (ja) | 2005-08-05 | 2005-08-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007043014A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130379A (ja) * | 2014-01-06 | 2015-07-16 | アピックヤマダ株式会社 | 樹脂封止製品の製造方法および樹脂封止製品 |
-
2005
- 2005-08-05 JP JP2005228231A patent/JP2007043014A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130379A (ja) * | 2014-01-06 | 2015-07-16 | アピックヤマダ株式会社 | 樹脂封止製品の製造方法および樹脂封止製品 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007165425A (ja) | 半導体装置 | |
JP3900093B2 (ja) | モールド金型及びそれを用いた半導体装置の製造方法 | |
TW201401459A (zh) | 半導體裝置之製造方法及半導體裝置 | |
JP2003170465A (ja) | 半導体パッケージの製造方法およびそのための封止金型 | |
US9911628B2 (en) | Semiconductor device leadframe | |
JP5234884B2 (ja) | 樹脂封止金型 | |
JP2007043014A (ja) | 半導体装置およびその製造方法 | |
JP2014236114A (ja) | モールドパッケージおよびその製造方法 | |
JP4010860B2 (ja) | 混成集積回路装置およびその製造方法 | |
JP5976557B2 (ja) | モールド金型、該モールド金型を用いた樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置 | |
US9190350B2 (en) | Semiconductor device leadframe | |
JP5170122B2 (ja) | 半導体装置の製造方法 | |
KR100818530B1 (ko) | 반도체 패키지 금형 및 반도체 칩 패키지의 제조 방법 | |
JP2008166395A (ja) | 半導体装置の製造方法 | |
JP2017204536A (ja) | 電子装置及びその製造方法 | |
JP5271982B2 (ja) | 半導体装置 | |
KR100567129B1 (ko) | 반도체 패키지 제조용 몰딩 금형 및 이것을 이용한 반도체패키지 몰딩방법 | |
JP6810601B2 (ja) | 電子装置の製造方法 | |
JP2006066486A (ja) | 樹脂封止型 | |
JP2022062802A (ja) | 半導体部品 | |
JP2007324394A (ja) | モールドパッケージおよびその製造方法 | |
JP4973033B2 (ja) | パワーモジュールの製造方法 | |
JP2004158755A (ja) | 樹脂封止金型 | |
KR100491221B1 (ko) | 반도체 패키지 제조용 수지성형 금형 | |
JP2007266166A (ja) | 半導体装置 |