KR200151986Y1 - 칩의 실장장치 - Google Patents

칩의 실장장치 Download PDF

Info

Publication number
KR200151986Y1
KR200151986Y1 KR2019950037702U KR19950037702U KR200151986Y1 KR 200151986 Y1 KR200151986 Y1 KR 200151986Y1 KR 2019950037702 U KR2019950037702 U KR 2019950037702U KR 19950037702 U KR19950037702 U KR 19950037702U KR 200151986 Y1 KR200151986 Y1 KR 200151986Y1
Authority
KR
South Korea
Prior art keywords
chip
substrate
insertion hole
present
pad
Prior art date
Application number
KR2019950037702U
Other languages
English (en)
Other versions
KR970026487U (ko
Inventor
박희진
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019950037702U priority Critical patent/KR200151986Y1/ko
Publication of KR970026487U publication Critical patent/KR970026487U/ko
Application granted granted Critical
Publication of KR200151986Y1 publication Critical patent/KR200151986Y1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 고안은 기판상에 패키지(Package)되지 않은 칩(Chip)을 실장하기 위한 장치에 관한 것으로써, 좀더 구체적으로는 별도의 패키지공정을 거치지 않으므로 가볍고 소형제품에 적합하도록 한 것이다.
이를 위해, 각 패드(7)에 삽입공(7a)이 형성된 칩(1)과, 상기 칩의 삽입공에 끼워지는 핀(8)이 형성된 기판(6)과, 상기 기판에 형성된 핀이 삽입공에 끼워진 상태에서 칩과 기판을 감싸는 수지물(9)로 구성하여서 된 것이다.

Description

칩의 실장장치
제1도는 종래의 반도체가 기판에 실장된 상태의 종단면도.
제2도는 본 고안의 칩을 나타낸 사시도.
제3도는 본 고안의 기판을 나타낸 사시도.
제4도는 본 고안의 분해사시도.
제5도는 칩이 기판에 실장 완료된 상태의 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 칩 6 : 기판
7 : 패드 7a : 삽입공
8 : 핀 9 : 수지물
본 고안은 기판상에 패키지(Package)되지 않은 칩(Chip)을 직접 실장하기 위한 장치에 관한 것으로써, 좀더 구체적으로는 별도의 패키지공정을 거치지 않으므로 인해 가볍고, 소형이 제품에 적합하도록 한 것이다.
일반적으로 패키지공정을 거쳐 반도체를 제조하는 과정을 간략히 설명하면 다음과 같다.
먼저, 실리콘 기판을 이용하여 팹(FAB) 공정을 거쳐 웨이퍼(Wafer)를 얻은 다음 소잉(Swaing)공정에서 상기 웨이퍼를 잘라 단위칩(1)을 얻는다.
이와 같이 얻어진 칩(1)을 칩본딩공정에서 리드프레임의 패들(Paddle)(2)에 에폭시(Epoxy)로 접착한 다음 와이어본딩공정에서 상기 칩의 패드(Pad)와 인너리드(Inner Lead)(3)사이를 가느다란 금선 또는 알루미늄선(4)으로 결선한다.
상기 리드프레임에 칩본딩 및 와이어본딩을 완료한 상태에서 수지물(5)로 몰딩하는 패키지공정을 거친 다음 상기 패키지완료된 리드프레임을 트리밍/포밍하여 반도체를 얻게 된다.
이와 같이 얻어진 반도체는 리드의 솔더링(Soldering) 및 마킹(Marking) 후 테스트(Test)공정을 거치므로써 양품으로 분류된 반도체만이 출하되어 제1도와 같이 기판(6)상에 실장된다.
그러나 이러한 종래의 반도체는 여러공정을 거쳐 제조되기 때문에 불량발생률이 높고, 제조에 필요한 장비가 워낙 고가이어서 생산원가가 상승됨은 물론 부피가 커지게 되므로 실장면적을 많이 차지하게 되는 문제점이 있었다.
본 고안은 종래의 이와 같은 문제점을 해결하기 위해 안출한 것으로써, 칩을 기판에 직접실장할 수 있도록 하여 실장면적을 최소화할 수 있도록 하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 고안의 형태에 따르면, 각 패드에 삽입공이 형성된 칩과, 상기 칩의 삽입공에 끼워지는 핀이 형성된 기판과, 상기 기판에 형성된 핀이 삽입공에 끼워진 상태에서 칩과 기판을 감싸는 수지물로 구성된 칩의 실장장치가 제공된다.
이하, 본 고안을 일 실시예로 도시한 첨부된 도면 제2도 내지 제5도를 참고로 하여 더욱 상세히 설명하면 다음과 같다.
첨부도면 제2도는 본 고안의 칩을 나타낸 사시도이고 제3도는 본 고안의 기판을 나타낸 사시도이며 제4도는 본 고안의 분해사시도로써, 본 고안은 칩(1)의 각 패드(7)의 삽입공(7a)이 형성되어 있고 상기 칩이 실장되는 기판(6)에는 삽입공에 끼워지는 핀(8)이 형성되어 있으며, 상기 칩(1)은 기판에 실장된 상태에서 수지물(9)로 감싸여져 있다.
상기 칩(1)에 형성된 삽입공(7a)의 내면에는 금속이 증착되어 있다.
이와 같이 구성된 본 고안의 작용, 효과를 설명하면 다음과 같다.
먼저, 팹공정을 거쳐 생산된 칩(1)을 단위편으로 절단한 다음 칩에 형성된 삽입공(7a)을 기판(6)에 형성된 핀(8)과 제4도와 같이 일치시킨다.
그후, 상기 칩(1)을 기판(6)측으로 밀어 넣으면 기판에 형성된 핀(8)이 삽입공(7a)에 끼워져 패드(7)와 접속되므로 회로적인 결선이 이루어진다.
이러한 상태에서 상기 칩(1)과 기판(6)을 외부환경으로부터 보호하기 위해 제5도와 같이 수지물(9)로 감싸주기만 하면 침(1)의 실장작업이 완료되는 것이다.
이상에서와 같이 본 고안은 기판에 칩을 직접실장하게 되므로 별도의 칩본딩 및 와이어본딩공정이 필요치 않게 되므로 생산원가를 절감하게 됨은 물론 칩의 실장 면적을 최소화하게 되는 효과를 얻게 된다.

Claims (1)

  1. 내면에 도전성 금속이 증착된 삽입공이 각 패드에 형성된 칩과, 상기 칩의 삽입공에 끼워지는 핀이 형성된 기판과, 상기 기판에 형성된 핀이 삽입공에 끼워진 상태에서 칩과 기판을 감싸는 수지물로 구성된 것을 특징으로 하는 칩의 실장장치.
KR2019950037702U 1995-11-30 1995-11-30 칩의 실장장치 KR200151986Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950037702U KR200151986Y1 (ko) 1995-11-30 1995-11-30 칩의 실장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950037702U KR200151986Y1 (ko) 1995-11-30 1995-11-30 칩의 실장장치

Publications (2)

Publication Number Publication Date
KR970026487U KR970026487U (ko) 1997-06-20
KR200151986Y1 true KR200151986Y1 (ko) 1999-07-15

Family

ID=19431658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950037702U KR200151986Y1 (ko) 1995-11-30 1995-11-30 칩의 실장장치

Country Status (1)

Country Link
KR (1) KR200151986Y1 (ko)

Also Published As

Publication number Publication date
KR970026487U (ko) 1997-06-20

Similar Documents

Publication Publication Date Title
KR940007757Y1 (ko) 반도체 패키지
US5696033A (en) Method for packaging a semiconductor die
US6376277B2 (en) Semiconductor package
US7682874B2 (en) Chip scale package (CSP) assembly apparatus and method
JPS629639A (ja) 半導体装置の製造方法
JP2001313363A (ja) 樹脂封止型半導体装置
JPH10163405A (ja) 集積回路パッケージ、パッケージ入りウエハおよびウエハ・レベル・パッケージ処理方法
EP0923120A1 (en) Method for manufacturing semiconductor device
US6407333B1 (en) Wafer level packaging
JPH09252014A (ja) 半導体素子の製造方法
KR200151986Y1 (ko) 칩의 실장장치
WO2019222374A1 (en) Semiconductor device package with a cap to selectively exclude contact with mold compound
US6284570B1 (en) Method of manufacturing a semiconductor component from a conductive substrate containing a plurality of vias
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR200147420Y1 (ko) 멀티 칩 모듈 반도체 장치
US8211748B2 (en) Systems and methods for low profile die package
US20020145186A1 (en) Method of forming HSQFN type package
JPH047865A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR100192395B1 (ko) 다층 패키지 구조 및 제조방법
KR200158265Y1 (ko) 반도체 패키지 장치
KR100439575B1 (ko) 칩성능시험용 세라믹 패키지
KR0134816Y1 (ko) 다면 패키지
KR100206886B1 (ko) 컬럼형 패키지
JPH0547835A (ja) 半導体装置の実装構造
KR100402107B1 (ko) 솝 와이어 본딩방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision

Free format text: TRIAL AGAINST DECISION OF REJECTION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee