JPH04215465A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04215465A JPH04215465A JP40212390A JP40212390A JPH04215465A JP H04215465 A JPH04215465 A JP H04215465A JP 40212390 A JP40212390 A JP 40212390A JP 40212390 A JP40212390 A JP 40212390A JP H04215465 A JPH04215465 A JP H04215465A
- Authority
- JP
- Japan
- Prior art keywords
- package
- leads
- lead
- chip
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 239000011347 resin Substances 0.000 claims description 7
- 229920005989 resin Polymers 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 2
- 238000005452 bending Methods 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000000465 moulding Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
、面実装型樹脂封止半導体装置に関する。
、面実装型樹脂封止半導体装置に関する。
【０００２】
【従来の技術】樹脂封止半導体装置は、組立において、
半導体チップをリードフレームに搭載し、その半導体チ
ップを封止するパッケージを樹脂成形体にしたものであ
る。
半導体チップをリードフレームに搭載し、その半導体チ
ップを封止するパッケージを樹脂成形体にしたものであ
る。
【０００３】その中には、多ピン化と軽薄短小の市場ニ
ーズに応えるものとして、面実装型にしたＳＯＰ （Ｓ
ｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）， ＱＦ
Ｐ （Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などがあ
り、更に一層の多ピン化を図ったＳ−ＳＯＰ （Ｓｈｒ
ｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ
），Ｓ−ＱＦＰ （Ｓｈｒｉｎｋ Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ） が現れている。
ーズに応えるものとして、面実装型にしたＳＯＰ （Ｓ
ｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）， ＱＦ
Ｐ （Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）などがあ
り、更に一層の多ピン化を図ったＳ−ＳＯＰ （Ｓｈｒ
ｉｎｋ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ
），Ｓ−ＱＦＰ （Ｓｈｒｉｎｋ Ｑｕａｄ Ｆｌａｔ
Ｐａｃｋａｇｅ） が現れている。
【０００４】これらの半導体装置は、半導体チップの回
路を外部回路と接続するためのリードが形態を共通にし
ており、図５はその従来例の要部断面図である。図中、
１は半導体チップ、２はリード、３はダイステージ、４
はワイヤ、５はパッケージを示す。
路を外部回路と接続するためのリードが形態を共通にし
ており、図５はその従来例の要部断面図である。図中、
１は半導体チップ、２はリード、３はダイステージ、４
はワイヤ、５はパッケージを示す。
【０００５】半導体チップ１はダイステージ３に固定さ
れ回路がワイヤ４によりリード２に接続されている。そ
のチップ１を封止するパッケージ５は樹脂成形により形
成された樹脂成形体である。リード２は、パッケージ５
側面の上端と下端のほぼ中間から外側に導出し、その先
端部がオフセット曲げ（Ｚ字状にして段差をつける曲げ
）により下げられて面実装の接続に供せられる形態にな
っている。
れ回路がワイヤ４によりリード２に接続されている。そ
のチップ１を封止するパッケージ５は樹脂成形により形
成された樹脂成形体である。リード２は、パッケージ５
側面の上端と下端のほぼ中間から外側に導出し、その先
端部がオフセット曲げ（Ｚ字状にして段差をつける曲げ
）により下げられて面実装の接続に供せられる形態にな
っている。
【０００６】リード２及びダイステージ３はリードフレ
ームの一部をなしていたものであり、チップ１の固定と
ワイヤ４の接続とパッケージ５の形成は上記リードフレ
ームの状態で行い、その後リードフレームから切り離さ
れて、リード２が上記オフセット曲げされている。
ームの一部をなしていたものであり、チップ１の固定と
ワイヤ４の接続とパッケージ５の形成は上記リードフレ
ームの状態で行い、その後リードフレームから切り離さ
れて、リード２が上記オフセット曲げされている。
【０００７】
【発明が解決しようとする課題】ところでこのような従
来例は、多ピン化のためにリード２が細く、然も、パッ
ケージ５の外側にリード２のオフセット曲げを有するた
めにリード２のパッケージ５からの導出部分が長くなる
ので、取扱い中にリード２の先端が変位するリード曲が
りを起こし易い問題がある。このリード曲がりは実装時
における接続不良の原因となるものである。
来例は、多ピン化のためにリード２が細く、然も、パッ
ケージ５の外側にリード２のオフセット曲げを有するた
めにリード２のパッケージ５からの導出部分が長くなる
ので、取扱い中にリード２の先端が変位するリード曲が
りを起こし易い問題がある。このリード曲がりは実装時
における接続不良の原因となるものである。
【０００８】また、軽薄短小によりリード２の先端を含
む外形寸法が抑えられてリード２のパッケージ５内部分
が短くなるので、リード２とパッケージ５の界面を通し
て侵入する水分がチップ１に達し易い問題がある。チッ
プ１に達した水分は、半田実装時の熱で膨張してチップ
１のエッジからパッケージ５に内部クラックを発生させ
る原因となるものである。
む外形寸法が抑えられてリード２のパッケージ５内部分
が短くなるので、リード２とパッケージ５の界面を通し
て侵入する水分がチップ１に達し易い問題がある。チッ
プ１に達した水分は、半田実装時の熱で膨張してチップ
１のエッジからパッケージ５に内部クラックを発生させ
る原因となるものである。
【０００９】そこで本発明は、半導体装置特に面実装型
樹脂封止半導体装置に関して、リード曲がりを起こし難
くし、またリードとパッケージの界面を侵入する水分を
半導体チップに達し難くするために、リードのパッケー
ジからの導出部分を短くなし得るように、またリードの
パッケージ内部分を長くなし得るようにすることを目的
とする。
樹脂封止半導体装置に関して、リード曲がりを起こし難
くし、またリードとパッケージの界面を侵入する水分を
半導体チップに達し難くするために、リードのパッケー
ジからの導出部分を短くなし得るように、またリードの
パッケージ内部分を長くなし得るようにすることを目的
とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、半導体チップを封止するパ
ッケージが樹脂成形体であり、該チップの回路を外部回
路に接続するためのリードが、該パッケージの側面下端
部から外側に導出されて面実装形態をなし、前記パッケ
ージ内の部分にオフセット曲げを有することを特徴とし
ている。
に、本発明の半導体装置は、半導体チップを封止するパ
ッケージが樹脂成形体であり、該チップの回路を外部回
路に接続するためのリードが、該パッケージの側面下端
部から外側に導出されて面実装形態をなし、前記パッケ
ージ内の部分にオフセット曲げを有することを特徴とし
ている。
【００１１】
【作用】この半導体装置は、上記パッケージが樹脂封止
体であり然も上記リードが面実装形態をなすので面実装
型樹脂封止半導体装置である。
体であり然も上記リードが面実装形態をなすので面実装
型樹脂封止半導体装置である。
【００１２】その面実装形態は、リードがパッケージの
側面下端部から外側に導出されているので、パッケージ
の外側にリードのオフセット曲げを必要としないで実現
される。そしてこのオフセット曲げを必要としないこと
がリードのパッケージからの導出部分を短くすることを
可能にさせる。
側面下端部から外側に導出されているので、パッケージ
の外側にリードのオフセット曲げを必要としないで実現
される。そしてこのオフセット曲げを必要としないこと
がリードのパッケージからの導出部分を短くすることを
可能にさせる。
【００１３】また、パッケージの外側にリードのオフセ
ット曲げを必要としないことが、パッケージの外形を大
きくすることを許容してリードのパッケージ内の部分に
オフセット曲げを設けることを可能にし、そのことがリ
ードのパッケージ内部分を長くさせる。
ット曲げを必要としないことが、パッケージの外形を大
きくすることを許容してリードのパッケージ内の部分に
オフセット曲げを設けることを可能にし、そのことがリ
ードのパッケージ内部分を長くさせる。
【００１４】
【実施例】以下本発明による面実装型樹脂封止半導体装
置の実施例について図１〜図４を用いて説明する。図１
（ａ），（ｂ） は第１及び第２実施例の要部断面図、
図２は実施例に用いるリードフレームの一例の斜視図、
図３は実施例に用いるリードフレームの他の例の断面図
、図４（ａ） 〜（ｃ） は実施例のリード導出部分の
形状例の側面図である。なお、全図を通し同一符号は同
一対象物を示す。
置の実施例について図１〜図４を用いて説明する。図１
（ａ），（ｂ） は第１及び第２実施例の要部断面図、
図２は実施例に用いるリードフレームの一例の斜視図、
図３は実施例に用いるリードフレームの他の例の断面図
、図４（ａ） 〜（ｃ） は実施例のリード導出部分の
形状例の側面図である。なお、全図を通し同一符号は同
一対象物を示す。
【００１５】図１（ａ），（ｂ） において、それぞれ
の図は先に従来例を説明した図５に対応する図であり、
図１（ａ） に示す第１実施例と図１（ｂ） に示す第
２実施例との主たる差異は、半導体チップ１のダイステ
ージ３に対する固定の上下の違いである。
の図は先に従来例を説明した図５に対応する図であり、
図１（ａ） に示す第１実施例と図１（ｂ） に示す第
２実施例との主たる差異は、半導体チップ１のダイステ
ージ３に対する固定の上下の違いである。
【００１６】そして、第１実施例は従来例のリード２及
びパッケージ５をリード２Ａ及びパッケージ５Ａに変え
たものであり、第２実施例は同リード２及びパッケージ
５をリード２Ｂ及びパッケージ５Ｂに変えてチップ１を
ダイステージ３の下面に固定したものである。何れの場
合も、リード２Ａ， ２Ｂの先端を含む外形寸法が従来
例のそれと同一である。
びパッケージ５をリード２Ａ及びパッケージ５Ａに変え
たものであり、第２実施例は同リード２及びパッケージ
５をリード２Ｂ及びパッケージ５Ｂに変えてチップ１を
ダイステージ３の下面に固定したものである。何れの場
合も、リード２Ａ， ２Ｂの先端を含む外形寸法が従来
例のそれと同一である。
【００１７】チップ１はダイステージ３に固定され回路
がワイヤ４によりリード２Ａ， ２Ｂに接続されている
。そのチップ１を封止するパッケージ５Ａ， ５Ｂは樹
脂成形により形成された樹脂成形体である。
がワイヤ４によりリード２Ａ， ２Ｂに接続されている
。そのチップ１を封止するパッケージ５Ａ， ５Ｂは樹
脂成形により形成された樹脂成形体である。
【００１８】リード２Ａ， ２Ｂは、パッケージ５Ａ，
５Ｂ内の部分にオフセット曲げを有し、パッケージ５
Ａ， ５Ｂの側面下端部から外側に導出されて、その先
がオフセット曲げを設けることなしに面実装形態をなし
ている。そしてリード２Ａ， ２Ｂのパッケージ５Ａ，
５Ｂからの導出部分の長さは、従来例のリード２のオ
フセット曲げより先の部分（面実装の接続に供せられる
部分） の長さにほぼ等しく、 ０．５〜１ｍｍ程度で
ある。従来例のパッケージ５側面からリード２先端まで
の距離が １．０〜２．６ｍｍ 程度であることから、
パッケージ５Ａ， ５Ｂの外形はその分だけ大きくなっ
ている。
５Ｂ内の部分にオフセット曲げを有し、パッケージ５
Ａ， ５Ｂの側面下端部から外側に導出されて、その先
がオフセット曲げを設けることなしに面実装形態をなし
ている。そしてリード２Ａ， ２Ｂのパッケージ５Ａ，
５Ｂからの導出部分の長さは、従来例のリード２のオ
フセット曲げより先の部分（面実装の接続に供せられる
部分） の長さにほぼ等しく、 ０．５〜１ｍｍ程度で
ある。従来例のパッケージ５側面からリード２先端まで
の距離が １．０〜２．６ｍｍ 程度であることから、
パッケージ５Ａ， ５Ｂの外形はその分だけ大きくなっ
ている。
【００１９】従って、リード２Ａ， ２Ｂは、パッケー
ジ５Ａ， ５Ｂからの導出部分の長さが従来例のそれの
１／２〜１／３程度に短くなって、取扱い中のリード曲
がりに対する強度が従来例のそれより大幅に大きくなり
、リード曲がりを起こし難い。然も、仮に多少のリード
曲がりを起こしたとしても、リード２Ａ， ２Ｂの付け
根がパッケージ５Ａ， ５Ｂの側面下端部にあるので、
実装時には半田の濡れに助けられて接続ミスを起こすこ
とが少ない。
ジ５Ａ， ５Ｂからの導出部分の長さが従来例のそれの
１／２〜１／３程度に短くなって、取扱い中のリード曲
がりに対する強度が従来例のそれより大幅に大きくなり
、リード曲がりを起こし難い。然も、仮に多少のリード
曲がりを起こしたとしても、リード２Ａ， ２Ｂの付け
根がパッケージ５Ａ， ５Ｂの側面下端部にあるので、
実装時には半田の濡れに助けられて接続ミスを起こすこ
とが少ない。
【００２０】また、リード２Ａ， ２Ｂのパッケージ５
Ａ， ５Ｂ内の部分は、そこにオフセット曲げを有する
こと及びパッケージ５Ａ， ５Ｂの外形が大きくなって
いることにより、従来例のそれよりも大幅に長くなって
いる。このことは、先に述べたようにリード２Ａ， ２
Ｂとパッケージ５Ａ， ５Ｂの界面を侵入する水分をチ
ップ１に達し難くさせて、半田実装時におけるパッケー
ジ５の内部クラック発生を防止する。
Ａ， ５Ｂ内の部分は、そこにオフセット曲げを有する
こと及びパッケージ５Ａ， ５Ｂの外形が大きくなって
いることにより、従来例のそれよりも大幅に長くなって
いる。このことは、先に述べたようにリード２Ａ， ２
Ｂとパッケージ５Ａ， ５Ｂの界面を侵入する水分をチ
ップ１に達し難くさせて、半田実装時におけるパッケー
ジ５の内部クラック発生を防止する。
【００２１】リード２Ａ， ２Ｂ及びダイステージ３は
従来例の場合と同様にリードフレームの一部をなしてい
たものであり、パッケージ５Ａ， ５Ｂ内に入るリード
２Ａ， ２Ｂのオフセット曲げは図２に示すようにその
リードフレームの時点に形成されている。ダイステージ
３の高さもこのオフセット曲げの段差に整合させてある
。
従来例の場合と同様にリードフレームの一部をなしてい
たものであり、パッケージ５Ａ， ５Ｂ内に入るリード
２Ａ， ２Ｂのオフセット曲げは図２に示すようにその
リードフレームの時点に形成されている。ダイステージ
３の高さもこのオフセット曲げの段差に整合させてある
。
【００２２】実施例の製造は、このリードフレームの状
態でチップ１の固定とワイヤ４の接続とパッケージ５Ａ
， ５Ｂの形成とを行い、その後リードフレームから切
り離している。
態でチップ１の固定とワイヤ４の接続とパッケージ５Ａ
， ５Ｂの形成とを行い、その後リードフレームから切
り離している。
【００２３】ワイヤ４の接続の際にリード２Ａ，２Ｂの
ワイヤ４を接続する先端部が位置的に安定しない場合に
は、リード２Ａまたは２Ｂの相互間を耐熱テープで固定
すれば良い。また、この耐熱テープを拡大して図３のよ
うに耐熱テープで以てダイステージ３に代わるダイステ
ージ３Ａを構成しても良い。図３は第１実施例に適用す
る場合を示す。
ワイヤ４を接続する先端部が位置的に安定しない場合に
は、リード２Ａまたは２Ｂの相互間を耐熱テープで固定
すれば良い。また、この耐熱テープを拡大して図３のよ
うに耐熱テープで以てダイステージ３に代わるダイステ
ージ３Ａを構成しても良い。図３は第１実施例に適用す
る場合を示す。
【００２４】リード２Ａ， ２Ｂのパッケージ５Ａ，
５Ｂからの導出部分は、先に述べたように面実装の接続
部である。そこでこの導出部分は、図４（ａ） のよう
にパッケージ５Ａ， ５Ｂの底面と平行のままであって
もよいが、図４（ｂ） のように下側凸に湾曲させるか
、または、図４（ｃ） のように先端が若干下がる傾斜
にさせておくのが望ましい。
５Ｂからの導出部分は、先に述べたように面実装の接続
部である。そこでこの導出部分は、図４（ａ） のよう
にパッケージ５Ａ， ５Ｂの底面と平行のままであって
もよいが、図４（ｂ） のように下側凸に湾曲させるか
、または、図４（ｃ） のように先端が若干下がる傾斜
にさせておくのが望ましい。
【００２５】
【発明の効果】以上説明したように本発明によれば、半
導体装置特に面実装型樹脂封止半導体装置に関して、リ
ードのパッケージからの導出部分を短くなし得るように
、またリードのパッケージ内部分を長くなし得るように
することができて、リード曲がりを起こし難くさせ、ま
たリードとパッケージの界面を侵入する水分を半導体チ
ップに達し難くさせることが可能となり、当該半導体装
置の信頼性を向上させる効果がある。
導体装置特に面実装型樹脂封止半導体装置に関して、リ
ードのパッケージからの導出部分を短くなし得るように
、またリードのパッケージ内部分を長くなし得るように
することができて、リード曲がりを起こし難くさせ、ま
たリードとパッケージの界面を侵入する水分を半導体チ
ップに達し難くさせることが可能となり、当該半導体装
置の信頼性を向上させる効果がある。
【図１】 実施例の要部断面図であり、（ａ） は第
１実施例、（ｂ） は第２実施例を示す。
１実施例、（ｂ） は第２実施例を示す。
【図２】 実施例に用いるリードフレームの一例の斜
視図である。
視図である。
【図３】 実施例に用いるリードフレームの他の例の
断面図である。
断面図である。
【図４】 実施例のリード導出部分の形状例を示す側
面図であり、（ａ） 〜（ｃ） は個々の形状例を示す
。
面図であり、（ａ） 〜（ｃ） は個々の形状例を示す
。
【図５】 従来例の要部断面図である。
１ 半導体チップ
２、２Ａ、２Ｂ リード
３、３Ａ ダイステージ
４ ワイヤ
５、５Ａ、５Ｂ パッケージ
Claims (1)
- 【請求項１】 半導体チップを封止するパッケージが
樹脂成形体であり、該チップの回路を外部回路に接続す
るためのリードが、該パッケージの側面下端部から外側
に導出されて面実装形態をなし、該パッケージ内の部分
にオフセット曲げを有することを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40212390A JPH04215465A (ja) | 1990-12-14 | 1990-12-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40212390A JPH04215465A (ja) | 1990-12-14 | 1990-12-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04215465A true JPH04215465A (ja) | 1992-08-06 |
Family
ID=18511942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40212390A Withdrawn JPH04215465A (ja) | 1990-12-14 | 1990-12-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04215465A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0631155U (ja) * | 1992-09-25 | 1994-04-22 | ローム株式会社 | 面実装型電子部品の構造 |
| US5508557A (en) * | 1992-10-09 | 1996-04-16 | Rohm Co., Ltd. | Surface mounting type diode |
| US5818105A (en) * | 1994-07-22 | 1998-10-06 | Nec Corporation | Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device |
-
1990
- 1990-12-14 JP JP40212390A patent/JPH04215465A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0631155U (ja) * | 1992-09-25 | 1994-04-22 | ローム株式会社 | 面実装型電子部品の構造 |
| US5508557A (en) * | 1992-10-09 | 1996-04-16 | Rohm Co., Ltd. | Surface mounting type diode |
| US5625223A (en) * | 1992-10-09 | 1997-04-29 | Rohm Co., Ltd. | Surface mounting type diode |
| US5818105A (en) * | 1994-07-22 | 1998-10-06 | Nec Corporation | Semiconductor device with plastic material covering a semiconductor chip mounted on a substrate of the device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6175149B1 (en) | Mounting multiple semiconductor dies in a package | |
| US6650020B2 (en) | Resin-sealed semiconductor device | |
| US9293400B2 (en) | Package with terminal pins with lateral reversal point and laterally exposed free end | |
| JPS634950B2 (ja) | ||
| JPH0722568A (ja) | 半導体装置およびその製造方法 | |
| KR19980055817A (ko) | 버텀리드 반도체 패키지 및 그 제조 방법 | |
| JPH08139257A (ja) | 面実装型半導体装置 | |
| JPS63258050A (ja) | 半導体装置 | |
| JPS63296252A (ja) | 樹脂封止型半導体装置 | |
| JPH04215465A (ja) | 半導体装置 | |
| JPH10242337A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR910000018B1 (ko) | 리이드프레임을 갖춘 반도체장치 및 그 제조방법 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| JPS62105458A (ja) | 半導体装置用パツケ−ジ | |
| JPH09330999A (ja) | リード変形防止パッケージ | |
| JP2565115B2 (ja) | 集積回路パッケージ | |
| JP2504194B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6336699Y2 (ja) | ||
| KR0119730Y1 (ko) | 버텀 리드형 반도체 패키지 | |
| JP3015245B2 (ja) | 面実装型半導体素子および光結合素子 | |
| KR200141173Y1 (ko) | 리드돌출형 반도체 패키지 | |
| JP2679687B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01255259A (ja) | 樹脂封止型半導体装置 | |
| JP2552513Y2 (ja) | リードフレーム | |
| JPS63181362A (ja) | リ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980312 |