JPH10242337A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法

Info

Publication number
JPH10242337A
JPH10242337A JP9038195A JP3819597A JPH10242337A JP H10242337 A JPH10242337 A JP H10242337A JP 9038195 A JP9038195 A JP 9038195A JP 3819597 A JP3819597 A JP 3819597A JP H10242337 A JPH10242337 A JP H10242337A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
lead member
semiconductor element
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9038195A
Other languages
English (en)
Other versions
JP3737233B2 (ja
Inventor
Nobuhito Oouchi
伸仁 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP03819597A priority Critical patent/JP3737233B2/ja
Priority to US08/925,092 priority patent/US6181003B1/en
Priority to TW086113362A priority patent/TW351840B/zh
Priority to KR1019970060051A priority patent/KR100336147B1/ko
Priority to CN97123188A priority patent/CN1121720C/zh
Publication of JPH10242337A publication Critical patent/JPH10242337A/ja
Application granted granted Critical
Publication of JP3737233B2 publication Critical patent/JP3737233B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止型半導体装置の占有面積を大きくす
ることなくクラックの発生を低減させる。 【解決手段】 半導体素子101を樹脂封止によってパ
ッケージングしてなる樹脂封止型半導体装置において、
半導体素子101の表面に一方の腕部103aの外側面
が当接するように接着されたJ型リード部材103と、
リード部材103の他方の腕部103bの外側面が露出
するように形成されたモールド樹脂部105とを少なく
とも備える。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体素子を樹
脂封止によってパッケージングしてなる樹脂封止型半導
体装置に関するものである。
【0002】
【従来の技術】近年、ICカードやメモリカード等の急
速な発達などに伴って、かかるカード等に搭載される半
導体装置の薄型化や小面積化に対する要求が高まってい
る。
【0003】このため、半導体装置のパッケージング構
造やリード部材等についても、薄型化や小面積化に対す
る要求を満たすための提案が数多くなされている。
【0004】
【発明が解決しようとする課題】図6は、従来の樹脂封
止型半導体装置の構造を概念的に示す断面図である。
【0005】同図に示したように、半導体素子601の
表面(素子形成面)601aには、絶縁性の接着テープ
602によって、リード603が接着されている。そし
て、半導体素子601とリード603との間には、金線
604によるワイヤボンディングが施されている。さら
に、これら半導体素子601、リード603および金線
604は、モールド樹脂605によって封止されてい
る。ここで、このモールド樹脂605による封止は、リ
ード603のうち、先端の平板部603aのみが露出す
るように行なわれている。そして、この平板部603a
とプリント基板(図示せず)のフットプリント610と
を半田611で固定することにより、半導体装置とプリ
ント基板との電気的接続が行なわれる。
【0006】このような樹脂封止型半導体装置では、リ
ード603を半導体素子601の表面601a側に配置
することにより、半導体装置の占有面積の低減を図って
いる。また、半導体素子601の裏面601bを露出さ
せることによって、半導体装置の薄型化を図っている。
【0007】しかしながら、図6に示した樹脂封止型半
導体装置には、プリント基板のフットプリント610と
リード603の平板部603aとの固定に使用される半
田611にクラック611aが発生し易いという欠点が
あった。このような、半田611におけるクラック61
1aの発生は、半導体装置の機能の低下を引き起こすも
のである。
【0008】このクラック611aの発生は、半導体装
置とプリント基板との熱膨張係数の差が大きいことや、
リード603とフットプリント610との接合強度が小
さいことが、原因となっている。
【0009】すなわち、図6に示したような樹脂封止型
半導体装置では、占有面積を小さくするためにリード6
03を短くしているので、半導体装置とプリント基板と
の熱膨張係数の差に起因したストレスが生じたときに、
このストレスをリード603で吸収することができな
い。また、このようにリード603を短くした場合、リ
ード603とフットプリント610との接合部の面積が
小さくなってしまうので、この接合部の強度も弱くなっ
てしまう。
【0010】このような理由から、占有面積を大きくす
ることなくクラックの発生を低減させることができる樹
脂封止型半導体装置の登場が嘱望されていた。
【0011】
【課題を解決するための手段】
(1)第1の発明は、半導体素子を樹脂封止によってパ
ッケージングしてなる樹脂封止型半導体装置に関するも
のである。
【0012】そして、半導体素子の表面に第1の腕部の
外側面が当接するように接着されたJ型またはU型のリ
ード部材と、このリード部材の第2の腕部の外側面が露
出するように形成された、半導体素子を封止するための
樹脂部とを少なくとも備えたことを特徴とする。
【0013】このような構成によれば、樹脂封止型半導
体装置の占有面積を増大させることなくリード部材の長
さを大きくすることができるので、半田から半導体素子
との熱膨張率の差によるストレスを吸収しやすくするこ
とができるとともに、回路基板との接合面積を大きくす
ることができ、したがって、半田のクラックの発生を低
減させることができる。
【0014】(2)第2の発明は、半導体素子を樹脂封
止によってパッケージングしてなる樹脂封止型半導体装
置であって、半導体素子の裏面に配置された絶縁膜の表
面に第1の腕部の外側面が当接するように接着されたJ
型またはU型のリード部材と、このリード部材の第2の
腕部の外側面が露出するように形成された、半導体素子
を封止するための樹脂部とを少なくとも備えた樹脂封止
型半導体装置の製造方法に関するものである。
【0015】そして、半導体素子の裏面に直線状のリー
ド部材を接着させる第1の工程と、半導体素子と直線状
のリード部材とに間にワイヤボンディングを施す第2の
工程と、半導体素子を封止するための樹脂部を形成する
第3の工程と、直線状のリード部材を押し曲げることに
よってJ型またはU型に成形する第4の工程とを備えた
ことを特徴とする。
【0016】このような発明によれば、第1の発明に係
る樹脂封止型半導体装置を、簡単な工程によって製造す
ることができる。
【0017】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を用いて説明する。なお、図中、各構成成分
の大きさ、形状および配置関係は、この発明が理解でき
る程度に概略的に示してあるにすぎず、また、以下に説
明する数値的条件は単なる例示にすぎないことを理解さ
れたい。
【0018】第1の実施の形態 以下、この発明の第1の実施の形態に係る樹脂封止型半
導体装置およびその製造方法について、図1および図2
を用いて説明する。
【0019】図1は、この実施の形態に係る樹脂封止型
半導体装置の要部構成を概略的に示す断面図である。
【0020】同図に示したように、半導体素子101の
表面(素子形成面)には、絶縁性の接着テープ102に
よって、長い方の腕部103aの外側面が当接するよう
に、J型のリード103が接着されている。そして、半
導体素子101とリード103との間には、金線等のワ
イヤ104によるワイヤボンディングが施されている。
さらに、これら半導体素子101、リード103および
金線104は、モールド樹脂部105によって、リード
103の短い方の腕部103bの外側面が露出するよう
に、封止されている。
【0021】ここで、リード103は、湾曲部103c
の端部がモールド樹脂部105の外縁部105aの近傍
に位置するように、配設されている。
【0022】このような樹脂封止型半導体装置は、リー
ド103の短い方の腕部103bとプリント基板(図示
せず)のフットプリント110とを半田111で固定す
ることにより、このプリント基板と電気的に接続され
る。
【0023】このように、この実施の形態に係る樹脂封
止型半導体装置では、リード103をJ型に形成し、且
つ、このリード103を、湾曲部103cの端部が樹脂
部105の外縁部の近傍に配設した。このため、このリ
ード103の全長を長くしても、半導体装置の占有面積
が大きくなることはない。
【0024】また、このようにリード103の全長を長
くしたことにより、例えば、樹脂封止型半導体装置を搭
載した回路基板全体の温度が上昇して、この樹脂封止型
半導体装置とプリント基板との熱膨張係数の差に起因し
たストレスが半田111に生じたような場合でも、この
ストレスをリード103で吸収し易くなる。このため、
この実施の形態に係る樹脂封止型半導体装置によれば、
かかるストレスに起因して半田111に生じるクラック
を低減させることができる。
【0025】さらに、この実施の形態に係る樹脂封止型
半導体装置では、リード103のうち短い方の腕部10
3bを長くしても、半導体装置の占有面積が大きくなる
ことはない。したがって、この短い方の腕部103bと
プリント基板のフットプリント110との接合面積を従
来の場合よりも広くすることができ、このため、半田1
11による両者103b,110の固定を従来の場合よ
りも強固なものにすることが可能となる。そして、この
ことによっても、樹脂封止型半導体装置とプリント基板
との熱膨張係数の差に起因したストレスによって半田1
11に生じるクラックを低減させることができる。
【0026】次に、図1に示した樹脂封止型半導体装置
の製造工程について説明する。図2は、かかる製造工程
を説明するための断面工程図である。
【0027】まず、図2(A)に示したように、半導
体素子101の表面に、接着テープ102を用いて、直
線状のリード201を接着する。
【0028】次に、図2(B)に示したように、半導
体素子101のボンディングパッド(図示せず)とリー
ド201との間に、例えば金線等のワイヤ104を用い
て、ワイヤボンディングを施す。
【0029】続いて、この半導体素子101をモール
ド金型(図示せず)に嵌入し、さらに、このモールド金
型にモールド樹脂を流し込むことにより、樹脂封止を行
なう。
【0030】そして、このモールド金型を取りはずし
てモールド樹脂部105のベーキングを行なうことによ
り、図2(C)に示したような、モールド樹脂部105
を得る。
【0031】その後、図2(D)に示したように、リ
ード201を折曲げてJ型に加工し、樹脂封止型半導体
装置を完成する。
【0032】このような製造工程によれば、この実施の
形態に係る樹脂封止型半導体装置を、簡単な工程によっ
て製造することができる。
【0033】以上説明したように、この実施の形態によ
れば、占有面積を大きくすることなくクラックの発生を
低減させることができる樹脂封止型半導体装置を提供す
ることができ、且つ、かかる樹脂封止型半導体装置を簡
単な製造工程で安価に得ることができる。
【0034】第2の実施の形態 以下、この発明の第2の実施の形態に係る樹脂封止型半
導体装置およびその製造方法について、図3および図4
を用いて説明する。
【0035】図3は、この実施の形態に係る樹脂封止型
半導体装置の要部構成を概略的に示す断面図である。
【0036】同図に示したように、この実施の形態にか
かる樹脂封止型半導体装置においては、U型のリード3
03が使用されている。このリード303は、上述の第
1の実施の形態の場合と同様、絶縁性の接着テープ30
2によって、一方の腕部303aの外側面が当接するよ
うに半導体素子301の表面に接着されている。そし
て、半導体素子301とリード303との間には金線等
のワイヤ304によるワイヤボンディングが施され、さ
らに、これら半導体素子301、リード303および金
線304はリード303の他方の腕部303bの外側面
が露出するようにモールド樹脂部305によって封止さ
れている。
【0037】ここで、リード303は、湾曲部303c
の端部が樹脂部305の外縁部305aよりも内側に位
置するように、配設されている。
【0038】このような樹脂封止型半導体装置は、リー
ド303の腕部303bとプリント基板(図示せず)の
フットプリント310とを半田311で固定することに
より、このプリント基板と電気的に接続される。
【0039】このように、この実施の形態に係る樹脂封
止型半導体装置では、リード303をU型に形成し、且
つ、このリード303を、湾曲部303cの端部が樹脂
部305の外縁部よりも内側になるように配設した。こ
のため、上述の第1の実施の形態の場合と同様、このリ
ード303の全長を長くしても半導体装置の占有面積が
大きくなることはない。
【0040】また、リード303の湾曲部303cと樹
脂部305の端部305aとの間隔の自由度が大きいの
で、樹脂封止型半導体装置のサイズが異なってもプリン
ト基板のフットプリント310の位置を変更する必要が
ない。例えば、樹脂封止型半導体装置がメモリ装置であ
る場合、現在の主流である300ミルのものから次世代
の400ミルのものに変化しても、そのまま対応するこ
とができる。
【0041】また、樹脂封止型半導体装置とプリント基
板との熱膨張係数の差に起因したストレスを吸収し易い
ことおよび腕部303bとフットプリント310との接
合面積を広くして両者303b,310間の固定を強固
にすることができることにより半田311でのクラック
の発生を低減できる点は、第1の実施の形態の場合と同
様である。
【0042】次に、図3に示した樹脂封止型半導体装置
の製造工程について説明する。図4は、かかる製造工程
を説明するための断面工程図である。
【0043】まず、図4(A)に示したように、上述
の第1の実施の形態の場合と同様にして、接着テープ3
02を用いて半導体素子301の表面に直線状のリード
401を接着し、続いて、例えば金線等のワイヤ304
を用いて半導体素子301のボンディングパッド(図示
せず)とリード401との間にワイヤボンディングを施
す。
【0044】次に、この半導体素子301をモールド
金型に嵌入し、さらに、このモールド金型にモールド樹
脂を流し込むことによって樹脂封止を行なう。そして、
モールド金型を取り外すことにより、図4(B)に示し
たようなモールド樹脂部305を得る。
【0045】その後、図4(C)に示したように、リ
ード401を折曲げてモールド樹脂部205から剥し、
U型に加工する。これによって、U型のリード303を
得ることができる。
【0046】最後に、モールド樹脂部305のベーキ
ングを行ない、樹脂封止型半導体装置を完成する。
【0047】ここで、この実施の形態にかかる製造方法
は、リード303の加工を行なった後でモールド樹脂部
305のベーキングを行なう点で、上述の第1の実施の
形態と異なる。これは、この実施の形態ではリード30
3の湾曲部303cと樹脂部305の端部305aとの
間隔が大きいために、リード303の加工に際して直線
状のリード401をモールド樹脂部305の面305b
から剥す必要があるからである。すなわち、この実施の
形態では、リード303の加工の前にモールド樹脂部3
05のベーキングを行なうと、このモールド樹脂部の硬
化により、直線状のリード401を剥すことが困難にな
るため、ベーキングの前にリード303の加工を行なっ
ている。
【0048】このように、この実施の形態に係る製造方
法によれば、図3に示した樹脂封止型半導体装置を、簡
単な工程によって製造することができる。
【0049】以上説明したように、この実施の形態によ
っても、占有面積を大きくすることなくクラックの発生
を低減させることができる樹脂封止型半導体装置を簡単
な製造工程で安価に得ることができる。
【0050】第3の実施の形態 以下、この発明の第3の実施の形態に係る樹脂封止型半
導体装置およびその製造方法について、図5を用いて説
明する。
【0051】図5は、この実施の形態に係る樹脂封止型
半導体装置の要部構成を概略的に示す断面図である。
【0052】同図に示したように、この実施の形態に係
る樹脂封止型半導体装置も、上述の第1の実施の形態の
場合と同様、絶縁性の接着テープ502によって、半導
体素子501の表面にJ型のリード503の長い方の腕
部503aの外側面が接着されている。そして、半導体
素子501とリード503との間には、金線等のワイヤ
504によるワイヤボンディングが施されている。さら
に、これら半導体素子501、リード503および金線
504は、モールド樹脂部505によって封止されてい
る。
【0053】ここで、この実施の形態では、リード50
3の短い方の腕部503bの先端部503dよりも内側
で長い方の腕部503aを覆うように、モールド樹脂部
505が形成されている。そして、この短い方の腕部5
03bの高さ(半導体素子501の表面を基準とした高
さ)は、モールド樹脂部505の表面505bの高さと
同一か、若干高いだけである。
【0054】また、リード503は、湾曲部503cの
端部が樹脂部505の外縁部505aの近傍に位置する
ように、配設されている。
【0055】このような樹脂封止型半導体装置は、リー
ド503の短い方の腕部503bとプリント基板(図示
せず)のフットプリント510とを半田511で固定す
ることにより、このプリント基板と電気的に接続され
る。
【0056】このように、この実施の形態に係る樹脂封
止型半導体装置では、モールド樹脂部505を、リード
503の短い方の腕部503bの先端部503dよりも
内側で長い方の腕部503aを覆うように形成したの
で、リード503を薄くすることが可能である。したが
って、樹脂封止型半導体装置の薄型化を図る上で非常に
有効である。
【0057】また、リード503をJ型に形成して占有
面積を抑えた点、および、リード503の全長を長くす
ること並びに短い方の腕部503bを長くすることによ
って半田511でのクラックの発生を低減できる点は、
第1の実施の形態や第2の実施の形態の場合と同様であ
る。
【0058】なお、図5に示した樹脂封止型半導体装置
の製造工程については、上述の第1の実施の形態の場合
(図2参照)と同様であるので説明を省略する。この実
施の形態においても、第1の実施の形態と同様の製造工
程を採用することにより、簡単な工程で安価に製造する
ことができるという利点がある。
【0059】以上説明したように、この実施の形態によ
っても、占有面積を大きくすることなくクラックの発生
を低減させることができる樹脂封止型半導体装置を簡単
な製造工程で安価に提供することができる。
【0060】
【発明の効果】以上詳細に説明したように、この発明に
係る樹脂封止型半導体装置によれば、占有面積を大きく
することなくクラックの発生を低減させることができ
る。また、この発明に係る樹脂封止型半導体装置の製造
方法によれば、この発明の樹脂封止型半導体装置を簡単
な工程で安価に製造することができる。
【図面の簡単な説明】
【図1】第1の実施の形態に係る樹脂封止型半導体装置
の要部構成を概略的に示す断面図である。
【図2】図1に示した樹脂封止型半導体装置の製造工程
を説明するための断面工程図である。
【図3】第2の実施の形態に係る樹脂封止型半導体装置
の要部構成を概略的に示す断面図である。
【図4】図3に示した樹脂封止型半導体装置の製造工程
を説明するための断面工程図である。
【図5】第3の実施の形態に係る樹脂封止型半導体装置
の要部構成を概略的に示す断面図である。
【図6】従来の樹脂封止型半導体装置の構造を概念的に
示す断面図である。
【符号の説明】
101 半導体素子 102 接着テープ 103 リード 103a,103b リードの腕部 103c リードの湾曲部 104 ワイヤ 105 モールド樹脂部 105a モールド樹脂部の外縁部 110 フットプリント 111 半田

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を樹脂封止によってパッケー
    ジングしてなる樹脂封止型半導体装置において、 前記半導体素子の表面に第1の腕部の外側面が当接する
    ように接着されたJ型またはU型のリード部材と、 このリード部材の第2の腕部の外側面が露出するように
    形成された、前記半導体素子を封止するための樹脂部
    と、 を少なくとも備えたことを特徴とする樹脂封止型半導体
    装置。
  2. 【請求項2】 前記リード部材が有する湾曲部の端部
    が、前記樹脂部の外縁部の近傍に配置されたことを特徴
    とする請求項1に記載の樹脂封止型半導体装置。
  3. 【請求項3】 前記リード部材が有する湾曲部の端部
    が、前記樹脂部の外縁部よりも内側に配置されたことを
    特徴とする請求項1に記載の樹脂封止型半導体装置。
  4. 【請求項4】 前記リード部材が有する前記第2の腕部
    の先端部よりも内側で前記第1の腕部を覆うように、前
    記樹脂部が形成されたことを特徴とする請求項1〜3の
    いずれかに記載の樹脂封止型半導体装置。
  5. 【請求項5】 前記半導体素子と前記リード部材とが接
    着テープによって接着されたことを特徴とする請求項1
    〜4のいずれかに記載の樹脂封止型半導体装置。
  6. 【請求項6】 半導体素子を樹脂封止によってパッケー
    ジングしてなる樹脂封止型半導体装置であって、前記半
    導体素子の表面に第1の腕部の外側面が当接するように
    配設されたJ型またはU型のリード部材と、このリード
    部材の第2の腕部の外側面が露出するように形成され
    た、前記半導体素子を封止するための樹脂部とを少なく
    とも備えた樹脂封止型半導体装置の製造方法において、 前記半導体素子の裏面に直線状のリード部材を接着させ
    る第1の工程と、 前記半導体素子と前記直線状のリード部材とに間にワイ
    ヤボンディングを施す第2の工程と、 前記半導体素子を封止するための前記樹脂部を形成する
    第3の工程と、 前記直線状のリード部材を押し曲げることによってJ型
    またはU型に成形する第4の工程と、 を備えたことを特徴とする樹脂封止型半導体装置の製造
    方法。
  7. 【請求項7】 前記半導体素子と前記リード部材とが接
    着テープによって接着されたことを特徴とする請求項6
    に記載の樹脂封止型半導体装置の製造方法。
  8. 【請求項8】 前記第3の工程が前記樹脂部を形成した
    後でベーキングを行なう工程であり、且つ、前記第4の
    工程が前記直線状のリード部材を前記樹脂部の外縁部近
    傍で押し曲げる工程であることを特徴とする請求項6ま
    たは7に記載の樹脂封止型半導体装置の製造方法。
  9. 【請求項9】 前記第4の工程が前記直線状のリード部
    材を前記樹脂部から剥すとともに前記樹脂部の外縁部近
    傍よりも内側で押し曲げる工程であり、且つ、この第4
    の工程後に前記樹脂部のベーキングを行なう第5の工程
    をさらに備えたことを特徴とする請求項6または7に記
    載の樹脂封止型半導体装置の製造方法。
JP03819597A 1997-02-21 1997-02-21 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP3737233B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP03819597A JP3737233B2 (ja) 1997-02-21 1997-02-21 樹脂封止型半導体装置およびその製造方法
US08/925,092 US6181003B1 (en) 1997-02-21 1997-09-08 Semiconductor device packaged in plastic package
TW086113362A TW351840B (en) 1997-02-21 1997-09-15 Method for fabricating plastic packaged semiconductor device
KR1019970060051A KR100336147B1 (ko) 1997-02-21 1997-11-14 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법
CN97123188A CN1121720C (zh) 1997-02-21 1997-11-21 塑封半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03819597A JP3737233B2 (ja) 1997-02-21 1997-02-21 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH10242337A true JPH10242337A (ja) 1998-09-11
JP3737233B2 JP3737233B2 (ja) 2006-01-18

Family

ID=12518587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03819597A Expired - Fee Related JP3737233B2 (ja) 1997-02-21 1997-02-21 樹脂封止型半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US6181003B1 (ja)
JP (1) JP3737233B2 (ja)
KR (1) KR100336147B1 (ja)
CN (1) CN1121720C (ja)
TW (1) TW351840B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180800B2 (ja) * 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
US6798078B2 (en) * 2000-12-14 2004-09-28 Yamaha Hatsudoki Kabushiki Kaisha Power control device with semiconductor chips mounted on a substrate
US11444227B2 (en) 2019-10-01 2022-09-13 Dominant Opto Technologies Sdn Bhd Light emitting diode package with substrate configuration having enhanced structural integrity
CN110696275B (zh) * 2019-10-31 2022-06-21 奇点新源国际技术开发(北京)有限公司 一种线缆节点的塑封方法
US11444225B2 (en) 2020-09-08 2022-09-13 Dominant Opto Technologies Sdn Bhd Light emitting diode package having a protective coating
US11329206B2 (en) 2020-09-28 2022-05-10 Dominant Opto Technologies Sdn Bhd Lead frame and housing sub-assembly for use in a light emitting diode package and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
US5600179A (en) * 1994-09-27 1997-02-04 Nec Corporation Package for packaging a semiconductor device suitable for being connected to a connection object by soldering
JP2917868B2 (ja) * 1995-07-31 1999-07-12 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP3737233B2 (ja) 2006-01-18
CN1121720C (zh) 2003-09-17
US6181003B1 (en) 2001-01-30
CN1191390A (zh) 1998-08-26
KR100336147B1 (ko) 2002-06-20
KR19980070092A (ko) 1998-10-26
TW351840B (en) 1999-02-01

Similar Documents

Publication Publication Date Title
JPS5966157A (ja) 半導体装置及びその製造方法
US10504857B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
JP2001274316A (ja) 半導体装置及びその製造方法
JPH1012773A (ja) 樹脂封止型半導体装置およびその製造方法
JP2001250833A (ja) 半導体装置及びその製造方法
JPH10242337A (ja) 樹脂封止型半導体装置およびその製造方法
US5361970A (en) Method of producing a semiconductor integrated circuit device having terminal members provided between semiconductor element and leads
JP2000114426A (ja) 片面樹脂封止型半導体装置
JPH07161910A (ja) 樹脂封止型半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JP2682200B2 (ja) 半導体装置
JP2634249B2 (ja) 半導体集積回路モジュール
JP2824175B2 (ja) 半導体装置及びその製造方法
JPH08213545A (ja) 半導体装置
JPH08288428A (ja) 樹脂封止型半導体装置
JP3779042B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3028153B2 (ja) リードフレームの製造方法
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPH0595078A (ja) 樹脂封止型半導体装置
JP2002299357A (ja) 半導体装置及びその製造方法
JPH0493052A (ja) 半導体集積回路装置
JPH11219969A (ja) 半導体装置
JPH0451554A (ja) リードフレーム
JPH06216294A (ja) リードフレーム

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051026

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091104

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101104

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111104

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121104

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131104

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees