KR100336147B1 - 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법 - Google Patents

플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100336147B1
KR100336147B1 KR1019970060051A KR19970060051A KR100336147B1 KR 100336147 B1 KR100336147 B1 KR 100336147B1 KR 1019970060051 A KR1019970060051 A KR 1019970060051A KR 19970060051 A KR19970060051 A KR 19970060051A KR 100336147 B1 KR100336147 B1 KR 100336147B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
device chip
leads
plastic mold
chip
Prior art date
Application number
KR1019970060051A
Other languages
English (en)
Other versions
KR19980070092A (ko
Inventor
오우치신지
Original Assignee
사와무라 시코
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사와무라 시코, 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 사와무라 시코
Publication of KR19980070092A publication Critical patent/KR19980070092A/ko
Application granted granted Critical
Publication of KR100336147B1 publication Critical patent/KR100336147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 플라스틱 패키지로 패키지된 반도체 장치를 개시하며, 상기 반도체 장치에는 반도체 장치칩 및 상기 반도체 소자칩을 덮는 플라스틱 몰드가 제공되고, 상기 반도체 소자칩에는 그의 상부면을 따라 배열되는 다수의 리드들이 추가로 제공되며, 상기 플라스틱 몰드는 상기 반도체 소자칩의 상부면으로 한정되고 상기 리드들의 형상은 J 형상 또는 U 형상이며, 그럼으로써 리드들과 인쇄 기판 사이의 접속이 매우 단단하고, 전기 기계적인 관점에서 상기 반도체 소자칩의 신뢰도를 향상시킨다.

Description

플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법
본 발명은 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조 방법을 개선하는 것으로, 보다 상세하게는, 리드(lead) 와 인쇄 기판 사이에 불완전한 기계 전기적인 접속을 일으키는, 리드와 인쇄 기판의 풋 프린트 (foot print) 를 접속하는 땜납층 (solder layer) 의 갈라짐 (crack) 을 줄임으로써 신뢰도를 높이는 것에 관한 것이다.
기술의 급속한 발전에 따라, IC, 메모리 카드 등을 보다 얇고 작게 만들어야 하는 요구가 증대되고 있다. 따라서, IC 및/또는 메모리 카드에 사용하는 반도체 장치에도 그러한 것이 요구된다.
도 1 은 종래의 플라스틱 패키지로 패키지된 반도체 장치로서, 다수의 리드들 (603) (상기 리드 (603) 들은 반도체 장치칩상에서 서로간에 평행하게 배열된다.)이 예를 들어, 폴리이미드 수지형 접착 테이프 (602) 를 사용하여 반도체 소자칩 (601) 의 상단면 (601a) (실제로 도 1 에서는 하단면으로, 그 아래에 모노리식 전자 소자들이 제조된다.) 에 접착되어 있는 상기 반도체 장치의 단면도이다. 각각의 리드 (603) 는 Au 와이어 (604) 에 의해 상기 반도체 소자칩 (601) 의 상단면상에 제조된 각각의 결합 패드 (104a) 에 결합되어 있다. 리드들 (603) 이 결합된 상기 반도체 소자칩은 플라스틱 몰드, 예를 들어, 폴리이미드 수지 (605) 로 몰드되며, 상기 리드들 (603) 의 단부들 (603a) 의 상부 표면 및 상기 반도체 소자칩 (601) 의 하부 표면은 몰드되지 않는다. 비록 플라스틱 몰드 (605) 의 두께가 수직방향에서 0.3 - 0.4 mm 의 범위이지만, 그것은 반도체 소자칩 (601) 의 측면상에서 여유가 있다(marginal). 본 발명은 플라스틱 패키지로 패키지된 최종 반도체 장치를 얇게 만들고 상기 반도체 장치의 종방향(horizontal) 면적을 작게 하는 것이 목적이다.
플라스틱 패키지로 패키지된 최종의 상기 반도체 장치를 거꾸로 뒤집은 후, 리드들 (603) 의 단부들 (603a) 이 인쇄 기판 (610a) 상에 배열된 풋 프린트 (610) 와 납땜된다. 이런 식으로, 리드들 (603) 의 단부들 (603a) 과 풋 프린트 (610) 사이의 전기적인 접속이 땜납 덩어리 (611) 에 의해 보장된다.
반도체 소자칩 (601) 이 인쇄 기판상에 뒤집힌 자세로 장착되기 때문에, 그리고 상기 반도체 소자칩의 하부 표면이 종래의 플라스틱 몰드 예를 들어, 폴리이미드 수지의 몰드 (605) 로 덮히지 않기 때문에, 플라스틱 패키지로 패키지된 최종 반도체 장치의 두께가 크기에 알맞게 줄어든다.
종래 기술에서 유용한 플라스틱 패키지로 패키지된 상기 반도체 장치는 리드들 (603) 의 단부들 (603a) 과 인쇄 기판 (610a) 상에 배열된 풋 프린트 (610) 를 접속하는 땜납 덩어리들 (611) 이 깨어지는 경향이 있어서 상기 단부들 (603a) 과 상기 풋 프린트 (610) 사이의 기계 전기적 접속을 불만족스럽게 하는 결점이 있다. 이것은 물론 기계 전기적 관점에서 보아 플라스틱 패키지로 패키지된 반도체 장치의 신뢰도를 저하시키는 요소이다.
바람직하지 않은 상기 현상은 반도체 소자칩과 인쇄 기판 사이의 열팽창 계수의 차이 및 리드 (603) 와 풋 프린트 (610) 사이의 약한 접속 때문에 발생한다. 달리 말하면, 리드 (603) 의 길이는 플라스틱 패키지로 패키지된 반도체 장치의 종방향 면적을 줄일 목적으로 짧게 디자인된다. 그러므로, 상기 리드 (603) 가 반도체 소자칩과 인쇄 기판 사이의 열팽창 계수의 차이에서 기인하는 스트레스(stress)를 흡수하기 어렵다. 게다가, 상기 리드 (603) 의 길이를 짧게 하는 디자인에 의해 생긴 리드 (603) 의 단부 (603a) 가 작은 면적을 갖기 때문에, 상기 리드 (603) 의 단부 (603a) 와 상기 풋 프린트 (610) 사이의 접속 강도를 약하게 만든다.
상기 상황에서, 리드와 인쇄 기판 사이의 접속이 단단하여 기계 전기적인 관점에서 보아 신뢰할 수 있는 플라스틱 패키지로 패키지된 반도체 장치의 개발이 강하게 요구된다.
따라서, 본 발명은 리드와 인쇄 기판 사이의 접속이 단단하여, 기계 전기적인 관점에서 보아 신뢰할 수 있는 플라스틱 패키지로 패키지된 반도체 장치를 제조하는 것을 그 목적으로 한다.
본 발명의 또다른 목적은 플라스틱 패키지로 패키지된 상기 반도체 장치를 제조하는 방법을 제공하는 것이다.
첫 번째 목적을 달성하기 위하여, 본 발명의 제 1 실시예를 따른 플라스틱 패키지로 패키지된 반도체 장치는,
반도체 소자칩;
상기 반도체 소자칩의 중심부로부터 상기 반도체 소자칩의 에지를 향하여 서로간에 평행하게 상기 반도체 소자칩의 상부면을 따라 배열된 다수의 리드들;
상기 반도체 소자칩의 상부면 및 측면을 덮는 플라스틱 몰드를 구비하고,
리드들 각각은 상기 반도체 소자칩의 에지에 가까운 위치에서 또는 상기 반도체 소자칩의 에지로부터 멀리 떨어지지 않은 위치에서 구부러져서 리드를 J 형상으로 만들고 리드의 단부가 상기 플라스틱 몰드의 상부면을 덮는다.
첫 번째 목적을 달성하기 위하여, 본 발명의 제 2 실시예를 따른 플라스틱 패키지로 패키지된 반도체 장치는,
반도체 소자칩;
상기 반도체 소자칩의 중심부로부터 상기 반도체 소자칩의 에지를 향하여 서로간에 평행하게 상기 반도체 소자칩의 상부면을 따라 배열된 다수의 리드들;
상기 반도체 소자칩의 상부면 및 측면을 덮는 플라스틱 몰드를 구비하고,
상기 반도체 소자칩의 상부면상에 형성된 플라스틱 몰드는 상기 반도체 소자칩의 중심부로 제한되고 리드들 각각이 상기 반도체 소자칩의 상부면의 중심부상에 형성된 플라스틱 몰드의 에지에서 구부러져서 상기 리드를 U 형상으로 만들고 상기 리드의 단부가 상기 플라스틱 몰드의 상부면을 덮도록 한다.
첫 번째 목적을 달성하기 위하여, 본 발명의 제 3 실시예를 따른 플라스틱 패키지로 패키지된 반도체 장치는,
반도체 소자칩;
상기 반도체 소자칩의 중심부로부터 상기 반도체 소자칩의 에지를 향하여 서로간에 평행하게 상기 반도체 소자칩의 상부면을 따라 배열된 다수의 리드들;
상기 반도체 소자칩의 상부면 및 측면을 덮는 플라스틱 몰드를 구비하고,
상기 반도체 소자칩의 상부면상에 형성된 플라스틱 몰드는 상기 반도체 소자칩의 중심부로 제한되고 리드들 각각은 상기 반도체 소자칩의 에지에 가까운 위치에서 또는 상기 에지로부터 약간 떨어진 위치에서 상기 반도체 소자칩의 중심부를 향하여 구부러져서 상기 플라스틱 몰드의 상부면을 덮지 않는다.
본 발명의 제 1 내지 제 3 실시예에 따른 플라스틱 패키지로 패키지된 어느 반도체 장치에서, 플라스틱 몰드로 에폭시 수지를 사용하는 것이 실용적이다.
본 발명의 제 1 내지 제 3 실시예에 따른 플라스틱 패키지로 패키지된 어느 반도체 장치에서, 상기 리드들을 접착성 테이프 예를 들어, 폴리이미드 수지 테이프를 사용하여 상기 반도체 소자칩에 접착하는 것이 실용적이다.
본 발명의 상술된 다른 목적을 달성하기 위하여, 본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치를 제조하는 방법은,
각각의 선형 리드들을 상기 반도체 소자칩의 상부면상에 접착하는 단계;
각각의상기 리드들을 결합 와이어와 결합시키는 단계;
플라스틱 몰드로 상기 반도체 소자칩을 덮는 단계; 및 상기 선형 리드들을 J 형상 또는 U 형상으로 구부리는 단계를 구비한다.
본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치를 제조하는 방법에서, 상기 플라스틱 몰드는 에폭시 수지로 만들어질 수 있다.
본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치를 제조하는 방법에서, 상기 리드는 접착성 테이프 예를 들어, 폴리이미드 수지 테이프를 사용하여 상기 반도체 소자칩에 접착될 수 있다.
본 발명의 제 1 및 제 2 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치를 제조하는 방법에서, 플라스틱 몰드로 상기 반도체 소자칩을 덮은 다음에 베이킹 공정(baking process)이 수행될 수 있고, 상기 선형 리드들을 구부리는 단계는 상기 반도체 소자칩의 에지에 가까운 위치에서 수행될 수 있다.
본 발명의 제 1 및 제 2 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치를 제조하는 방법에서, 상기 선형 리드들을 구부리는 단계에는 상기 플라스틱 몰드로부터 상기 선형 리드를 벗겨내는 단계 및 상기 에지로부터 떨어진 위치에서 상기 반도체 소자칩의 중심부를 향하여 상기 선형 리드를 구부리는 단계가 추가로 제공될 수 있고, 상기 플라스틱 몰드를 굽는 단계도 추가로 제공될 수 있으며, 상기 플라스틱 몰드를 베이킹하는 상기 단계는 상기 선형 리드를 구부리는 단계가 완료된 후 수행된다.
본 발명은 또한, 다수의 전극들; 제 1 및 제 2 단부를 갖는 다수의 리드들로서, 상기 제 1 단부는 상기 반도체 소자칩의 상부면 위에 배치되고, 상기 제 2 단부는 상기 제 1 단부에 대향하는 방향으로 구부러진 상기 다수의 리드들; 상기 전극들과 상기 리드들을 접속하는 다수의 도전체 부재들; 및 상기 전극들과 상기 리드들의 상기 제 1 단부를 덮는 플라스틱 몰드를 구비하는 반도체 장치로써 설명될 수도 있다.
상기 반도체 장치에서, 상기 리드들의 제 2 단부는 플라스틱 몰드상에 배치될 수 있다.
상기 반도체 장치에서, 상기 리드들의 제 2 단부는 또한 상기 리드들의 제 1 단부 위에 배치될 수도 있다.
도 1 은 종래의 플라스틱 패키지로 패키지된 반도체 장치로서, 인쇄 기판상에 장착된 상기 반도체 장치의 단면도.
도 2 는 본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치의 제조 공정 단면도.
도 3 은 본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치의 제조 공정 단면도.
도 4 는 본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치의 제조 공정 단면도.
도 5 는 본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 최종 반도체 장치의 단면도.
도 6 은 본 발명의 제 1 실시예에 따른 플라스틱 패키지로 패키지된 최종 반도체 장치로서, 인쇄 기판상에 장착된 상기 반도체 장치의 단면도.
도 7 은 본 발명의 제 2 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치의 제조 공정 단면도.
도 8 은 본 발명의 제 2 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치의 제조 공정 단면도.
도 9 는 본 발명의 제 2 실시예에 따른 플라스틱 패키지로 패키지된 최종 반도체 장치의 단면도.
도 10 은 본 발명의 제 2 실시예에 따른 플라스틱 패키지로 패키지된 최종 반도체 장치로서, 인쇄 기판상에 장착된 상기 반도체 장치의 제조 공정 단면도.
도 11 은 본 발명의 제 3 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치의 제조 공정 단면도.
도 12 는 본 발명의 제 3 실시예에 따른 플라스틱 패키지로 패키지된 반도체 장치의 제조 공정 단면도.
도 13 은 본 발명의 제 3 실시예에 따른 플라스틱 패키지로 패키지된 최종 반도체 장치의 제조 공정 단면도.
도 14 는 본 발명의 제 3 실시예에 따른 플라스틱 패키지로 패키지된 최종 반도체 장치로서, 인쇄 기판상에 장착된 상기 반도체 장치의 제조 공정 단면도.
*도면의 주요부분에 대한 부호의 설명*
101 : 반도체 소자칩 102 : 폴리이미드 테이프
103 : 리드 103a : 단부
103b : 굴곡 부분 103c : 몸체
104 : Au 와이어 104a : 결합 패드
105 : 플라스틱 몰드 110 : 풋 프린트
110a : 인쇄 기판 111 : 땜납
도면을 참조하여, 본 발명의 3 가지 플라스틱 패키지로 패키지된 반도체 장치를 상세히 설명하고 또한 본 발명의 3 가지의 개별적인 실시예에 따라 상기 반도체 장치를 제조하는 방법들을 설명한다.
다음의 실시예들에서, 반도체 소자칩은 길이 15 mm, 폭 6 mm 두께 0.3 mm이다. 플라스틱 몰드의 두께는 어떤 실시예에서도 0.3 mm 내지 0.4 mm 의 범위이다. Si 기판의 선형 팽창 계수는 3 × 10-6/℃ 이고 Ni 42 % 와 Fe 58 % 를 함유하는 합금으로 만들어진 리드의 팽창 계수는 4 × 10-6/℃ 이고 에폭시 수지로 만들어진 플라스틱 몰드의 팽창 계수는 10 × 10-6/℃ 이다.
제 1 실시예
플라스틱 패키지로 패키지된 반도체 장치에는 J 형상의 리드들이 제공된다.
도 2 를 참조하면, Ni 42 % , Fe 58 % 를 함유하고 4 × 10-6/℃ 선팽창계수를 갖는 합금으로 만들어진 각각의 복수의 리드들 (103) 이 접착성 테이프 예를 들어, 폴리이미드 테이프 (102) 를 사용하여 길이 15 mm , 폭 6 mm 및 두께 0.3 mm 인 반도체 소자칩 (101) 의 상부면(도면에서는 하부면)에 접착되어 있다.상기 리드들 (103) 은 서로간에 평행하게 배열되어 있다. 상기 리드들 (103) 의 길이는 충분히 길어서 구부러질 수 있다. 반도체 소자칩의 Si 기판에 대한 선팽창 계수는 3 × 10-6/℃ 이고 에폭시 수지에 대해서는 10 × 10-6/℃ 이다.
도 3 을 참조하면, 각각의 리드 (103) 는 반도체 소자칩 (101) 의 상부면상에 형성된 각각의 결합 패드들 (104a) 에 Au 와이어 (104) 로 결합되어 있다.
도 4 를 참조하면, 반도체 소자칩 (101) 의 상부면 및 측면을 덮기 위해 몰딩 공정이 수행된다. 플라스틱 몰드 (105) 의 두께는 플라스틱 패키지로 패키지된 최종 반도체 소자의 종방향 크기 및 두께를 작게 만들 목적으로 비교적 얇다. 플라스틱 몰드 (105) 의 두께는 0.3 내지 0.4 mm 의 범위이다. 그 결과, 상기 리드 (103) 의 단부 (103a) 는 도면에서 우측과 좌측으로 상기 플라스틱 몰드 (105) 로부터 돌출한다.
도 5 를 참조하면, 각각의 리드 (103) 의 단부 (103a) 가 구부러져서 상기 단부 (103a) 는 플라스틱 몰드 (105) 의 상부면을 덮고 있다. 상기 리드들 (103) 의 단부 (103a) 는 플라스틱 몰드의 상부면 (105) 에 고정되지 않는다. 이런 방법으로, 플라스틱 패키지로 패키지되고 J 형상의 리드들 (103) 이 설치된 반도체 장치가 본 발명의 제 1 실시예에 따라 완성된다.
도 6 을 참조하면, 플라스틱 패키지로 패키지되고 J 형상의 리드들이 설치된 최종 반도체 장치가 아래에 설명된 방법에 따라 인쇄 기판 (110a) 상에 장착되어 있다. 플라스틱 패키지로 패키지되고 J 형상의 리드들이 설치된 최종 반도체 장치를 뒤집어 놓은 후, 리드들 (103) 의 단부들 (103a) 의 상단면을 인쇄 기판 (110a) 상에 형성된 풋 프린트 (110) 에 납땜한다.
도 6 에 도시된 바와 같이, 리드 (103) 는 종래의 것보다 길고, 단부 (103a) 와 리드 (103) 의 몸체 (103c) 사이에 굴절 부분(bow portion or bent portion) (103b) 를 갖는다. 이러한 형상 때문에, 상기 리드 (103) 는 유연성 (flexibility) 이 매우 크다. 그 결과, 반도체 소자칩과 인쇄 기판 사이의 열팽창 계수의 차이로 발생하는 땜납 (111) 내의 잠재적인 스트레스를 리드 (103) 가 간단히 흡수하고, 결과적으로 땜납 (111) 이 깨어져서 상기 리드 (103) 와 풋 프린트 (110) 사이에서의 불완전한 기계 전기적인 접속을 일으킬 가능성을 줄인다. 반도체 소자칩의 Si 기판의 선형 팽창 계수는 3 × 10-6/℃ 이고 Ni 42 % 와 Fe 58 % 를 함유하는 합금으로 만들어진 리드는 4 × 10-6/℃ 이고 에폭시 수지로 만들어진 플라스틱 몰드는 10 × 10-6/℃ 이라는 것에 주목해야 한다. 또한, 리드들 (103) 의 상술된 형상은 플라스틱 패키지로 패키지되고 J 형상의 리드들이 설치된 반도체 장치의 종방향 크기를 감소시킬 목적으로도 효과적이라는 것을 강조한다.
제 2 실시예
플라스틱 패키지로 패키지된 반도체 장치에 U 형상의 리드들이 설치되고, 상기 U 형상의 리드들은 반도체 장치의 에지로부터 떨어져 배열된다.
도 7 을 참조하면, 각각의 복수의 리드들 (303) 이 접착성 테이프 예를 들어, 폴리이미드 테이프 (302) 를 사용하여 반도체 소자칩 (301) 의 상부면(도면에서는 하부면)에 접착되어 있다. 리드 (303) 의 길이는 제 1 실시에의 것보다 짧다. 각각의 리드들 (303) 은 반도체 소자칩 (301) 의 상부면상에 형성된 각각의 결합 패드들 (304a) 에 Au 와이어 (304) 에 의해 결합되어 있다.
도 8 을 참조하면, 몰딩 공정을 수행하여 반도체 소자칩 (301) 의 상부면 및 측면의 중심 영역을 덮는다. 플라스틱 몰드는 에폭시 수지를 사용한다. 반도체 장치의 종방향 크기를 작게 만들 목적으로 반도체 소자칩 (301) 의 측면을 따라 형성되는 플라스틱 몰드 (305) 의 두께를 얇게, 예를 들어, 0.3 내지 0.4 mm 만들어야 하는 점에 주목하자. 이러한 몰딩 공정에서, 반도체 소자칩 (301) 의 상부면과 리드들 (303) 사이의 공간은 플라스틱 즉, 본 실시예에서는 에폭시 수지로 충전된다.
도 9 를 참조하면, 접착성 테이프, 예를 들어 폴리이미드 수지 테이프 (302) 에 의해 반도체 소자칩 (301) 에 접착되지 않은 리드들 (303) 의 일부를 반도체 소자칩 (301) 의 상부면을 따라 형성된 얇은 플라스틱 몰드 (305) 로부터 벗겨내고 플라스틱 몰드 (305) 의 상부면을 향하여 접어서, 결과적으로 리드들 (303) 을 U 형상으로 만든다. 리드들 (303) 의 단부는 플라스틱 몰드 (305) 의 상부에 고정되지 않는다. 이런 방법으로, U 형상의 리드들 (303) 이 설치되고 플라스틱 패키지로 패키지된 반도체 장치가 완성된다.
도 10 을 참조하면, 플라스틱 패키지로 패키지되고 U 형상의 리드들이 설치된 최종 반도체 장치가 아래에 설명된 방법에 따라 인쇄 기판 (310a) 상에 장착되어 있다. 플라스틱 패키지로 패키지되고 U 형상의 리드들이 설치된 최종 반도체 장치를 뒤집은 후, 리드들 (303) 의 단부들 (303a) 의 상단면을 인쇄 기판 (310a) 상에 형성된 풋 프린트 (310) 에 납땜한다.
다시, 도 10 을 참조하면, 상기 리드 (303) 는 접혀진 단부 (303a), 굴절 부분 (303b) 및 몸체 (303c) 로 구성되기 때문에, 상기 리드 (303) 는 매우 유연하다. 그 결과, 반도체 소자칩 (301) 과 인쇄 기판(301a) 사이의 열팽창 계수의 차이로 발생하는 땜납 (311) 덩어리내의 잠재적인 스트레스를 리드 (303) 가 간단히 흡수하고, 결과적으로 상기 땜납 (311) 이 깨어져서 상기 리드 (303) 와 풋 프린트 (310) 사이에서의 불완전한 기계 전기적인 접속을 일으킬 가능성을 줄인다. 반도체 소자칩 (301) 의 Si 기판의 선형 팽창 계수는 3 × 10-6/℃ 이고 Ni 42 % 와 Fe 58 % 를 함유하는 합금으로 만들어진 리드 (303) 는 4 × 10-6/℃ 이고 에폭시 수지로 만들어진 플라스틱 몰드 (305) 는 10 × 10-6/℃ 이라는 것에 주목해야 한다. 또한, 리드들 (303) 이 반도체 소자칩 (301) 의 중심부에서 배타적으로(exclusively) 배열되기 때문에, 플라스틱 패키지로 패키지되고 U 형상의 리드들이 설치된 반도체 장치의 종방향 크기를 현저하게 감소시킨다.
제 3 실시예
플라스틱 패키지로 패키지된 반도체 장치에 있어서, 패키지의 위치는 반도체 소자칩의 상부면의 중심 영역으로 한정되고, J 형상 리드가 상기 반도체 장치에 제공되고 상기 J 형상 리드의 상부면은 패키지의 상부면보다 높지 않다.
도 11 을 참조하면, 다수의 리드들 (503) 각각이 접착성 테이프 예를 들어, 폴리이미드 테이프 (502) 를 사용하여 반도체 소자칩 (501) 의 상부면(도면에서는 하부면)에 접착되어 있다. 리드 (503) 의 길이는 길다. 달리 말하자면, 리드 (503) 의 길이는 제 1 실시예의 경우와 거의 동일하다. 각각의 리드는 반도체 소자칩 (501) 의 상부면상에 형성되어 있는 각각의 결합 패드 (504a) 와 Au 와이어 (504) 를 사용하여 결합되어 있다.
도 12 를 참조하면, 반도체 소자칩 (501) 의 상부면의 중심 영역 및 측면을 덮도록 몰딩 공정이 이루어져 있다. 반도체 소자칩 (501) 의 측면상에 형성된 플라스틱 몰드 (505) 의 두께는 최종 반도체 장치의 종방향 크기를 줄일 목적으로 예를 들어 0.3 내지 0.4 mm 두께로 만들어진다.
도 13 를 참조하면, 단부들 (503a) 은 플라스틱 몰드 (505) 의 측면에 가까운 위치에서 시작하여 180° 구부러진다 즉, 뒤로 접혀 있다. 접혀진 단부 (503a) 의 높이를 수지 몰드 (505) 의 상부면 (505b) 의 높이보다 낮게 만들 목적으로 리드 (503) 의 단부 (503a) 가 플라스틱 몰드 (505) 의 상부면을 덮지 않고 있다는 것에 주목하자. 본 발명의 제 3 실시예에 따라 플라스틱 패키지로 패키지된 반도체 장치는 이와 같이 제조되고, 패키지의 위치는 반도체 소자칩의 상부면의 중심 영역으로 제한되며, 상기 반도체 장치에는 J 형상의 리드가 설치되고 상기 리드의 상부면은 패키지 상부면의 높이보다 높지 않다.
도 14 를 참조하면, 본 발명의 제 3 실시예에 따라 플라스틱 패키지로 패키지된 최종 반도체 장치는 아래에 설명된 방식으로 인쇄 기판 (510a) 상에 장착된다. 플라스틱 패키지로 패키지된 반도체 장치를 뒤집은 후, 리드 (503) 의 접힌 단부들 (503a) 의 상부면을 인쇄 기판 (510a) 상에 형성된 풋 프린트 (510) 에 납땜한다.
다시 도 14 를 참조하면, 리드 (503) 가 접힌 단부 (503a), 구부러진 부분 (503b) 및 몸체 (503c) 로 구성되어 있기 때문에, 리드 (503) 는 매우 유연하다. 그 결과, 반도체 소자칩과 인쇄 기판 사이의 열팽창 계수의 차이에서 기인되는 땜납 (511) 내에 발생되고 저장되는 잠재적인 스트레스가 리드 (503) 내에 용이하게 흡수되고, 결과적으로 상기 땜납 (511) 이 깨어져서 상기 리드 (503) 와 풋 프린트 (510) 사이에서 불만족스런 기계 전기적 접속이 일어날 가능성을 감소시킨다. 반도체 소자칩 (101) 의 Si 기판의 선형 팽창 계수는 3 ×10-6/℃ 이고, 42 % Ni 및 58 % Fe 를 함유하는 합금으로 만들어진 리드 (103) 는 4 ×10-6/℃ 이고 에폭시 수지로 만들어진 플라스틱 몰드 (165) 는 10 ×10-6/℃ 이다. 게다가, 접힌 단부 (503a) 의 높이가 수지 몰드 (505) 의 상부면 (505b) 의 높이보다 낮기 때문에, 플라스틱 패키지로 패키지된 반도체 장치의 전체적인 높이는 제 1 및 제 2 실시예에서의 반도체 장치의 높이보다 낮다.
비록 본 발명이 구체적인 실시예들을 참조하여 설명되었지만, 상기 설명으로 한정되지 않는다. 본 발명의 다른 실시예들 뿐만 아니라 개시된 실시예들의 다양한 변형이 본 발명에 대한 설명을 참조하면 당분야의 당업자에게 자명할 것이다. 그러므로, 첨부된 청구항들은 본 발명의 진정한 범위에 속하는 변형들 또는 실시예들을 포함하도록 의도된다.
이상의 설명에서 알 수 있는 바와 같이, 본 발명에 따라 만들어진 플라스틱 패키지로 패키지된 반도체 장치에서 리드와 인쇄 기판 사이의 접속이 단단하하여 리드와 인쇄 기판 사이에서 불완전한 기계 전기적인 접속을 일으키는, 리드와 인쇄 기판의 풋 프린트를 접속시키는 땜납층의 갈라짐을 줄임으로써 전기 기계적 관점에서 보아 신뢰도를 향상시키는 효과가 있다.

Claims (19)

  1. 반도체 소자칩;
    상기 반도체 소자칩의 중심부로부터 상기 반도체 소자칩의 에지를 향해 상기 반도체 소자칩의 상부면을 따라 배열되는 복수의 리드들;
    상기 반도체 소자칩의 상부면을 덮는 플라스틱 몰드를 구비하며,
    상기 리드 각각은 상기 반도체 소자칩의 에지에 가까운 위치에서 또는 상기 반도체 소자칩의 에지로부터 멀리 떨어지지 않은 위치에서 구부려져서 상기 리드의 형상을 J 형상으로 만들어 상기 리드의 단부가 상기 플라스틱 몰드의 상부면을 덮도록 하는 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  2. 반도체 소자칩;
    상기 반도체 소자칩의 중심부로부터 상기 반도체 소자칩의 에지를 향해 상기 반도체 소자칩의 상부면을 따라 배열되는 복수의 리드들;
    상기 반도체 소자칩의 상부면을 덮는 플라스틱 몰드를 구비하며,
    상기 반도체 소자칩의 상부면상에 형성된 상기 플라스틱 몰드는 상기 반도체 소자칩의 중심부로 제한되고 상기 리드들 각각은 상기 반도체 소자칩의 상부면의 중심부상에 형성된 상기 플라스틱 몰드의 에지에서 구부러져서 상기 리드의 형상을 U 형상으로 만들어 상기 리드의 단부가 상기 플라스틱 몰드의 상부면을 덮도록 하는 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  3. 반도체 소자칩;
    상기 반도체 소자칩의 중심부로부터 상기 반도체 소자칩의 에지를 향해 상기 반도체 소자칩의 상부면을 따라 배열되는 복수의 리드들;
    상기 반도체 소자칩의 상부면을 덮는 플라스틱 몰드를 구비하며,
    상기 반도체 소자칩의 상부면상에 형성된 상기 플라스틱 몰드는 상기 반도체 소자칩의 중심부로 제한되고 상기 리드들 각각은 상기 반도체 소자칩의 에지에 가까운 위치에서 또는 상기 반도체 소자칩의 중심부를 향해 상기 에지로부터 약간 이격된 위치에서 구부러져서 상기 플라스틱 몰드의 상부면을 덮지 않도록 하는 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  4. 제 1 항에 있어서, 상기 플라스틱 몰드는 에폭시 수지의 몰드인 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  5. 제 1 항에 있어서, 상기 리드들 각각은 접착성 테이프를 사용하여 상기 반도체 소자칩에 부착되는 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  6. 제 5 항에 있어서, 상기 접착성 테이프는 폴리이미드 수지 테이프인 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  7. 반도체 소자칩, 상기 반도체 소자칩상에 배열되어 J 형상 또는 U 형상으로 구부러지는 복수의 리드들 및 상기 반도체 소자칩의 상부면과 측면을 덮는 플라스틱 몰드를 구비하는 플라스틱 패키지로 패키지된 반도체 장치의 제조방법에 있어서,
    상기 반도체 소자칩의 상부면상에 선형 리드들 각각을 부착시키는 단계;
    상기 선형 리드들 각각을 결합 와이어와 결합시키는 단계;
    플라스틱 몰드로 상기 반도체 소자칩을 덮는 단계; 및
    상기 선형 리드들을 J 형상 또는 U 형상으로 구부리는 단계를 구비하는 것을 특징으로 하는 제조방법.
  8. 제 7 항에 있어서, 상기 선형 리드는 접착성 테이프를 사용하여 상기 반도체 소자칩에 부착되는 것을 특징으로 하는 제조방법.
  9. 제 7 항 또는 제 8 항에 있어서, 플라스틱 몰드로 상기 반도체 소자칩을 덮는 단계 다음에 베이킹 공정이 뒤따르고, 상기 선형 리드들을 구부리는 상기 단계는 상기 반도체 소자칩의 에지에 가까운 위치에서 수행되는 것을 특징으로 하는 제조방법.
  10. 제 7 항 또는 제 8 항에 있어서, 상기 선형 리드들을 구부리는 상기 단계는 상기 플라스틱 몰드로부터 상기 선형 리드를 박리하는 단계 및 상기 에지로부터 떨어진 위치에서 상기 반도체 소자칩의 중심부를 향하여 상기 선형 리드를 구부리는 단계를 추가로 구비하며, 상기 플라스틱 몰드를 베이킹하는 단계를 추가로 구비하며, 상기 베이킹 단계는 상기 선형 리드를 구부리는 상기 단계가 종료된 후 수행되는 것을 특징으로 하는 제조방법.
  11. 복수의 전극들을 갖는 반도체 소자칩;
    제 1 및 제 2 단부를 갖는 복수의 리드들로서, 상기 제 1 단부는 상기 반도체 소자칩의 상부면에 걸쳐 배치되고, 상기 제 2 단부는 상기 제 1 단부에 대향하는 방향으로 구부러지는 상기 복수의 리드들;
    상기 전극들과 상기 리드들을 접속시키는 복수의 도전 부재들; 및
    상기 전극들 및 상기 리드들의 상기 제 1 단부를 덮는 플라스틱 몰드를 구비하는 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  12. 제 11 항에 있어서, 상기 리드들의 상기 제 2 단부는 상기 플라스틱 몰드내에 배치되는 것을 특징으로 하는 반도체 장치.
  13. 제 11 항에 있어서, 상기 리드들의 상기 제 2 단부는 상기 리드들의 상기 제 1 단부상에 배치되는 것을 특징으로 하는 반도체 장치.
  14. 제 2 항에 있어서, 상기 플라스틱 몰드는 에폭시 수지의 몰드인 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  15. 제 3 항에 있어서, 상기 플라스틱 몰드는 에폭시 수지의 몰드인 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  16. 제 2 항에 있어서, 상기 리드들 각각은 접착성 테이프를 사용하여 상기 반도체 소자칩에 부착되는 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  17. 제 3 항에 있어서, 상기 리드들 각각은 접착성 테이프를 사용하여 상기 반도체 소자칩에 부착되는 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  18. 제 16 항에 있어서, 상기 접착성 테이프는 폴리이미드 수지 테이프인 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
  19. 제 17 항에 있어서, 상기 접착성 테이프는 폴리이미드 수지 테이프인 것을 특징으로 하는 플라스틱 패키지로 패키지된 반도체 장치.
KR1019970060051A 1997-02-21 1997-11-14 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법 KR100336147B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-038195 1997-02-21
JP03819597A JP3737233B2 (ja) 1997-02-21 1997-02-21 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR19980070092A KR19980070092A (ko) 1998-10-26
KR100336147B1 true KR100336147B1 (ko) 2002-06-20

Family

ID=12518587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970060051A KR100336147B1 (ko) 1997-02-21 1997-11-14 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US6181003B1 (ko)
JP (1) JP3737233B2 (ko)
KR (1) KR100336147B1 (ko)
CN (1) CN1121720C (ko)
TW (1) TW351840B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180800B2 (ja) * 1999-04-08 2001-06-25 カシオ計算機株式会社 半導体装置及びその製造方法
US6798078B2 (en) * 2000-12-14 2004-09-28 Yamaha Hatsudoki Kabushiki Kaisha Power control device with semiconductor chips mounted on a substrate
US11444227B2 (en) 2019-10-01 2022-09-13 Dominant Opto Technologies Sdn Bhd Light emitting diode package with substrate configuration having enhanced structural integrity
CN110696275B (zh) * 2019-10-31 2022-06-21 奇点新源国际技术开发(北京)有限公司 一种线缆节点的塑封方法
US11444225B2 (en) 2020-09-08 2022-09-13 Dominant Opto Technologies Sdn Bhd Light emitting diode package having a protective coating
US11329206B2 (en) 2020-09-28 2022-05-10 Dominant Opto Technologies Sdn Bhd Lead frame and housing sub-assembly for use in a light emitting diode package and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5053852A (en) * 1990-07-05 1991-10-01 At&T Bell Laboratories Molded hybrid IC package and lead frame therefore
US5291038A (en) * 1990-12-19 1994-03-01 Sharp Kabushiki Kaisha Reflective type photointerrupter
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
US5600179A (en) * 1994-09-27 1997-02-04 Nec Corporation Package for packaging a semiconductor device suitable for being connected to a connection object by soldering
JP2917868B2 (ja) * 1995-07-31 1999-07-12 日本電気株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6181003B1 (en) 2001-01-30
TW351840B (en) 1999-02-01
CN1121720C (zh) 2003-09-17
CN1191390A (zh) 1998-08-26
KR19980070092A (ko) 1998-10-26
JPH10242337A (ja) 1998-09-11
JP3737233B2 (ja) 2006-01-18

Similar Documents

Publication Publication Date Title
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
US5521429A (en) Surface-mount flat package semiconductor device
KR960004562B1 (ko) 반도체 장치 패키지
US5053357A (en) Method of aligning and mounting an electronic device on a printed circuit board using a flexible substrate having fixed lead arrays thereon
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US5018005A (en) Thin, molded, surface mount electronic device
US5352632A (en) Multichip packaged semiconductor device and method for manufacturing the same
US7245007B1 (en) Exposed lead interposer leadframe package
US6372625B1 (en) Semiconductor device having bonding wire spaced from semiconductor chip
US5708304A (en) Semiconductor device
JPH04348045A (ja) 半導体装置及びその製造方法
US5952717A (en) Semiconductor device and method for producing the same
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
KR100336147B1 (ko) 플라스틱 패키지로 패키지된 반도체 장치 및 그의 제조방법
KR100473464B1 (ko) 반도체장치
JPS6011809B2 (ja) 混成集積回路
KR100251868B1 (ko) 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH05175406A (ja) 半導体集積回路装置
JPH06216277A (ja) 半導体装置およびその半導体装置を組み込んだｉｃカード
US6198160B1 (en) Surface mounted type semiconductor device with wrap-around external leads
JPH06101493B2 (ja) プラスチツクチツプキヤリア
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JP4620915B2 (ja) 樹脂封止型半導体装置
KR960002091B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee